JPH06208341A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH06208341A JPH06208341A JP5254899A JP25489993A JPH06208341A JP H06208341 A JPH06208341 A JP H06208341A JP 5254899 A JP5254899 A JP 5254899A JP 25489993 A JP25489993 A JP 25489993A JP H06208341 A JPH06208341 A JP H06208341A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- pixel
- field emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 より低い駆動電圧、より低い消費電力および
画像表示装置に使用される蛍光体のより長い寿命を実現
する画像表示装置を提供する事。 【構成】 フィールドエミッションに基づく画像表示装
置内にスイッチング要素として二極回路(13)を組み込む
ことによって、エミッション（つまり画像の明るさ）
は、実質上、ピクセル(8)の一部に対応するキャパシタ
ンス(15)の電荷によって決定される。電荷制御駆動は、
従来の電圧制御駆動よりより正確な調整をもたらす。
画像表示装置に使用される蛍光体のより長い寿命を実現
する画像表示装置を提供する事。 【構成】 フィールドエミッションに基づく画像表示装
置内にスイッチング要素として二極回路(13)を組み込む
ことによって、エミッション（つまり画像の明るさ）
は、実質上、ピクセル(8)の一部に対応するキャパシタ
ンス(15)の電荷によって決定される。電荷制御駆動は、
従来の電圧制御駆動よりより正確な調整をもたらす。
Description
【０００１】本発明は、列電極と行電極の交差位置に行
と列に配置されている複数のピクセルを有し、各ピクセ
ルが、カソード端子と導電状態に接続されている少なく
とも1個のフィールドエミッタとグリッド電極とを有し
ている画像表示装置に関する。
と列に配置されている複数のピクセルを有し、各ピクセ
ルが、カソード端子と導電状態に接続されている少なく
とも1個のフィールドエミッタとグリッド電極とを有し
ている画像表示装置に関する。
【０００２】この種の画像表示装置は、通常、フラット
画像表示装置の形態を有し、かつ例えば画像情報および
文字情報を表示するのに適している。
画像表示装置の形態を有し、かつ例えば画像情報および
文字情報を表示するのに適している。
【０００３】第一パラグラフに記載されている型の画像
表示装置は、米国特許公報第5,075,591号に開示されて
いる。この特許公報に示されている装置は、基板上にス
トリップ形状の行電極を有していて、その基板上には複
数のティップ形状（ポイント状）のフィールドエミッタ
が列電極との交差点の位置でピクセル毎に設けられてい
るている。この場合グリッド電極としても機能する列電
極は、一層の絶縁材料によって行電極から分離されてい
る。ピクセルの位置でフィールドエミッタが行電極上に
実現されている開口が、列電極と下側の絶縁材料に設け
られている。フィールドエミッションによって放出され
る電子が加速される先の蛍光体が設けられているフェー
スプレートは、基板に対向している。
表示装置は、米国特許公報第5,075,591号に開示されて
いる。この特許公報に示されている装置は、基板上にス
トリップ形状の行電極を有していて、その基板上には複
数のティップ形状（ポイント状）のフィールドエミッタ
が列電極との交差点の位置でピクセル毎に設けられてい
るている。この場合グリッド電極としても機能する列電
極は、一層の絶縁材料によって行電極から分離されてい
る。ピクセルの位置でフィールドエミッタが行電極上に
実現されている開口が、列電極と下側の絶縁材料に設け
られている。フィールドエミッションによって放出され
る電子が加速される先の蛍光体が設けられているフェー
スプレートは、基板に対向している。
【０００４】この画像表示装置は、例えば、充分低い電
圧を与える事によって、行選択期間（例えば、32μ秒）
に行電極を選択する事によって駆動される。同時に、列
電極にはデータ電圧が存在する。行電極に接続されてい
るフィールドエミッタとグリッド電極とのポテンシャル
差が、対応するフィールドエミッタのエミッションつま
りピクセルの光強度を決定する。
圧を与える事によって、行選択期間（例えば、32μ秒）
に行電極を選択する事によって駆動される。同時に、列
電極にはデータ電圧が存在する。行電極に接続されてい
るフィールドエミッタとグリッド電極とのポテンシャル
差が、対応するフィールドエミッタのエミッションつま
りピクセルの光強度を決定する。
【０００５】この様な装置の場合、表面全体に渡って可
能な限り一様な光強度を得るために、フィールドエミッ
タが、例えばそれらの電流−電圧特性に関し、出来る限
り一様に動作する事が重要である。この事は、全てのテ
ィップ形状（ポイント状）のフィールドエミッタが実質
状同一の形状を有する事が要求されるが、これは技術的
には極めて厳しい要求を課す事になる。この要求を実際
上一般的に満足させる事は出来ないので、一様化のため
に抵抗を、例えば、フィールドエミッタと行電極との間
にピクセルと直列に接続する事が良く行われる。しかし
ながら、この事は消費電力の増大と駆動電圧の上昇をも
たらす。このように駆動電圧が高い場合、駆動回路に特
別の回路を必要とする場合がある。例えば、それをもは
や、例えばCMOSの様な低コスト技術により実現させる事
は出来ないので、この事はこれらの駆動回路のコストを
付加的に増大させる事になる。
能な限り一様な光強度を得るために、フィールドエミッ
タが、例えばそれらの電流−電圧特性に関し、出来る限
り一様に動作する事が重要である。この事は、全てのテ
ィップ形状（ポイント状）のフィールドエミッタが実質
状同一の形状を有する事が要求されるが、これは技術的
には極めて厳しい要求を課す事になる。この要求を実際
上一般的に満足させる事は出来ないので、一様化のため
に抵抗を、例えば、フィールドエミッタと行電極との間
にピクセルと直列に接続する事が良く行われる。しかし
ながら、この事は消費電力の増大と駆動電圧の上昇をも
たらす。このように駆動電圧が高い場合、駆動回路に特
別の回路を必要とする場合がある。例えば、それをもは
や、例えばCMOSの様な低コスト技術により実現させる事
は出来ないので、この事はこれらの駆動回路のコストを
付加的に増大させる事になる。
【０００６】更に、列電極がフィールドエミッタ、つま
り電極から離れ過ぎないようにする事が満足の行く動作
を行う上で必要である。しかしながら、この事はその様
なフィールドエミッタに関するキャパシタンス、つまり
与えられたアドレス信号に対するRC時間を増大させるの
で、その結果選択電極の長さ方向で見た信号値は減少
し、これは又不均一のエミッションを生じる事になる。
り電極から離れ過ぎないようにする事が満足の行く動作
を行う上で必要である。しかしながら、この事はその様
なフィールドエミッタに関するキャパシタンス、つまり
与えられたアドレス信号に対するRC時間を増大させるの
で、その結果選択電極の長さ方向で見た信号値は減少
し、これは又不均一のエミッションを生じる事になる。
【０００７】本発明の目的は、当該問題が出来る限り多
く解決されている、第一パラグラフに記載されている型
の画像表示装置を提供する事にある。これは、制御され
たフィールドエミッションの制御は電圧制御駆動よりも
電荷制御駆動により可能となるとの認識に基づいてい
る。
く解決されている、第一パラグラフに記載されている型
の画像表示装置を提供する事にある。これは、制御され
たフィールドエミッションの制御は電圧制御駆動よりも
電荷制御駆動により可能となるとの認識に基づいてい
る。
【０００８】この目的のために、本発明の画像表示装置
が特徴とする点は、各ピクセルが列電極とフィールドエ
ミッタとの間に非対称二極回路を有している点である。
が特徴とする点は、各ピクセルが列電極とフィールドエ
ミッタとの間に非対称二極回路を有している点である。
【０００９】この点に関し、非対称二極回路とは、pnダ
イオード、ショットキダイオード、またはpinダイオー
ドの様な非対称電流−電圧特性を有する回路を意味する
ものとする。この回路は、冗長または他の理由により直
列および／または並列に配置されているこれらのダイオ
ードを1個以上有していても良い。ダイオードに代え
て、ダイオード接続したトランジスタを使用する事も可
能である。
イオード、ショットキダイオード、またはpinダイオー
ドの様な非対称電流−電圧特性を有する回路を意味する
ものとする。この回路は、冗長または他の理由により直
列および／または並列に配置されているこれらのダイオ
ードを1個以上有していても良い。ダイオードに代え
て、ダイオード接続したトランジスタを使用する事も可
能である。
【００１０】本発明の装置の場合、前記二極回路は、選
択期間（行選択期間）中はオープンであるので、フィー
ルドエミッタに対応するキャパシタンスは列電極の電圧
により決定される値（データ電圧）にチャージされる。
スイッチが閉じると、キャパシタンスは、フレーム期間
の残りの間（例えば、20m秒）電子エミッションによる
フィールドエミッションによりディスチャージされる。
この場合ピクセルの光強度は、キャパシタンスの電荷の
量により決定される。電圧駆動モードでは信号が遅延す
る原因となるので製造工程で非常に厳しい許容誤差によ
り出来る限り最小化されるべきであるこのキャパシタン
スは、従来の製造方法で（従来のワイドプロセス許容誤
差により）発生する値を有する事がある。この値は、通
常そのフィールドエミッタに対応するキャパシタンスが
一フレーム期間内でディスチャージされるような値であ
る（またはその様な値に適合化される）。
択期間（行選択期間）中はオープンであるので、フィー
ルドエミッタに対応するキャパシタンスは列電極の電圧
により決定される値（データ電圧）にチャージされる。
スイッチが閉じると、キャパシタンスは、フレーム期間
の残りの間（例えば、20m秒）電子エミッションによる
フィールドエミッションによりディスチャージされる。
この場合ピクセルの光強度は、キャパシタンスの電荷の
量により決定される。電圧駆動モードでは信号が遅延す
る原因となるので製造工程で非常に厳しい許容誤差によ
り出来る限り最小化されるべきであるこのキャパシタン
スは、従来の製造方法で（従来のワイドプロセス許容誤
差により）発生する値を有する事がある。この値は、通
常そのフィールドエミッタに対応するキャパシタンスが
一フレーム期間内でディスチャージされるような値であ
る（またはその様な値に適合化される）。
【００１１】蓄積された電荷がピクセルの発光を決める
ので、この画像表示装置は他のフィールドエミッタの電
流−電圧特性の変動に実質上影響されない。（電子）流
はより長い期間フィールドエミッタ内を流れる事が可能
であるので、キャパシタンスと電荷の量に依存する駆動
電圧はより低くする事が可能となる。これは消費電力を
減少させるのみならず、過剰電流路による損傷の危険性
を低下させるので、フィールドエミッタの下の抵抗層を
省略する事を可能とする。
ので、この画像表示装置は他のフィールドエミッタの電
流−電圧特性の変動に実質上影響されない。（電子）流
はより長い期間フィールドエミッタ内を流れる事が可能
であるので、キャパシタンスと電荷の量に依存する駆動
電圧はより低くする事が可能となる。これは消費電力を
減少させるのみならず、過剰電流路による損傷の危険性
を低下させるので、フィールドエミッタの下の抵抗層を
省略する事を可能とする。
【００１２】蛍光体飽和の問題は、低い駆動電圧（従っ
て低電流）によっても減少させる事が出来る。フェース
プレート上の蛍光体飽和効果のために（これらの蛍光体
は短期間に駆動されなければならないが）、高駆動電圧
を列電極に印加させる事が、従来の装置（特に高輝度の
場合）にしばしば必要となるが、これは電力消費を増大
させる。
て低電流）によっても減少させる事が出来る。フェース
プレート上の蛍光体飽和効果のために（これらの蛍光体
は短期間に駆動されなければならないが）、高駆動電圧
を列電極に印加させる事が、従来の装置（特に高輝度の
場合）にしばしば必要となるが、これは電力消費を増大
させる。
【００１３】電力消費は、列電極をより低い程度に容量
的に負荷する場合に更に低下する。1個のダイオードの
キャパシタンスは、完全なピクセルのそれよりもずっと
小さい。このキャパシタンスがより小さくなるので、補
助キャパシタンスとして機能する別のキャパシタンスを
設ける事も可能である。
的に負荷する場合に更に低下する。1個のダイオードの
キャパシタンスは、完全なピクセルのそれよりもずっと
小さい。このキャパシタンスがより小さくなるので、補
助キャパシタンスとして機能する別のキャパシタンスを
設ける事も可能である。
【００１４】行と列に配置されているピクセルを有し、
導電材料のストリップの第一パターンと、導電材料のス
トリップの第二パターンが延在する絶縁材料の層とを有
する基板を有し、前記第一および第二パターンのストリ
ップが交差システムを構成しかつピクセルの位置で第二
パターンの部分と下の絶縁材料がフィールドエミッタを
実現している少なくとも1個の開口を有している画像表
示装置の一実施例が特徴とする点は、ピクセルに対応す
るフィールドエミッタの各グループが二極回路の第一タ
ーミナルに導電状態に接続されていて、前記二極回路の
第二ターミナルは前記第一パターンのストリップに導電
状態に接続されている点である。
導電材料のストリップの第一パターンと、導電材料のス
トリップの第二パターンが延在する絶縁材料の層とを有
する基板を有し、前記第一および第二パターンのストリ
ップが交差システムを構成しかつピクセルの位置で第二
パターンの部分と下の絶縁材料がフィールドエミッタを
実現している少なくとも1個の開口を有している画像表
示装置の一実施例が特徴とする点は、ピクセルに対応す
るフィールドエミッタの各グループが二極回路の第一タ
ーミナルに導電状態に接続されていて、前記二極回路の
第二ターミナルは前記第一パターンのストリップに導電
状態に接続されている点である。
【００１５】状況によっては、第一パターンが基板上に
直接または間接に設けられている列電極により形成され
ている場合、フィールドエミッタを（多分抵抗層を介し
て）二極回路に接続しても良い。列電極が基板上に設け
られている場合、短絡保護手段は、フィールドエミッシ
ョンが発生する領域から第一パターンを縦方向に分離す
る事によって単純な方法で組み込む事が出来る。第二パ
ターンと対応するグリッド電極は、通常ストリップ形状
の行電極を形成する様に集積化されている。
直接または間接に設けられている列電極により形成され
ている場合、フィールドエミッタを（多分抵抗層を介し
て）二極回路に接続しても良い。列電極が基板上に設け
られている場合、短絡保護手段は、フィールドエミッシ
ョンが発生する領域から第一パターンを縦方向に分離す
る事によって単純な方法で組み込む事が出来る。第二パ
ターンと対応するグリッド電極は、通常ストリップ形状
の行電極を形成する様に集積化されている。
【００１６】
【実施例】本発明の他の特徴を、以下の実施例を参照し
て説明する。
て説明する。
【００１７】図8は、フィールドエミッションに基づく
既知の画像表示装置1の一部を線図的に示している。こ
の装置は、2枚の対向するガラス基板2および3を有して
いる。基板2は、本例の場合行電極4として機能する、例
えばタングステンまたはモリブデンの平行導電体の第一
パターンを有している。絶縁化が行われていない行電極
の端4′近傍の領域を除いて、外部コンタクトへの接続
目的のために装置全体は酸化シリコンの絶縁層5により
被覆されている。交差点の位置で複数の開口7を有す
る、例えばモリブデンの列電極6は、絶縁層5上で行電極
4に垂直に延在している。下側の絶縁層の厚さ方向に渡
って延在するこれらの開口内において、複数のフィール
ドエミッタが行電極4上に設けられている。これらのフ
ィールドエミッタは、通常ティップ形状、円錐形、また
はポイント状である。ピクセル8は、行および列電極の
交差点の位置に存在している。
既知の画像表示装置1の一部を線図的に示している。こ
の装置は、2枚の対向するガラス基板2および3を有して
いる。基板2は、本例の場合行電極4として機能する、例
えばタングステンまたはモリブデンの平行導電体の第一
パターンを有している。絶縁化が行われていない行電極
の端4′近傍の領域を除いて、外部コンタクトへの接続
目的のために装置全体は酸化シリコンの絶縁層5により
被覆されている。交差点の位置で複数の開口7を有す
る、例えばモリブデンの列電極6は、絶縁層5上で行電極
4に垂直に延在している。下側の絶縁層の厚さ方向に渡
って延在するこれらの開口内において、複数のフィール
ドエミッタが行電極4上に設けられている。これらのフ
ィールドエミッタは、通常ティップ形状、円錐形、また
はポイント状である。ピクセル8は、行および列電極の
交差点の位置に存在している。
【００１８】基板3には、例えば蛍光体のパターンまた
は（モノクローム画像表示装置の場合）一層の蛍光体層
を有する層10が設けられている。電極9（アノード）に
充分高い電圧を与える事によって、フィールドエミッタ
により放出される電子は基板3（フェースプレート）に
向かって加速される。これらの電子によって基板3でピ
クセル8に対応する蛍光体パターンの部分8′が発光す
る。放出電子の量は、接続体6′を介して列電極6に集積
化されているグリッド電極に与えられる電圧により変調
させる事が出来る。
は（モノクローム画像表示装置の場合）一層の蛍光体層
を有する層10が設けられている。電極9（アノード）に
充分高い電圧を与える事によって、フィールドエミッタ
により放出される電子は基板3（フェースプレート）に
向かって加速される。これらの電子によって基板3でピ
クセル8に対応する蛍光体パターンの部分8′が発光す
る。放出電子の量は、接続体6′を介して列電極6に集積
化されているグリッド電極に与えられる電圧により変調
させる事が出来る。
【００１９】図9は、図8の画像表示装置の等価回路を単
純化して示している。ピクセル8は行電極4と列電極6と
の交差点の位置に存在している。図9において、ピクセ
ル8はトライオード11によって示されている。そのカソ
ード12は常にピクセルに対応するフィールドエミッタに
よって構成される。一方、グリッドは行電極との交差点
の位置に開口が設けられている列電極の部分により構成
される。アノード9は全てのトライオード11に共通して
いて、これは破線で面9′によって図9に線図的に示され
ている。
純化して示している。ピクセル8は行電極4と列電極6と
の交差点の位置に存在している。図9において、ピクセ
ル8はトライオード11によって示されている。そのカソ
ード12は常にピクセルに対応するフィールドエミッタに
よって構成される。一方、グリッドは行電極との交差点
の位置に開口が設けられている列電極の部分により構成
される。アノード9は全てのトライオード11に共通して
いて、これは破線で面9′によって図9に線図的に示され
ている。
【００２０】動作中行電極4a、4bは、データ信号が列電
極6aに与えられている順次選択期間の間に選択される。
これと行電極4a、4bでの信号とにより交差点での位置で
のフィールドエミッタの電圧が規定され、その結果フィ
ールドエミッションつまりピクセル8aa、8bbの光強度が
規定される。選択期間が経過すると、行電極の電圧は
（例えば）0Vとなり、その結果当該行にはフィールドエ
ミッションは何等発生しなくなる。
極6aに与えられている順次選択期間の間に選択される。
これと行電極4a、4bでの信号とにより交差点での位置で
のフィールドエミッタの電圧が規定され、その結果フィ
ールドエミッションつまりピクセル8aa、8bbの光強度が
規定される。選択期間が経過すると、行電極の電圧は
（例えば）0Vとなり、その結果当該行にはフィールドエ
ミッションは何等発生しなくなる。
【００２１】放出電子の量は、ピクセル8が正しく発光
するのに充分な量でなければならない。選択期間（32μ
秒）はフレーム期間（20m秒）より短いので、高エミッ
ションは、必要とされる光強度が当該フレーム期間の選
択期間内に実現される様に使用されるべきである。高電
圧を必要とすることは、（例えば、フィールドエミッタ
とグリッドの間に）ブレークダウンを発生させる危険性
のみならず、動作に必要な電力をも増大させる。他の問
題は、製造方法に大きく依存するフィールドエミッタの
電流−電圧特性の変化である。更に、蛍光体の飽和は電
子電流の値と共に増大するので、高電圧を使用する事は
蛍光体、特に赤色蛍光体の動作に影響を与える。この蛍
光体の飽和により、明るさを増大させるためには不相応
に大きな電子流が必要となる。この事は、より高い電圧
とより大きな電力を必要とするのみならず、より多くの
数の電子が蛍光体に衝突することになり、これは蛍光体
の寿命を低下させる事になる。
するのに充分な量でなければならない。選択期間（32μ
秒）はフレーム期間（20m秒）より短いので、高エミッ
ションは、必要とされる光強度が当該フレーム期間の選
択期間内に実現される様に使用されるべきである。高電
圧を必要とすることは、（例えば、フィールドエミッタ
とグリッドの間に）ブレークダウンを発生させる危険性
のみならず、動作に必要な電力をも増大させる。他の問
題は、製造方法に大きく依存するフィールドエミッタの
電流−電圧特性の変化である。更に、蛍光体の飽和は電
子電流の値と共に増大するので、高電圧を使用する事は
蛍光体、特に赤色蛍光体の動作に影響を与える。この蛍
光体の飽和により、明るさを増大させるためには不相応
に大きな電子流が必要となる。この事は、より高い電圧
とより大きな電力を必要とするのみならず、より多くの
数の電子が蛍光体に衝突することになり、これは蛍光体
の寿命を低下させる事になる。
【００２２】本発明の画像表示装置に関する図1は、マ
トリックスの形態に配置されている複数のピクセル8
（トライオード11）を示す。カソード12、つまり対応す
るフィールドエミッタは、ダイオード13または他の二極
回路を介して列電極14と導電状態に接続されていて、ト
ライオード11のグリッドは行電極16と導電状態に接続さ
れている。グリッドと列電極14との間のキャパシタンス
は、参照番号15により表示されている。図8の装置では
回路の動作に悪影響を与えるこのキャパシタンスが、以
下に説明するように、本発明の装置では本質的な役割を
果たす。アノード9′も、全てのトライオード11に対し
て共通である。
トリックスの形態に配置されている複数のピクセル8
（トライオード11）を示す。カソード12、つまり対応す
るフィールドエミッタは、ダイオード13または他の二極
回路を介して列電極14と導電状態に接続されていて、ト
ライオード11のグリッドは行電極16と導電状態に接続さ
れている。グリッドと列電極14との間のキャパシタンス
は、参照番号15により表示されている。図8の装置では
回路の動作に悪影響を与えるこのキャパシタンスが、以
下に説明するように、本発明の装置では本質的な役割を
果たす。アノード9′も、全てのトライオード11に対し
て共通である。
【００２３】図1の画像表示装置は、次のように駆動さ
れる（図2）。選択期間Tsの間、時点t0から、行電極14a
の電圧は（例えば）正の選択電圧Vsである（図2a参
照）。同時にデータ信号Vdが列電極16aに与えられてい
るので（図2d参照）、行電極14aでの信号と共にフィー
ルドエミッタの電圧つまりピクセル8aaのフィールドエ
ミッションが規定される。選択期間Tsの経過後、行電極
14aの電圧は（例えば）0Vの電圧Vnsになり、これにより
当該行には何のフィールドエミッションも発生しなくな
る。選択期間Tsの間、時点t1から行電極（14b）の電圧
は選択電圧Vsである。同時に、データ信号Vdが列電極16
aに存在するので（図2d参照）、行電極14bでの信号と共
にフィールドエミッタの電圧つまりピクセル8abのフィ
ールドエミッションが規定されている。選択期間Tsの経
過後行電極14bの電圧は電圧Vnsとなる。行電極14a、1
4b、…が、この例では行電極を順次選択する、例えばデ
ィマルティプレックス回路（またはシフトレジスタ）30
により選択され、データ電圧はレジスタ31を介して列電
極16に与えられる。この目的のために、入力信号32は制
御回路33によってサンプル化されそしてレジスタ31に与
えられる。制御回路33は又相互の同期を確実にする。選
択期間の間ピクセルのグリッドとカソードの間の電圧で
かつ関係するキャパシタンス15の電圧は、Vgc = Vs - V
d - Von （Vonはダイオード13の電圧）となる。ダイオ
ード15の直列抵抗は、ダイオード（これらはVgcが正の
時のみ導電状態となる（放出する））とみなす事が出来
るピクセルのフィールドエミッタのそれよりもかなり小
である。キャパシタンス15は、選択期間（32μ秒）の間
にQ = C ・ Vgc（Cはキャパシタンス15の値）の電荷に
チャージされるが、一方フィールドエミッタは電子を放
出してしまう。
れる（図2）。選択期間Tsの間、時点t0から、行電極14a
の電圧は（例えば）正の選択電圧Vsである（図2a参
照）。同時にデータ信号Vdが列電極16aに与えられてい
るので（図2d参照）、行電極14aでの信号と共にフィー
ルドエミッタの電圧つまりピクセル8aaのフィールドエ
ミッションが規定される。選択期間Tsの経過後、行電極
14aの電圧は（例えば）0Vの電圧Vnsになり、これにより
当該行には何のフィールドエミッションも発生しなくな
る。選択期間Tsの間、時点t1から行電極（14b）の電圧
は選択電圧Vsである。同時に、データ信号Vdが列電極16
aに存在するので（図2d参照）、行電極14bでの信号と共
にフィールドエミッタの電圧つまりピクセル8abのフィ
ールドエミッションが規定されている。選択期間Tsの経
過後行電極14bの電圧は電圧Vnsとなる。行電極14a、1
4b、…が、この例では行電極を順次選択する、例えばデ
ィマルティプレックス回路（またはシフトレジスタ）30
により選択され、データ電圧はレジスタ31を介して列電
極16に与えられる。この目的のために、入力信号32は制
御回路33によってサンプル化されそしてレジスタ31に与
えられる。制御回路33は又相互の同期を確実にする。選
択期間の間ピクセルのグリッドとカソードの間の電圧で
かつ関係するキャパシタンス15の電圧は、Vgc = Vs - V
d - Von （Vonはダイオード13の電圧）となる。ダイオ
ード15の直列抵抗は、ダイオード（これらはVgcが正の
時のみ導電状態となる（放出する））とみなす事が出来
るピクセルのフィールドエミッタのそれよりもかなり小
である。キャパシタンス15は、選択期間（32μ秒）の間
にQ = C ・ Vgc（Cはキャパシタンス15の値）の電荷に
チャージされるが、一方フィールドエミッタは電子を放
出してしまう。
【００２４】行電極14aでの電圧が時点t1でVsからV
ns（本例の場合0V）に変化する際、キャパシタンス15の
電圧は維持される。この後、トライオードのグリッド
（または行電極14a）電圧は0Vとなり、トライオードの
カソード電圧は-Vgcの負となる。この時、トライオード
11aaの導電状態が継続しているため（または対応するフ
ィールドエミッタの放出が継続しているため）、キャパ
シタンス15は残りのフレーム期間の間ディスチャージさ
れる。フィールドエミッタの構成（材料の選択、別に付
加される可能性のある抵抗層）を適切に選択することに
より、このエミッションは一フレーム期間（20m秒）よ
りはるかに短い期間の間に発生させる事が出来る。その
後キャパシタンス15は再び前述した方法で（列にかかる
信号に応じて）チャージされる。
ns（本例の場合0V）に変化する際、キャパシタンス15の
電圧は維持される。この後、トライオードのグリッド
（または行電極14a）電圧は0Vとなり、トライオードの
カソード電圧は-Vgcの負となる。この時、トライオード
11aaの導電状態が継続しているため（または対応するフ
ィールドエミッタの放出が継続しているため）、キャパ
シタンス15は残りのフレーム期間の間ディスチャージさ
れる。フィールドエミッタの構成（材料の選択、別に付
加される可能性のある抵抗層）を適切に選択することに
より、このエミッションは一フレーム期間（20m秒）よ
りはるかに短い期間の間に発生させる事が出来る。その
後キャパシタンス15は再び前述した方法で（列にかかる
信号に応じて）チャージされる。
【００２５】選択期間の間のエミッションはフレーム期
間の残りの間のそれより小さいので、このエミッション
はキャパシタンスの電荷量により実質上完全に規定され
る。キャパシタンス15の電荷が今や実質上エミッション
を規定するので、選択期間Tsはこのキャパシタンス15を
チャージするのに必要とされる期間に減少させる事が出
来る。この期間は通常32μ秒よりも短い。この結果異な
ったピクセルのフィールドエミッタの電流−電圧特性内
の変化は対応するキャパシタンスのディスチャージ時間
内の対称的な変化によって補償される。エミッションは
長い時間に渡って発生するので、電圧を低くすることが
可能となる。この事は蛍光体飽和を減少させかつ明るさ
を可能な限り増大させるが、その理由は同じ量の電子が
長時間で蛍光体に衝突するからである。蛍光体は飽和状
態で駆動される事がまれになるので、必要に応じて明る
さを増大させるためにより高い駆動電圧を使用すること
も可能である。
間の残りの間のそれより小さいので、このエミッション
はキャパシタンスの電荷量により実質上完全に規定され
る。キャパシタンス15の電荷が今や実質上エミッション
を規定するので、選択期間Tsはこのキャパシタンス15を
チャージするのに必要とされる期間に減少させる事が出
来る。この期間は通常32μ秒よりも短い。この結果異な
ったピクセルのフィールドエミッタの電流−電圧特性内
の変化は対応するキャパシタンスのディスチャージ時間
内の対称的な変化によって補償される。エミッションは
長い時間に渡って発生するので、電圧を低くすることが
可能となる。この事は蛍光体飽和を減少させかつ明るさ
を可能な限り増大させるが、その理由は同じ量の電子が
長時間で蛍光体に衝突するからである。蛍光体は飽和状
態で駆動される事がまれになるので、必要に応じて明る
さを増大させるためにより高い駆動電圧を使用すること
も可能である。
【００２６】充分に低い電圧の場合には、通常ブレーク
ダウンを避けるために存在する別に設ける抵抗層を省略
することも可能である。
ダウンを避けるために存在する別に設ける抵抗層を省略
することも可能である。
【００２７】他の利点は、列電極がグリッド電極自身を
構成する代わりにダイオード13に接続されている点であ
る。この結果これらの列電極の容量的負荷がより小さく
なる。この事は駆動回路の負荷をより小さくさせ、この
結果より低廉なコストでそれらを単純化させ実現化させ
ることが可能となる。上述した駆動電圧の低下と共にこ
れはより低いエネルギー消費をもたらし、その結果電源
回路の低コスト化をもたらす。
構成する代わりにダイオード13に接続されている点であ
る。この結果これらの列電極の容量的負荷がより小さく
なる。この事は駆動回路の負荷をより小さくさせ、この
結果より低廉なコストでそれらを単純化させ実現化させ
ることが可能となる。上述した駆動電圧の低下と共にこ
れはより低いエネルギー消費をもたらし、その結果電源
回路の低コスト化をもたらす。
【００２８】図3は本発明の画像装置の一部を線図的に
示す。画像装置は、例えば二枚のガラスの対向基板2, 3
を有している。ピクセル8の位置で半導体領域18, 19に
接続されている、例えばニオビウム又はモリブデンの島
状の金属領域17が第一基板2に存在している。半導体領
域18はこの実施例の場合基板2上に存在しているが、金
属領域17がこの領域18の下に完全に延在していても良
い。半導体層の下側サブレイヤー19aは、非常に弱くド
ープされているか又は下側の金属17がこのサブレイヤー
とショットキーダイオードを形成する程度に実質上真性
（intrinsic）である。上側サブレーヤー19bはn+型であ
り、かつ例えばモリブデンの金属列導電体とオーミック
接続体を構成している。列電極16は互いに平行に延在し
ている。列電極16とこれもn+型もある半導体領域18は、
抵抗材料5の層で被覆されていてこの抵抗材料5の上では
平行の行電極14が列電極16の方向に垂直に延在してい
る。
示す。画像装置は、例えば二枚のガラスの対向基板2, 3
を有している。ピクセル8の位置で半導体領域18, 19に
接続されている、例えばニオビウム又はモリブデンの島
状の金属領域17が第一基板2に存在している。半導体領
域18はこの実施例の場合基板2上に存在しているが、金
属領域17がこの領域18の下に完全に延在していても良
い。半導体層の下側サブレイヤー19aは、非常に弱くド
ープされているか又は下側の金属17がこのサブレイヤー
とショットキーダイオードを形成する程度に実質上真性
（intrinsic）である。上側サブレーヤー19bはn+型であ
り、かつ例えばモリブデンの金属列導電体とオーミック
接続体を構成している。列電極16は互いに平行に延在し
ている。列電極16とこれもn+型もある半導体領域18は、
抵抗材料5の層で被覆されていてこの抵抗材料5の上では
平行の行電極14が列電極16の方向に垂直に延在してい
る。
【００２９】ピクセル8の位置（この実施例の場合行電
極14が半導体領域18の上に存在している位置）で、行電
極と下側の絶縁材料5（例えば二酸化シリコン）には半
導体領域18の表面にまで延在する開口が設けられてい
る。ティップ形状又は円錐形状のフィールドエミッタが
前述した開口を介して既知の方法でこの表面上に設けら
れている。これらのエミッタは図4のピクセル内の1個の
中に参照番号20によって線図的に示されている。半導体
領域18は、電気的に導電状態に接続されているフィール
ドエミッタに対するカソード結合を構成している。基板
3は、例えば蛍光体のパターンを有している層10が設け
られている、例えばインジューム錫酸化物の導電層9を
有している。
極14が半導体領域18の上に存在している位置）で、行電
極と下側の絶縁材料5（例えば二酸化シリコン）には半
導体領域18の表面にまで延在する開口が設けられてい
る。ティップ形状又は円錐形状のフィールドエミッタが
前述した開口を介して既知の方法でこの表面上に設けら
れている。これらのエミッタは図4のピクセル内の1個の
中に参照番号20によって線図的に示されている。半導体
領域18は、電気的に導電状態に接続されているフィール
ドエミッタに対するカソード結合を構成している。基板
3は、例えば蛍光体のパターンを有している層10が設け
られている、例えばインジューム錫酸化物の導電層9を
有している。
【００３０】図4は図3の装置の変形例の線図的断面図を
示す。ここでは列電極16は基板2に存在する。ピクセル
の位置で列電極は、（ショットキー）ダイオードを形成
している非晶質シリコンの薄い層で被覆されている。こ
れらのダイオードは、高ドープのn+層である下側サブレ
イヤー19bと、例えばモリブデンの金属ストリップ17が
接触している真性層である上側サブレイヤー19aとを形
成することによって実現される。この実施例の場合金属
ストリップは、下側の真性非晶質シリコンと共にショッ
トキーダイオードを構成しているが、必要に応じpnダイ
オードをサブレイヤー19aにp型ドープを与えることによ
って形成させてもよい。他の参照番号は図3のそれらと
同じ部品を示している。
示す。ここでは列電極16は基板2に存在する。ピクセル
の位置で列電極は、（ショットキー）ダイオードを形成
している非晶質シリコンの薄い層で被覆されている。こ
れらのダイオードは、高ドープのn+層である下側サブレ
イヤー19bと、例えばモリブデンの金属ストリップ17が
接触している真性層である上側サブレイヤー19aとを形
成することによって実現される。この実施例の場合金属
ストリップは、下側の真性非晶質シリコンと共にショッ
トキーダイオードを構成しているが、必要に応じpnダイ
オードをサブレイヤー19aにp型ドープを与えることによ
って形成させてもよい。他の参照番号は図3のそれらと
同じ部品を示している。
【００３１】図5は図4の装置の変形例を示す。半導体領
域18の位置で、図6の等価回路内の1個のピクセルに対し
て示されているような、更に別のキャパシタンスをn型
半導体領域と共に構成するために更に別の絶縁層21と金
属面22とが、これらの領域の下に存在する。別に設ける
キャパシタンスは参照番号23によって示されている。
域18の位置で、図6の等価回路内の1個のピクセルに対し
て示されているような、更に別のキャパシタンスをn型
半導体領域と共に構成するために更に別の絶縁層21と金
属面22とが、これらの領域の下に存在する。別に設ける
キャパシタンスは参照番号23によって示されている。
【００３２】本発明は前述した実施例に限定されないこ
とは当然であり、いくつかの変形例が本発明の権利範囲
内で可能である。例えば層18を低電圧でのブレークダウ
ンの危険性を減少させるために金属層により形成しても
よい。
とは当然であり、いくつかの変形例が本発明の権利範囲
内で可能である。例えば層18を低電圧でのブレークダウ
ンの危険性を減少させるために金属層により形成しても
よい。
【００３３】既に述べたように直列回路及び又は並列回
路を、冗長度の理由から単一ダイオード13又は他の二極
回路の代わりに使用してもよい。例えば図7aのスイッチ
ングユニット13は2個の直列接続されたダイオード25を
有し、一方図7bのスイッチングユニット13は2個の並列
接続されたダイオード26を有している。ピクセル8（半
導体領域18）を冗長度の理由によりサブピクセル（サブ
領域）に分割してもよい。
路を、冗長度の理由から単一ダイオード13又は他の二極
回路の代わりに使用してもよい。例えば図7aのスイッチ
ングユニット13は2個の直列接続されたダイオード25を
有し、一方図7bのスイッチングユニット13は2個の並列
接続されたダイオード26を有している。ピクセル8（半
導体領域18）を冗長度の理由によりサブピクセル（サブ
領域）に分割してもよい。
【００３４】非対称回路を使用する代わりに、もしこれ
らが非選択の間にキャパシタンスのディスチャージが発
生しないような高いしきい値の電圧を有している場合に
は、対称回路を使用することも可能である。
らが非選択の間にキャパシタンスのディスチャージが発
生しないような高いしきい値の電圧を有している場合に
は、対称回路を使用することも可能である。
【図１】 本発明の装置の回路図を示す。
【図２】 図1の装置に関する制御信号を示す。
【図３】 本発明の画像表示装置の一部の可能な実施例
を示す。
を示す。
【図４】 本発明の画像表示装置の一部の可能な実施例
を示す。
を示す。
【図５】 本発明の画像表示装置の一部の可能な実施例
を示す。
を示す。
【図６】 図5の画像表示装置のピクセルの回路図を示
す。
す。
【図７】 非対称二極回路の幾つかの実現例を示す。
【図８】 既知の画像表示装置の一部を線図的に示す。
【図９】 図7の装置の回路図を示す。
2, 3：ガラス基板、4：行電極、5：絶縁層、6：列電
極、8：ピクセル、9：電極、10：蛍光体層を有する層、
11：トライオード、12：カソード、13：ダイオード、1
4：列電極、15：キャパシタンス、16：行電極、17：金
属領域、18：半導体領域、19：サブレイヤー、22：金属
面、25, 26：ダイオード、30：ディマルティプレックス
回路、31：抵抗、32：入力信号、33：制御回路。
極、8：ピクセル、9：電極、10：蛍光体層を有する層、
11：トライオード、12：カソード、13：ダイオード、1
4：列電極、15：キャパシタンス、16：行電極、17：金
属領域、18：半導体領域、19：サブレイヤー、22：金属
面、25, 26：ダイオード、30：ディマルティプレックス
回路、31：抵抗、32：入力信号、33：制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カレル エルバート クエイク オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ (72)発明者 レムコ ホルネ オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ (72)発明者 ゲラルドゥス ニコラース アンネ ファ ン フェーン オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ (72)発明者 ハンス−ヘルムート ベヒテル ドイツ国 デーエー−52159 レートゲン オッフェンマンシュトラーセ 30
Claims (9)
- 【請求項１】 行電極と列電極の交差位置に行と列に配
置されている複数のピクセルを有し、各ピクセルが、少
なくとも1個のフィールドエミッタとグリッド電極とを
有している画像表示装置において、各ピクセルに、列電
極と前記フィールドエミッタとの間に電気的に配置され
ている二極回路が設けられていることを特徴とする画像
表示装置。 - 【請求項２】 行電極と列電極の交差位置に行と列に配
置されている複数のピクセルを有し、各ピクセルがカソ
ード端子と導電状態に接続されている少なくとも1個の
フィールドエミッタとグリッド電極とを有している画像
表示装置において、各ピクセルが列電極とフィールドエ
ミッタとの間に非対称二極回路を有している事を特徴と
する画像表示装置。 - 【請求項３】 前記非対称二極回路が複数の直列接続さ
れたサブ回路を有している事を特徴とする請求項２に記
載の画像表示装置。 - 【請求項４】 前記非対称二極回路が複数の並列接続さ
れたサブ回路を有している事を特徴とする請求項２に記
載の画像表示装置。 - 【請求項５】 前記二極回路が1個以上のダイオードを
有している事を特徴とする請求項１、２、３又は４に記
載の画像表示装置。 - 【請求項６】 ピクセルが、その端子が前記フィールド
エミッタと導電状態に接続されている更に別のキャパシ
タンスを有している事を特徴とする請求項１に記載の画
像表示装置。 - 【請求項７】 行と列に配置されているピクセルを有
し、導電材料のストリップの第一パターンと、導電材料
のストリップの第二パターンが延在する絶縁材料の層と
を有する基板を有し、前記第一および第二パターンのス
トリップが交差システムを構成しかつピクセルの位置で
第二パターンの部分と下の絶縁材料がフィールドエミッ
タを実現している少なくとも1個の開口を有している画
像表示装置において、ピクセルに対応するフィールドエ
ミッタの各グループが二極回路の第一ターミナルに導電
状態に接続されていて、前記二極回路の第二ターミナル
が前記第一パターンのストリップに導電状態に接続され
ている事を特徴とする画像表示装置。 - 【請求項８】 前記第一パターンが前記第一基板上に存
在しかつピクセルに対応するフィールドエミッタに対す
る導電領域から横方向に分割されている事を特徴とする
請求項７に記載の画像表示装置。 - 【請求項９】 前記画像表示装置が、行電極を選択し同
時にデータ電圧を列電極に与える手段を有する事を特徴
とする請求項１〜６に記載の画像表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92202948 | 1992-09-25 | ||
| NL92202948.3 | 1992-09-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208341A true JPH06208341A (ja) | 1994-07-26 |
Family
ID=8210939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5254899A Pending JPH06208341A (ja) | 1992-09-25 | 1993-09-17 | 画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5537007A (ja) |
| JP (1) | JPH06208341A (ja) |
| DE (1) | DE69315783T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814946A (en) * | 1996-11-20 | 1998-09-29 | Micron Display Technology, Inc. | Semiconductor junction breakdown tap for a field emission display |
| FR2809862B1 (fr) | 2000-05-30 | 2003-10-17 | Pixtech Sa | Ecran plat de visualisation a memoire d'adressage |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR96365E (fr) * | 1967-12-26 | 1972-06-16 | Int Standard Electric Corp | Dispositif d'affichage électroluminescent. |
| US5177405A (en) * | 1989-07-25 | 1993-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning, light-emitting device |
| JP2656843B2 (ja) * | 1990-04-12 | 1997-09-24 | 双葉電子工業株式会社 | 表示装置 |
| US5075591A (en) * | 1990-07-13 | 1991-12-24 | Coloray Display Corporation | Matrix addressing arrangement for a flat panel display with field emission cathodes |
| JPH04221990A (ja) * | 1990-12-25 | 1992-08-12 | Sony Corp | 画像表示装置 |
| JP2626276B2 (ja) * | 1991-02-06 | 1997-07-02 | 双葉電子工業株式会社 | 電子放出素子 |
| US5300862A (en) * | 1992-06-11 | 1994-04-05 | Motorola, Inc. | Row activating method for fed cathodoluminescent display assembly |
-
1993
- 1993-09-17 DE DE69315783T patent/DE69315783T2/de not_active Expired - Fee Related
- 1993-09-17 JP JP5254899A patent/JPH06208341A/ja active Pending
- 1993-09-17 US US08/123,272 patent/US5537007A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69315783D1 (de) | 1998-01-29 |
| US5537007A (en) | 1996-07-16 |
| DE69315783T2 (de) | 1998-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191701B2 (ja) | 電界放出ディスプレイ | |
| US20070222394A1 (en) | Black matrix for flat panel field emission displays | |
| EP1437756B1 (en) | Field emission display having gate plate | |
| US5742267A (en) | Capacitive charge driver circuit for flat panel display | |
| US6285135B2 (en) | Field emission display having circuit for preventing emission to grid | |
| KR100568501B1 (ko) | 전계 방출 디스플레이 | |
| JP4714953B2 (ja) | 平面型表示装置 | |
| KR100319453B1 (ko) | 2극형 전계 에미터를 가진 전계 방출 디스플레이 | |
| JPH06208341A (ja) | 画像表示装置 | |
| EP0589523B1 (en) | Display device | |
| KR100288549B1 (ko) | 전계방출디스플레이 | |
| US20020030646A1 (en) | Highly bright field emission display device | |
| US5550426A (en) | Field emission device | |
| US6542136B1 (en) | Means for reducing crosstalk in a field emission display and structure therefor | |
| KR100517821B1 (ko) | 게이트 판을 구비하는 전계 방출 디스플레이 | |
| US6172455B1 (en) | Flat display screen including a cathode having electron emission microtips associated with a grid for extracting electrons from the microtips | |
| JP2832919B2 (ja) | 電界放出素子を用いた表示装置 | |
| JP4395918B2 (ja) | 電界放出型電子放出装置および電界放出型表示装置 | |
| JP3420729B2 (ja) | フィールドエミッション型表示装置 | |
| JPH10233182A (ja) | 電界放出型表示装置およびその駆動方法 | |
| US6600464B1 (en) | Method for reducing cross-talk in a field emission display | |
| KR100469975B1 (ko) | 정전류 회로를 사용하는 평면형 전계방출 표시장치의구동장치 | |
| US6713970B2 (en) | Flat display screen with an addressing memory | |
| JP3225723B2 (ja) | 電界放出素子を用いた表示装置 | |
| JP2000305508A (ja) | 電子放出制御装置および方法並びに画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030724 |