JPH10233182A - 電界放出型表示装置およびその駆動方法 - Google Patents

電界放出型表示装置およびその駆動方法

Info

Publication number
JPH10233182A
JPH10233182A JP9036487A JP3648797A JPH10233182A JP H10233182 A JPH10233182 A JP H10233182A JP 9036487 A JP9036487 A JP 9036487A JP 3648797 A JP3648797 A JP 3648797A JP H10233182 A JPH10233182 A JP H10233182A
Authority
JP
Japan
Prior art keywords
patch
anode
electrode
shaped
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9036487A
Other languages
English (en)
Inventor
Takao Kishino
隆雄 岸野
Mitsuru Tanaka
満 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP9036487A priority Critical patent/JPH10233182A/ja
Priority to KR1019980005374A priority patent/KR100282036B1/ko
Priority to TW087102380A priority patent/TW367476B/zh
Priority to FR9802064A priority patent/FR2762926B1/fr
Publication of JPH10233182A publication Critical patent/JPH10233182A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 エミッタから放出される電子をより集束させ
て、高精細度の画像表示装置を提供する。 【解決手段】 マトリクス状に配列された島状カソード
電極２の上に絶縁してパッチ状ゲート電極４ａ、４ｂを
すると共に、このパッチ状ゲート電極３の直上にパッチ
状のアノード電極９ａ、９ｂを形成する。そして、パッ
チ状ゲート電極４ａ（４ｂ）を駆動するとき、その四方
に隣接するパッチ状ゲート電極４ｂ（４ａ）の電位を低
電位とするとともに、この駆動されたパッチ状ゲート電
極４ａ（４ｂ）の直上に位置するパッチ状アノード電極
９ａ（９ｂ）を同時に駆動し、かつ、このパッチ状アノ
ード電極９ａ（９ｂ）の四方に隣接するパッチ状アノー
ド９ｂ（９ａ）を低電位とする。これにより、電子の軌
道を良好に集束させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電界放出を利用し
た電界放出型表示装置およびその駆動方法に関するもの
である。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するカソードを電界放出型カソード
（ＦＥＣ；Field Emission Cathode）と呼んでいる。近
年、半導体加工技術を駆使して、ミクロンサイズの電界
放出型カソードアレイからなる面放出型のＦＥＣを作る
ことが可能となっている。
【０００３】図１２にその一例であるスピント（Spind
t）型と呼ばれるＦＥＣを示す。この図において、ガラ
ス等のカソード基板１０１上にアルミニウム等の金属で
形成されたカソード電極１０２が設けられており、この
カソード電極１０２上にモリブデン等の金属からなるコ
ーン状のエミッタ１０５が形成されている。カソード電
極１０２上のエミッタ１０５が形成されていない部分に
は二酸化シリコン（ＳｉＯ2）等からなる絶縁層１０３
が形成されており、さらにその上にゲート電極１０４が
形成されている。ゲート電極１０４および絶縁層１０３
には開口部１０６が設けられており、その中に上記コー
ン状のエミッタ１０５が位置するようになされている。
すなわち、このコーン状のエミッタ１０５の先端部分が
前記開口部１０６から臨む構成とされている。
【０００４】このコーン状のエミッタ１０５間のピッチ
は１０μｍ以下とすることができ、数万から数１０万個
のエミッタ１０５を１枚の基板上に設けることができ
る。さらに、ゲート電極１０４とエミッタ１０５のコー
ンの先端との距離をサブミクロン単位とすることができ
るため、ゲート電極１０４とエミッタ１０５との間にわ
ずか数１０ボルトのゲート−エミッタ間電圧Ｖgを印加
することにより、電子をエミッタ１０５から電界放出す
ることができる。ゲート電極１０４上に離隔して正の電
圧Ｖaが印加されたアノード電極１０９を対向して設け
ておくと、エミッタ１０５から電界放出された電子をこ
のアノード電極１０９により捕集することができる。こ
の場合、アノード電極１０９に蛍光体を設けておくとエ
ミッタ１０５から電界放出された電子が捕集されるアノ
ード電極１０９の蛍光体の部分を発光させることができ
る。このような原理を利用することにより、ＦＥＣを用
いた表示装置を作ることができる。この表示装置は電界
放出型表示装置（Field Emission Display；ＦＥＤ）と
呼ばれている。
【０００５】このようなＦＥＤにおいて、前記カソード
電極１０２およびエミッタ１０５からなる電子放出部や
発光部の構成として各種の方式が提案されている。その
一つに、前記カソード電極１０２を各発光ドットに対応
する複数の小領域に分離して形成し、小領域に分離され
た各カソード電極（以下、島状カソード電極という）に
それぞれメモリ機能を有する駆動回路を設けた構成のＦ
ＥＤがある（特開平３−２９５１３８号公報）。このＦ
ＥＤによれば、発光のデューティサイクルをほぼ１とす
ることができ、輝度の高いＦＥＤを実現することができ
る。
【０００６】図１３は、この提案されている島状カソー
ドを有するＦＥＤの概略構成を示す図である。この図に
おいて、前記図１２と同一の構成要素には同一の番号を
付して説明の重複を避ける。１１０はアノード基板、１
１１は該アノード基板に一様に設けられたアノード電極
１０９上にストライプ状に形成された蛍光体である。な
お、このＦＥＤがフルカラーを表示することができるも
のである場合には、該蛍光体ストライプ１１１として、
赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光色を有するものが
順次配列される。また、１１２は、それぞれが各発光ド
ットに対応するように小領域に分離された島状カソード
電極１０２および該島状カソード電極１０２の上に配置
された複数個の前記エミッタ１０５からなる島状カソー
ドである。すなわち、このＦＥＤにおいては、表示ドッ
ト数に対応する数（例えば、ｍ×ｎ個）の前記島状カソ
ード１１２がカソード基板上にマトリクス状に配列され
ている。
【０００７】また、１０４は、前記マトリクス状に配列
された前記島状カソード１１２の上部に設けられたゲー
ト電極であり、図示するように、このゲート電極１０４
には前記エミッタ１０５に対応する位置に開口部が設け
られている。なお、図示していないが、前記島状カソー
ド電極１０２と前記ゲート電極１０４との間には、絶縁
層が設けられている。
【０００８】さらに、１１３は、前記各島状カソード１
１２にそれぞれ対応して設けられた薄膜トランジスタ
（ＴＦＴ；Thin Film Transistor）により構成された駆
動手段としての駆動回路である。図示するように、各駆
動回路１１３は薄膜トランジスタＴｒ1、Ｔｒ2およびキ
ャパシタＣにより構成されている。前記島状カソード１
１２のマトリクスにおける同一の行（あるいは列）に配
置された各駆動回路１１３における薄膜トランジスタＴ
ｒ2のゲートは共通に接続されて行駆動線に接続されて
いる。また、前記マトリクスにおける同一の列（あるい
は行）に配置された各駆動回路１１３における薄膜トラ
ンジスタＴｒ2のドレインは共通に接続されて列駆動線
に接続されている。さらに、各駆動回路１１３における
薄膜トランジスタＴｒ1のドレインはそれぞれ対応する
前記島状カソード電極１０２に接続されている。そし
て、前記トランジスタＴｒ2のソースはトランジスタＴ
ｒ1のゲートに接続されているとともに、キャパシタＣ
を介して接地されている。
【０００９】このように構成されたＦＥＤにおいて、前
記アノード電極１０９と前記ゲート電極１０４にそれぞ
れ所定のアノード電圧およびゲート電圧を印加する。そ
して、図示しない走査部により、前記マトリクスの各行
駆動線に順次行走査パルスを供給して行走査を行う。そ
して、これにタイミングを合わせて図示しない副走査部
により各列を副走査し、図示しないドライバを介して、
各列から前記駆動回路１１３のトランジスタＴｒ2のド
レインに画像データを供給する。これにより、前記行走
査によって選択されている駆動回路１１３のキャパシタ
Ｃに当該画像データに対応する電圧がチャージされ、前
記トランジスタＴｒ1を介して当該カソード電極１０２
に印加される。この結果、当該島状カソード１１２から
画像データに対応した量の電子が電界放出され、その上
方に配置された蛍光体を発光表示することができる。
【００１０】ここで、各駆動回路１１３内にキャパシタ
Ｃが設けられているために、前記トランジスタＴｒ2に
入力された画像データは該キャパシタＣに充電され、次
のタイミングで新たな画像データが入力されるまで記憶
保持されることとなる。したがって、発光のディーティ
サイクルはほぼ１となり、高輝度で発光することが可能
となる。また、通常のＦＥＤと同等の輝度で発光させる
ためには、低いアノード電圧でよい。
【００１１】一般に、前記エミッタ１０５から放出され
る電子の軌道は所定の拡がり角をもって前記アノード電
極に到達することとなる。したがって、高精細度の表示
装置を実現する場合には、何らかの手段により放出され
た電子を集束させ、隣接するアノードに電子が到達して
漏れ発光が生じることがないようにすることが必要とな
る。
【００１２】図１４は、高精細表示が可能とされたＦＥ
Ｄの概略構成を示す図である（特開平７−１０４６７９
号公報）。このＦＥＤは、ゲート電極の各ドットに対応
する領域に集束電極を設けることにより、エミッタ１０
５から放出される電子の軌道を集束しようとするもので
ある。
【００１３】図１４において、前記図１２および図１３
と同一の構成要素には同一の番号を付し、説明の重複を
避けることとする。このＦＥＤにおいては、前記ゲート
電極１０４の前記島状カソード１１２に対応する領域を
囲むように格子状の集束電極１０４が設けられており、
この集束電極１０４に接地電位または負の電位を印加す
るようにしている。これにより、前記島状カソード１１
２から放出される電子の拡がりを少なくすることができ
る。
【００１４】また、図１５は、他の方法により電子の拡
がりを防止するようにしたＦＥＤの概略構成を示す図で
ある（特開平７−１１４８９６号公報）。この図におい
て、前記図１２〜図１４と同一の構成要素には同一の番
号を付して説明を省略する。このＦＥＤにおいては、図
示するように、アノード電極１０９がストライプ状に形
成されており、その上にそれぞれ蛍光体層が形成されて
いる。そして、ストライプ状に形成された前記アノード
電極１０９は、交互にアノード引き出し電極Ａ1および
Ａ2に接続されている。なお、図示した例においては、
アノード電極１０９は列方向のストライプ状とされてい
る。また、ゲート電極１０４もストライプ状に形成され
ており、各ストライプ状のゲート電極１０４は交互にゲ
ート引き出し電極Ｇ1およびＧ2に接続されている。そし
て、このゲート電極のストライプは、前記アノード電極
ストライプと直交するように行方向に形成されている。
【００１５】図１６は、この様子を説明するための図で
あり、同図（ａ）は前記アノード電極１０９の概略構成
図、同図（ｂ）はゲート電極１０４の概略構成図であ
る。図示するように、前記アノード電極１０９のうちの
前記アノード引き出し電極Ａ1に接続されているストラ
イプを１０９ａ、アノード引き出し電極Ａ2に接続され
ているストライプを１０９ｂとし、前記ゲート電極１０
４のうちの前記ゲート引き出し電極Ｇ1に接続されてい
るストライプを１０４ａ、ゲート引き出し電極Ｇ2に接
続されているストライプを１０４ｂとする。そして、図
１６の（ｃ）に示すように、前記アノードストライプ１
０９ａ、１０９ｂおよびゲートストライプ１０４ａ、１
０４ｂの交叉する領域をａ，ｂ，ｃ，ｄとする。なお、
これらの各領域はそれぞれ発光ドットに対応している。
【００１６】このように構成されたＦＥＤにおいて、前
記アノード引き出し電極Ａ1およびＡ2に対して交互にア
ノード電圧を印加して駆動し、また、前記ゲート引き出
し電極Ｇ1およびＧ2に対して交互にゲート電圧を印加し
て駆動することにより、上述した４つの領域ａ，ｂ，
ｃ，ｄを順次駆動する。このとき、駆動されないアノー
ド引き出し電極とゲート引き出し電極には接地電位ある
いは負の電位を供給する。
【００１７】すなわち、アノード引き出し電極Ａ1にア
ノード電圧を印加し、ゲート引き出し電極Ｇ1にゲート
電圧を印加したときには領域ａが駆動され、この領域の
エミッタから放出された電子がアノード電極１０９ａに
到達し、当該蛍光体が発光される。このとき、駆動され
ていないアノード引き出し電極Ａ2およびゲート引き出
し電極Ｇ2には、接地電位あるいは負の電位が印加され
ている。したがって、駆動されている領域ａの列方向に
隣接している領域ｂのゲート電極は接地電位または負の
電位となる。また、領域ａの行方向に隣接している領域
ｄのアノード電極は接地電位または負の電位となる。し
たがって、領域ａから放出される電子はその放出部（ゲ
ート）および到達部（アノード）の両方で集束されるこ
ととなる。
【００１８】次に、アノード引き出し電極Ａ1のアノー
ド電圧が印加された状態で、ゲート引き出し電極Ｇ2に
ゲート電圧が印加されると、領域ｂが同様に駆動され
る。次に、アノード引き出し電極Ａ2にアノード電圧を
印加し、ゲート引き出し電極Ｇ2にゲート電圧を印加す
ると、領域ｃが駆動され、さらに、アノード引き出し電
極Ａ2にアノード電圧を印加し、ゲート引き出し電極Ｇ1
にゲート電圧を印加すると領域ｄが駆動される。このよ
うにして、領域ａ、ｂ、ｃ，ｄが順次駆動され、放出さ
れた電子は集束されて、夫々対応する蛍光体領域に到達
する。この場合のデューティサイクルは、ほぼ１／４と
なる。
【００１９】
【発明が解決しようとする課題】上述したように、図１
５および図１６に示した電界放出型表示装置によれば、
エミッタ１０５（又は１３２）から放出される電子を所
定のアノード電極に集束することができる。すなわち、
前記図１５に示したＦＥＤにおいては、ゲート電極にお
いてその四方に集束電極を設けていることにより、ゲー
ト電極の側で電子の軌道を集束させている。また、前記
図１６に示したＦＥＤにおいては、ゲート電極の側では
列方向に隣接するゲート電極の電位を低電位にすること
で集束させ、また、アノード電極の側では行方向に隣接
するアノード電極の電位を低電位にすることで電子の到
達する範囲を制限している。
【００２０】しかしながら、近年、より高輝度、高精細
化とされた表示装置が求められている。すなわち、前記
エミッタ１０５から放出される電子をより集束させるこ
とができる電界放出型表示装置が求められている。そこ
で、本発明は電界放出された電子をさらに集束させて高
輝度、高精細とされる表示装置に適用することができる
電界放出型表示装置およびその駆動方法を提供すること
を目的としている。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に本発明の電界放出型表示装置は、第１の基板と、該第
１の基板上に形成され、それぞれ電界放出エミッタを備
える複数の島状カソード電極と、前記各島状カソード電
極を個別に駆動する駆動手段と、前記各島状カソード電
極の上方に絶縁されて形成された複数のパッチ状のゲー
ト電極であって、各パッチ状のゲート電極は２つの群の
いずれかに属し、一の群に属するパッチ状のゲート電極
の周囲は他の群に属するパッチ状のゲート電極により取
り囲まれるように配置された複数のパッチ状のゲート電
極と、前記パッチ状のゲート電極の第１の群にゲート電
圧を供給する第１のゲート引き出し電極と、前記パッチ
状のゲート電極の第２の群にゲート電圧を供給する第２
のゲート引き出し電極と、前記第１の基板に対向するよ
うに所定間隔離隔して設けられた第２の基板と、該第２
の基板上に前記各パッチ状のゲート電極にそれぞれ対向
するように配置された複数のパッチ状のアノード電極で
あって、各パッチ状のアノード電極は２つの群のいずれ
かに属し、一の群に属するパッチ状のアノード電極の周
囲は他の群に属するパッチ状のアノード電極により取り
囲まれるように配置された複数のパッチ状のアノード電
極と、前記パッチ状のアノード電極の第１の群にアノー
ド電圧を供給する第１のアノード引き出し電極と、前記
パッチ状のアノード電極の第２の群にアノード電圧を供
給する第２のアノード引き出し電極と、前記各パッチ状
のアノード電極上に設けられた蛍光体層とを有するもの
である。
【００２２】また、前記島状カソード電極、前記パッチ
状のゲート電極および前記パッチ状のアノード電極はい
ずれもそれぞれの配置される第１または第２の基板上に
２次元マトリクス状に配置されており、前記第１および
第２のゲート引き出し電極は、前記パッチ状のゲート電
極からなる２次元マトリクスの隣接する２行あるいは２
列に渡って１つおきのパッチ状のゲート電極を千鳥状に
接続するようになされているものである。さらにまた、
前記第１および第２のゲート引き出し電極は、前記パッ
チ状のゲート電極からなる２次元マトリクスの隣接する
２行あるいは２列における各パッチ状のゲート電極をジ
グザグ状に接続するようになされているものである。
【００２３】さらにまた、前記第１および第２のアノー
ド引き出し電極は、前記パッチ状のアノード電極からな
る２次元マトリクスの隣接する２行あるいは２列に渡っ
て１つおきのパッチ状のアノード電極を千鳥状に接続す
るようになされているものである。さらにまた、前記第
１および第２のアノード引き出し電極は、前記パッチ状
のアノード電極からなる２次元マトリクスの隣接する２
列における各パッチ状のアノード電極をジグザグ状に接
続するようになされているものである。さらにまた、前
記第１および第２のアノード引き出し電極は、ＩＴＯと
金属膜との多層構造とされているものである。
【００２４】さらにまた、本発明の電界放出型表示装置
の駆動方法は、第１の基板上に形成され、それぞれ電界
放出エミッタを備える複数の島状カソード電極と、前記
各島状カソード電極を個別に駆動する駆動手段と、前記
各島状カソード電極の上方にそれぞれ絶縁されて形成さ
れたパッチ状のゲート電極と、前記第１の基板に対向す
るように所定間隔離隔して設けられた第２の基板上に前
記各パッチ状のゲート電極にそれぞれ対向するように形
成され、蛍光体層が設けられた複数のパッチ状のアノー
ド電極とを有する電界放出型表示装置の駆動方法であっ
て、一の前記パッチ状ゲート電極が駆動されているとき
に、該駆動されているパッチ状のゲート電極に隣接する
パッチ状のゲート電極は低電位とされるとともに、該駆
動されているパッチ状のゲート電極に対向する前記パッ
チ状のアノード電極も同時に駆動され、かつ、該駆動さ
れているパッチ状のアノード電極に隣接するパッチ状の
アノード電極は低電位または負または接地電位とされる
ようにするものである。
【００２５】駆動されるパッチ状のゲート電極の四方に
隣接するパッチ状のゲート電極を低電位にすると共に、
この駆動されたパッチ状のゲート電極の直上に位置する
アノード電極の領域も同時に駆動し、かつ、その駆動し
たアノード電極の領域の四方に隣接するアノード電極は
低電位となるようにしているため、エミッタから放出さ
れた電子をより良好に集束することができ、色滲みのな
い高精細の画像が得られるようになる。
【００２６】
【発明の実施の形態】図１は本発明の電界放出型表示装
置の一実施の形態の概略構成を示す斜視図である。この
図において、１はガラス等のカソード基板、２は該カソ
ード基板１上に形成された島状カソード、５は該島状カ
ソード２の上に設けられたエミッタであり、これらは前
述した従来技術のものと同様に構成されている。そし
て、１３は前述した従来技術と同様に薄膜トランジスタ
Ｔｒ1、Ｔｒ2およびキャパシタＣにより構成された駆動
回路であり、各島状カソード２にそれぞれ対応して設け
られている。
【００２７】４ａ、４ｂは前記島状カソード２の上部に
形成されたパッチ状のゲート電極であり、図示するよう
に各島状カソード２に対応するようにそれぞれ分離され
た領域とされている。そして、各パッチ状ゲート電極
は、列方向および行方向に隣接するものがそれぞれ異な
るゲート配線１４ａおよび１４ｂを介してゲート引き出
し電極Ｇ1およびＧ2に接続されている。
【００２８】１０はアノード基板であり、このアノード
基板１０には、前記パッチ状のゲート電極４ａ、４ｂに
それぞれ対向する位置に、パッチ状アノード電極９ａ、
９ｂが設けられている。そして、図示していないが、こ
のパッチ状アノード電極９ａ、９ｂにはそれぞれ蛍光体
が塗布されている。前記各パッチ状アノード電極は、列
方向および行方向に隣接するもの同士がそれぞれ異なる
アノード電極Ａ1、Ａ2にアノード配線１５ａおよび１５
ｂを介して接続されている。
【００２９】このように、本発明の電界放出型表示装置
においては、個々の表示ドットに対応して設けられた、
島状カソード２、パッチ状ゲート電極４ａ、４ｂ、およ
び、パッチ状アノード電極９ａ、９ｂから構成されてい
る。そして、各パッチ状ゲート電極４ａ、４ｂは隣接す
るもの同士がそれぞれ異なるゲート引き出し電極Ｇ1、
Ｇ2に接続されており、各パッチ状アノード電極９ａ、
９ｂも隣接するもの同士がそれぞれ異なるアノード引き
出し電極Ａ1、Ａ2に接続されている。
【００３０】この電界放出型表示装置の駆動方法につい
ては後述するが、このように隣接するパッチ状ゲート電
極およびパッチ状アノード電極がそれぞれ異なるゲート
引き出し電極およびアノード引き出し電極に接続されて
いるために、ゲート引き出し電極Ｇ1、Ｇ2およびアノー
ド引き出し電極Ａ1、Ａ2に駆動電圧を交互に印加し、駆
動されないときには接地電位または負の電位とすること
により、駆動されているパッチ状ゲート電極およびパッ
チ状アノード電極の列方向および行方向に隣接するパッ
チ状ゲート電極およびパッチ状アノード電極の電位は接
地電位または負の電位とされ、当該領域から放出される
電子の軌道を十分に集束させることが可能となる。すな
わち、ゲート電極側およびアノード電極側のいずれにお
いても、駆動されている電極の周囲の電極の電位を低電
位とすることができ、より効果的に電子を集束させるこ
とが可能となる。
【００３１】図２（ａ）は前記パッチ状アノード電極９
ａ、９ｂが形成されている前記アノード基板１０の一構
成例を示す平面図であり、図２（ｂ）は前記パッチ状ゲ
ート電極４ａおよび４ｂの一構成例を示す平面図であ
る。図２の（ａ）に示すように、アノード基板１０には
複数のパッチ状アノード電極９ａおよび９ｂが２次元マ
トリクス状に配列されている。そして、各パッチ状アノ
ード電極は行方向に敷設されたゲート配線に対して千鳥
状に接続されており、ハッチングが施されたパッチ状ア
ノード電極９ａは図示するようにアノード引き出し電極
Ａ1に接続され、ハッチングが施されていないパッチ状
アノード電極９ｂはアノード引き出し電極Ａ2に接続さ
れている。したがって、ハッチングの施されているパッ
チ状アノード電極９ａは、その周囲がハッチングの施さ
れていないパッチ状アノード電極９ｂに囲まれており、
また、ハッチングの施されていないパッチ状アノード電
極９ｂはその周囲がハッチングの施されているパッチ状
アノード電極９ａにより取り囲まれている。
【００３２】また、図２の（ｂ）に示すように、各パッ
チ状のゲート電極も行方向に敷設されたゲート配線に対
して千鳥状に接続されており、ハッチングの施されたパ
ッチ状のゲート電極４ａはゲート引き出し電極Ｇ1に接
続され、ハッチングの施されていないパッチ状のゲート
電極４ｂはゲート引き出し電極Ｇ2に接続されている。
したがって、パッチ状ゲート電極４ａはパッチ状ゲート
電極４ｂに取り囲まれており、また、パッチ状ゲート電
極４ｂはパッチ状ゲート電極４ａに取り囲まれている。
【００３３】そして、前記図１に示したように、図２の
（ｂ）に示すハッチングの施されたパッチ状ゲート電極
４ａの上方には、図２の（ａ）に示すハッチングの施さ
れたパッチ状アノード電極９ａが位置し、パッチ状ゲー
ト電極４ｂの直上にはパッチ状アノード電極９ｂが位置
するようになされている。したがって、アノード引き出
し電極Ａ1とゲート引き出し電極Ｇ1とに同じタイミング
で駆動電圧を印加することにより、パッチ状アノード電
極９ａにパッチ状ゲート電極４ａにより引き出された電
子が到達し、当該蛍光体を発光させることができる。ま
た、アノード引き出し電極Ａ2とゲート引き出し電極Ｇ2
とに同じタイミングで駆動電圧を印加することにより、
パッチ状ゲート電極４ｂにより電界放出された電子がパ
ッチ状アノード電極９ｂに到達し、そこに塗布されてい
る蛍光体を発光させることとなる。
【００３４】このように構成された本発明の電界放出型
表示装置を駆動するための表示制御回路の一構成例を図
３に示す。この図において、１３は前述した駆動回路で
あり、図示するようにｍ×ｎのマトリクス状に配列され
ている。この各駆動回路１３中には前述したように薄膜
トランジスタＴｒ1、Ｔｒ2およびキャパシタＣが設けら
れており、それぞれの駆動回路中に設けられているキャ
パシタＣをそれぞれの位置に応じてＣ11〜Ｃmnと呼ぶこ
とととする。前記マトリクス状に配列された駆動回路１
３における各トランジスタＴｒ2のドレインは列毎に接
続されて対応するアナログスイッチ２３1〜２３nの出力
にそれぞれ接続されており、ゲートは行毎に接続されて
主走査側シフトレジスタ２１の各段の出力にそれぞれ接
続されている。
【００３５】２１は主走査側シフトレジスタであり、デ
ータ入力端子から入力される主走査側シフトデータを主
走査側シフトクロックに応じて順次シフトするｍ段のシ
フトレジスタとされている。そして、その各段の出力Ｙ
1〜Ｙmは前記マトリクスの各行に接続されている。ま
た、２２は副走査側シフトレジスタであり、データ入力
端子から入力される副走査側シフトデータを副走査側シ
フトクロックに応じて順次シフトするｎ段のシフトレジ
スタとされている。そして、この各段からの出力Ｘ1、
Ｘ2、…、Ｘnは、それぞれ対応するアナログスイッチ回
路２３1〜２３nの制御入力に印加されている。各アナロ
グスイッチ回路２３1〜２３nの入力は画像データを増幅
する増幅器Ａｍｐの出力に接続されている。各アナログ
スイッチ回路２３1〜２３nは、それぞれ前記副走査側シ
フトレジスタの各段の出力Ｘ1〜Ｘnにより順次導通制御
され、そのタイミングにおける画像データが導通された
アナログスイッチ２３iを介して、当該列線に供給され
る。この画像データは前記主走査により駆動されている
行線に接続された駆動回路１３に入力されることとな
る。
【００３６】このように構成された表示制御回路の動作
タイミングの一例を図４に示す。前述したように主走査
側シフトレジスタ２１の各段からは行方向の走査パルス
Ｙ1、Ｙ2、…、Ｙmが出力される。この主走査に対応し
て、前記副走査側シフトレジスタ２２の各段の出力端子
Ｘ1、Ｘ2、…、Ｘnからは図示するようなタイミングで
副走査パルスが出力される。すなわち、主走査パルスＹ
i（ｉ＝１〜ｍ）がローレベルとなっている期間に、そ
れぞれＸ1〜Ｘnの副走査パルスが出力される。これによ
り、主走査パルスＹiにより第ｉ番目の行線が駆動され
ているときに、順次副走査パルスＸ1、Ｘ2、…、Ｘnが
順次前記アナログスイッチ回路２３1〜２３nに印加さ
れ、当該画像データが対応する列線上に出力される。こ
の画像信号は、その時点においてローレベルとなってい
る行線Ｙiに接続されている駆動回路１３のトランジス
タＴｒ2のドレインから取り込まれ、そのキャパシタＣ
ijに記憶される。このようにして、主走査側シフトレジ
スタ２１による行走査と副走査側シフトレジスタ２２に
よる列走査により、各駆動回路１３に含まれているキャ
パシタＣ11〜Ｃmnに順次画像データが記憶される。これ
により、各駆動回路１３中のキャパシタＣ11〜Ｃmnには
それぞれ対応する画像データに対応する電圧が記憶され
ていることとなる。
【００３７】図５は、前記アノード引き出し電極Ａ1、
Ａ2および前記ゲート引き出し電極Ｇ1、Ｇ2に印加され
るアノード電圧およびゲート電圧のタイミングを示す図
である。図示するように、アノード引き出し電極Ａ1に
印加されるアノード電圧とゲート引き出し電極Ｇ1に印
加されるゲート電圧とは同期しており、また、アノード
引き出し電極Ａ2に印加されるアノード電圧とゲート引
き出し電極Ｇ2に印加されるゲート電圧とは同期してい
る。
【００３８】これにより、アノード引き出し電極Ａ1と
ゲート引き出し電極Ｇ1とにともに駆動電圧が印加され
ている期間には、前記ハッチングを施した領域から電子
が電界放出され、ハッチングを施したパッチ上アノード
電極９ａに電子が到達し、その上に塗布されている蛍光
体が発光する。このとき、各領域から放出される電子の
量は、前記駆動回路１３中のキャパシタＣijに記憶され
ている電圧に対応した量となり、階調表示を行うことが
できる。
【００３９】また、アノード引き出し電極Ａ2とゲート
引き出し電極Ｇ2とに駆動電圧が印加されている期間に
は、前記ハッチングが施されていない領域から電子が放
出され、パッチ状アノード電極９ｂに到達し、当該蛍光
体が発光表示されることとなる。このときの、電界放出
される電子の量は、当該駆動回路１３中のキャパシタＣ
ijに記憶されている電圧に対応する量となる。
【００４０】なお、前記図４に示した走査パルスのタイ
ミングと前記図５に示した駆動タイミングとは、必ずし
も同期させる必要はないが、例えば、前記主走査の１周
期と前記アノードおよびゲート駆動パルスの１周期を同
一の周期とすることができる。
【００４１】このようにして、本発明の電界放出型表示
装置においては、ほぼデューティ５０％で駆動すること
が可能となる。従って、前記図１５に示したＦＥＤに比
べて高輝度で発光させることができる。また、駆動され
ているパッチ状ゲート電極の四方に隣接するゲート電極
はいずれも接地電位または負の電位とされ、また、駆動
されているパッチ状アノード電極の四方に隣接するアノ
ード電極も接地電位または負の電位とされているため、
電界放出される電子の軌道を集束させることができ、高
精度の表示装置を実現することができる。
【００４２】なお、上述した実施の形態においては、ア
ノード電極およびゲート電極のいずれにおいても、行方
向に設けられたゲート引き出し配線に対して各パッチ状
アノード電極および各パッチ状ゲート電極が千鳥状に接
続されている例を示したが、これに限られることはな
い。
【００４３】図６は、前記パッチ状アノード電極の他の
構成例を示す模式的概略図である。この実施の形態は、
前記図２に示したアノード基板においては行方向に設け
られたアノード引き出し配線に対して千鳥状に各パッチ
状アノード電極９ａおよび９ｂが接続されていたのに対
し、列方向にアノード引き出し配線を設け、該列方向の
アノード引き出し配線から千鳥状にパッチ状アノード電
極を接続している例である。なお、図中Ｒ，Ｇ，Ｂと記
載されているのは、この電界放出型表示装置がフルカラ
ー表示を行うものである場合に、各パッチ状アノード電
極に塗布されている蛍光体の発光色を示している。
【００４４】一般に、表示装置においては、行方向のド
ット数が列方向のドット数よりも多い、いわゆる横長の
画面とされているのが通常であるため、この実施の形態
のように、アノード引き出し配線を列方向に設けること
により、アノード引き出し配線の長さを短くすることが
でき、浮遊容量を小さくすることが可能となる。なお、
ゲート引き出し配線についても、この実施の形態と同様
に、列方向に設けてもよい。
【００４５】図７は、さらに他の実施の形態の構成を示
す図である。前述した図２および図６においては、アノ
ード引き出し配線に対して千鳥状にパッチ状アノード電
極を接続していたが、この実施の形態においては、各パ
ッチ状のアノード電極をジグザグ状に接続している。な
お、各パッチ状のゲート電極についても、同様にジグザ
グ状に接続することができる。
【００４６】図８は、前記アノード基板のさらに他の実
施の形態を示す図である。一般に、アノード基板上に形
成されるパッチ状アノード電極及びアノード引き出し配
線は、ＩＴＯ（Indium Tin Oxide）薄膜によって形成さ
れるのが通常である。このＩＴＯ薄膜は比較的大きい抵
抗値を有しているため、アノード電圧の電圧降下が発生
する。この実施の形態は、前記アノード引き出し配線部
における電圧効果を少なくするために、図８中にハッチ
ングで示すように、前記アノード引き出し配線の上部ま
たは下部に金属膜を形成してその抵抗値を低下させるも
のである。これにより、アノード引き出し配線部におけ
る電圧降下を防止して、アノード電圧の低下による電子
の拡がりを防止することができる。
【００４７】次に、以上のように構成された本発明の電
界放出型表示装置における電子軌道のシミュレーション
結果について、図９〜図１１を参照して説明する。図９
は、アノード電極９ａおよび９ｂには通常の高電圧が印
加されており、ゲート電極４ａに駆動電圧を印加した場
合における、放出電子の軌道を示したものである。これ
は、前記図１３に示した従来技術の場合に相当する。こ
の場合には、カソード基板上のエミッタアレイから電界
放出される電子は、約３０度の角度をもって放出され、
かなりの広がりをもってアノード電極に到達し、アノー
ド電極９ａに隣接するアノード電極９ｂにも一部到達し
ている。この場合には、隣接するアノード電極９ｂに漏
れ発光が生じることになる。
【００４８】図１０は、アノード電極９ａおよび９ｂに
は通常の高電圧が印加されており、ゲート電極４ａに駆
動電圧を印加し、隣接するゲート電極４ｂには接地電位
が印加されている場合である。これは、前記図１５に示
した従来技術における列方向の状態に相当する。この場
合は、前記図９に示した場合に比べて電子の軌道が集束
され、漏れ発光が少なくなってはいるが、隣接するアノ
ード電極９ｂに少量の電子が到達している。
【００４９】図１１はゲート電極４ａに駆動電圧を印加
し、隣接するゲート電極４ｂを接地電位にすると共に、
アノード電極９ａに駆動電圧を印加し、隣接するアノー
ド電極９ｂの電位を接地電位とした場合である。これは
本発明における行方向および列方向の電子軌道に相当す
る。図示するように、この場合には、前記図１０の場合
よりもさらに電子が集束されており、隣接するアノード
電極９ｂには電子が到達していない。したがって、この
場合には漏れ発光は生じない。
【００５０】なお、上述した実施の形態においては、島
状カソード、パッチ状ゲート電極およびパッチ状アノー
ド電極を２次元マトリクス状に配列した場合を例にとっ
て説明したが、これらの配置は、２次元マトリクスに限
られることはない。
【００５１】
【発明の効果】以上説明したように本発明の電界放出型
表示装置によれば、駆動されるパッチ状のゲート電極の
四方に隣接するパッチ状のゲート電極を低電位にすると
共に、この駆動されたパッチ状のゲート電極の直上に位
置するアノード電極の領域も同時に駆動し、かつ、その
駆動したアノード電極の領域の四方に隣接するアノード
電極は低電位となるようにしているため、エミッタから
放出された電子をより良好に集束することができ、高精
細とされる電界放出型表示装置を構成した場合でも滲み
のない画像を得ることが出来る。
【００５２】また、アノード引き出し電極を２本とする
ことができるため、アノード電極を形成した基板の両側
から立体配線を用いることなく、容易にアノード引き出
し電極を引き出すことができる。また、５０％のデュー
ティサイクルで駆動することができ、高輝度の表示装置
とすることができる。
【図面の簡単な説明】
【図１】本発明の電界放出型表示装置の一実施の形態を
示す斜視図である。
【図２】本発明の電界放出型表示装置の一実施の形態に
おけるパッチ状アノード電極およびパッチ状ゲート電極
の構成例を示す図である。
【図３】本発明の電界放出型表示装置における表示制御
回路の一構成例を示す図である。
【図４】図３に示した表示制御回路の動作を説明するた
めのタイミング図である。
【図５】本発明の電界放出型表示装置におけるアノード
電圧とゲート電圧のタイミングを説明するための図であ
る。
【図６】本発明の電界放出型表示装置におけるパッチ状
アノード電極とアノード引き出し電極の構成の変形例を
示す図である。
【図７】本発明の電界放出型表示装置におけるパッチ状
アノード電極とアノード引き出し電極の構成の他の変形
例を示す図である。
【図８】本発明の電界放出型表示装置におけるアノード
電極の構成のさらに他の変形例を示す図である。
【図９】従来の電界放出型表示装置における電界放出カ
ソードから放出される電子の軌跡のシミュレーション結
果を示す図である。
【図１０】従来の他の電界放出型表示装置における電界
放出カソードから放出される電子の軌跡のシミュレーシ
ョン結果を示す図である。
【図１１】本発明の電界放出型表示装置における電界放
出カソードから放出される電子の軌跡のシミュレーショ
ン結果を示す図である。
【図１２】電界放出型カソードの構成を説明するための
図である。
【図１３】従来の電界放出型表示装置の構成を示す概略
構成図である。
【図１４】従来の他の電界放出型表示装置の構成を示す
概略構成図である。
【図１５】従来のさらに他の電界放出型表示装置の構成
を示す概略構成図である。
【図１６】図１５に示した電界放出型表示装置における
アノード電極とゲート電極との位置関係を説明するため
の図である。
【符号の説明】
１ カソード基板 ２ 島状カソード ４ａ、４ｂ パッチ状ゲート電極 ５ エミッタ ６ 開口部 ９ａ、９ｂ パッチ状アノード電極 １０ アノード基板 １３ 駆動回路 １４ａ、１４ｂ ゲート引き出し配線 １５ａ、１５ｂ アノード引き出し配線 ２１ 主走査側シフトレジスタ ２２ 副走査型シフトレジスタ ２３ アナログスイッチ回路 １０１ カソード基板 １０２ カソード電極 １０３ 絶縁層 １０４、１０４ａ、１０４ｂ ゲート電極 １０５ エミッタ １０６ 開口部 １０９、１０９ａ、１０９ｂ アノード電極 １１０ アノード基板 １１１ 蛍光体層 １１２ 島状カソード電極 １１３ 駆動回路 １１４ 集束電極 Ａ1、Ａ2 アノード引き出し電極 Ｃ、Ｃ11〜Ｃmn キャパシタ Ｇ1、Ｇ2 ゲート引き出し電極 Ｔｒ1、Ｔｒ2 薄膜トランジスタ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板と、 該第１の基板上に形成され、それぞれ電界放出エミッタ
    を備える複数の島状カソード電極と、 前記各島状カソード電極を個別に駆動する駆動手段と、 前記各島状カソード電極の上方に絶縁されて形成された
    複数のパッチ状のゲート電極であって、各パッチ状のゲ
    ート電極は２つの群のいずれかに属し、一の群に属する
    パッチ状のゲート電極の周囲は他の群に属するパッチ状
    のゲート電極により取り囲まれるように配置された複数
    のパッチ状のゲート電極と、 前記パッチ状のゲート電極の第１の群にゲート電圧を供
    給する第１のゲート引き出し電極と、 前記パッチ状のゲート電極の第２の群にゲート電圧を供
    給する第２のゲート引き出し電極と、 前記第１の基板に対向するように所定間隔離隔して設け
    られた第２の基板と、 該第２の基板上に前記各パッチ状のゲート電極にそれぞ
    れ対向するように配置された複数のパッチ状のアノード
    電極であって、各パッチ状のアノード電極は２つの群の
    いずれかに属し、一の群に属するパッチ状のアノード電
    極の周囲は他の群に属するパッチ状のアノード電極によ
    り取り囲まれるように配置された複数のパッチ状のアノ
    ード電極と、 前記パッチ状のアノード電極の第１の群にアノード電圧
    を供給する第１のアノード引き出し電極と、 前記パッチ状のアノード電極の第２の群にアノード電圧
    を供給する第２のアノード引き出し電極と、 前記各パッチ状のアノード電極上に設けられた蛍光体層
    とを有することを特徴とする電界放出型表示装置。
  2. 【請求項２】 前記島状カソード電極、前記パッチ状
    のゲート電極および前記パッチ状のアノード電極はいず
    れもそれぞれの配置される第１または第２の基板上に２
    次元マトリクス状に配置されており、 前記第１および第２のゲート引き出し電極は、前記パッ
    チ状のゲート電極からなる２次元マトリクスの隣接する
    ２行あるいは２列に渡って１つおきのパッチ状のゲート
    電極を千鳥状に接続するようになされていることを特徴
    とする前記請求項１に記載の電界放出型表示装置。
  3. 【請求項３】 前記島状カソード電極、前記パッチ状
    のゲート電極および前記パッチ状のアノード電極はいず
    れも２次元マトリクス状に配置されており、 前記第１および第２のゲート引き出し電極は、前記パッ
    チ状のゲート電極からなる２次元マトリクスの隣接する
    ２行あるいは２列における各パッチ状のゲート電極をジ
    グザグ状に接続するようになされていることを特徴とす
    る前記請求項１に記載の電界放出型表示装置。
  4. 【請求項４】 前記第１および第２のアノード引き出
    し電極は、前記パッチ状のアノード電極からなる２次元
    マトリクスの隣接する２行あるいは２列に渡って１つお
    きのパッチ状のアノード電極を千鳥状に接続するように
    なされていることを特徴とする前記請求項２あるいは３
    に記載の電界放出型表示装置。
  5. 【請求項５】 前記第１および第２のアノード引き出
    し電極は、前記パッチ状のアノード電極からなる２次元
    マトリクスの隣接する２行あるいは２列における各パッ
    チ状のアノード電極をジグザグ状に接続するようになさ
    れていることを特徴とする前記請求項２あるいは３に記
    載の電界放出型表示装置。
  6. 【請求項６】 前記第１および第２のアノード引き出
    し電極は、ＩＴＯと金属膜との多層構造とされているこ
    とを特徴とする前記請求項１〜５のいずれか１項に記載
    の電界放出型表示装置。
  7. 【請求項７】 第１の基板上に形成され、それぞれ電
    界放出エミッタを備える複数の島状カソード電極と、前
    記各島状カソード電極を個別に駆動する駆動手段と、前
    記各島状カソード電極の上方にそれぞれ絶縁されて形成
    されたパッチ状のゲート電極と、前記第１の基板に対向
    するように所定間隔離隔して設けられた第２の基板上に
    前記各パッチ状のゲート電極にそれぞれ対向するように
    形成され、蛍光体層が設けられた複数のパッチ状のアノ
    ード電極とを有する電界放出型表示装置の駆動方法であ
    って、 一の前記パッチ状ゲート電極が駆動されているときに、
    該駆動されているパッチ状のゲート電極に隣接するパッ
    チ状のゲート電極は低電位とされるとともに、該駆動さ
    れているパッチ状のゲート電極に対向する前記パッチ状
    のアノード電極も同時に駆動され、かつ、該駆動されて
    いるパッチ状のアノード電極に隣接するパッチ状のアノ
    ード電極は低電位または負または接地電位とされるよう
    にすることを特徴とする電界放出型表示装置の駆動方
    法。
JP9036487A 1997-02-20 1997-02-20 電界放出型表示装置およびその駆動方法 Withdrawn JPH10233182A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9036487A JPH10233182A (ja) 1997-02-20 1997-02-20 電界放出型表示装置およびその駆動方法
KR1019980005374A KR100282036B1 (ko) 1997-02-20 1998-02-20 전계방출형 표시장치 및 그의 구동방법
TW087102380A TW367476B (en) 1997-02-20 1998-02-20 Field emission type display device and its driving method
FR9802064A FR2762926B1 (fr) 1997-02-20 1998-02-20 Affichage a emission de champ et son procede de commande

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9036487A JPH10233182A (ja) 1997-02-20 1997-02-20 電界放出型表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JPH10233182A true JPH10233182A (ja) 1998-09-02

Family

ID=12471189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9036487A Withdrawn JPH10233182A (ja) 1997-02-20 1997-02-20 電界放出型表示装置およびその駆動方法

Country Status (4)

Country Link
JP (1) JPH10233182A (ja)
KR (1) KR100282036B1 (ja)
FR (1) FR2762926B1 (ja)
TW (1) TW367476B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096340A1 (ja) * 2004-04-02 2005-10-13 Kabushiki Kaisha Toshiba 画像表示装置
JP2006018183A (ja) * 2004-07-05 2006-01-19 Nippon Hoso Kyokai <Nhk> 電界放出型ディスプレイ
JP2007305493A (ja) * 2006-05-12 2007-11-22 Ulvac Japan Ltd カソード基板及びその作製方法、並びに表示素子及びその作製方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319453B1 (ko) * 1999-08-04 2002-01-05 오길록 2극형 전계 에미터를 가진 전계 방출 디스플레이

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW272322B (ja) * 1993-09-30 1996-03-11 Futaba Denshi Kogyo Kk
JP2926612B2 (ja) * 1995-02-28 1999-07-28 双葉電子工業株式会社 電界放出型素子、電界放出型画像表示装置、およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005096340A1 (ja) * 2004-04-02 2005-10-13 Kabushiki Kaisha Toshiba 画像表示装置
JP2006018183A (ja) * 2004-07-05 2006-01-19 Nippon Hoso Kyokai <Nhk> 電界放出型ディスプレイ
JP2007305493A (ja) * 2006-05-12 2007-11-22 Ulvac Japan Ltd カソード基板及びその作製方法、並びに表示素子及びその作製方法

Also Published As

Publication number Publication date
KR19980071564A (ko) 1998-10-26
TW367476B (en) 1999-08-21
FR2762926B1 (fr) 1999-08-20
KR100282036B1 (ko) 2001-03-02
FR2762926A1 (fr) 1998-11-06

Similar Documents

Publication Publication Date Title
JP2656843B2 (ja) 表示装置
JP2661457B2 (ja) 電界放出形カソード
JP2967288B2 (ja) マルチ電子ビーム源及びこれを用いた画像表示装置
KR100194368B1 (ko) 전계방출형 형광표시장치, 및 전계방출형 형광표시장치의 구동방법
EP0492585A1 (en) Flat display
JP2782224B2 (ja) 画像形成装置の駆動方法
US7309954B2 (en) Field emission display having gate plate
JP5074879B2 (ja) 電子放出素子及び表示素子
KR100232388B1 (ko) 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법
KR100296632B1 (ko) 전계방출형화상표시장치및그것의구동방법
US5703610A (en) Drive circuit for image display device
KR100282036B1 (ko) 전계방출형 표시장치 및 그의 구동방법
KR100290704B1 (ko) 전계방출형 화상표시장치 및 그 구동방법
JP2001222967A (ja) 電界放出型表示装置およびその製造方法
US20020030646A1 (en) Highly bright field emission display device
KR20010016823A (ko) 2극형 전계 에미터를 가진 전계 방출 디스플레이
JP3438391B2 (ja) 電界放出陰極装置
JPH1092348A (ja) 電界放出型画像表示装置およびその駆動方法
KR20030071477A (ko) 화상표시장치 및 그 구동방법
KR100475160B1 (ko) 액티브 매트릭스 전계방출표시패널의 구동 장치 및 방법
JPH07104679A (ja) 電界放出形蛍光表示装置
JP3420729B2 (ja) フィールドエミッション型表示装置
JP2832919B2 (ja) 電界放出素子を用いた表示装置
KR20020091620A (ko) 전계 방출 디스플레이 장치
JP3235461B2 (ja) 電界放出素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511