KR100232388B1 - 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법 - Google Patents

전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법 Download PDF

Info

Publication number
KR100232388B1
KR100232388B1 KR1019960005159A KR19960005159A KR100232388B1 KR 100232388 B1 KR100232388 B1 KR 100232388B1 KR 1019960005159 A KR1019960005159 A KR 1019960005159A KR 19960005159 A KR19960005159 A KR 19960005159A KR 100232388 B1 KR100232388 B1 KR 100232388B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
patch
electrodes
cathode
Prior art date
Application number
KR1019960005159A
Other languages
English (en)
Inventor
다까오 기시노
가즈유끼 야노
미쓰루 다나까
Original Assignee
니시무로 아츠시
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 아츠시, 후다바 덴시 고교 가부시키가이샤 filed Critical 니시무로 아츠시
Application granted granted Critical
Publication of KR100232388B1 publication Critical patent/KR100232388B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

[목적]
패치형 게이트 전극을 통하여 방출되는 전자를 집속시킨다.
[구성]
캐소드 전극(2)상에 절연하여, 행방향으로 2개씩 패치형의 캐소드 전극(3)을 형성하고, 패치형의 게이트 전극(3)은 캐소드 전극(2)과 직교하는 행에 있어서, 짝수번째가 제1게이트 인출전극(GT1)에 접속되고, 홀수번째가 제2게이트 인출전극(GT2)에 접속되어 있다. 패치형의 게이트 전극(3)에 대향하여 형광체의 피착된 애노드 전극(8)이 형성되어 있다. 제1게이트 인출전극(GT1)과 제2게이트 인출전극(GT2)은 번갈아 구동되고, 구동되지 않는 쪽은 애노드 레벨로 된다. 캐소드 인출전극(C1~Ck)에는 화상 테이터를 공급하다. 그러면, 구동되는 패치형의 게이트 전극(3)에 인접하는 양측의 패치형의 게이트 전극(3)의 레벨은 접지레벨로 되고, 방출된 전자는 집속된다.

Description

전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법
제1도는 본 발명의 전계방출형 소자의 일 실시예 및, 그 변형예의 구성을 도시한 사시도 및 측면도.
제2도는 본 발명의 실시예 1의 전계방출형 화상표시장치의 사시도.
제3도는 본 발명의 실시예 1의 전계방출형 화상표시장치의 실시예 1의 단면도 및, 패치형의 게이트 전극과 게이트 인출전극 및 캐소드 전극의 관계를 도시한 도면.
제4도는 캐소드 전극으로부터 방출된 전자의 궤적의 분포를 도시한 도면.
제5도는 게이트 전극과 애노드 전극의 간격을 좁게하였을 때의 캐소드로부터 방출된 전자의 궤적의 분포를 도시한 도면.
제6도는 구동되고 있지 않는 게이트 전극의 전위를 접지레벨로 하였을때의 캐소드로부터 방출된 전자의 궤도의 분포를 도시한 도면.
제7도의 구동되고 있지 않는 애노드 전극의 전위를 1/2로 하였을 때의 캐소드로부터 방출된 전자의 궤적의 분포를 도시한 도면.
제8도는 구동되고 있지 않는 애노드 전극의 전위를 접지레벨로 하였을때의 캐소드로부터 방출된 전자의 궤적의 분포를 도시한 도면.
제9도는 본 발명의 실시예 1의 전계방출형 화상표시장치의 전극배치의 일예를 도시한 도면.
제10도는 본 발명의 실시예 1의 구동방법을 설명하기 위한 구동회로의 블록도.
제11도는 본 발명의 실시예 1의 구동방법에 있어서의 타이밍도.
제12도는 본 발명의 실시예 1의 구동방법에 의해 각 화소가 선택되는 모습을 도시한 도면.
제13도는 본 발명의 실시예 1의 변형예의 구성을 도시한 도면.
제14도는 본 발명의 실시예 2의 전계방출형 화상표시장치의 패치형의 게이트 전극과 게이트 인출전극 및 캐소드 전극의 관계를 도시한 도면.
제15도는 본 발명의 실시예 2의 구동방법을 설명하기 위한 구동회로의 블록도.
제16도는 본 발명의 실시예 2의 전계방출형 화상표시장치의 전극배치의 일예를 도시한 도면.
제17도는 본 발명의 실시예 2의 구동방법에 있어서의 타이밍도.
제18도는 본 발명의 실시예 2의 구동방법에 의해 화소가 선택되는 모습을 도시한 도면.
제19도는 본 발명의 실시예 2의 변형예의 패치형의 게이트 전극과 게이트 인출전극 및 캐소드 전극의 관계를 도시한 도면.
제20도는 본 발명의 실시예 2의 변형예의 구동방법에 있어서의 타이밍도.
제21도는 종래의 전계방출형 캐소드의 구성을 도시한 도면.
제22도는 종래의 화상표시장치의 단면도.
제23도는 종래의 화상표시장치의 애노드 전극과 애노드 인출전극을 도시한 도면.
* 도면의 주용부분에 대한 부호의 설명
1 : 캐소드 기판 2 : 캐소드 전극
3 : 게이트 전극 4 : 전자방출구멍
5 : 캐소드 인출전극 6 : 게이트 인출전극
7 : 애노드 기판 8,9 : 애노드 전극
10,11 : 애노드 인출전극 12 : 이미터 어레이
13 : 스페이서 50 : 화상표시장치
51 : 클럭 발생기 52 : 표시타이밍 제어회로
53 : 메모리 기입 제어회로 54 : 비디오 메모리
54-1,54-2,54-3 : R, G, B 용 프레임 메모리 또는 라인 메모리
55-1,55-2,55-3 : 버퍼 레지스터 56 : 어드레스 카운터
57 : 색선택회로 58,61 : 시프트 레지스터
59,62 : 래치회로 60 : 게이트 드라이버
63 : 캐소드 드라이버 64 : 애노드 드라이버
A1,A2 : 애노드 인출전극 C1~Cm : 캐소드 인출전극
GT1-1~GTn-2, GT1~GTn : 게이트 인출전극
R12, R15 …: 적색와 화소 G11, G14 …: 녹색의 화소
B13, B16 … : 청색의 화소
본 발명은, 전계방출을 이용한 전계방출형 소자, 전계방출형 화상표시장치 및 그 구동방법에 관한 것이다.
금속 또는 반도체 표면의 인가관계를 109[V/m]정도로 하면 터널효과에 의해, 전자가 장벽을 통과하여 상온에서도 진공중에 전자방출이 행해진다. 이를 전계방출(Field Emission) 이라 부르며, 이와 같은 원리로 전자를 방출하는 캐소드를 전계방출형 캐소드라 부르고 있다.
근년, 반도체 가공기술을 구사하여, 미크론 사이즈의 전계방출형 캐소드(이하, FEC 라 한다) 어레이로 이루어지는 면방출형의 FEC를 만드는 것이 가능해져 있다.
제21(a),(b)도에, 그 일예인 스핀트(Spindt) 형이라 불려지는 전계방출 캐소드의 개략구조를 나타낸다.
이 도면의(a)도는 반도체 미세가공기술을 이용하여 작성한 FEC의 사시도이며,(b)도는(a)도에 도시된 A-A 선으로 절단한 FEC의 단면도이다.
이들의 도면에 있어서, 기판(101)에 캐소드 전극(102)이 증착 등에 의해 형성되어 있으며, 이 캐소드 전극(102) 상에 콘형의 이미터(105)가 형성되어 있다. 캐소드 전극(102) 상에는, 또한 이산화 실리콘(SiO2)으로 이루어지는 절연층(103)을 통하여 게이트 전극(104)에 뚫린 둥근 구멍 안에 상기 콘형의 이미터(105)가 위치하고 있다.
즉, 이 콘형의 이미터(105)의 선단부분이 게이트 전극(104)에 뚫린 구멍으로부터 노출되어 있다.
이 콘형의 이미터들의 이미터(105)간의 피치는 미세가공기술을 이용하여 10미크론 이하로 제작할 수 있으며, 수만부터 수 십만개의 FEC를 1매의 기판(101)상에 형성할 수 있다.
또한, 게이트 전극(104)과 이미터(105)의 콘의 선단 사이의 거리를 서브 미크론으로 할 수 있으므로, 게이트 전극(104)과 캐소드 전극(102) 사이에 불과 수 십 볼트의 전압을 인가함으로써, 전자를 이미터(105)로부터 전계방출할 수 있다.
또, 도면에 도시된 바와 같이 FEC는 면방출형의 전계방출 캐소드로 할 수 있으며, 이 면방출형의 전계방출 캐소드의 응용기술로서, 평면형의 컬러표시장치가 제안되어 있다(일본국 특개평 2-61946호 공보 참조).
이 종래의 컬러표시장치의 구성을 제22도 및 제23도에 도시한다.
이들의 도면에 있어서, 클래스제의 제1기판(110)상에는, 도전성의 캐소드 전극(112)의 열의 형성되고, 전자를 방출하는 금속제의 이미터(114)가 캐소드 전극(112)에 의해 지지되어 있다. 또, 캐소드 전극(112)의 열은 구멍이 뚫린 그리드 전극(116)의 열과 교차하고 있다.
또, 그리드 전극(116)의 열과 캐소드 전극(112)의 열의 교차부에 위치하는 이미터(114)의 선단은 상방을 지향하고 있으며, 캐소드 전극(112)과 그리드 전극(116)은 절연층(118)에 의해 이간되어 있다. 이 절연층(118)은 전자를 방출하기 위한 개구를 갖고 있다.
제1기판(110)에 대향하여 배치된 글래스제의 제2기판(122)에는, 복수의 평행하게 배열된 애노드 전극(126)이 형성되어 있으며, 각각의 애노드 전극은 순차적으로 적, 녹, 청의 형광체(128),(129),(130)로 피복되어 있다.
이들의 적, 녹, 청의 형광체(128),(129),(130)로 피복된 애노드 전극(126)의 3개에 대하여, 1개의 캐소드 전극(112)이 배치되어 있으며, 어느 하나의 색이 형광체를 선택적으로 발광시키므로, 제23도에 도시된 바와 같이 적, 녹, 청의 색별로 애노드 전극(126)은 3분할되어서 3개의 애노드 인출전극(132),(134),(136)에 각각 접속되어 있다. 즉, 애노드 인출전극(132)에 접속된 애노드 전극(126)에 적색의 형광체(128)가 형성되어 있으며, 애노드 인출선(134)에 접속된 애노드 전극(126)에는 녹색의 형광체(129)가 설치되어 있으며, 애노드 인출선(136)에 접속된 애노드 전극(126)에는 청색의 형광체(130)가 각각 형성되어 있다.
그래서, 이 컬러표시장치에 컬러의 화상을 표시하는 데에는, 게이트 전극(116)을 주사하여 1개씩 수차적으로 구동하고, 캐소드 전극(112)에는 구동된 게이트 전극(116)으로 선택된 1라인에 대응하는 화소의 화상 데이터를 공급하고, 1개의 게이트 전극(116)이 구동되고 있는 기간내의 타이밍에 있어서, 3개의 애노드 인출전극(132),(134),(136)을 순차적으로 선택구동한다. 이 경우, 선택구동된 애노드 인출전극(132),(134),(136)에 대응하는 색의 화상 데이터가 캐소드 전극(112)에는 공급되어 있다.
이와 같이하여, 게이트 전극(116)이 순차적으로 주사되어서 구동되고, 모든 게이트 전극(116)이 선택구동되면, 제2기판(122)에는 1프레임이 풀 컬러(full color)의 화상이 표시되도록 되어 있다.
이와 같이, 애노드 전극을 3분할 하여 구성하면, 제23도에 도시된 바와 같이 애노드 전극(126)은 제2기판(122)의 표면에 형성되어 있으므로, 이 제2기판(122)으로부터 34개의 애노드 인출전극(132),(134),(136)을 인출하지 않으면 안된다.
그러나, 3개의 애노드 인출전극(132),(134),(136)을 제2기판(122)으로부터 인출하려 하면, 제23도에 도시된 바와 같이 전극끼리 겹쳐지는 부분이 생기므로, 이부분을 입체 배선에 의해 형성하지 않으면 안된다는 문제점이 있었다. 또한, 애노드 전극을 3분할하여 선택구동하고 있으므로 듀티(duty)가 1/3로 되어 버려, 휘도를 향상시킬 수 없다는 문제점도 있었다.
이들을 해결하기 위하여, 제2기판표면의 전체표면에 1매의 애노드 전극을 형성(애노드 인출전극은 1개 사용된다) 함과 동시에, 애노드 전극에 R, G, B의 형광체를 스트라이프(stripe)형으로 평행하게 형성하고, 스트라이프형의 각 형광체에 1대 1대응하도록 캐소드 전극을 형성하도록 하여 게이트 전극을 스캐닝함으로써, 입체배선을 필요로 하지 않는 컬러화상표시장치를 생각할 수 있다.
그러나, 이와 같은 표시장치에서는, 캐소드 전극에 형성된 이미터로부터 방출된 전가가 반각(半角)으로 약 30도 퍼짐으로써 전극에 도달한다고 하므로, 애노드 전극에 인접하여 배치되는 다른 색의 형광체도 발광시켜버려 색이 번진 컬러화상으로 되어 버린다는 문제점도 있었다.
그래서, 본 발명은 전계방출된 전자를 집속할 수 있는 전계방출형 소자 및, 그 구동방법을 제공하는 것을 목적으로 하고 있다.
또, 본 발명은, 입체배선을 이용하지 않고 애노드 전극의 인출선을 인출할 수 있음과 동시에, 종래보다 휘도를 향상시킬 수 있으며, 색이 번지는 일이 없는 컬러의 전계방출형 화상표시 및 그 구동방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위하여, 본 발명의 전계방출형 소자는, 기판상에 형성됨과 동시에, 전계방출을 행하는 이미터를 구비하는 복수의 캐소드 전극과, 이 캐소드 전극상에 절연되어서 형성됨과 동시에, 대략 직선형으로 배열된 복수의 패치(patch)형의 게이트 전극과, 이 패치형 게이트 전극의 홀수번째가 접속되는 제1게이트 인출전극과, 남는 짝수번째의 상기 패치형 게이트 전극이 접속되는 제2게이트 인출전극으로 이루어지도록 한 것이다.
또, 상기 전계방출형 소자의 본 발명의 구동방법은, 상기 제1게이트 인출전극과, 상기 제2게이트 인출전극을 상호 선택구동함과 동시에, 선택구동되고 있지 않는 상기 제1게이트 전극, 또는, 상기 제2게이트 전극의 전위를 상기 이미터로부터 방출된 전자가 집속되도록 저 레벨로 하도록 한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 전계방출형 화상표시장치는, 제1기판상에 스트라이프형으로 형성되고, 전계방출을 행하는 이미터를 구비하는 복수개의 캐소드 전극과, 이 캐소드 전극에 신호를 공급하는 캐소드 인출전극과, 상기 캐소드 전극상에 절연되어서, 매트릭스형으로 배열되어 형성된 복수의 패치형의 게이트 전극과, 상기 캐소드 전그과 대략 직교하는 방향으로 배열되어 있는 이 패치형의 게이트 전극으로 이루어지는 행에 있어서, 이 패치형의 게이트 전극의 홀수번째가 접속되는 제1게이트 인출전극과, 이행 라인에서 남는 짝수번째의 이 패치형의 게이트 전극이 접속되는 제2게이트 인출전극과, 상기 제1기판과 소정거리 이격하여 설치된 제2기판과, 이 제2기판상에, 상기 캐소드 전극과 대향하도록 평행하게 형성된 복수의 스트라이프형의 애노드 전극과, 이 스트라이프형의 애노드 전극에 순차적으로 설치된 화상을 표시하기 위한 형광체와, 상기 애노드 전극의 홀수번째가 접속되어 있는 제1애노드 인출전극과, 남는 짝수번째의 애노드 전극이 접속되어 있는 제2애노드 인출전극을 구비하고, 상기 애노드 전극의 바로 밑에, 상기 패치형의 게이트 전극으로 이루어지는 열이 위치하도록 배치되어 있는 것이다.
또, 상기 전계방출형 화상표시장치에서, 상기 캐소드 인출전극의 1개로부터 공급되는 상기 신호가, 상기 행방향으로 배치된 2개의 상기 패치형의 전극에 대향하는 상기 캐소드 전극에 공급되는 것이며, 또한, 상기 캐소드 전극의 1개에 대하여, 상기 행방행에 1개의 상기 패치형 전극이 배치되어 있도록 한 것이며, 또한, 상기 캐소드 전극이 상기 행방향을 경계로하여 2군으로 분할됨과 동시에, 복수의 상기 패치형의 게이트 전극도, 상기 행방향을 경계로 하여 2군으로 분할되어 있으며, 각각의 군에 있어서의 같은 행끼리로부터 공통으로 인출된 상기 제1게이트 인출전극 및 상기 제2게이트 인출전극이 형성되어 있는 것이다.
또, 본 발명의 다른 전계방출형 화상표시장치는, 제1기판상에 스트라이프형으로 형성된 전계방출을 행하는 이미터를 구비하는 복수개의 캐소드 전극과, 이 캐소드 전극에 신호를 공급하는 캐소드 인출전극과, 상기 캐소드 전극의 위에 절연되어서, 매트릭스형으로 배열되어 형성된 복수의 패치형의 게이트 전극과, 상기 캐소드 전극과 대략 직교하는 이 패치형 게이트 전극으로 이루어지는 행에 있어서, 인접하는 2행에 걸쳐서 스태거형으로 하나씩 걸러서 상기 패치형 게이트 전극이 접속되어 있음과 동시에, 이 2행의 사이로부터 인출되어 있는 게이트 인출전극과, 상기 제1기판과 소정거리 이격하여 설치된 제2기판에, 상기 모든 패치형의 게이트 전극과 대향하도록 형성된 면형의 애노드 전극과, 이 면형의 애노드 전극에 상기 캐소드 전극과 평행하게 1대 1로 대향하여 순차적으로 스트라이프형으로 형성된 화상을 표시하기 위한 형광체를 구비하도록 한 것이다.
또, 다른 전계방출형 화상표시장치에 있어서, 상기 캐소드 인출전극의 1개로부터 공급되는 상기 신호가, 상기 행방향으로 배출된 2개의 상기 패치형의 전극에 대향하는 상기 캐소드 전극에 공급됨과 동시에, 상기 패치형의 전극으로 이루어지는 열에 각각 대향하여 스트라이프형의 애노드 전극이 배치되고, 이 스트라이프형의 애노드 전극의 홀수번째와 짝수번째가 각각 접속되어 있는 2개의 애노드 인출전극이 구비되어 있으며,
또한, 상기 캐소드 전극이 상기 행방향을 경계로 하여 2군으로 분할됨과 동시에, 상기 패치형의 게이트 전극도, 상기 행방향을 경계로 하여 2군으로 분할되어 있으며, 각각의 군에 있어서의 같은 행끼리로부터 공통으로 인출된 상기 게이트 전극이 형성되어 있는 것이다.
또, 본 발명의 상기 전계방출형 화상표시장치의 구동방법은, 상게 제1게이트 인출전극 및 상기 제2게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 상기 패치형의 게이트 전극에 인접하는 양측의 상기 패치형 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 제1게이트 인출전극, 또는 상기 제2게이트 인출전극의 전위를 저러벨로 함과 동시에, 선택구동되고 있지 않는 상기 애노드 전극의 전위를 저레벨로 하여, 상기 이미터로부터 방출된 전자가 집속되도록 한 것이다.
또한, 상기 다른 전계방출형 화상표시장치의 구동방법은, 상기 게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 상기 패치형의 게이트 전극에 인접하는 양측의 상기 패치형의 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 상기 게이트 인출전극의 전위를 저레벨로 하여, 상기 이미터로부터 방출된 전자가 집속되도록 한 것이다.
본 발명의 전계방출형 소자는, 패치형 게이트 전극을 하나씩 걸러서 구동함으로써, 인접하는 패치형의 게이트 전극이 구동되지 않도록 할 수 있으므로, 방출된 전자를 집속하는 것이 가능해 진다.
또, 본 발명의 전계방출형 화상표시장치는, 애노드 전극을 2분할, 또는 분할하고 있지 않으므로, 애노드 인출전극을 평면적으로 인출하는 구조로 할 수 있다. 그래서, 애노드 인출전극의 입체배선을 행할 필요가 없어지고, 애노드 기판의 구성을 간략화 할 수 있다.
또한, 애노드 전극을 2분할, 또는 분할하고 있지 않으므로, 종래의 애노드 전극이 3분할의 표시장치에 비교하여 3/2배, 또는 3배의 듀티로 되어, 표시화면의 휘도를 향상시킬 수 있다.
또, 방출된 전자를 집속하도록 게이트 전극 및 애노드 전극을 구동조사하고 있으므로, 색이 번지지 않는 컬러화상을 얻을 수 있다.
본 발명의 전계방출형 소자의 실시예의 구성을 제1도로 사용하여 설명한다.
본 발명의 전계방출형 소자의 일 실시예의 구성은 제1(a)도에 도시된 바와 같이, 캐소드 기판(1)상에 복수의 캐소드 전극(2)이 형성되고, 이 캐소드 전극(2)상에 절연되는 패치형의 게이트 전극(3)이 2개씩 형성되어 있다. 이 경우, 도시되어 있지 않지만 캐소드 전극(2)에 적층된 절연층상에 패치형의 게이트 전극(3)이 형성되어 있으며, 게이트 전극(3)과 겹쳐지는 캐소드 전극(2)의 부분에는 전자를 전계방출하는 이미터가 형성되어 있다.
그리고, 게이트 전극(3) 및 절연층에는 전자를 방출하는 개구부가 형성되어 있다.
패치형의 게이트 전극(3)은 라인형으로 배열되어 있으며, 이 라인에 대향하도록 형광체가 피복된 애노드 전극(8)이 형성되어 있다. 또한, 짝수번째(2, 4, 6, 8 …, m-1)의 패치형의 게이트 전극(3)이 제2게이트 인출전극(GT2)에 접속되어 있다.
다음에 이와 같이 구성된 전계방출형 소자의 구동방법을 설명하면, 제1 게이트 인출전극(GT1)과 제2 게이트 인출전극(GT2)은 상호 구동되고, 캐소드 전극(2)으로부터 각각 인출되고 있는 캐소드 인출전극(C1, C2, C3,…, Ck)에는, 게이트 인출전극(GT2)의 각 구동 타이밍으로 1 라인의 반씩의 화상 데이터 등이 공급된다. 그렇게 하면, 제1게이트 인출전극(GT1)이 구동되고, 다음에 제2게이트 인출전극(GT2)가 구동되었을 때에, 애노드 전극(8)에 형성되어 있는 형광체가, 캐소드 인출전극(C1, C2, C3,…, Ck)에 공급되어 있는 1라인의 화상 데이터에 따라서 발광되도록 된다.
이 경우, 구동되고 있지 않는 게이트 인출전극의 전위는 저레벨, 가장 적절하게는 접지레벨로 된다.
그리고, 애노드 전극(8)을 투명전극에 의해 구성하고, 이 애노드 전극(8)을 통과한 빛을 인화지에 조사하면, 1 라인의 화상 데이터에 따라서 인화지가 노광된다. 이어서, 인화지를 1라인만큼 전진시키고, 다음 라인의 화상을 얻을 수 있도록 상기 전계방출형 소자를 발광시켜서 인화지를 노광하고, 이를 반복행함으로서 인화지에 노광된 1매의 화상을 얻을 수 있다.
즉, 프린터 등의 광원으로서 제1도에 도시된 전계방출형 소자를 사용할 수 있다.
즉, 제1(c)도는 제2 게이트 인출전극(GT2)이 구동되어서, 제1 게이트 인출전극(GT1)의 전위가 저레벨로 된 상태를 나타내지만, 이 경우는 애노드 전극(8)에 도트형으로 형광제(a1, a2,‥, am)가 피착되어 있다.
이 때, 구동된 홀수번째의 패치형의 게이트 전극(3)으로부터는 전자가 방출되도록 되지만, 방출된 전자는 인접하는 짝수번째의 패치형의 게이트 전극(3)의 전위가 저레벨로 낮게 되어 있기 때문에, 집속되어서 애노드 전극(8)에 달하게 된다. 이로써, 인접하는 도트형의 형광체의 누설발광을 방지할 수 있다.
다음에, 상기한 전계방출형 소자의 변형예를 제1(b)도에 도시하지만, 이 변형예에 있어서는, 패치형의 게이트 전극(3)에 대하여 1대 1로 캐소드 전극(2)이 형성되어 있다. 이 경우, 캐소드 전극(2)으로부터 각각 인출되어 있는 캐소드 인출전극(C1,C2 ,C3,…,Cm)은 2배의 갯수로 되지만, 제1 게이트 인출전극(GT1)과 제2 게이트 인출전극(GT2)의 구동 타이밍에 따라서, 캐소드 인출전극(C1,C2 ,C3,…,Cm)에 공급되는 화상 데이터를 전환할 필요는 없어지며, 1라인분의 화상 데이터를 공급하고 있다면 좋은 것이다. 단, 구동되지 있지 않는 패치형의 게이트 전극(3)에 대향하는 짝수번째, 또는 홀수번째의 캐소드 인출전극(C1,C2,C3,…,Cm)에만 화상 데이터를 공급하도록 하여도 좋다.
또, 제1도에 있어서는 광학시 프린터 등에 있어서의 1라인의 광원을 상정하여 설명하였지만, 각 캐소드 인출전극(C1,C2,C3,…,Cm)에 대응하여 애노드 전극(8)을 분할하고, 분할된 각 애노드 전극(8)에 저항을 접속함으로써, 캐소드 전극(2)으로의 입력신호에 따라서 변조되는 출력을 얻을 수 있는 미소진공관으로 할 수도 있다.
이 경우에 있어서도, 선택된 게이트 전극(3)에 인접하는 게이트 전극(3)을 저레벨로 함으로써 렌즈효과가 작용하고, 전자 빔이 접속되어서 S/N 비가 좋은 미소진공관을 얻을 수 있다.
다음에, 본 발명에 전계방출형 화상표시장치의 실시예를 설명하였지만, 이들의 실시예에 있어서는 필터를 사용하지 않고, 적, 청, 녹의 발광색을 형광체 자신의 발광으로 얻는 경우에 예시하는 것으로 한다.
본 발명의 전계방출전형 화상표시장치의 실시예 1의 구성을 도시한 사시도를 제2도에 도시한다.
이 도면에 있어서, 부호(1)은 FEC어레이가 형성된 글래스 등의 캐소드 기판, 부호(2)는 캐소드 기판(1)상에 형성된 스트라이프형의 복수의 캐소드 전극, 부호(3)은 캐소드 전극(2)에 직교하도록 절연층을 통하여 형성된 복수의 게이트 전극, 부호(4)는 게이트 전극(3)에 형성되어 있는 전자가 방출되는 전자방출구멍이다. 그리고, 게이트 전극(3)은 스트라이프형으로 보이지만, 실제로는 패치형으로 되어서 캐소드 전극(2)과 교차하는 부분별로 독립하여 형성되어 있다.
또한, 부호(5)는 인접하는 캐소드 전극(2)의 2개를 1조로 하여 인출된 캐소드 인출전극(C1~Ck), 부호(6)은 게이트 전극(3)의 양측으로부터 1행의 라인에 대하여, 짝수번째의 패치형의 게이트 전극(3)이 접속되는 제1 게이트 인출전극(GT-2, GT2-2,…GTn-2)과, 홀수번째의 패치형의 게이트 전극(3)이 접속된 제2 게이트 인출전극(GT-1, GT2-1,…GTn-1)의 2개의 인출된 게이트 인출전극, 부호(7)은 제1기판(1)에 대향하여 배선됨과 동시에, 애노드 전극이 형성되는 애노드 기판, 부호(8)은 애노드 기판(7)의 위에 형성된 스프라이프형의 제1 애노드 전극, 부호(9)는 제1 애노드 전극(8)사이에 형성된 스프라이프형의 제2 애노드 전극, 부호(10)은 제1 애노드 전극(8)의 각 스트라이프가 접속된 애노드 인출전극(A1), 부호(11)은 제2 애노드 전극(9)의 각 스트라이프가 접속된 애노드 인출전극(A2)이다. 그리고, 애노드 전극(8),(9)과 캐소드 전극(2)은 1대 1로 대향하여 형성되어 있다.
상기 스트라이프형의 애노드 전극(8),(9)에는, 도시되어 있지 않지만 각각 R,G,B의 형광체가 순차적으로 형성되어 있다. 제2도에 도시된 화상표시장치의 구동방법의 상세한 것은 후술하지만, 구동방법의 일예를 간단히 설명하면, 게이트 전극(2)은 각각의 게이트 인출전극(GT1-1~GTn-2)이 하나씩 걸러서 주사되어서, 각 행의 패치형의 게이트 전극(3)이 하나씩 걸러서 구동된다. 이때, 애노드 전극(8),(9)은 구동되고 있는 패치형의 게이트 전극(3)에 대향하는 애노드 전극(8),(9)이 구동된다. 즉, 애노드 인출전극(A1) 또는 애노드 인출전극(A2)의 어느 하나가 선택되어서 구동된다. 또, 캐소드 인출전극(C1~ Ck)에는 화상 데이터가 공급된다.
즉, 먼저 홀수번째의 게이트 인출전극(GTl-1~GTn-1)을 순차적으로 주사해 가고, 이때, 애노드 인출전극(A1)에 양의 애노드 전압을 인가함과 동시에 캐소드 인출전극(Cl~Ck)에는 주사되는 타이밍에 따라서 표시화소의 화상 데이터를 인가해 둔다.
이로써, 애노드 전극(8)에 형성된 형광체의 화소가 하나씩 걸러서 선택구동된 패치형의 게이트 전극(3)으로부터 방출된 전자에 의해 여기되고, 이 화소는 캐소드 인출전극(C1~Ck)에 인가된 화상 데이터에 따라서 발광제어된다.
그리고, 게이트 인출전극(GT1~GTn-1)의 주사가 최후의 게이트 인출전극( GTn-1)까지 주사되면, 다음에 애노드 인출전극(A1)으로 바꾸어서 애노드 인출전극(A2)에 양의 애노드 전극을 인가한다.
그리고, 이 상태에서 짝수번째의 게이트 인출전극(GT1-2 ~GTn-2)을 순차적으로 주사해 간다. 이때, 캐소드 인출전극(C1~Ck)에, 상기 주사되는 타이밍에 따라서 표시화소의 화상 테이터를 인가하는 것은 말할 필요도 없다. 이로써, 애노드 전극(9)에 형성된 형광체의 화소가 주사된 게이트 인출전극(3) 으로부터 방출된 전자에 의해 발광가능해지고, 캐소드 전극(2)에 인가된 화상 데이터에 따라서 발광제어 됨으로써, 화상의 1 화면(1프레임)이 표시되게 된다.
다음에, 제2도에 도시된 화상표시장치의 단면도를 제3(a)도에, 패치형의 게이트 전극(3)과 게이트 인출전극(GT1-1~GTn-2)의 관계를 제3(b)도에 도시한다.
제3(a)도에서, 부호(1)은 캐소드 전극(2) 및 게이트 전극(3)이 형성된 캐소드 기판, 부호(2)는 캐소드 기판(1)상에 형성된 스트라이프형의 캐소드 전극, 부호(3)은 캐소드 전극(2)의 위에 도시하지 않은 절연층을 통하여, 캐소드 전극(2)과 직교하는 행방향으로 배열하도록 형성된 패치형의 게이트 전극, 부호(6)은 게이트 전극(3)으로부터 인출된 i 번째의 인출전극(GTi), 부호(7)은 제1기판(1)에 대향하여 배치된 애노드 전극이 형성되는 애노드 기판, 부호(8)은 애노드 기판(7)의 위에 형성된 스트라이프형의 제1 애노드 전극, 부호(9)는 제1 애노드 전극(8)사이에 형성된 스트라이프형의 제2 애노드 전극, 부호(10)은 제1 애노드 전극(8)의 각 스트라이프가 접속된 애노드 인출전극(A1), 부호(11)은 제2 애노드 전극(9)의 각 스트라이프가 접속된 애노드 인출전극(A2)이다.
또한, 부호(12)는 캐소드 전극(2)의 위에 반도체 미세가공기술로서 형성된 전자를 전계방출하는 콘형의 이미터로 이루어지는 이미터 어레이, 부호(13)은 캐소드 기판(1)과 애노드 기판(7)을 소정간격으로 이격지지하는 스페이서이며, 캐소드 기판(1), 애노드 기판(7) 및, 스페이서(13)에 의해 화상표시장치의 외부부재가 형성되고, 그 내부는 고진공으로 되어 있다.
이 제3(a)도에 도시된 화상표시장치는 애노드 전극(8),(9)의 각각에 대하여 1대 1의 관계로 스트라이프형의 캐소드 전극(2)이 형성되어 있다.
또, 동도면(b)에 도시된 바와 같이 패치형의 게이트 전극(3)은 화소로 되는 직사각형으로 각각 분할되어 있으며, 각 행의 패치형 게이트 전극(3)은, 하나씩 걸러서 게이트 인출전극에 접속되어 있다. 그리고, 각행에 2개씩 형성된 게이트 인출전극은 패치형의 게이트 전극(3)의 양측으로부터 각 각 인출되어 있다. 즉, 1라인(행) 째의 홀수번째의 패치형의 게이트 인출 전극(3: G,B,R, …)은 제1게이트 인출전극(GTl-1)에 접속되어 있으며, 남는 짝수번째의 게이트 전극(3 : R, G, B, …)은 제2 게이트 인출전극(GT1-2)에 접속되어 있다. 이하, 각 라인에 있어서 동일하게 패치형의 게이트 전극(3)은, 제1 게이트 인출전극 및 제2 게이트 인출전극에, 하나씩 걸러서 접속되어 있다.
다음에, 애노드 전극(8),(9)에 도달하는 방출전자의 궤적분포의 시뮬레이션의 결과의 일예를 제4도에 도시한다. 이 경우, 애노드 전극(8)과 애노드 전극(9)은 동일전위로 되어 있으며, 한편 게이트 전극(3)은 스트라이프형으로 형성되어 있는 종래와 동일하게 1라인의 게이트 전극이 모두 동일 전위로 되어 있다.
이미터 어레이(12)로부터 전계방출되는 전자는 반각으로 약30도의 각도로써 방출된다고 하는 것으로부터, 방출전자의 궤적은 이 도면에 도시된 바와 같이 게이트 전극(3)의 단부로부터 상당한 퍼짐으로써 애노드 전극(8) 및 인접 애노드 전극(9)에 걸쳐 도달하므로, 이경우는 누설 발광이 발생하게 된다.
다음에, 제4도에 도시된 경우와 동일하게 애노드 전극(8),(9) 및 게이트 전극(3)에 전압을 공급한 경우라도, 애노드 전극(8),(9)과 게이트 전극(3)의 간격을 3/4로 좁게한 경우의 방출전자의 궤적분포의 시뮬레이션의 결과의 일예를 제5도에 도시한다. 이 경우는, 전자의 퍼짐은 간격이 좁아진만큼 좁아지므로, 인접 애노드 전극(9)에는 거의 도달하지 않는다.
또한, 애노드 전극(8)과 애노드 전극(9)은 동일전위이지만, 온(ON) 되어 있는 게이트 전극(3)에 인접하는 양측의 오프(OFF) 되어 있는 게이트 전극(3)의 전위는 접지(제로) 레벨로 된 경우의 방출전자의 궤적분포의 시뮬레이션의 결과의 일예를 제6도에 도시한다. 이 경우, 전자의 퍼짐은 제4도에 비하여 좁아지게 된다.
또한, 온(ON) 되어 있는 애노드 전극(8)보다 오프(OFF)되어 있는 애노드 전극(9)의 전위를 약 1/2로 낮게함과 동시에, 온(ON)되어 있는 게이트 전극(3) 에 인접하는 양측의 오프(OFF) 되어 있는 게이트 전극(3)의 전위를 접지레벨로 한 경우의 방출전자의 궤적분포의 시뮬레이션의 결과의 일예를 제7도에 도시한다. 이 경우는, 전자의 퍼짐은 상당히 좁아지게 된다.
또한, 오프(OFF)되어 있는 애노드 전극(9)의 전위를 접지레벨로 함과 동시에, 온(ON)되어 있는 게이트 전극(3)의 전위에 인접하는 양측의 오프(OFF)되어 있는 게이트 전극(3)의 전위를 접지레벨로 한 경우의 방출전자의 궤적분포의 시뮬레이션의 결과의 일예를 제8도에 도시한다. 이 경우는, 전자의 퍼짐은 목적으로 하는 애노드 전극(8) 만큼만 지향하도록 좁아진다.
상기 제4도 내지 제8도를 참조하면, 제5도~제8도에 도시된 바와 같이 간격 및, 애노드 전극(8),(9) 및 게이트 전극(3)을 구동하면, 누설발광을 매우 방지하여 목적으로 하는 애노드 전극(9)에 도포한 형광체만큼을 발광시킬 수 있게 된다.
다음에, 제8도에 도시된 바와 같이 양호하게 전자의 집속이 가능하게 구동할 수 있는 본 발명의 전계방출 화상표시장치의 구동방법을 구현화한 구동회로의 구성의 블록도를 제10도에 도시한다. 이 경우에 있어서의, 화상표시장치의 애노드 전극측으로부터 본 각 전극의 배치를 제9도에 도시한다.
제9도에 있어서, 애노드 전극(8),(9)은 각각 애노드 인출전극(A1),(A2)에 각각 접속되어서 양측으로부터 인출되어 있다. 이 애노드 전극(8),(9)으로부터 이격되어서 대향하도록 애노드 전극(8),(9)에 평행하게 캐소드 전극(2)이 형성되어 있으며, 이 캐소드 전극(2)의 인접하는 2개가 인접되어서 각 스트라이프 전극으로부터 캐소드 인출전극(C1~Ck)이 인출되어 있다.
또한, 캐소드 전극(2)의 위에 절연되어서 패치형의 게이트 전극(3)이, 애노드 전극(8),(9)과 직교하는 행방향으로 배열되어서 형성되어 있으며, 패치형의 게이트 전극(3)으로부터 상기 제3(b)도에 도시된 바와 같이 하나씩 걸러서 패치형의 게이트 전극(3)이 접속된 게이트 인출전극(GT1-1, GT1-2,…GTn-2)이 양측, 또는 편측으로부터 인출되어 있다. 이 패치형의 게이트 전극(3)에는 도시되어 있지는 않지만 각각의 이미터 어레이로부터 방출되는 전자의 전자방출구멍이 형성되어 있다.
또한, 애노드 전극(8),(9)에는 예를 들면 왼쪽의 스트라이프 전극으로부터 순서적으로 G의 형광체, R의 형광체, B의 형광체가 도포되어 있으며, 애노드 전극(8),(9)과 캐소드 전극(2)이 교차하는 부분에 의해 화소가 구성되고, 화소(G11, R12, B13, G14, R15, B16,…,B1m)으로 최초의 행이 구성되고, 다음의 행이 화소(G21, R22, B23,…,B2m) 으로 구성되고, 최후의 행이 화소(Gn1, Rn2, Bn3,…,Bnm) 으로 구성되어 있다.
이와 같은, 애노드 전극(8),(9)에 형성된 각 화소(G11~Bnm)는 매트릭스형으로 형성되고, 이들의 화소에 대향하여 패치형의 게이트 전극(3)이 형성되어 있다. 이들의 화소는, 애노드 인출전극(A1),(A2) 과 게이트 인출전극(GT1-1~GTn-2)이 스캔구동됨으로써 선택적으로 구동되게 된다.
다음에 이와 같이 구동제어하는 구동회로의 블록도를 제10도에, 그 타이밍도를 제11도에, 발광되는 화소의 모습을 제12도에 도시한다.
제10도에서, 부호(50)은 m×n의 화소의 매트릭스로 이루어지는 전계방출 캐소드를 구비하는 전계방출형 화소표시장치, 부호(51)은 인가된 동기신호에 동기한 클럭을 발생하는 클럭발생기, 부호(52)는 클럭 발생기(51)로부터 발생된 클럭을 이용하여 표시 타이밍을 제어하는 표시 타이밍 제어회로, 부호(53)은 입력되는 화상 테이터의 비디오 메모리(54)로의 기입을 제어하는 메모리 기입 제어회로, 부호(54)는 R, G, B의 화상 데이터를 축적하는 프레임 메모리 또는 라인 메모리(54-1),(54-2),(54-3)으로 이루어지는 비디오 메모리(55-1), (55-2),(55-3)는 비디오 메모리(54)로부터 독출된 R, G, B의 화상 데이터가 유지되는 버퍼 레지스터이다.
또한, 부호(56)은 비디오 메모리(54)의 어드레스를 발생하는 어드레스 카운터, 부호(57)은 R, G, B 의 화상 테이터의 어느하나를 선택하는 색 선택회로, 부호(58)은 게이트 전극(3)을 제어하는 데이터가 시프트되는 시프트 레지시터, 부호(59)는 시프트 레지스터(58)의 데이터를 래치하는 래치회로, 부호(60)은 게이트 전극(3)을 래치회로(59)의 데이터에 의해 구동하는 게이트 드라이버, 부호(61)은 버퍼 레지스터(55-1 ~55-3)로부터 공급되는 화상 데이터가 시프트 클럭에 의해 시프트되는 시프트 레지스터, 부호(62)는 시프트 레지스터(61) 의 데이터를 래치하는 래치회로, 부호(63)은 캐소드 전극에 래치회로(62)의 화상 데이터 출력을 공급하는 캐소드 드라이버이다.
그리고, 제11(a)도의 타이밍도에 있어서, 애노드 인출전극(A2)을 구동하는 애노드 드라이버(64)의 출력펄스, 동도면(b)는 애노드 인출전극(A1)을 구동하는 애노드 드라이버(64)의 출력펄스, 동도면(c)는 게이트 인출전극(GT1-1)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(d)는 게이트 인출전극(GT2-1)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(e)는 게이트 인출전극(GTn-1)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(f)는 게이트 인출전극(GT1-2)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(g)는 게이트 인출전극(GT2-2)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(h)는 게이트 인출전극(GTn-2)을 구동하는 게이트 드라이버(60)의 출력펄스이다.
또한, 동도면(i)는 캐소드 인출전극(C1)에 인가되는 캐소드 드라이브(63)로부터의 화상 데이터, 동도면(j)는 캐소드 인출전극(C2)에 인가되는 캐소드 드라이버(63)로부터의 화상 데이터, 동도면(k)는 캐소드 인출전극(C3)에 인가되는 캐소드 드라이버(63)로부터의 화상 데이터, 동도면(m)은 래치회로(59),(62)의 래치 타이밍을 나타내는 래치 펄스, 동도면(n)은 시프트 레지스터(61)에 공급되는 시프트 클럭, 동도면(q)는 버퍼 레지스터(55-1),(55-2),(55-3) 로부터 출력되어서 시프트 레지스터(61)에 공급되는 표시순의 화상 데이터이다.
다음에, 제10도에 도시된 구동회로의 동작을 제11도에 도시된 타이밍을 참조하면서 설명한다.
화상 데이터는, 메모리 기입 제어회로(53)에 의해 기입 타이밍이 제어됨과 동시에, 클럭 발생기(51)에서 발생되는 클럭에 동기하여 비디오 메모리(54)에 각 색의 영상 데이터별로 기억된다. 비디오 메모리(54)의 R, G, B의 각 화상 데이터가 기억되는 메모리(54-1),(54-2),(54-3)로부터, 선택회로(57)의 제어하에서, 또, 어드레스 카운 터(56)의 어드레스에 의거하여 독출된 화상 데이터는, 각각 버퍼 레지스터(55-1),(55-2),(55-3)로 유지된다.
버퍼 레지스터(55-1),(55-2),(55-3)는 그 출력 타이밍이 색선택회로(57)에 의해 제어되어서, 각 화상 데이터가 제12도에 도시된 G, B, R의 화소의 표시순서와 같게 되어서 시프트 레지스터회로(61) 에 공급된다.
이 시프트 레지스터(61)는 제11(n)도에 소시된 시프터 클럭(S-CLK)에 의해, 이 화상 데이터를 시프트해 간다.
1 라인의 화소중 애노드 인출전극(A1)에 접속된 스트라이프 전극의 수에 대응하는 1행의 1/2의 수의 색 데이터가 시프트 레지스터(61)에 시프트 되면, 이 색 데이터는 제11도(m)에 도시된 래치 펄스에 의해 래치회로(62)에 래치된다. 이 래치회로(62) 의 출력 데이터는, 캐소드 드라이버(63)에 인가된다.
한편, 표시제어 타이밍회로(52)는 애노드 드라이버(64)를 제어하여 제11(a) ,(b)도에 도시된 바와 같이, 애노드 인출전극(A1)에만 양의 애노드 전극을 인가하도록 되어 있다(이 경우, 애노드 인출전극(A2)에 약 1/2 이하로 된 애노드 전압을 인가하여도 좋다).
또한, 표시 타이밍 제어회로(52)는 제11(m)도에 도시된 래치펄스를 시프트 레시스터(58)에 시프트 펄스로 하여 공급하고, 이 제어회로(52)로부터 공급되는 스캔신호를 시프트시켜 간다. 이 시프트 레지스터(58)의 출력은, 상기 래치 펄스에 의해 래치회로(59)에서 래치되므로, 래치회로(59)로부터는, 래치펄스마다 시프트 되는 스캔신호가 출력되게 되어 있다.
그리고, 이 스캔신호는 게이트 드라이버(60)에 인가된다.
이 결과, 게이트 드라이버(60)로부터는 제11(c),(d),(e)도에 도시된 바와 같이, 화상표시장치(50)의 게이트 인출전극(GT1-1, GT2-1,…GTn-1)에 순차적으로 게이트 구동전압이 인가되므로, 이들의 게이트 인출전극(GT1-1, GT2-1, …GTn-1)은 상기 래치펄스의 타이밍으로 주사되게 된다.
이때, 캐소드 드라이버(63)로부터는 캐소드 인출전극(C1~Ck)의 주사에 동기하여, 캐소드 인출전극(C1, C2, C3,…)으로 제9도의(i),(j),(k)…에 나타나는 화상 데이터가 공급되어 있다. 즉, 게이트 인출전극(GT-1)이 구동되고 있는 경우에, 애노드 인출전극(A1)에 애노드 전압이 인가되고 있는 경우는, 캐소드 인출전극(C1, C2, C3,…)으로 제9(i),(j),(k)도에 도시된 G, B, R…의 화상 데이터가 공급되게 된다.
이로써, 제12도에 도시된 바와 같이 1행째에 있어서의 홀수번째의 화소(G11, B13, R15…)가 발광제어되게 된다. 이 경우, 구동되고 있지 않는 1행째에 있어서의 짝수번째의 화소(R12, G14, B16, …)가 접속되어 있는 게이트 전극(GT1-2)의 전위는 접지레벨로 된다.
따라서, 제12(a)도에 도시된 바와 같이 화상 표시장치(50)의 1행째의 화소의 1/2의 수의 화소가 발광제어됨과 동시에, 방출된 전자는 집속되어서 애노드 전극(8)에 도달하게 된다.
그리고, 다음의 래치 펄스의 타이밍에서 게이트 인출전극(GT2-1)이 선택구동되면, 이때에는 시프트 레지스터(61)에 다음의 2행째의 화상 데이터가 시프트 클럭(S-CLK)에 의해 시프트되어 있으며, 화상표시장치(50)는 제12(b)도에 도시된 2행째의 화소의 1/2의 화소가 발광제어되게 된다.
이와 같은 주사가 순차적으로 행해져서, 최후의 게이트 인출전극(GTn-1)까지 주사되면, 1프레임의 1/2의 화소가 발광제어된 것으로 된다.
다음에, 표시 타이밍 제어회로(52)는 애노드 드라이버(64)를 제어하고, 다음은 애노드 인출전극(A2)에 양의 애노드 전압을 인가하도록 제어한다(이 경우, 애노드 전극(A1)에 약 1/2 이하로 된 애노드 전극을 인가하도록 하여도 좋다).
또, 애노드 인출전극(A2)에 애노드 전압이 인가되고 있는 경우, 제11도에 도시된 바와 같이 게이트 인출전극(GT1-2~GTn-2)이 선택구동됨과 동시에, 캐소드 전극(C1,C2,C3,…)에는 (R,G,B,…)의 화상데이터가 공급되게 된다. 또, 선택구동되지 않는 게이트 인출전극(GTl-1~GTn-1)의 레벨에는 접지레벨로 된다.
그리고, 상기와 동일하게 게이트 인출전극(GT1-2~GTn-2)을 주사해 감으로써, 제12(c),(d)도에 도시된 바와 같이 1프레임의 나머지의 화소의 발광제어를 순차적으로 행하고, 최후의 행의 게이트 인출전극(GTn-2)이 주사된 시점에서 1 프레임의 화상이 화상표시장치(50)에 표시되게 된다.
상기 설명한 구동회로에 의하면, 고전압이 인가되는 애노드 인출전극의 전환 횟수가 1 프레임마다 불과 2회라도 좋기 때문에, 애노드 인출전극의 구동회로를 쉽게 짤 수 있다.
또, 선택구동되고 있지 않는 인접하는 양측의 게이트 전극이 접지레벨로 됨으로써, 방출전자가 수렴되어 혼합을 방지할 수 있다. 또한, 구동되고 있지 않는 애노드 전극(8),(9)의 전위를 애노드 전위 보다 낮게 하면, 보다 방출전자를 수렴할 수 있다. 이 경우, 애노드 전압의 약 1/2이하로 하면 상기 제7도 및 제8도에 도시된 바와 같이 적절하다.
그리고, 제3(b)도에 도시된 바와 같이 각 행의 패치형의 게이트 전극(3)의 양측으로부터 제1 게이트 인출전극과 제2 게이트 인출전극을 각각 인출하고 있지만, 입체배선을 행함으로써 패치형의 게이트 전압(3)의 일측으로부터 제1 게이트 인출전극 및 제2 게이트 인출전극을 인출하도록 하여도 좋다.
그리고, 제9도에 도시된 실시예1 에 있어서는, 2개의 캐소드 전극(2)을 1개에 접속하여 사용하고 있지만, 이 접속을 표시관내에서 접속하도록 하여도 좋지만, 표시관외에서 접속하도록 하여도 좋다.
또한, 애노드 전극(8),(9)과 1대 1로 형성한 캐소드 전극(2)을, 2개마다 구동하는 것으로 바꾸어, 1개씩 독립하여 구동하도록 하여도 좋다.
또한, 게이트 인출전극을 홀수번째, 짝수번째로 나누어 스캔하는 것으로 바꾸어, 게이트 인출전극을 GT1-1,GT2-1,…GTn-1,GTn 순서로 순차적으로 스캐닝함과 동시에, 이 타이밍 애노드 인출전극(A1),(A2)을 상호구동하도록 하여도 좋다.
다음에, 본 발명의 실시예 1의 전계방출형 화상표시장치의 변형예를 제13도에 도시하지만, 이 변형예는 캐소드 전극이 행방향을 경계로 하여 2분할되어서 2군으로 되어 있는 것이다. 단, 도면에서 애노드 전극은 생략되어 있다.
제13도에서, 캐소드 전극은, 제1캐소드 전극(2-1)으로 이루어지는 제1군(P)과, 제2캐소드 전극(2-2)으로 이루어지는 제2군(Q)에는 (j+1),(j+2),(j+3,‥,n)가지의 n/2 개의 패치형 전극(3)이 포함되어 있다.
그리고, 제1군(P)으로부터 인출된 인출전극은, 제2군(Q)으로 2분할되어 있다. 각각의 캐소드 전극(2-1),(2-2)의 위에서 행방향으로 2개씩 패치형의 게이트 전극(3)이 도시하지 않은 절연층을 통하여 형성되어 있으며, 제1군(P)에는 행방향으로 형성된(1,2,3,‥,j)까지의 n/2개의 패치형 전극(3)이 포함되고, 제2군(Q)의 동일행으로부터 인출된 인출전극과 접속되어 있다. 즉, 제1군(P) 및 제2군(Q)의 제1행에 있어서의 패치형의 게이트 전극(3)의 홀수번째의 패치형의 게이트 전극(3:1,3,5,7,‥,m-1)은, 제1게이트 인출전극(GT1-1)에 공통으로 접속되고, 짝수번째의 패치형의 게이트 전극(3:2,4,6,8,…,m)은 제2게이트 인출전극(GT1-2)에 공통으로 접속되어 있다. 2행째 이후의 제1게이트 인출전극(GT2-1,‥,GTj-1) 및, 제2게이트 인출전극(GT2-2,‥,GTj-2)에 있어서도 동일하게 접속되어 있다.
이 변형예는, 상기한 실시예1의 화상표시장치와 동일하게 구동되지만, 게이트 인출전극의 갯수가 1/2로 되어 있으므로, 게이트 드라이버수를 반으로 할 수 있다. 또, 캐소드 인출전극은 제1군(P)으로부터(C1,C2,‥,Ck)의 k개 인출되고, 제2군(Q)으로부터(C1′,C2′,‥,Ck′)의 k개 인출되어 있다. 그리고, 이 변형예에 있어서는 1개의 게이트 인출전극이 주사될 때마다, 2행씩 하나 걸러서 패치형의 게이트 전극(3)이 구동되고, 2군의 캐소드 인출전극의 각각에는, 대응하는 화상 데이터가 공급되도록 이루어져 있다.
이로써, 실시예1에 있어서의 주사횟수의 반으로 1프레임의 화상을, 패치형의 게이트 전극(3)에 대향하여 배치되어 있는 애노드 기판에 표시할 수 있으며, 듀티를 실시예1에 비하여 2배로 할 수 있다.
다음에, 본 발명의 실시예 2의 전계방출형 화상표시장치에 있어서의 패치형의 게이트 전극(3)과 게이트 인출전극(GT1-2~GTn-2)의 관계를 제14도에 도시하지만, 이 단면도는 상기 제3(a)도에 도시된 것과 대략 동등하다. 단, 애노드 전극은 분할되지 않고 1매의 면상으로 된다.
제14도를 참조하면서, 패치형의 게이트 전극(3)과 게이트 인출전극의 접속상태를 설명하면,(i)라인(행)의 게이트 전극(3)에 있어서, 홀수번째의 G,B,R의 화소에 대응하는 패치형의 게이트 전극(3)은 게이트 인출전극(GTi-1)에 접속되어 있다. 또,(i)라인의 남는 짝수번째의 R,G,B의 화소에 대응하는 패치형의 게이트 전극(3)은 게이트 인출전극(GTi)에 접속되어 있다.
또한, 게이트 인출전극(GTi)에는(i+1)라인의 홀수번째의 G,B,R의 화소에 대응하는 패치형의 게이트 전극(3)도 접속되어 있다. 도시되어 있지는 않지만, 게이트 인출전극(GTi-1)에는(i-1)라인의 남는 짝수번째의 R,G,B의 화소에 대응하는 패치형의 게이트 전극(3)도 접속되어 있다.
동일하게, 각 게이트 인출전극(GT1~GTn)에는 스태거형의 상하라인(행)의 패치형의 게이트 전극(3)이 하나씩 걸러서 접속되어 있다.
그리고, 이들의 게이트 인출전극(GT1~GTn)은 순차적으로 주사되어서 구동되지만, 예를 들면 게이트 인출전극(GTi)이 구동되면, 제14도에 해칭(hatching)을 실시한(i)라인의 짝수번째의 R,G,B의 화소 및,(i+1)라인의 홀수번째의 G,B,R의 화소가 구동되도록 되어 있다.
이때, 패치형의 각 게이트 전극(3)에 1대1로 대응하여 형성되어 있는 캐소드 전극(C1,C2…Cm)에 대응하는 화상 데이터를 공급해 두면, 애노드 기판에 화상을 표시할 수 있다.
또한, 구동되고 있지 않는 게이트 인출전극(GTi-1) 및 게이트 인출전극(GT i+1)의 전위를 접지 레벨로 함으로써, 해칭을 실시한 패치형의 게이트 전극(3)의 양측에 인접하는 패치형의 게이트 전극(3)의 전위가 접지레벨로 되므로, 상기한 바와 같이 게이트 전극을 통하여 방출되는 전자를 집속할 수 있게 된다.
다음에, 이와 같은 구동하는 본 발명의 구동방법의 실시예 2를 구현화한 구동회로의 구성을 나타내는 블록도를 제15에 도시한다. 그리고, 이 경우에 있어서의 전계방출형 화상표시장치의 애노드 전극측으로부터 본 각 전극의 배치를 제16도에 도시한다.
제16도에 있어서, 애노드 전극(8)은, 캐소드 전극(2) 및 다수의 패치형의 게이트 전극(3)으로 이루어지는 매트릭스구조의 화소를 덮도록 1매의 면형으로 형성되어서, 애노드 인출전극(A)이 인출되어 있다. 이 애노드 전극(8)으로부터 이격되어서 대향하도록 캐소드 전극(2)이 형성되어 있으며, 이 캐소드 전극(2)의 각 스트라이프 전극으로부터 캐소드 인출전극(C1-Cm)이 형성되어 있다.
또한, 캐소드 전극(2)의 위에 절연되어서 패치형의 게이트 전극(3)이 캐소드 전극(2)과 직교하도록 배열되어서 형성되어 있으며, 패치형의 게이트 전극(3)으로부터 상기 제14도에 도시한 바와 같이 2행에 걸쳐서 1개씩의 패치형의 게이트 전극(3)이 스태거형으로 접속된 게이트 인출전극(GT1,GT2,…GTn)이 인출되어 있다. 도시되어 있지는 않지만 이 패치형의 게이트 전극(3)에는 각각 이미터 어레이로부터 방출되는 전자의 전자방출구멍이 형성되어 있다.
또한, 애노드 전극(8)에는 예를 들면 좌측으로부터 우측으로 향하여 스트라이프형의 G의 형광체, R의 형광체, B의 형광체가 캐소드 전극(2)과 평행하면서 1대1로 대향하도록 순차적으로 도포되어 있으며, 패치형의 게이트 전극(3)과 캐소드 전극(2)이 교차하는 부분에 의해 화소가 구성되고, 화소 G11,R12,B13,G14,R15,B16,…R 1(m-1),B1m으로 최초의 행이 구성되어 있다. 또한, 다음의 행이 화소 G21,R22, B23,…,R2(m-1),B2m으로 구성되고, 최후의 행이 화소 Gn1,Rn2, Bn3…, Rn(m-1),Bnm으로 구성되어 있다.
이와 같이, 애노드 전극(8)에 형성된 화소(G11~Bnm)는 매트릭스형으로 형성되고, 게이트 인출전극(GT1~GTn)이 스캔구동되고, 캐소드 인출전극(C1~Cm)에 화소 데이터가 공급됨으로써, 각 화소가 선택되어서 발광제어된다.
다음에, 이와 같이 구동제어하는 제15도에 도시된 구동회로의 설명을 행하지만, 이 타이밍을 제17도에, 발광하는 화소의 소자를 제18도에 도시하고, 이들의 도면을 참조하면서 설명한다.
제15도에 도시된 실시예 2의 구동회로는, 상기 제10도에 도시된 실시예1의 구동회로와 비교하여, 애노드 전극이 분할되어 있지 않은 것으로부터, 애노드 전극을 선택구동하는 회로가 생략되어서 애노드 전원에 의해 상시 구동되고 있음과 동시에, 애노드 전극이 선택되지 않으므로 이에 수반하는 선택회로(57)에 있어서의 선택동작이 상이하게 된다. 그리고, 다른 구성·동작에 있어서는 상기 실시예1의 구동회로와 동일하므로, 실시예 2의 구동회로의 구성의 설명은 여기에서는 생략한다.
다음에, 제17도에 도시된 타이밍에 있어서,(a)는 게이트 인출전극(GT1)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(b)은 게이트 인출전극(GT2)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(c)는 게이트 인출전극(GT3)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(d)는 게이트 인출전극(GT4)을 구동하는 게이트 드라이버(60)의 출력펄스, 동도면(e)는 게이트 인출전극(GT3)을 구동하는 게이트 드라이버(60)의 출력펄스이다.
또한, 동도면(f)는 캐소드 인출전극(C1)에 인가되는 캐소드 드라이버(63)로부터 공급되는 화상 데이터, 동도면(g)는 캐소드 인출전극(C2)에 인가되는 캐소드 드라이버(63)로부터 공급되는 화상 데이터, 동도면(h)는 캐소드 인출전극(C3)에 인가되는 캐소드 드라이버(63)로부터 공급되는 화상 데이터, 동도면(i)는 캐소드 인출전극(C4)에 인가되는 캐소드 드라이버(63)로부터 공급되는 화상 데이터, 동도면(j)는 래치회로(59),(62)의 래치 타이밍을 나타내는 래치펄스, 동도면(k)는 시프트 레지스터(61)에 공급되는 시프트 클럭, 동도면(m)은 버퍼 레지스터(55-1),(55-2),(55-3)으로부터 출력되어서 시프트 레지스터(61)에 공급되는 표시순의 화상데이터이다.
다음에, 제15도에 도시된 구동회로의 동작의 설명을 제17도 및 제18도를 참조하면서 설명한다.
화상 데이터는, 메모리 기입 제어회로(53)에 의해 기입 타이밍이 제어됨과 동시에, 클럭 발생기(51)에서 발생하는 클럭에 동기하여 비디오 메모리(54)에 각 색의 화상 데이터별로 기억된다. 비디오 메모리(54)의 R,G,B의 각 화상 데이터가 기억되는 메모리(54-1),(54-2),(54-3)로부터, 색선택회로(57)의 제어하에서, 또, 어드레스 카운터(56)의 어드레스에 의거하여 독출된 화상 데이터는, 각각 버퍼 레지스터(55-1),(55-2),(55-3)에 유지된다.
버퍼 레지스터(55-1),(55-2)(55-3)는 그 출력 타이밍이 선택회로(57)에 의해 제어되어서, 각 화상 데이터가 제18도에 사선을 그어 나타낸 G,R,B의 화소의 표시순서와 동일하게 되어서 시프트 레지스터회로(61)에 공급된다. 이 시프트 레지스터(61)는 제17(k)도에 도시된 시프트 클럭(S-CLK)에 의해, 이 화상 데이터를 시프터해 간다.
1행의 화소중 패치형의 게이트 전극(3)의 1행의 1/2의 수의 G,B,R의 화상 데이터가 2행만큼 시프트 레지스터(61)에 시프트 되면, 이 화상 데이터는 제17(j)도에 도시된 래치펄스에 의해 래치회로(62)에 래치된다.이 래치회로(62)의 출력 데이터는 캐소드 드라이버(63)에 인가된다.
한편, 표시 타이밍 제어회로(52)는 제17(j)도에 도시된 래치 펄스를 시프트 레지스터(58)에 시프트 펄스로서 공급하고, 이 제어회로(52)로부터 공급되는 스캔신호를 시프트 시켜간다. 이 시프트 레지스터(58)의 출력은, 상기 래치 펄스에 의해 래치회로(59)에서 래치되므로, 래치회로(59)로부터는, 래치펄스별로 시프트되는 스캔신호가 출력되게 된다. 그리고, 이 스캔신호는 게이트 드라이버(60)에 인가된다.
따라서, 스캔신호와 래치회로(62)로부터 출력되는 G,R,B의 화상 데이터와는 동기하고 있게 된다.
이 결과, 게이트 드라이브(60)로부터는, 제17도(a),(b),(c),(d)에 도시된 바와 같이, 화상표시장치(50)의 게이트 인출전극(GT1,GT2,…GTn)에 순차적으로 게이트 구동전압이 인가되므로, 이들의 게이트 인출전극(GT1,GT2,…GTn)은 상기 래치펄스의 타이밍으로 주사되게 된다.
이때, 캐소드 드라이버(63)로부터는 게이트 인출전극(GT1~GTn)의 주사에 동기하여, 캐소드 전극(C1, C2, C3, C4…)으로 제17도(f),(g),(h),(i)‥에 도시한 스태거형으로 된 2행부의 화상 데이터가 공급되고 있다. 예를 들면, 게이트 인출전극(GTn)이 구동되고 있는 경우에는, 캐소드 인출전극(C1),(C2),(C3),(C4)으로 제17도(f),(g),(h),(i)에 도시된 바와 같이,(n+1)행의 G(n+1),n라인의 Rn2,(n+1)라인의 B(n+1)3,n라인의 Gn4의 화소에 대응하는 화상 데이터가, 각각 공급되게 된다.
즉, 게이트 인출전극(GT1)이 선택되어서 구동되면, 제18도에 도시된 바와 같이 1행째의 짝수번째의 화소(R12,G14,B16…), 및 2행째의 홀수번째의 화소(G21, B23,R25…)가 발광제어되게 된다. 이 경우, 구동되고 있지 않는 2행째의 짝수번째의 화소(R22,G24,B26…)가 접속되어 있는 게이트 전극(GT2)의 전위는 접지레벨로 된다.
따라서, 제18(a)도에 도시된바와 같이 화상표시장치(50)의 1행째의 화소의 1/2의 수의 화소 및 2행째의 화소의 1/2의 수의 화소가 발광제어됨과 동시에, 방출된 전자는 접지레벨로 된 인접하는 게이트 전극(3)에 의해 집속되어서 애노드 전극(8)에 도달하게 된다.
그리고, 다음의 래치펄스의 타이밍으로 게이트 인출전극(GT2)이 선택 구동되면, 이때에는 시프트 레지스터(61)에 2행째의 짝수번째의 화상 데이터 및 3행째의 홀수번째의 화상 데이터가 시프트 클럭(S-CLK)에 의해 시프트 되어 있으며, 화상표시장치(50)는 제18(b)도에 도시된 바와 같이 2행째의 짝수번째의 화소 및, 3행째의 홀수번째의 화소가 발광제어 된다.
또한, 제18(c)도에 도시된 바와 같이 다음의 래치펄스의 타이밍으로 게이트 인출전극(GT3)이 선택구동되면, 이때에는 시프트 레지스터(61)에 3행째의 짝수번째의 화상 데이터 및 4행째의 홀수번째의 화상 데이터가 시프트 클럭(SCLK)에 의해 시프트되어 있으며, 화상표시장치(50)의 3행째의 짝수번째의 화소 및, 4행째의 홀수번째의 화소가 발광제어된다.
또한, 1프레임의 최후의 래치펄스의 타이밍으로 게이트 인출전극(GTn)이 선택구동되면, 이때에는 시프트 레지스터(61)에 다음의 n 행째의 짝수번째의 화상 테이터 및(n+1)행째의 홀수번째의 화상 데이터가 시프트 클럭(S-CLK)에 의해 시프트되어 있으며, 화상표시장치(50)는 제18도(d)에 도시된 바와 같이 n 행째의 짝수번째의 화소 및,(n+1)행째의 홀수번째의 화소가 발광제어되게 된다.
이와 같은 주사가 순차적으로 행해짐으로써, 1프레임의 화소가 발광제어되어서 화상이 표시되게 된다.
상기 설명한 실시예 2의 구동회로에 의하면, 고전압의 인가되는 애노드 인출전극의 주사를 행할 필요가 없으므로, 애노드 전극에 고전압을 인가할 수 있으며, 휘도를 보다 향상시킬 수 있게 된다.
또, 선택구동되고 있는 패치형의 게이트 전극(3)에 인접하는 양측의 패치형의 게이트 전극(3)이, 접지레벨로 되게 구동되고 있으므로, 이미터어레이로부터 방출된 전자가 집속되어 혼합을 방지할 수 있다.
또한, 애노드 기판과 캐소드 기판의 간격을 좁게하면, 상기 제5도에 도시된 바와 같이, 보다 방출전자의 집속을 행할 수 있다.
다음에, 본 발명의 실시예 2의 전계방출형 화상표시장치에 있어서의 변형예의 패치형의 게이트 전극(3)과 게이트 인출전극(GTi-1~GTn+2)의 관계를 제19도에 도시하지만, 그 단면도는 상기 제3(a)도에 도시한 것과 대략 동일하다.
제19도를 참조하면서, 패치형의 게이트 전극(3)과 게이트 인출전극(C1, C2, C3…)의 접속상태를 설명하면, i행의 패치형 게이트 전극(3)에 있어서, 홀수번째의 G, B, R의 화소(Gi1, Bi3, Ri5…)에 대응하는 패치형의 게이트 전극(3)은 게이트 인출전극(GTi-1)에 접속되어 있다.
또, i행의 남는 짝수번째의 R, G, B의 화소(Ri2, Gi4, Bi6…)에 대응하는 패치형의 게이트 전극(3)은 게이트 인출전극(GTi)에 접속되어 있다.
또한, 게이트 인출전극(GTi)에는,(i+1) 행의 홀수번째의 G, B, R의 화소(G(i+1)1, B(i+1)3, R(i+1)5…)에 대응하는 패치형의 게이트 전극(3)도 접속되어 있다. 도시되어 있지 않지만, 게이트 인출전극(GTi-1)에는,(i-1)행의 짝수번째의 R, G, B 의 화소(R(i-1)2, G(i-1)4, B(i-1)6…)에 대응하는 패치형의 게이트 전극(3)도 접속되어 있다. 동일하게, 이 전계방출형 화상표시장치의 모든 각 게이트 인출전극(GT1~GTn)에는 스태거형의 상하의 행의 패치형의 게이트 전극(3)이 하나씩 걸러서 접속되어 있다. 이 구성에 대한 상기한 실시예 2와 동일한 구성으로 되어 있다.
그리고, 이 변형예에 있어서, 1개의 캐소드 전극(2)에 대하여, 행방향의 2개의 패치형 전극(3)이 절연되어서 형성되어 있으며, 또한, 열방향의 패치형 전극(3)의 배열에 각각 대향하도록 2분할된 애노드 전극(8),(9)이 형성되어 있다. 이 캐소드 전극(2)을 일점쇄선으로 나타내고, 애노드 전극(8),(9)을 이점쇄선으로 나타낸다.
그리고, 홀수번째의 애노드 전극(8)은 애노드 인출전극(A1)에 접속되고, 짝수번째의 애노드 전극(9)은 애노드 인출전극(A2)에 접속되어 있다.
다음에, 이 변형예에 구동방법을 제20도에 도시된 타이밍도를 참조하면서 설명한다.
제20도에 도시된 타이밍도에 있어서,(a)는 애노드 인출전극(A1)을 구동하는 애노드 드라이버의 출력펄스, 동도면(b)는 애노드 인출전극(A2)을 구동하는 애노드 드라이버의 출력펄스,(c)는 게이트 인출전극(GTi-1)을 구동하는 게이트 드라이버의 출력펄스,(d)는 게이트 인출전극(GTi-2)을 구동하는 게이트 드라이버의 출력펄스, 동도면(e)는 게이트 인출전극(Ti+1)을 구동하는 게이트 드라이버의 출력펄스, 동도면(f)는 게이트 인출전극(Ti+2)을 구동하는 게이트 드라이버의 출력펄스, 동도면(g)는 캐소드 인출전극(C1)에 인가되는 캐소드 드라이버로부터 공급되는 화상 데이터, 동도면(h)는 캐소드 인출전극(C2)에 인가되는 캐소드 드라이버로부터 공급되는 화상 데이터, 동도면(i)는 캐소드 인출전극(C3)에 인가되는 캐소드 드라이버로부터 공급되는 화상 데이터이다.
이 타이밍도에서는, 모든 게이트 인출전극(GT1~GTn)에 대해서는 나타내고 있지 않지만, 모든 게이트 인출전극(GT1~GTn)은, 도시하는 게이트 인출전극(GTi-1~GTi+2) 동일하게 순차적으로 주사되어서 구동되고 있다. 예를 들면, 게이트 인출전극(GTi)이 구동되면, 제19도에 파선의 해칭을 실시한 i행의 짝수번째의 패칭형의 게이트 전극(3) 및, 실선의 해칭을 실시한(i+1)행의 홀수번째의 패치형 게이트 전극(3)이 구동되게 된다.
이때, 각 게이트 인출전극이 구동되고 있는 기간내에 있어서, 애노드 인출전극(A1),(A2)을, 도시하는 바와 같이 상호 전환하여 구동하도록 한다.
그러면, 애노드 인출전극(A2)이 구동되었을 때는, 파선의 해칭을 실시한(i) 행의 짝수번째의 화소(Ri2, Gi4, Bi6…)가 발광가능하게 되고, 애노드 인출전극 (A1)이 구동되었을 때는, 실선의 해칭을 실시한(i+1)행의 홀수번째의 화소(G(i+1)1, B(i+1)3, R(i+1)5…)가 발광가능하게 된다.
또한, 패치형 각 게이트 전극(3)에 2대 1로 대응하여 형성되어 있는 캐소드 전극(C1, C2, C3…)에는 제20(g)~(i)도에 도시된 바와 같이, 애노드 인출전극(A1),(A2)의 전환에 동기하여 화상 데이터가 공급되어서, 캐소드로부터 방출되는 전자를 화상 데이터에 의해 제어하고 있다. 따라서, 모든 게이트 인출전극(GT1~GTn)을 순차적으로 주사하고 마쳤을 때에, 애노드 기판에 1프레임을 화상을 표시할 수 있다.
또한, 구동하고 있지 않는 쪽의 애노드 인출전극을 저레벨, 적절하게는 접지레벨로 하고, 구동되고 있는 게이트 인출전극(GTi)의 양측에 인접하는 게이트 인출전극(GTi-1, GTi+1)의 전위의 접지레벨로 되도록 구동하고 있다.
상기한 실시예 2의 변형예에 의하면, 예를 들면, 구동되고 있는 해칭을 실시한 패칭형의 게이트 전극(3)의 양측에 인접하는 패치형의 게이트 전극(3)의 전위를 접지레벨로 할 수 있으며, 상기한 바와 같이 게이트 전극을 통하여 방출되는 전자를 집속할 수 있다. 또, 구동되고 있는 애노드 전극(8,(9))에 인접하는 애노드 전극(9,(8))의 레벨이 저레벨로 되므로, 보다 방출되는 전자를 집속할 수 있으며, 누설발광을 매우 방지할 수 있다.
또한, 캐소드 전극(2)의 인접하는 2개의 접속한 경우와 등가로 되어 있으므로, 캐소드 드라이버의 수를 1/2로 할수 있다.
그리고, 인접하는 2개의 캐소드 전극을 표시관내 또는 표시관밖에서 접속할 수 있으므로, 캐소드 전극(2)으로 하여도 좋다.
또, 상기 실시예 2의 변형예에서, 상기한 실시예 2의 변형예에 도시된 바와 같이, 캐소드 전극을 2개의 군으로 분할하도록 하면, 케이트 인출전극수를 m×n화소로 이루어지는 매트릭스를 통상 구동하는 경우(m개의 캐소드 드라이브와 n개의 게이트 드라이버가 필요)에 비하여 1/2로 할 수 있으며, 게이트 드라이버수 및 캐소드 드라이버수를 공히 1/2로 할 수 있게 된다.
그리고, 이상 설명한 변형예를 포함하는 실시예 1의 구동방법 및 실시예 2의 구동방법에 있어서, 게이트 드라이버(63)는 용량성 부하를 구동하게 되므로, 고속구동을 행하기 위하여 오픈 콜렉터 타입 보다도 토템 볼 타입의 드라이버로 하는 것이 적절하다.
또, 이상 설명한 변형예를 포함하는 실시예 1의 전계방출형 화상표시장치 및 실시예 2의 전계방출형 화상표시장치에 있어서는 적, 청, 녹을 발광하는 3원색의 형광체를 사용한 예를 나타냈지만, 발광파장역이 넓은 형광체를 사용하여 다른 투과파장특성의 필터를 통과시킴으로써, 일 종류의 형광체를 이용하여 적, 청, 녹 등의 복수의 발광색을 표시하도록 하여도 좋다. 또는 2색의 형광체를 사용하여 컬러화상을 표시하도록 하여도 좋다.
그리고, 형광체는 도포 등에 의해 애노드 전극에 피착하도록 하여도 좋지만, 형광체 박막을 퇴적하도록 하여 피착하여도 좋다.
또, 형광체는 스트라이프형으로 바꾸어 도트형으로 형성하도록 하여도 하여도 좋다.
본 발명의 전계방출소자는, 구동되고 있는 패치형의 게이트 전극에 인접하는 피치형의 게이트 전극의 전위를 저레벨로 하였으므로, 캐소드로부터 방출된 전자를 집속할 수 있게 된다.
또, 본 발명의 전계방출형 화상표시장치의 실시예1 및 그 변형예에 의하면, 화상표시장치의 게이트 인출전극을 2개로 할 수 있으며, 애노드 전극을 형성한 기판의 양측으로부터 입체배선을 이용하는 일 없이, 애노드 전극을 인출할 수 있다.
또한, 이들의 예에 있어서는 애노드 전극을 2분할된 것뿐이므로, 종래의 애노드 전극이 3분할된 것에 대하여, 듀티를 3/2배로 할 수 있으며, 밝은 화면을 얻을 수 있다.
또, 본 발명의 전계방출형 화상표시장치의 실시예 2에 의하면, 화상표시장치의 애노드 인출전극을 1개로 할 수 있으며, 입체배선은 필요로 하지 않는다. 또, 듀티를 종래의 3배로 할 수 있으며 휘도를 보다 향상시킬 수 있다.
또, 선택구동된 애노드 전극 및/또는 패치형의 게이트 전극에 인접하는 애노드 전극 및 패치형의 게이트 전극의 전위를 접지레벨로 할 수 있게 하였으므로, 방출된 전자를 집속할 수 있으며, 색의 번짐이 없는 컬러화상을 얻을 수 있다.

Claims (16)

  1. 기판상에 형성됨과 동시에, 전계방출을 행하는 이미터를 구비하는 복수의 캐소드 전극과, 이 캐소드 전극상에 절연되어서 형성됨과 동시에, 대략 직선형으로 배열된 복수의 복수형의 게이트 전극과, 이 패치형 게이트 전극의 홀수번째가 접속되는 제1게이트 인출전극과, 남는 짝수번째의 상기 패치형 게이트 전극이 접속되는 제2게이트 인출전극으로 이루어지는 것을 특징으로 하는 전계방출형 소자.
  2. 제1기판상에 스트라이프형으로 형성된, 전계방출을 행하는 이미터를 구비하는 복수개의 캐소드 전극과, 이 캐소드 전극에 신호를 공급하는 캐소드 인출전극과, 상기 캐소드 전극상에 절연되어서, 매트릭스형으로 배열되어서 형성된 복수의 패치형의 게이트 전극과, 상기 캐소드 전극과 대략 직교하는 방향으로 배열되어 있는 이 패치형의 게이트 전극으로 이루어지는 행에 있어서, 이 패치형의 게이트 전극의 홀수번째가 접속되는 제1게이트 인출전극과, 이 행 라인에서 남는 짝수번째의 이 패치형의 게이트 전극이 접속되는 제2게이트 인출전극과, 상기 제1기판과 소정거리 이격하여 설치된 제2기판과, 이 제2기판상에, 상기 캐소드 전극과 대향하도록 평행하여 형성된 복수의 스트라이프형 애노드 전극과, 이 스트라이프형의 애노드 전극에 순차적으로 형성된 화상을 표시하기 위한 형광체와, 상기 애노드 전극의 홀수번째가 접속되어 있는 제1애노드 인출전극과, 남는 짝수번째의 애노드 전극이 접속되어 있는 제2애노드 인출전극을 구비하고, 상기 애노드 전극의 바로밑에, 상기 패치형의 게이트 전극으로 이루어지는 열이 위치하도록 배치되어 있는 것을 특징으로 하는 전계방출형 화상표시장치.
  3. 제2항에 있어서, 상기 캐소드 인출전극의 1개로부터 공급되는 상기 신호가, 상기 행방향으로 배치된 2개의 상기 패치형의 전극에 대향하는 상기 캐소드 전극에 공급되는 것을 특징으로 하는 전계방출형 화상표시장치.
  4. 제2항에 있어서, 상기 캐소드 전극의 1개에 대하여, 상기 행방향으로 1개의 상기 패치형 전극이 배치되어 있는 것을 특징으로 하는 전계방출형 화상표시장치.
  5. 제2항 내지 제4항중의 어느 한항에 있어서, 상기 캐소드 전극이 상기 행방향을 경계로하여 2군으로 분할됨과 동시에, 복수의 상기 패치형의 게이트 전극도, 상기 행방향을 경계로 하여 2군으로 분할 되어 있으며, 각각의 군에 있어서의 동일행끼리로부터 공통으로 인출된 상기 제1게이트 인출전극 및 상기 제2게이트 인출전극이 형성되어 있는 것을 특징으로 하는 전계방출형 화상표시장치.
  6. 제1기판상에 스트라이프형으로 형성된, 전계방출을 행하는 이미터를 구비하는 복수개의 캐소드 전극과, 이 캐소드 전극에 신호를 공급하는 캐소드 인출전극과, 상기 캐소드 전극상에 절연되어서, 매트릭스형으로 배열되어서 형성된 복수의 피치형의 게이트 전극과, 상기 캐소드 전극과 대략 직교하는 이 패치형 게이트 전극으로 이루어지는 행에 있어서, 인접하는 2행에 걸쳐서 스태거형으로 하나씩 걸러서 상기 패치형 게이트 전극이 접속되어 있음과 동시에, 이2행의 사이로부터 인출되어 있는 게이트 인출전극과, 상기 제1기판과 소정거리 이격하여 설치된 제2기판에, 상기 모든 패치형의 게이트 전극과 대향하도록 형성된 면형의 애노드 전극과, 이 면형의 애노드 전극에 상기 캐소드 전극과 평행하게 1대1로 대향하여 순차적으로 스트라이프형으로 형성된 화상을 표시하기 위한 형광체를 구비한 것을 특징으로 하는 전계방출형 화상표시장치.
  7. 제6항에 있어서, 상기 캐소드 인출전극의 1개로부터 공급되는 상기 신호가, 상기 행방향으로 배치된 2개의 상기 패치형의 전극에 대향하는 상기 캐소드 전극에 공급됨과 동시에, 상기 패치형의 전극으로 이루어지는 열에 각각 대향하여 스트라이프형의 애노드 전극이 배치되고, 이 스트라이프형의 애노드 전극의 홀수번째와 짝수번째가 각각 접속되어 있는 2개의 애노드 인출전극이 구비되어 있는 것을 특징으로 하는 전계방출형 화상표시장치.
  8. 제6항 또는 제7항에 있어서, 상기 캐소드 전극이 상기 행방향을 경계로 하여 2군으로 분할 됨과 동시에, 상기 패치형의 게이트 전극도, 상기 행방향을 경계로 하여 2군으로 분할되어 있으며, 각각의 군에 있어서의 동일행끼리로부터 공통으로 인출된 상기 게이트 인출전극이 형성되어 있는 것을 특징으로 하는 전계방출형 화상표시장치.
  9. 제1게이트 인출전극과, 제2게이트 인출전극을 번갈아 선택구동함과 동시에, 선택구동되고 있지 않는 제1게이트 인출전극, 또는, 제2게이트 인출전극의 전위를, 이미터로부터 방출된 전자가 집속되도록 저레벨로 하는 것을 특징으로 하는 제1항에 기재된 전계방출소자의 구동방법.
  10. 제1게이트 인출전극 및 제2게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형 게이트 전극의 전위가 제레벨로 되도록, 선택구동되고 있지 않는 제1게이트 인출전극, 또는 제2게이트 인출전극의 전위를 저러벨로 함과 동시에, 선택구동되고 있지 않는 애노드 전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제2항에 기재된 전계방출형 화상표시장치의 구동방법.
  11. 게이트인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형의 게이트 전극이 전위가 저레벨로 되도록, 선택구동되고 있지 않는 게이트 인출전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제6항에 기재된 전계방출형 화상표시장치의 구동방법.
  12. 제1게이트 인출전극 및 제2게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않은 제1게이트 인출전극, 또는 제2게이트 인출전극의 전위를 저러벨로 함과 동시에, 선택구동되고 있지 않는 애노드 전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제3항에 기재된 전계방출형 화상표시장치의 구동방법.
  13. 제1게이트 인출전극 및 제2게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 제1게이트 인출전극, 또는 제2게이트 인출전극의 전위를 저러벨로 함과 동시에, 선택구동되고 있지 않는 애노드 전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제4항에 기재된 전계방출형 화상표시장치의 구동방법.
  14. 제1게이트 인출전극 및 제2게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 제1게이트 인출전극, 또는 제2게이트 인출전극의 전위를 저레벨로 함과 동시에, 선택구동되고 있지 않는 애노드 전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제5항에 기재된 전계방출형 화상표시장치의 구동방법.
  15. 게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형의 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 게이트 인출전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제7항에 기재된 전계방출형 화상표시장치의 구동방법.
  16. 게이트 인출전극이 주사되도록, 순차적으로 1개씩 선택구동됨과 동시에, 선택구동되고 있는 패치형의 게이트 전극에 인접하는 양측의 패치형의 게이트 전극의 전위가 저레벨로 되도록, 선택구동되고 있지 않는 게이트 인출전극의 전위를 저레벨로 하여, 이미터로부터 방출된 전자가 집속되도록 한 것을 특징으로 하는 제8항에 기재된 전계방출형 화상표시장치의 구동방법.
KR1019960005159A 1995-02-28 1996-02-28 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법 KR100232388B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-63464 1995-02-28
JP6346495 1995-02-28
JP11413495A JP2926612B2 (ja) 1995-02-28 1995-04-17 電界放出型素子、電界放出型画像表示装置、およびその駆動方法
JP95-114134 1995-04-17

Publications (1)

Publication Number Publication Date
KR100232388B1 true KR100232388B1 (ko) 1999-12-01

Family

ID=26404590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005159A KR100232388B1 (ko) 1995-02-28 1996-02-28 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법

Country Status (4)

Country Link
US (1) US5754148A (ko)
JP (1) JP2926612B2 (ko)
KR (1) KR100232388B1 (ko)
FR (3) FR2731101B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350059B (en) * 1996-07-23 1999-01-11 Futaba Denshi Kogyo Kk Field emission type image display panel and method of driving the same
JP3230735B2 (ja) * 1996-10-07 2001-11-19 キヤノン株式会社 画像形成装置及びその駆動方法
JPH10233182A (ja) * 1997-02-20 1998-09-02 Futaba Corp 電界放出型表示装置およびその駆動方法
US6300922B1 (en) * 1998-01-05 2001-10-09 Texas Instruments Incorporated Driver system and method for a field emission device
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
US6972741B1 (en) 1998-10-06 2005-12-06 Canon Kabushiki Kaisha Method of controlling image display
US20020163294A1 (en) * 1999-02-17 2002-11-07 Ammar Derraa Methods of forming a base plate for a field emission display (fed) device, methods of forming a field emission display (fed) device,base plates for field emission display (fed) devices, and field emission display (fed) devices
JP2000352952A (ja) * 1999-04-05 2000-12-19 Canon Inc 画像形成装置
KR100727306B1 (ko) * 2000-06-30 2007-06-12 엘지전자 주식회사 전계 방출 표시소자 및 그 구동방법
US6600464B1 (en) 2000-09-08 2003-07-29 Motorola, Inc. Method for reducing cross-talk in a field emission display
KR100846705B1 (ko) * 2002-10-21 2008-07-16 삼성에스디아이 주식회사 전계 방출 표시장치
JP4909677B2 (ja) * 2006-08-23 2012-04-04 オプトレックス株式会社 表示装置
KR20090013913A (ko) * 2007-08-03 2009-02-06 삼성에스디아이 주식회사 발광 장치 및 이를 이용한 표시 장치, 발광 장치의 구동방법 및 표시 장치의 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2615569C3 (de) * 1976-04-09 1982-01-14 Siemens AG, 1000 Berlin und 8000 München Farbbildwiedergabevorrichtung
FR2568394B1 (fr) * 1984-07-27 1988-02-12 Commissariat Energie Atomique Dispositif de visualisation par cathodoluminescence excitee par emission de champ
US5231387A (en) * 1988-06-29 1993-07-27 Commissariat A L'energie Atomique Apparatus and method for addressing microtip fluorescent screen
US5557296A (en) * 1989-06-01 1996-09-17 U.S. Philips Corporation Flat-panel type picture display device with insulating electron-propagation ducts
US5160871A (en) * 1989-06-19 1992-11-03 Matsushita Electric Industrial Co., Ltd. Flat configuration image display apparatus and manufacturing method thereof
US5459480A (en) * 1992-04-07 1995-10-17 Micron Display Technology, Inc. Architecture for isolating display grid sections in a field emission display
KR0156032B1 (ko) * 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로

Also Published As

Publication number Publication date
FR2734073B1 (fr) 1998-05-29
JP2926612B2 (ja) 1999-07-28
JPH08298075A (ja) 1996-11-12
FR2734073A1 (fr) 1996-11-15
US5754148A (en) 1998-05-19
FR2731101B1 (fr) 1998-05-29
FR2734074B1 (fr) 1998-05-29
FR2731101A1 (fr) 1996-08-30
FR2734074A1 (fr) 1996-11-15

Similar Documents

Publication Publication Date Title
KR0156032B1 (ko) 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
JP2800879B2 (ja) 蛍光表示装置及びその駆動方法
KR100232388B1 (ko) 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법
US6072272A (en) Color flat panel display device
JP2728739B2 (ja) マイクロドット三原色蛍光スクリーンとその製造方法及びそのアドレス方法
US6069599A (en) Field emission displays with focusing/deflection gates
JPS5853462B2 (ja) 画像表示装置
JP2000311615A (ja) プラズマディスプレイパネル及びその駆動方法
KR100296632B1 (ko) 전계방출형화상표시장치및그것의구동방법
KR100210001B1 (ko) 화상표시장치의 구동회로
US4626899A (en) Beam scanning device producing a horizontally uniform electron beam
KR100201361B1 (ko) 디스플레이 장치
KR100290704B1 (ko) 전계방출형 화상표시장치 및 그 구동방법
JPH0693162B2 (ja) 画像表示装置
JPH0727337B2 (ja) 蛍光表示装置
JP3149743B2 (ja) 電界放出型表示素子
JPH1092348A (ja) 電界放出型画像表示装置およびその駆動方法
JP2836445B2 (ja) 画像表示装置及び画像表示駆動回路
KR20030071477A (ko) 화상표시장치 및 그 구동방법
JPH09129164A (ja) 画像表示装置およびその駆動方法
JPH10233182A (ja) 電界放出型表示装置およびその駆動方法
TW382732B (en) Field emission type device, field emission type image displaying apparatus, and driving method thereof
JP2865269B2 (ja) 画像表示装置及び画像表示装置の駆動装置
JPH04106847A (ja) 画像装置用光源管
KR100293513B1 (ko) 전계방출표시장치의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020731

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee