KR100290704B1 - 전계방출형 화상표시장치 및 그 구동방법 - Google Patents

전계방출형 화상표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100290704B1
KR100290704B1 KR1019980035264A KR19980035264A KR100290704B1 KR 100290704 B1 KR100290704 B1 KR 100290704B1 KR 1019980035264 A KR1019980035264 A KR 1019980035264A KR 19980035264 A KR19980035264 A KR 19980035264A KR 100290704 B1 KR100290704 B1 KR 100290704B1
Authority
KR
South Korea
Prior art keywords
electrode
patch
gate
anode
electrodes
Prior art date
Application number
KR1019980035264A
Other languages
English (en)
Other versions
KR19990024006A (ko
Inventor
미츠루 다나카
Original Assignee
니시무로 아츠시
후다바 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 아츠시, 후다바 덴시 고교 가부시키가이샤 filed Critical 니시무로 아츠시
Publication of KR19990024006A publication Critical patent/KR19990024006A/ko
Application granted granted Critical
Publication of KR100290704B1 publication Critical patent/KR100290704B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Abstract

색번짐이 없고, 또한 고휘도, 고정세한 전계방출형 화상표시장치를 제공한다.
캐소드 인출전극(5)(C1, C2… Cm+1)에 의하여 패치상 캐소드전극(2)을 지그재그로 접속함과 동시에, 게이트 인출전극(6)(GT1, GT2,… )에 의하여 예를들면 인접하는 2행 같은열의 2개의 패치상 게이트전극(3)을 1열 간격으로 접속한다. 또 구동되는 패치상 게이트전극(3)의 좌우에 인접하는 패치상 게이트전극(3)을 저전위로 함과 동시에, 이 구동된 패치상 게이트전극(3)의 바로위에 위치하는 애노드전극(8 또는 9)의 영역도 동시에 구동하고, 또한, 그 구동한 애노드전극(8 또는 9)에 인접하는 애노드전극(9 또는 8)은 저전위로 되도록 한다.

Description

전계방출형 화상표시장치 및 그 구동방법
본 발명은 전계방출을 이용한 전계방출형 화상표시장치 및 그 구동방법에 관한 것이다.
금속 또는 반도체표면의 인가전계를 109[V/m] 정도로 하면, 터널효과에 의하여 전자가 장벽을 통과하여 상온에서도 진공중에 전자방출이 된다. 이를 전계방출(Field Emission)이라 하고, 이와같은 원리로 전자를 방출하는 캐소드를 전계방출형캐소드(FEC; Field Emission Cathode)라 부른다.
최근에, 반도체 가공기술을 구사하여 미크론사이즈의 전계방출형 캐소드 배열로 이루어지는 면방출형 FEC를 만드는 것이 가능하다.
도 13에, 그 일예인 스핀트(Spindt)형이라 불리우는 전계방출캐소드의 개략적인 구조가 도시된다.
도 13a는, 반도체미세가공기술을 사용하여 제작되는 FEC의 사시도이고, 도 13b는 도 13a에 도시하는 A-A선으로 절단한 FEC의 단면도이다. 이 도 13a, 13b에서, 유리등으로 이루어지는 캐소드기판(101)상에 알루미늄등의 금속으로 형성된 캐소드전극(102)이 증착등에 의하여 형성되어있고, 이 캐소드전극(102)상에 원뿔모양의 이미터(105)가 다수 형성되어있다. 또, 캐소드전극(102)상의 이미터(105)가 형성되어 있지 않는 영역에는, 이산화실리콘(SiO2) 등으로 이루어지는 절연층(103)이 형성되어있고, 그 상부에는 게이트전극(104)이 형성되어 있다. 이 절연층(103) 및 게이트전극(104)에는 개구부가 설치되어있고 그속에 상기 원뿔모양의 이미터(105) 배열이 설치되어있다. 즉, 이미터(105)의 끝부분이 상기 게이트전극(104)의 개구부까지 구성되어있다.
여기서, 상기 원뿔모양 이미터(105) 사이의 피치는, 미세가공기술을 이용하여 10μm 이하로 할 수 있고, 수만에서 수십만개의 이미터(105)를 1개의 기판(101)상에 설치할 수 있다. 또, 게이트전극(104)과 이미터(105)의 끝부분과의 거리는, 서브미크론 단위로 할 수 있기때문에, 게이트전극(104)과 캐소드전극(102) 사이에 불과 수십볼트의 전압을 인가함으로써, 이미터(105)로부터 전자를 방출하는 것이 가능하게 된다.
이와같이 이미터(105)를 도 13a, 13b에 도시하는 바와같이 다수 배열함으로써, 면방출형의 전계방출캐소드를 형성할 수 있고, 이 면방출형의 전계방출캐소드의 응용기술로서 평면형의 컬러화상표시장치가 제안된다. 이 컬러화상표시장치의 일예의 단면도를 도 14에 도시한다.
이 도면에서, 유리등으로 이루어지는 제1 기판(캐소드기판)(101)상에는, 줄무늬 형태로 형성된 복수의 캐소드전극(102)이 형성되어있다. 또, 이 줄무늬 형태의 캐소드전극(102)과 직교하도록 복수의 줄무늬 형태의 게이트전극(104)이 형성되어있고, 이 캐소드전극(102)과 게이트전극(104)과는 절연층(103)에 의하여 분리되어있다. 그리고, 이 캐소드전극(102)과 게이트전극(104)이 교차하는 부분에는 각각 다수의 개구부가 형성되어있고, 이 개구부의 캐소드전극(102)에는, 전자를 방출하는 원뿔모양 이미터(105)의 끝부분이 개구방향으로 지향하여 형성되어있다.
한편, 제1 기판(101)에 대향하여 유리로 된 제2 기판(애노드기판)(110)이 배치되어 있고, 그 제2 기판(110)에는 전체 면에 금속제의 애노드전극(111)이 형성되어 있음과 동시에, 이 애노드전극(111)위의 상기 캐소드전극(102)의 각 줄무늬 형태와 1대 1 대응하는 위치에 줄무늬 형태의 적, 녹, 청의 형광체(112(R), 113(G), 114(B))가 각각 도포되어있다.
이와같이 구성된 컬러화상표시장치에서, 줄무늬 형태의 상기 게이트전극(104)을 1개씩 순서대로 주사하여 구동함과 동시에, 줄무늬 형태의 캐소드전극 (102)에 게이트전극(104)으로 선택된 1라인에 대응하는 R,G,B의 화상데이터를 각각 공급한다. 이로서, 구동되어있는 라인의 게이트전극(104)과 상기 캐소드전극(102)과의 교차부에 설치된 상기 이미터(105)로부터 이 화상데이터에 대응하는 양의 전자가 전계방출되어, 대향하는 위치에 배치되어있는 상기 형광체(112∼114)에 방사하여 충돌하고, 대응하는 발광이 이루어진다. 이와같이하여, 상기 게이트전극(104)이 순서대로 주사되어, 모든 게이트전극(104)이 선택되어 구동되면, 제2 기판(110)에 1프레임의 모든 색의 화상이 표시된다.
일반적으로, 이와같은 전계방출형 화상표시장치에서, 상기 원뿔모양의 이미터(105)로부터 방출된 전자는 약 30도의 퍼짐을 갖고 애노드전극(111)에 도달한다고 하며, 애노드 전극(111)에 도달하는 전자는 어느정도의 퍼짐을 갖게 된다. 이때문에 이미터(105)로부터 방출된 전자는, 애노드전극(111)상에 인접하여 배치되어있는 상이한 색의 형광체까지도 발광시키고, 표시되는 컬러화상은 색이 번지는 문제점이 있었다.
여기서 이와같은 문제점을 해결하기위하여, 본출원인은 이미터(105)로부터 방출되는 전자를 집속시켜 색의 번짐이 없는 컬러화상을 표시할 수 있는 전계방출형 화상표시장치를 제안하고 있다(일본특개평 8-298075호 공보).
도 15는, 이 제안된 전계방출형 화상표시장치의 일부 상면도를 도시한 것이다.
이 도면에서 1점쇄선으로 도시하는 102는 상기 제1 기판상에 줄무늬 형태로 설치된 복수의 캐소드전극이고, 이들의 캐소드전극(102)에는 각각 캐소드인출전극(C1, C2, …)이 접속되어있다.
또 120에서, 각각 하나의 도트에 대응하도록 패치상으로 형성된 게이트전극이 있고, 상기 캐소드전극(102)상에 도시되지 않은 절연층을 통하여 2차원 행렬로 배열되어있다. 또, 각 캐소드전극(102)에는, 직교하는 라인방향으로 각각 2개씩 패치상 게이트전극(120)이 형성되어있다. 게다가, 도시되어있지 않지만, 이 각 패치상 게이트전극(120)에 대응하는 위치의 상기 캐소드전극(102) 위에는, 상기 이미터(105)가 배열되어 형성되어있다.
또, 파선으로 도시하는 111은, 상기 캐소드전극(102)과 대향하여 배치되는 제2 기판(애노드기판)의 대략적인 전체면에 형성된 애노드전극이고, 이 애노드전극(111)위에는, 상기 패치상 게이트전극(120)과 대향하는 위치에 각각 R,G,B의 형광체가 도포되어 있다. 게다가 이 도면에서, 각 패치상 게이트전극(120) 중에 기재되어 있는 R,G,B라는 기호는, 이 애노드 전극(111)위에 도포된 형광체 도트의 발광색을 도시한 것이다.
그런데, 도시하는 바와같이, 상기 2차원 행렬로 배열된 패치상 게이트전극(120)은, 각각 게이트인출전극(GT)에 접속되어있다. 즉, 제(i)라인(행)의 홀수번째 G,B,R의 도트에 대응하는 패치상 게이트전극(120)은, 게이트인출전극(GT(i)-1)과 접속되고, (i)라인의 나머지 짝수번째 R,G,B의 도트에 대응하는 패치상 게이트전극(120)은, 게이트인출전극(GT(i)-2)과 접속되어 있다.
또, i+1라인의 홀수번째 G,B,R의 도트에 대응하는 패치상 게이트전극(120)은 게이트인출전극(GT(i+1)-1)과 접속되고, i+1라인의 나머지 짝수번째 R,G,B의 도트에 대응하는 패치상 게이트전극(120)은, 게이트인출전극(GT(i+1)-2)과 접속되어있다. 즉, 각 라인의 패치상 게이트전극(120)에는 각각 2개의 게이트인출전극(GT)이 한개 간격으로 형성되어있다.
그리고, 이 게이트인출전극(GT(l)∼GT(n))에는, 순서대로 게이트 구동전압이 인가되고, 예를들면 게이트인출전극(GT(i)-2)이 구동되면, 빗금으로 표시된 i 라인의 짝수번째의 R,G,B의 도트가 구동된다. 그리고, 게이트전극의 주사와 타이밍을 맞추어, 각 패치상 게이트전극(120)과 대응하는 캐소드전극(102,102 …)에, 각각 대응하는 화상데이터를 캐소드인출전극(C1,C2,…)으로부터 공급하면, 화상을 표시할 수 있다. 또, 이때 구동안된 게이트인출전극(GT(i)-1, GT(i+1)-1, GT(i+1)-2의 전위를 저레벨로, 알맞은 접지레벨로 함으로써 빗금으로 표시된 구동되는 패치상 게이트전극(120)의 상하좌우로 인접하는 패치상 게이트전극(120)의 전위가 저레벨로 된다. 이로서, 구동된 패치상 게이트전극(120)으로부터 방출되는 전자를 집속시켜 애노드전극에 도달시킬 수 있어, 상술한 바와같은 색번짐이 없어질 수 있다.
상기 도 15에 도시한 바와같은 전계방출형 화상표시장치에 의하면, 이미터(105)로부터 방출되는 전자를 집속시켜 소정의 애노드전극에 도달시킬 수 있기에, 색번짐이 없어질 수 있지만, 최근에는 보다 고휘도이고 정세한 화상표시장치가 요구되고있다.
그러나 상기 도 15에 도시한 전계방출형 화상표시장치에 있어서, 각 라인의 패치상 게이트전극(120)은 2개의 게이트인출전극에 의하여 구동되기에 모든 표시라인을 선택하고 구동하여, 1프레임의 모든 색의 화상을 표시하는데는, 실제 표시라인수의 2배의 게이트인출전극을 선택하여 구동할 필요가 있다. 이때문에, 각 라인의 패치상 게이트 전극(120)을 1개의 게이트인출전극에 의하여 선택하여 구동하는 경우에 비하여 듀티가 1/2로 되고, 고휘도, 고정세화를 실현하는 것은 어려웠다.
여기서 본발명은 색번짐이 없고, 게다가 고휘도, 고정세화를 실현할 수 있는 전계방출형 화상표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기위하여, 본 발명의 전계방출형 화상표시장치는, 제1 기판과, 이 제1 기판상에 행렬로 배열되어 형성되고 각각 전계방출하는 이미터를 구비하는 복수의 패치상 캐소드전극, 이 패치상 캐소드전극으로 이루어지는 2차원 행렬의 인접하는 2열에 있어서 패치상 캐소드전극을 지그재그로 접속하는 캐소드인출전극, 패치상 캐소드전극위에 형성된 복수의 패치상 게이트전극, 이 패치상 게이트전극으로 이루어지는 2차원 행렬의 인접하는 2행에 배열되어있는 2개의 패치상 게이트전극을 1열 간격으로 접속하는 게이트인출전극, 제1 기판에 대향하도록 소정의 거리로 떨어져 설치된 제2 기판, 이 제2 기판상에 각 패치상 게이트전극과 대향하도록 배치된 복수의 줄무늬 형태의 애노드전극, 이 애노드 전극상에 설치된 형광체층, 애노드 전극의 홀수번째가 접속되는 제1 애노드 인출전극, 및 애노드전극의 짝수번째가 접속되는 제2의 애노드인출전극을 구비한다.
또, 본 발명의 전계방출형 화상표시장치의 구동방법은, 제1 기판상에 행렬로 배열되어 형성되고, 각각 전계방출하는 이미터를 구비하는 복수의 패치상 캐소드전극위에 형성된 복수의 패치상 게이트전극, 제1 기판에 대향하도록 소정의 거리로 떨어져 설치된 제2 기판상에, 각 패치상 게이트전극과 대향하도록 배치되고, 형광체층이 설치된 복수의 줄무늬 형태의 애노드전극을 구비하는 전계방출형 화상표시장치의 구동방법으로서, 하나의 패치상 게이트전극이 구동될때 이 구동된 패치상 게이트전극에 인접하는 패치상 게이트전극은 저전위로 되게함과 동시에, 이 구동된 패치상 게이트전극에 대향하는 애노드전극도 동시에 구동되고, 동시에 이 구동되고있는 애노드전극에 인접하는 애노드전극은 구동되고있는 애노드전극보다 저전압(음 또는 접지전압)으로 되게 하는 것이다.
본 발명에 의하면, 캐소드인출전극에 의하여 패치상 캐소드전극을 지그재그로 접속함과 동시에, 캐소드게이트인출전극에 의하여 인접하는 2행의 동일열에 배열된 2개의 패치상 게이트 전극과 1열간격으로 접속하도록 하고있기때문에, 게이트인출전극의 수를 표시라인(n라인)보다, 1개 많은 (n+1)개로 할 수 있다.
또 구동되는 패치상 게이트전극의 좌우에 인접하는 패치상 게이트전극을 저전위로 함과 동시에, 이 구동된 패치상 게이트전극의 바로위에 위치하는 애노드전극의 영역도 동시에 구동하고, 또, 구동한 애노드전극에 인접하는 애노드전극은 저전위로 되도록 하였기때문에 이미터로부터 방출된 전자를 보다 양호하게 집속할 수 있게 된다.
도 1은 본 발명의 전계방출형 화상표시장치의 일실시형태의 구성을 도시하는 사시도.
도 2는 본 발명의 전계방출형 화상표시장치의 일실시형태의 구성을 도시하는 단면도.
도 3은 본 발명의 전계방출형 화상표시장치의 일실시형태에 있어서 패치상 캐소드전극과 캐소드인출전극의 관계를 설명하기위한 도.
도 4는 본 발명의 전계방출형 화상표시장치의 일실시형태에 있어서 패치상 캐소드전극과 게이트인출전극의 관계를 설명하기위한 도.
도 5는 본 발명의 전계방출형 화상표시장치에 있어서 전극배치의 일예를 도시하는 도.
도 6은 본 발명의 전계방출형 화상표시장치의 구동회로의 일예를 도시하는 블록도.
도 7은 본 발명의 전계방출형 화상표시장치에 있어서 구동신호의 타이밍을 설명하기 위한 타이밍도.
도 8은 본 발명의 전계방출형 화상표시장치의 도트가 선택되는 상태를 설명하기 위한 도.
도 9는 본 발명의 전계방출형 화상표시장치의 도트가 선택되는 상태를 설명하기 위한 도.
도 10은 종래 전계방출캐소드로부터 방출되는 전자 궤적의 분포를 도시하는 도.
도 11은 제안되고 있는 전계방출캐소드로부터 방출되는 전자 궤적의 분포를 도시하는 도.
도 12는 본 발명의 전계방출형 화상표시장치에 있어서 전계방출캐소드로부터 방출되는 전자 궤적의 분포를 도시하는 도.
도 13은 종래 전계방출형캐소드의 구성을 도시하는 도.
도 14는 종래 전계방출형 화상표시장치의 단면도.
도 15는 본 출원인이 앞서 제안한 전계방출형 화상표시장치의 상면도.
[도면의 주요부분에 대한 부호의 설명]
1: 캐소드기판 2: 패치상 캐소드기판
3: 패치상 게이트전극 4: 개구부
5: 캐소드인출전극 6: 게이트인출전극
7,8,9: 애노드전극 10,11: 애노드인출전극
12: 이미터배열 13: 스페이서
50: 화상표시장치 51: 클록발생기
52: 표시타이밍제어회로 53: 메모리기록제어장치
54: 비디오 메모리
54-1, 54-2: R.G.B용 프레임메모리 혹은 라인메모리
55-1, 55-2, 55-3: 버퍼레지스터 56: 어드레스카운터
57: 색선택회로 58, 61: 시프트레지스터
59,62: 래치회로 60: 게이트구동기
63: 캐소드구동기 64: 애노드구동기
A1, A2: 애노드인출전극 C1∼Cm+1: 캐소드인출전극
GT1∼GTn+1: 게이트인출전극 R, R12,R15: 적색 도트
G, G11, G14: 녹색 도트 B, B13, B16: 청색 도트
도 1은 본 발명의 전계방출형 화상표시장치의 일실시형태의 개략적인 구성을 도시하는 사시도이다.
이 도면에서, 1은 유리 등으로 이루어지는 캐소드 기판, 2는 캐소드기판(1)상에 각각 1도트에 대응하도록 패치상으로 형성된 캐소드전극이고, 행렬로 배열되어있다. 또, 이 패치상 캐소드전극(2)의 위에는 이미터배열(12)이 배치되어있다. 3은 절연층을 통하여 패치상 캐소드전극(2) 위에 형성되어있는 패치상 게이트전극이다. 4는 패치상 게이트전극(3)에 설치되어있는 전자를 방출하는 개구부이고, 이 개구부(4)는 패치상 캐소드전극(2)위에 형성된 이미터배열(12)과 대응위치에 설치되어있다.
또, 5는 도시하는 바와같이 인접하는 2열의 패치상 캐소드전극(2)을 지그재그로 번갈아 접속하여 인출된 캐소드인출전극(C1∼Cm+1)이고, 6은 상하 라인(행)의 동일열의 2개의 패치상 게이트전극(3)을 한개간격으로 접속되는 게이트인출전극(GT1,GT2,GT3…)이다.
게다가, 7은 캐소드기판(1)에 대향하여 배치되는 애노드기판이고, 이 애노드기판(7)에는 줄무늬 형태로 형성된 애노드전극(8 및 9)이 설치되어있다. 이 애노드전극(8 및 9)은 도시하는 바와같이 번갈아 배치되어있다. 또 애노드전극(8 및 9) 위에는 도시하지 않았지만 순서대로 R,G,B의 형광체가 도포되어있다.
또, 10은 애노드전극(8)과 접속되어있는 애노드인출전극(A1), 11은 애노드전극(9)과 접속되어있는 애노드인출전극(A2)이다. 이 애노드인출전극(A1,A2)에는, 애노드게이트간의 방전을 방지하기 위하여, 저항(R1,R2)이 삽입되어있다. 게다가, 이 저항(R1,R2)은 설치되지 않더라도 동작은 특별한 지장이 생기지 않는다.
도 2는, 상기 도 1에 도시한 전계방출형 화상표시장치의 단면도이고, 6은 패치상 게이트전극(3)에서 인출된 i번째의 게이트인출전극(GTi)이다. 12는 패치상 캐소드전극(2)상에 반도체 미세가공기술로 형성된 전자를 전계방출하는 원뿔모양의 이미터배열, 13은 캐소드기판(1)과 애노드기판(7)을 소정의 간격으로 분리하여 지지하는 스페이서이고, 상기 캐소드기판(1), 상기 애노드기판(7) 및 스페이서(13)에 의하여 이 화상표시장치의 외부 형태가 형성되고, 그 내부는 높은 진공상태로 되어 있다.
다음에, 상기 캐소드기판(1)상에 형성되어있는 패치상 캐소드전극(2)의 평면도를 도 3에, 패치상 게이트전극(3) 및 애노드전극(8,9)의 평면도를 도 4에 각각 도시하고, 이들의 도면을 참조하여 패치상 캐소드전극(2)과 캐소드인출전극과의 관계, 패치상 게이트전극(3)과 게이트인출전극(6) 및 애노드전극(8,9)과 애노드인출전극(10,11)과의 관계에 대하여 설명한다.
도 3에 도시하는 바와같이, 각 패치상 캐소드전극(2)은, 각각 1도트에 대응하고, i라인의(제i행)의 각 패치상 캐소드전극(2)은, i+1라인의 한개 왼쪽의 이웃열인 패치상 캐소드전극(2)과 캐소드인출전극(5)에 의하여 접속되어있다. 또 i+1 라인의 각 패치상 캐소드전극(2)은, i+2 라인의 한개 오른쪽의 이웃열인 패치상 캐소드전극(2)과 캐소드인출전극(5)에 의하여 접속되어있다. 즉, 각 패치상 캐소드전극(2)은 캐소드인출전극(5)에 의하여 지그재그로 접속되어있다.
게다가, i라인의 가장 왼쪽열의 패치상 캐소드전극(2)과 접속되어있는 캐소드인출전극(5)은, 예를들어 같은 열의 i+1 라인의 패치상 캐소드전극(2)과 접속되지 않고 i+2 라인의 가장 왼쪽열의 패치상 캐소드전극(2)과 접속된다.
게다가, 도 3에서는 패치상 캐소드전극(2)에 캐소드인출전극(5)을 지그재그로 접속하는 실시형태에 대하여 설명하였지만, 패치상 캐소드전극(2)이 동일한 접속으로되는 패턴이면 어떠한 형태도 좋고, 예를들어 패치상 캐소드전극(2)을 지그재그로 접속하고, 이 지그재그로 접속된 패치상 캐소드전극(2)에 캐소드인출전극(5)을 접속하여 인출하도록 구성하는것도 가능하다.
또, 예를들면 각 열의 패치상 캐소드전극(2) 사이에 캐소드인출전극(5)을 설치하고, 이 열방향으로 설치된 캐소드인출전극(5)에 각각 지그재그로 패치상 캐소드전극(2)을 접속하여 인출하도록 구성하는것도 가능하다.
또, 도 4에 도시하는 바와같이, 패치상 캐소드전극(2)위에 도시하지않는 절연층을 통하여 형성되어있는 각 패치상 게이트전극(3)도 또한 1도트에 대응하며, i라인(제i행)의 홀수번째의 G,B,R의 도트에 대응하는 패치상 게이트전극(3)은, 게이트인출전극(GTi-1)에 접속되어있다.
또, i라인의 나머지 짝수번째의 R,G,B의 도트에 대응하는 패치상 게이트전극(3)은, 게이트인출전극(GTi)에 접속되어있다. 게다가, 이 게이트 인출전극(GTi)에는, i+1라인의 짝수번째의 R,G,B의 도트에 대응하는 패치상 게이트전극(3)이 접속되어있다.
게다가, 게이트인출전극(GTi+1)에는, i+1라인의 홀수번째의 G,B,R의 도트에 대응하는 패치상 게이트전극(3)과 i+2라인의 홀수번째의 G,B,R의 도트에 대응하는 패치상 게이트전극(3)이 접속되어 있다. 즉, 각 게이트인출전극은, 상하 라인(행)의 동일열의 2개의 패치상 게이트전극(3)과 한개 간격으로 접속되어있다.
또, 1점쇄선으로 도시한 줄무늬 형태의 애노드전극(8 및 9)은, 애노드전극(8)이 애노드인출전극(A1)과 접속되고, 애노드전극(9)이 애노드인출전극(A2)과 접속되어있다.
이와같이, 본 발명의 전계방출형 화상표시장치에서는, 게이트전극과 함께, 캐소드전극도 패치상으로 형성되어있다. 그리고, 인접하는 2열의 각 패치상 캐소드전극(2)이 캐소드인출전극(5)에 의하여 지그재그로 접속되어있다. 또 인접하는 2라인(행)의 동일열의 2개의 패치상 게이트전극(3)은, 게이트인출전극(6)에 의하여 한개 간격으로 접속되어있다.
이와같이 구성된 전계방출형 화상표시장치에서, 예를들어 게이트인출전극(GTi)에 게이트구동전압을 인가하고 애노드인출전극(A2)에 애노드전압을 인가하면, 도 3 및 도 4에 빗금으로 도시한 i라인과 i+1라인의 짝수번째의 R,G,B의 도트가 구동된다. 이때 구동되는 패치상 게이트전극(3)에 대응하는 화상데이터를 각각 대응하는 캐소드전극(C2, C3, …)으로부터 공급함으로써, 애노드전극(9)에 설치된 형광체가, 이 화상데이터에 따른 발광휘도로 발광된다.
이때, 구동안된 게이트인출전극(GTi-1및 GTi+1)의 전위를 접지레벨로 되도록하고, 도 4에 빗금으로 구동된 패치상 게이트전극(3)의 상하좌우로 인접하는 패치상 게이트전극(3)의 전위를 접지레벨로 되도록 한다.
또, 구동안된 애노드인출전극(A1)의 전위를 접지레벨로 되도록하여, 구동되고있는 애노드전극(9)의 좌우에 인접하는 애노드전극(8)의 전위를 접지레벨로 되도록 한다.
이로서, 구동된 패치상 게이트전극(3)의 상하좌우에 인접하는 패치상 게이트전극(3) 및 구동되고있는 애노드전극(9)의 좌우에 인접하는 상이한 색의 형광체가 도포된 애노드전극(8)이 저전압으로 되기때문에 구동된 이미터배열(12)로부터 방출되는 전자는 집속되어 가고자하는 애노드 전극(8)에 도달하고, 원하는 색의 형광체만을 발광시킬 수 있다.
또, 구동안된 홀수번째의 게이트 인출전극(GTi-1, GTi+1) 및 애노드전압이 인가되어 있지않는 애노드인출전극(A1)에 각각 음의 전위를 인가하도록한 경우에는, 캐소드기판(1)상의 이미터배열(12)로부터 방출되는 전자를 보다 집속시키는것이 가능하게된다.
그런데, 일반적으로 애노드기판(7)상에 형성되는 애노드전극(8,9) 및 애노드인출전극(A1,A2)은, 투광성을 필요로 하는 것으로부터 ITO(Indium Tin Oxide) 박막을 패턴형성함으로써 제작된다. 이에대하여 패치상 캐소드전극(2) 및 캐소드인출전극(5)은, 투광성을 필요로 하지 않기때문에, 금속재료에 의하여 형성된다.
일반적으로 ITO 박막은, 금속재료보다 미세하게 형성하기 어렵기 때문에, 본 실시형태와 같이 캐소드전극을 패치상으로 하고, 이 패치상 캐소드전극을 지그재그로 접속하도록 캐소드인출전극(5)을 형성한 것이, 애노드전극을 패치상으로 이 패치상 애노드 전극을 지그재그로 접속하도록 애노드 인출전극을 형성하는 것보다, 패턴형성을 쉽게 할 수 있다.
다음에 도 5∼도 9를 참조하면서 본 발명의 전계방출형 화상표시장치의 구동방법에 대하여 설명한다.
도 5는 본발명의 전계방출형 화상표시장치를 애노드 전극측에서 본 경우의 각 전극의 배치를 도시한 도면이다. 게다가, 이 도면에 도시하는 전계방출형 화상표시장치는 n×m(다만, n는 짝수로 한다)의 행렬에 의하여 컬러화상을 표시하는 화상표시장치로 한다.
이경우, 도시하지않는 캐소드기판(1)상에는 행렬형태로 배열된 패치상 캐소드전극(2)이 설치되어있고, 이 패치상 캐소드전극(2)은 캐소드인출전극(C1∼Cm+1)에 의하여 상술한 바와같이 지그재그로 접속되어있다.
즉, 캐소드인출전극(C2)은 홀수행째의 좌에서 2번째의 패치상 캐소드전극(2) 및 짝수행째의 맨 좌편의 패치상 캐소드전극(2)과 접속된다. 이하, 동일하게 게이트인출전극(C3∼Cm)에는, 좌우 열의 패치상 캐소드전극(2)이 지그재그로 접속되고 있다. 게다가 캐소드인출전극(C1)은, 홀수행째의 맨좌측의 패치상 캐소드전극(2) 하고만 접속되고, 최후의 캐소드인출전극(Cm+1)은 짝수행째의 좌에서 제 m번째의 패치상 캐소드전극(2)하고만 접속된다. 또, 이 패치상 캐소드전극(2)에는, 도시하지않았지만 각각의 이미터배열(12)이 형성되어있다.
또, 이 패치상 캐소드전극(2) 위에는, 패치상 게이트전극(3)이 절연되어 설치되어있고 이 패치상 게이트전극(3)은, 상술한 바와같이 게이트인출전극(GT1∼GTm+1)에 의하여 상하 라인의 동일열의 두개의 패치상 게이트전극(3)이 한개간격으로 접속되어있다.
즉, 게이트인출전극(GT2)은 제1행째 및 제2행째의 짝수번째의 패치상 게이트전극(3)과 접속된다. 또, 게이트인출전극(GT3)은 제2행째 및 제3행째의 홀수번째의 패치상 게이트전극(3)과 접속된다. 이하 동일하게 짝수번째의 게이트인출전극(GT4, GT6,… GTn)에는, 상하 라인(행)의 짝수번째의 패치상 게이트전극(3)이 접속되고, 홀수번째의 게이트인출전극(GT5, GT7,… GTn-1)에는 상하 라인(행)의 홀수번째의 패치상 게이트전극(3)이 접속되어있다. 게다가, 게이트인출전극(GT1)은 1행째의 홀수번째의 패치상 게이트전극(3) 하고만 접속되고, 최후의 게이트인출전극(GTn+1)은 제 n행째의 홀수번째의 패치상 게이트전극(3) 하고만 접속되어있다. 또, 이 패치상 게이트전극(3)에는, 도시하지 않았지만 각각의 이미터배열로부터 전자가 방출되는 개구부가 형성되어있다.
게다가, 이 패치상 게이트전극(3)과 소정의 거리로 떨어져 배치된 도시하지않은 애노드기판(7)상에는, 게이트인출전극(GT1∼GTn+1)과 직교하는 열방향으로 줄무늬 형태의 애노드전극(8,9)이 교대로 형성되어 있고, 애노드전극(8)은 애노드인출전극(A1)과 접속되고, 애노드전극(9)은, 애노드인출전극(A2)과 접속되어있다.
게다가, 애노드전극(8,9)에는 예를들어 좌측에서 우측을 향한 순서로 G의 형광체, R의 형광체, B의 형광체가 순서대로 도포되어 도트를 구성하며, 도트(G11, R12, B13, G14, R15, B16…, R1(m-1), B1m)로 최초의 행이 구성되어있다. 게다가, 다음행은 도트(G21, R22, B23,…, R2(m-1), B2m로 구성되고, 이하 동일하게 최후의 행은 도트 Gn1, Rn2, Bn3,…, Rn(m-1), Bnm)로 구성되어 있다.
이와같이 애노드전극(8,9)에 행렬로 형성된 각 도트(G11∼Bnm)는, 애노드인출전극(A1, A2)과 게이트인출전극(GT1∼GTm+1)이 순서대로 주사됨으로써, 선택적으로 구동되어 원하는 화상이 표시된다.
다음에, 이와같은 전계방출형 화상표시장치를 구동하는 구동회로의 블록도의 일예를 도 6에, 이것의 타이밍을 도 7에, 발광되는 도트의 상태를 도 8 및 도 9에 도시하며, 이들의 도면을 참조하면서 구동방법에 대하여 설명한다.
도 6은, 구동회로의 블록도의 일예이고, 이 도면에서, 50은 도 5에 도시한 바와같은 m×n 도트의 행렬로 이루어지는 전계방출캐소드를 구비하는 전계방출형 화상표시장치, 51은 인가된 동기신호에 동기한 클록을 발생하는 클록발생기, 52는 클록발생기(51)로부터 발생된 클록을 사용하여 표시타이밍을 제어하는 표시타이밍제어회로, 53은 입력되는 화상데이터의 비디오메모리(54)의 기록을 제어하는 메모리기록제어회로, 54는 R,G,B의 화상데이터를 축적하는 프레임 메모리 혹은 라인메모리(54-1, 54-2, 54-3)로 이루어지는 비디오메모리, 55-1, 55-2, 55-3은 비디오메모리(54)로부터 판독된 R,G,B의 화상데이터가 유지되는 버퍼레지스터이다.
게다가, 56은 비디오메모리(54)의 어드레스를 발생하는 어드레스카운터, 57은 R,G,B의 화상데이터중 어떤 것을 선택하는 색선택회로, 58은 게이트전극을 제어하는 데이터가 시프트되는 시프트레지스터, 59는 시프트레지스터(58)의 데이터를 래치하는 래치회로, 60은 게이트전극을 래치회로(59)의 데이터에 의하여 구동하는 게이트 구동기, 61은 버퍼레지스터(55-1, 55-3)로부터 공급되는 화상데이터가 시프트클록에 의하여 시프트되는 시프트레지스터, 62는 시프트레지스터(61)의 데이터를 래치하는 래치회로, 63은 캐소드전극에 래치회로(63)의 화상데이터 출력을 공급하는 캐소드 구동기, 64는 애노드인출전극(A1,A2)을 구동하는 애노드 구동기이다.
도 7은, 상기 각 구동신호의 타이밍 관계를 설명하기위한 타이밍도이다. 이 도면에서, 도 7(a)는 애노드인출전극(A1)을 구동하는 애노드구동기(64)의 출력펄스, 도 7(b)는 애노드인출전극(A2)을 구동하는 애노드구동기(64)의 출력펄스, 도 7(c)는 게이트인출전극(GT1)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(d)는 게이트인출전극(GT3)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(e)는 게이트인출전극(GT5)을 구동하는 게이트구동기(60)의 출력펄스,도 7(f)는 게이트 인출전극(GTn+1)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(g)는, 1/2 프레임의 종료후, 제2의 애노드전극(A2)이 능동화되었을때 게이트인출전극(GT2)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(h)는 게이트인출전극(GT4)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(i)는 게이트인출전극(GT6)을 구동하는 게이트구동기(60)의 출력펄스, 도 7(j)는 게이트인출전극(GTn)을 구동하는 게이트 구동기(60)의 출력펄스이다.
게다가, 도 7(k)는 캐소드인출전극((C1)에 인가되는 캐소드구동기(63)로부터의 화상데이터, 도 7(l)은 캐소드인출전극(C2)에 인가되는 캐소드구동기(63)로부터의 화상데이터, 도 7(m)은 캐소드인출전극(C3)에 인가되는 캐소드구동기(63)로부터의 화상데이터, 도 7(n)는 캐소드인출전극(C4)에 인가되는 캐소드구동기(63)로부터의 화상데이터이고, 도 7(p)는 래치회로(59,62)의 래치타이밍을 도시하는 래치펄스, 도 7(q)은 시프트레지스터(61)에 공급되는 시프트클록, 도 7(r)은 버퍼레지스터(55-1, 55-2, 55-3)로부터 출력되어 시프트 레지스터(61)에 공급되는 순서로 표시되는 화상데이터이다.
이하, 도 6에 도시하는 구동회로의 동작을 도 7에 도시한 타이밍도를 참조하면서 설명한다.
화상 데이터는, 메모리기록제어회로(53)에 의하여 기록타이밍이 제어됨과 동시에, 클록발생기(51)로 발생되는 클록에 동기하여 비디오메모리(54)에 각 색의 화상데이터마다 기억된다. 비디오 메모리(54)의 R,G,B의 각 화상데이터가 기억되는 메모리(54-1, 54-2, 54-3)로부터 색선택회로(57)의 제어 및 어드레스 카운터(56)의 어드레스에 의거하여 판독된 화상데이터는, 각각 버퍼레지스터(55-1, 55-2, 55-3)에 유지된다.
버퍼레지스터(55-1, 55-2, 55-3)는 자신의 출력타이밍이 색선택회로(57)에 의하여 제어되고, 각 화상데이터는 도 8에 도시하는 G,R,B 도트의 표시순서와 같게되어 시프트레지스터회로(61)에 공급된다. 이 시프트레지스터(61)는 도 7(q)에 도시하는 시프트클록(S-CLK)에 의하여, 이 화상데이터를 시프트한다.
1라인의 도트중, 패치상 게이트전극(3)의 1행의 1/2의 G,R,B의 화상데이터가 2행만큼 시프트 레지스터(61)로 시프트되면, 이 색데이터는 도 7(p)에 도시하는 래치펄스에 의하여 래치회로(62)에 래치된다. 이 래치회로(62)의 출력데이터는, 캐소드 구동기(63)에 인가된다.
한편, 표시타이밍 제어회로(52)는 애노드구동기(64)를 제어하여, 도 7(a), (b)에 도시하는 바와같은, 애노드인출전극(A1)에만 양의 애노드 전압을 인가하도록 한다.
게다가, 표시타이밍제어회로(52)는 도 7(p)에 도시하는 래치펄스를 시프트레지스터(58)에 시프트펄스로서 공급하고, 이 제어회로(52)로부터 공급되는 스캔신호를 시프트시켜 간다. 이 시프트 레지스터(58)의 출력은, 상기 래치펄스에 의하여 래치회로(59)에서 한개 간격으로 래치되어, 래치회로(59)로부터는, 래치펄스마다 한개 간격으로 시프트되는 스캔신호가 출력된다. 그리고, 이 스캔신호는 게이트구동기(60)에 인가된다.
그결과, 게이트구동기(60)로부터는, 화상표시장치(50)의 게이트 인출전극(GT1∼GTn+1)중, 도 7(c)(d)(e)(f)에 도시하는 바와같이 한개간격의 게이트인출전극(GT1, GT3, GT5,… GTn+1)에 순서대로 게이트 구동전압이 인가되고, 이 게이트인출전극(GT1, GT3, GT5,… GTn+1)은 상기 래치펄스의 타이밍으로 주사된다.
이때, 캐소드구동기(63)로부터는 게이트인출전극(GT1, GT3, GT5,… GTn+1)의 주사에 동기하여 캐소드인출전극(C1, C2, C3… Cm+1)에 한개간격의 2행만큼의 화상데이터가 공급된다.
도 8 및 도 9는 이 전계방출형 화상표시장치의 각 도트가 발광되는 상태를 설명하기위한 도면이다. 상술한 바와같이, 게이트인출전극(GT1)이 선택되어 구동되면 도 8a에 도시하는 바와같이 1행 홀수번째의 도트(G11, B13…)의 발광이 제어된다. 이경우, 구동안된 1행 짝수번째의 도트(R12, G14, B16…)는 접지레벨(혹은 음의 전위)로 된다.
따라서, 도 9a에 도시하는 바와같이 화상표시장치(50)의 1행 도트의 1/2수의 도트의 발광이 제어됨과 동시에, 방출된 전자는 인접하는 패치상 게이트전극(3)에 접지레벨(혹은 음의 전위)로 되어있기때문에, 게이트전극(3)에 의하여 집속되어 애노드전극(8)에 도달하게된다.
또 이때 애노드인출전극(A1)에 양의 애노드전압을 인가함과 동시에, 애노드 인출전극(A2)이 접지레벨(혹은 음의 전위)로 되어있기때문에, 애노드전극(8)에 인접하는 애노드전극(9)이 접지레벨(혹은 음의 전위)로 되고, 방출되는 전자가 더 집속되어 애노드 전극(8)에 도달하게된다. 또, 이 경우는, 방출되는 전자가 인접하는 애노드전극(9)에 도달한 경우에도 애노드전극(9)의 전위가 접지레벨(혹은 음전위)로 되어 있기때문에, 누출되는 발광을 방지할 수 있는 이점도 있다.
그리고, 다음 래치펄스의 타이밍으로 게이트인출전극(GT3)이 선택적으로 구동되면, 이때에는 시프트 레지스터(61)에 2행 및 3행의 홀수번째 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는 도 8b에 도시하는 바와 같이 2행의 1/2의 도트 및 3행의 1/2의 도트의 발광이 제어된다.
동일하게 다음 래치펄스의 타이밍으로 게이트인출전극(GT5)가 선택적으로 구동되면, 이때에는 시프트 레지스터(61)에 4행 및 5행의 홀수번째의 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는 도 8c에 도시하는 바와같이 4행의 1/2의 도트, 및 5행의 1/2의 도트의 발광이 제어된다.
이와같은 주사가 순서대로 행해져서, 게이트인출전극(GTm+1)이 선택적으로 구동되면, 시프트레지스터(61)에 n행 홀수번째의 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는 도 8d에 도시하는 바와같이 n행의 1/2의 도트의 발광이 제어된다. 이로서 1프레임의 1/2의 도트의 발광이 제어된다.
게이트인출전극(GTn+1)까지 주사되면, 다음에 표시제어타이밍회로(52)는, 애노드구동기(64)를 제어하여 도 7(a)(b)에 도시하는 바와같이, 애노드인출전극(A1)으로 교체하여 애노드인출전극(A2)에 양의 애노드 전압을 인가함과 동시에, 도 7(p)에 도시하는 래치펄스를 시프트레지스터(58)에 시프트펄스로서 공급하고, 이 제어회로(52)로부터 공급되는 스캔신호를 시프트시켜간다. 이 시프트레지스터(58)의 출력은, 상기 래치펄스에 의하여 래치회로(59)에서 한개간격으로 래치되기때문에, 래치회로(59)로부터는 래치펄스마다 한개간격으로 시프트되는 스캔신호가 출력된다. 그리고, 이 스캔신호는 게이트구동기(60)에 인가된다.
이경우, 게이트구동기(60)로부터는 도 7(g)(h)(i)(j)에 도시하는 바와같이 화상표시장치(50)의 한개간격의 게이트인출전극(GT2, GT4, GT6, … GTn)에 게이트구동전압이 인가되고, 이들 게이트인출전극(GT2, GT4, GT6, … GTn)은 상기 래치펄스의 타이밍으로 주사된다.
이때, 캐소드구동기(63)로부터는 게이트인출전극(GT2, GT4, GT6, … GTn)의 주사에 동기하여, 캐소드인출전극(C1, C2, C3, … Cm+1)에 한개간격으로된 2행만큼의 화상데이터가 공급된다.
예를들면, 게이트인출전극(GTn)이 구동된 경우, 캐소드인출전극(C1)에는 도 7(k)에 도시하는 바와같이 화상데이터가 공급되는 일없이, 캐소드인출전극(C2, C3, C4)에는 도 7(l)(m)(n)에 도시하는 바와같은 n(n-1)라인의 R(n-1)2, n라인의 Rn2, n-1라인의 G(n-1)4의 도트에 대응하는 화상데이터가 각각 공급된다.
따라서, 도 9a에 도시하는 바와같이 래치펄스의 타이밍으로 게이트인출전극(GT2)이 선택적으로 구동되면, 이때에는 시프트레지스터(61)에 1행 및 2행 짝수번째의 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는 1행 및 2행 짝수번째의 도트의 발광이 제어된다.
그리고, 다음 래치펄스의 타이밍으로 게이트인출전극(GT4)이 선택적으로 구동되면, 이때에는 시프트레지스터(61)에 3행 및 4행 짝수번째의 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는, 도 9b에 도시하는 바와같이 3행의 1/2의 도트 및 4행의 1/2의 도트의 발광이 제어된다.
그리고, 1프레임의 마지막 래치펄스의 타이밍으로 게이트인출전극(GTn)이 선택적으로 구동되면, 이때에는 시프트레지스터(61)에 다음의 n-1행 및 n행 짝수번째의 화상데이터가 시프트클록(S-CLK)에 의하여 시프트되고, 화상표시장치(50)는 도 8e에 도시하는 바와같이 n-1행 및 n행 짝수번째의 도트의 발광이 제어된다.
이와같이 주사를 함으로써, 1프레임의 나머지 도트의 발광이 제어되고, 마지막 행의 게이트인출전극(GTn)이 주사된 시점에서 1프레임의 화상이 화상표시장치(50)에 표시된다.
상기 설명한 구동회로에 의하면, 구동된 패치상 게이트전극(3)의 상하좌우에 인접하는 패치상 게이트전극(3)을 저레벨로 함과 동시에, 선택적으로 구동안된 측의 애노드전극(8 또는 9)을 저레벨로 하고, 방출전자가 더 집속되기 때문에, 색의 번짐이 없고, 게다가 고정세의 전계방출형 화상표시장치가 될수 있다.
또, 게이트인출전극(6)을 화상표시장치의 표시라인(n라인)보다 불과 1개 많은 (n+1)개로 실현할 수 있기때문에, 종래, 모든 색의 화상을 표시하기위한 표시라인수의 2배(2n개)의 게이트인출전극을 선택적으로 구동하는 경우에 비하여, n+1개의 게이트인출전극(6)을 선택적으로 구동하면 좋기에, 듀티를 약 2배로 할 수 있고 또한 휘도화를 실현할수 있다.
게다가, 고전압이 인가되는 애노드인출전극(A1,A2)의 전환회수가 1프레임마다 불과 2회로 족하기때문에, 애노드인출전극의 구동회로를 쉽게 만들 수 있다.
또한, 게이트인출전극(6)을 줄일 수 있기때문에 게이트인출전극(6)의 단자피치를 넓게할 수 있게 된다.
게다가, 애노드전극(8,9)을 줄무늬 형태로 하기에, 일반적으로 ITO(Indium Tin Oxide) 박막에 의하여 제작되는 애노드전극(8,9)의 패턴형성등의 제조프로세스를 쉽게할 수 있다.
또한, 상술한 전계방출형 화상표시장치의 구동방법에 의하면, 게이트구동기(63)는 용량성부하를 구동하므로 고속구동을 하기위하여 오픈 컬렉터형보다도 토템폴형의 구동기로 하는것이 알맞다.
다음으로 본발명의 전계방출형 화상표시장치의 이미터로부터 방출되는 전자의 집속효과에 대하여 도 10∼도 12에 도시된 애노드전극에 도달하는 방출전자의 궤적분포의 시뮬레이션 결과의 일예를 참조하여 설명한다.
도 10에 도시하는 궤적분포의 시뮬레이션은, 애노드 전극(112,113,114)이 동전위로 되어있음과 동시에, 게이트전극(104)이 줄무늬 형태로 되고, 1라인의 게이트전극이 모두 동전위로 되어있는 종래 FEC의 일예를 도시한 것이다. 이는, 상기 도 14에 도시한 종래기술의 경우에 상당한다.
이 경우에, 캐소드기판상의 이미터배열로부터 방출되는 전자는, 약 30도의 각도를 갖고 방출되어, 상당한 퍼짐을 갖고 애노드전극에 도달되고, 예를들어 구동전압이 인가(온)되어 있는 게이트전극(104)을 통하여 방출되는 전자는, 애노드전극(113)에 인접하는 애노드전극(112,114)을 지나서 도달하여, 발광이 누출된다.
다음으로 도 11은 게이트전극을 패치상으로 하여, 구동전압이 인가(온)되어 있는 패치상 게이트전극(3)의 상하좌우에 인접하는 패치상 게이트전극(3)의 전위를 접지레벨(오프)로 함과 동시에, 애노드전극(112,113,114)을 동전위로 하였을때 방출전자의 궤적분포의 시뮬레이션 결과의 일예를 도시한 것이다. 이는 상기 도 15에 도시한 종래기술에 상당한다. 이 경우에, 구동전압이 인가된 패치상 게이트전극(3)을 통하여 전계방출되는 전자의 퍼짐이 도 10에 비하여 좁혀져 있는 것을 알 수 있다.
다음에, 도 12는 본발명과 같이 게이트전극(3)을 패치상으로 하여, 구동전압이 인가(온)되어있는 패치상 게이트전극(3)의 좌우에 인접하는 패치상 게이트전극(3)의 전위를 접지레벨(오프)로 함과 동시에, 애노드전극(8,9)을 줄무늬 형태로 하여, 구동전압이 인가(온)되어 있는 애노드전극(8)의 좌우에 인접하는 애노드전극(9)의 전위를 접지레벨(오프)로 한 경우에 방출전자의 궤적분포의 시뮬레이션 결과의 일예를 도시한 것이다.
이경우, 구동전압이 인가된 패치상 게이트전극(3)을 통하여 방출되는 전자의 퍼짐은, 상기 도 11의 경우보다도 더욱더 좁아지고, 원하는 패치상 애노드전극(8)으로 지향되도록 좁혀져 있음을 알 수 있다.
이와같이 본발명의 전계방출형 화상표시장치에 의하면, 누출발광이 방지되고, 패치상 애노드전극에 도포한 형광체만을 발광시킬 수 있어, 고정세의 전계방출형 화상표시장치를 구성할수가 있다.
게다가, 본발명의 전계방출형 화상표시장치에 있어서는 적, 청, 녹색을 발광하는 3원색의 형광체를 사용한 예를 표시하였지만, 발광파장역이 넓은 형광체를 사용하여 상이한 투과파장특성의 필터를 통함으로써, 한종류의 형광체를 사용하여 적, 청, 녹등 복수의 발광색을 표시해도 좋다. 또 2색 형광체를 사용하여 컬러화상을 표시하여도 좋다. 혹은 단색 표시장치도 좋다.
또, 형광체는 도포등에 의하여 애노드전극에 붙여도 좋지만, 퇴적하여 붙여 도 좋다.
상기 설명한 바와같이 본발명의 전계방출형 화상표시장치에 의하면, 구동되는 패치상 게이트전극의 좌우에 인접하는 패치상 게이트전극을 저전위로 함과 동시에, 이 구동된 패치상 게이트전극의 바로위에 위치하는 애노드 전극의 영역도 동시에 구동하고, 동시에 그 구동한 애노드전극의 영역의 좌우에 인접하는 애노드 전극은 저전위로 되도록 하기에, 이미터로부터 방출된 전자를 보다 양호하게 집속할 수 있고, 고정세로 되는 전계방출형 화상표시장치를 구성한 경우에도 색번짐이 없는 화상을 얻을 수 있다.
또 본발명의 전계방출형 화상표시장치는, 금속재료에 의하여 형성되는 패치상 캐소드전극을 지그재그로 접속하도록 캐소드인출전극을 형성하기에, 금속재료에 비하여 미세형성을 행하기 어려운 ITO 박막에 의하여 형성되는 애노드전극을 패치상으로 하고, 이 패치상 애노드전극을 지그재그로 접속하도록 애노드인출전극을 형성하는 것보다, 패턴형성을 쉽게 할 수 있다는 이점이 있다.
또, 게이트인출전극을 화상표시장치의 표시라인보다 불과 1개 많게하면 되기에, 종래와 같이 표시라인수의 2배의 게이트인출전극을 선택적으로 구동하는 경우에 비하여 듀티를 약 2배로 할 수 있고, 고휘도화를 실현할 수 있다.

Claims (2)

  1. 제1 기판, 상기 제1 기판상에 행렬로 배열되어 형성되고 각각 전계방출하는 이미터를 구비하는 복수의 패치상 캐소드전극, 상기 패치상 캐소드전극으로 이루어지는 2차원 행렬의 인접하는 2열에 있어서 패치상 캐소드전극을 지그재그로 접속하는 캐소드인출전극, 상기 패치상 캐소드전극위에 형성된 복수의 패치상 게이트전극, 상기 패치상 게이트전극으로 이루어지는 2차원 행렬의 인접하는 2행에 배열된 2개의 패치상 게이트전극을 1열 간격으로 접속하는 게이트인출전극, 상기 제1 기판에 대향하도록 소정의 거리로 격리하여 설치된 제2 기판, 상기 제2 기판상에 상기 각 패치상 게이트전극과 대향하도록 배치된 복수의 줄무늬 형태의 애노드전극, 상기 애노드 전극상에 설치된 형광체층, 상기 애노드 전극의 홀수번째가 접속되는 제1의 애노드 인출전극, 및 상기 애노드전극의 짝수번째가 접속되는 제2의 애노드인출전극을 구비하는 것을 특징으로하는 전계방출형 화상표시장치.
  2. 제1 기판상에 행렬로 배열되어 형성되고 각각 전계방출하는 이미터를 구비하는 복수의 패치상 캐소드전극, 상기 패치상 캐소드전극위에 형성된 복수의 패치상 게이트전극, 및 상기 제1 기판에 대향하도록 소정의 거리로 격리하여 설치된 제2 기판상에 각 패치상 게이트전극과 대향하도록 배치되고 형광체층이 설치된 복수 줄무늬 형태의 애노드전극을 구비하는 전계방출형 화상표시장치의 구동방법으로서, 하나의 패치상 게이트 전극이 구동되어 있을때에, 상기 구동된 패치상 게이트전극에 인접하는 패치상 게이트전극은 구동된 패치상 게이트 전극보다도 저전위로 되게함과 동시에, 상기 구동된 패치상 게이트전극에 대향하는 상기 애노드전극도 동시에 구동되고, 동시에 상기 구동되고있는 애노드전극에 인접하는 애노드전극은 구동되고있는 애노드전극보다도 저전압으로 되게 하는 것을 특징으로하는 전계방출형 화상표시장치의 구동방법.
KR1019980035264A 1997-08-28 1998-08-28 전계방출형 화상표시장치 및 그 구동방법 KR100290704B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-232959 1997-08-28
JP9232959A JPH1173898A (ja) 1997-08-28 1997-08-28 電界放出型画像表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
KR19990024006A KR19990024006A (ko) 1999-03-25
KR100290704B1 true KR100290704B1 (ko) 2001-07-12

Family

ID=16947560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035264A KR100290704B1 (ko) 1997-08-28 1998-08-28 전계방출형 화상표시장치 및 그 구동방법

Country Status (5)

Country Link
US (1) US6175344B1 (ko)
JP (1) JPH1173898A (ko)
KR (1) KR100290704B1 (ko)
FR (1) FR2768554B1 (ko)
TW (1) TW389882B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040066270A (ko) * 2003-01-17 2004-07-27 삼성에스디아이 주식회사 카본계 물질로 이루어진 도전층이 형성된 애노드 기판을갖는 평판 디스플레이 장치
KR100823513B1 (ko) 2006-11-02 2008-04-21 삼성에스디아이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR100868531B1 (ko) * 2007-12-17 2008-11-13 한국전자통신연구원 미세 로컬 디밍이 가능한 전계 방출 장치
CN109036297A (zh) * 2018-09-18 2018-12-18 惠科股份有限公司 显示装置及其驱动方法
CN109003583A (zh) 2018-09-18 2018-12-14 惠科股份有限公司 显示装置及其驱动方法
CN109599032B (zh) * 2018-12-28 2021-10-26 厦门天马微电子有限公司 一种柔性显示面板及柔性显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465904A (en) 1978-09-29 1984-08-14 Gottsegen Ronald B Programmable alarm system
US4450320A (en) 1981-10-26 1984-05-22 Licentia Patent-Verwaltungs Gmbh Dialing device with calling number and identification memory and method for using same
US4511886A (en) 1983-06-01 1985-04-16 Micron International, Ltd. Electronic security and surveillance system
USRE32856E (en) 1984-04-10 1989-02-07 Peter Miller Alarm system
JPS62150639A (ja) * 1985-12-24 1987-07-04 Mitsubishi Electric Corp フラツトマトリクスｃｒｔのグリツド電極
US4868859A (en) 1987-06-12 1989-09-19 Bt Telecom, Inc. Supervised, interactive alarm reporting system
US4887290A (en) 1987-08-05 1989-12-12 Norbert W. Zawacki Cellular alarm backup system
US4825457A (en) 1988-04-25 1989-04-25 Lebowitz Mayer M Cellular network data transmission system
US4937851A (en) 1988-07-20 1990-06-26 Keptel, Inc. Loop status verification system
US4993059A (en) 1989-02-08 1991-02-12 Cableguard, Inc. Alarm system utilizing wireless communication path
US5146486A (en) 1989-08-31 1992-09-08 Lebowitz Mayer M Cellular network data transmission system
US5327478A (en) 1989-08-31 1994-07-05 Lebowitz Mayer M Cellular network data transmission system
US5454024A (en) 1989-08-31 1995-09-26 Lebowitz; Mayer M. Cellular digital packet data (CDPD) network transmission system incorporating cellular link integrity monitoring
US5253288A (en) 1990-03-28 1993-10-12 At&T Bell Laboratories Alternate destination call redirection for telecommunications systems
US5134644A (en) 1990-08-17 1992-07-28 Senses International Data communication device
US5249223A (en) 1991-01-03 1993-09-28 At&T Bell Laboratories Call-load-control arrangement for an emergency-call-answering center
US5233640A (en) 1991-01-11 1993-08-03 Detection Systems, Inc. Security system with backup dialer
US5128979A (en) 1991-02-06 1992-07-07 Lifeline Systems Inc. Monitored personal emergency response system
US5323444A (en) 1991-08-16 1994-06-21 U S West Advanced Technologies, Inc. Emergency call system with call capacity/last chance routing feature
US5428671A (en) 1992-11-09 1995-06-27 Compaq Computer Corporation Modem for tight coupling between a computer and a cellular telephone
US5454025A (en) 1992-11-12 1995-09-26 Mulrow; Robert J. Switch bypass for a public safety calling system
US5388145A (en) 1992-11-12 1995-02-07 Rockwell International Corporation Internode routing for a telephone system
US5424708A (en) 1992-12-14 1995-06-13 Honeywell Inc. System and method for transferring hub alarm service monitoring
US5404350A (en) 1993-04-22 1995-04-04 At&T Corp. Routing calls destined for inaccessible destinations
KR0156032B1 (ko) * 1993-05-28 1998-10-15 호소야 레이지 전자방출소자 및 그 전자방출소자를 이용한 화상표시장치, 화상표시 장치의 구동장치, 화상표시장치의 화상표시 구동회로
TW272322B (ko) * 1993-09-30 1996-03-11 Futaba Denshi Kogyo Kk
JP2800879B2 (ja) * 1994-06-21 1998-09-21 富士通株式会社 蛍光表示装置及びその駆動方法
EP0717878A1 (en) * 1994-06-30 1996-06-26 Koninklijke Philips Electronics N.V. Display device
US5481602A (en) 1994-12-27 1996-01-02 At&T Corp. Method and apparatus for alternate destination routing for switching egress customers
JP2806294B2 (ja) * 1995-03-03 1998-09-30 双葉電子工業株式会社 画像表示装置の駆動回路

Also Published As

Publication number Publication date
FR2768554A1 (fr) 1999-03-19
US6175344B1 (en) 2001-01-16
TW389882B (en) 2000-05-11
JPH1173898A (ja) 1999-03-16
KR19990024006A (ko) 1999-03-25
FR2768554B1 (fr) 2000-02-04

Similar Documents

Publication Publication Date Title
US5721561A (en) Image display device and drive device therefor
KR100194368B1 (ko) 전계방출형 형광표시장치, 및 전계방출형 형광표시장치의 구동방법
JP2728739B2 (ja) マイクロドット三原色蛍光スクリーンとその製造方法及びそのアドレス方法
JP2800879B2 (ja) 蛍光表示装置及びその駆動方法
US6069599A (en) Field emission displays with focusing/deflection gates
KR100232388B1 (ko) 전계방출형 소자, 전계방출형 화상표시장치 및, 그 구동방법
KR100296632B1 (ko) 전계방출형화상표시장치및그것의구동방법
KR100290704B1 (ko) 전계방출형 화상표시장치 및 그 구동방법
KR100210001B1 (ko) 화상표시장치의 구동회로
KR100201361B1 (ko) 디스플레이 장치
JPH07114896A (ja) 電界放出形蛍光表示装置及びその駆動方法
JPH1092348A (ja) 電界放出型画像表示装置およびその駆動方法
JP3149743B2 (ja) 電界放出型表示素子
KR100282036B1 (ko) 전계방출형 표시장치 및 그의 구동방법
KR100351027B1 (ko) 전계방출형 발광소자의 구동장치
KR20030071477A (ko) 화상표시장치 및 그 구동방법
KR100475160B1 (ko) 액티브 매트릭스 전계방출표시패널의 구동 장치 및 방법
JPH0350554Y2 (ko)
KR100293513B1 (ko) 전계방출표시장치의구동방법
JP2865269B2 (ja) 画像表示装置及び画像表示装置の駆動装置
JPH09129164A (ja) 画像表示装置およびその駆動方法
TW382732B (en) Field emission type device, field emission type image displaying apparatus, and driving method thereof
JP2003263966A (ja) 蛍光表示管およびその駆動方法
JPH0576128B2 (ko)
JP2000122612A (ja) 蛍光表示管の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee