JP3235461B2

JP3235461B2 - 電界放出素子

Info

Publication number: JP3235461B2
Application number: JP11115196A
Authority: JP
Inventors: 茂生伊藤; 久士中田; 正岩佐
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1996-04-09
Filing date: 1996-04-09
Publication date: 2001-12-04
Anticipated expiration: 2016-04-09
Also published as: JPH09283007A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出を利用し
た電界放出素子に関する。

【０００２】

【従来の技術】金属または半導体表面の印加電界を１０
⁹ ［V/m ］程度にすると、トンネル効果により電子が障
壁を通過して常温でも真空中に電子放出が行われる。こ
れを電界放出（Field Emission ）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Ｆ
ＥＣ）と呼んでいる。近年、半導体加工技術を駆使し
て、ミクロンサイズの電界放出カソードをアレイ状に集
積した面放出型のＦＥＣを製造することが可能となって
いる。

【０００３】図７（ａ）にその一例であるスピント（Sp
indt）型と呼ばれるＦＥＣを示す。この図において、ガ
ラス等のカソード基板１０１上にアルミニウム等の金属
で形成されたカソード１０２が設けられており、このカ
ソード１０２上にモリブデン等の金属からなるコーン状
のエミッタ１０５が形成されている。カソード１０２上
のエミッタ１０５が形成されていない部分には二酸化シ
リコン（ＳｉＯ₂ ）等からなる絶縁層１０３が形成され
ており、さらにその上にゲート電極１０４が形成されて
いる。ゲート電極１０４および絶縁層１０３には開口部
１０６が設けられており、その中に上記コーン状のエミ
ッタ１０５が位置している。すなわち、このコーン状の
エミッタ１０５の先端部分が開口部１０６から臨む構成
とされている。

【０００４】このコーン状のエミッタ１０５間のピッチ
は１０μｍ以下とすることができ、数万から数１０万個
のエミッタ１０５を１枚の基板上に設けることができ
る。さらに、ゲート電極１０４とエミッタ１０５のコー
ンの先端との距離をサブミクロン単位とすることができ
るため、ゲート電極１０４とエミッタ１０５との間にわ
ずか数１０ボルトのゲート−エミッタ間電圧Ｖg を印加
することにより、電子をエミッタ１０５から電界放出す
ることができる。ゲート電極１０４上に離隔して正の電
圧Ｖa が印加されたアノード電極１０９を対向して設け
ておくと、エミッタ１０５から電界放出された電子をこ
のアノード電極１０９により捕集することができる。こ
の場合、アノード電極１０９に蛍光体を設けておくとエ
ミッタ１０５から電界放出された電子が捕集されるアノ
ード電極１０９の蛍光体の部分を発光させることができ
る。このような原理を利用することにより、ＦＥＣを用
いた表示素子を作ることができる。この表示素子を電界
放出表示素子（Field Emission Display，ＦＥＤ）と呼
ぶ。

【０００５】また、このようなＦＥＤにおいて、エミッ
タ１０５から放出された電子の拡がりを防止し、高精細
表示を行う場合であっても漏れ発光が生じないようにし
たＦＥＤも提案されている。このようなＦＥＤの一構成
例を図７の（ｂ）に示す。この図において、前記図７
（ａ）と同一の構成要素には同一の番号を付して、説明
の重複を省くこととする。図示するように、このＦＥＤ
においては、ゲート電極１０４の上部にも絶縁層１０３
を設け、その上に第２のゲート電極１０７が設けられて
おり、この第２のゲート電極１０７にはカソード１０
２、すなわちエミッタ１０５に対して負の電圧Ｖg2が印
加されている点で、前述したＦＥＤと相違している。

【０００６】このようにゲート電極１０４の上方に第２
のゲート電極１０７を設け、該第２のゲート電極に負の
電圧Ｖg2を印加することにより、エミッタ１０５から放
出された電子の軌道は、該第２のゲート電極１０７によ
り収束されて、アノード電極１０９に到達することとな
る。これにより、表示装置においてアノード電極に電子
が射突する領域を狭めることができ、漏れ発光を防ぐこ
とができるものである。

【０００７】このようなＦＥＣを使用したカラー表示可
能なＦＥＤが提案されている（特願平６−２４８９１
号）。このＦＥＤの構成例を図８の（ａ）に示す。この
図において、１０８は、アノード基板１１０に一面に形
成された透明のアノード電極１０９の下面に設けられて
いる蛍光体であり、図示するように、ＲＧＢの３原色に
対応する蛍光体１０８がストライプ状に形成されてい
る。また、カソード基板１０１にはこの蛍光体１０８の
各ストライプと直交する方向にストライプ状のカソード
電極１０２が形成されており、該カソード電極１０２上
における前記蛍光体１０８と対向する位置には複数個の
コーン状のエミッタ１０５が設けられている。

【０００８】さらに、カソード電極１０２上には、第１
のゲート電極１０４が該カソード電極１０２と直交する
ようにストライプ状に設けられており、Ｇ１−１、Ｇ２
−１は該第１のゲート電極のストライプを示している。
また、第１のゲート電極１０４の各ストライプＧ１−
１、Ｇ１−２に開けられた開口の中に前記エミッタ１０
５が位置するようになされている。そして、前記各第１
のゲート電極１０４の各ストライプＧ１−１、Ｇ１−２
の上に前記ＲＧＢの蛍光体１０８と対応するようにし
て、収束電極となる第２のゲート電極１０７がＧ２−Ｒ
１、Ｇ２−Ｇ１、Ｇ２−Ｂ１と示すようにそれぞれ設け
られており、これら第２のゲート電極においても前記エ
ミッタ１０５が形成されている位置に対応して開口が形
成されている。

【０００９】このように構成されたカラーＦＥＤにおい
て、カソード電極、第１のゲート電極および第２のゲー
ト電極のいずれかを、それぞれ、ライン走査用電極、画
像データに応じた電圧を供給する画像データ電極および
ＲＧＢの色画素を選択するための色画素選択電極として
用いることでカラー表示をすることができるものであ
り、例えば、カソード電極をライン走査用電極とし、第
１ゲート電極を画像データ電極、第２ゲート電極を色画
素選択電極とすることができる。

【００１０】また、前記図８の（ａ）に記載したＦＥＤ
においては、各エミッタ１０５にそれぞれ対応して第２
のゲート電極１０７を設けているものであるが、第２の
ゲート電極（収束電極）を各画素に対応する複数個のエ
ミッタの配列（エミッタアレイ）毎に形成することも可
能であり、このようなＦＥＤが提案されている（特開平
７−１０４６７９号公報）。

【００１１】図８の（ｂ）はこのＦＥＤの構成を示す図
である。この図に示すように、第２のゲート電極１０７
は、複数のエミッタ１０５の配列を取り囲むように格子
状に形成されている。また、この例においては、アノー
ド電極１０９と第１のゲート電極１０４は正の同電位と
されており、第２のゲート電極１０７には負の電位が与
えられている。カソード電極１０２は図示するように１
画素を構成する複数個のエミッタ１０５がその上に配置
される単位領域とされており、１２０はカソード電極１
０２をマトリクス駆動するためのＴＦＴ（Thin Film Tr
ansister：薄膜トランジスタ）部である。これにより選
択された単位領域から放出された電子は、収束電極１０
７によって収束され、拡散することなくアノード１０９
に形成された蛍光体１０８に射突することとなる。

【００１２】

【発明が解決しようとする課題】前述した各タイプのＦ
ＥＤにおいては、アノード電極に約２００［Ｖ］以上と
いうかなり高い電圧を印加することが必要であった。し
たがって、発光部を選択するためにアノード電極をスト
ライプ状などに分割して形成し、それを順次選択して発
光表示させることは、高電圧でのスイッチングとなり駆
動回路の構成が困難となり、また、スイッチングにより
絶縁破壊が生じるなどの不都合が生じていた。したがっ
て、前記図８（ａ）に示した例においても、アノード電
極による発光領域の選択は行なわれていない。また、前
記図８（ｂ）に示すように、ＴＦＴ部により発光領域の
選択を行なう場合には、基板構造が複雑となり、コスト
が高くなるという欠点があった。

【００１３】そこで、本発明は、低いアノード電圧で駆
動できる電界放出素子を提供することを目的としてい
る。アノード電圧を低くすることにより、アノードでス
イッチングすることが容易となる。なお、表示素子にお
いて蛍光体の発光輝度はアノード電圧とアノード電流と
の積により決定されるため、アノード電圧を低下させた
分アノード電流を大きくすることにより所定の輝度を得
ることができる。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出素子は、基板上に形成されたカソ
ード電極と、該カソード電極の上に形成されたエミッタ
と、該エミッタから電子を引き出すための引き出しゲー
ト電極と、上記ゲート電極と上記アノード電極の中間領
域となる位置に、薄膜、または金属板で形成され、前記
複数のコーン状エミッタの特定領域から放出された電子
を通過させる開口部が形成されているカットオフ電極
と、前記エミッタから放出された電子を捕捉するアノー
ド電極とを備え、前記カットオフ電極に供給されている
電圧によって、前記引き出しゲート電極により前記エミ
ッタから引き出された電子を、前記アノード電極に対し
て通過させるか否かを制御するように構成したものであ
る。

【００１５】前記カットオフ電極としては、前記引き出
しゲート電極上にＸ−Ｙマトリクス状に形成されてお
り、前記コーン状エミッタの配列における特定領域の直
上部の電界を変化させることができるようになされてい
るものである。

【００１６】さらにまた、前記カットオフ電極は、電子
をカットオフする際には、少なくとも前記ゲート電極よ
り低い電位が印加されるものであり、また、電子を通過
させる際には、前記アノード電極より高い電位が印加さ
れるものである。

【００１７】エミッタの上部にカットオフ電極を形成し
たので、該カットオフ電極とエミッタの間に空間電荷飽
和領域が形成され、エミッタから放出された電子を従来
よりも低いアノード電圧でアノード電極に到達させるこ
とができるようになる。

【００１８】

【発明の実施の形態】図１に本発明の電界放出素子の概
略構成図を示す。この図において、１はガラス等からな
るカソード基板、２は該カソード基板上にアルミニウム
等の金属で形成されたカソード電極、５は該カソード電
極２上にモリブデン等の金属で形成されたコーン状のエ
ミッタである。３は、カソード２上のエミッタ５が形成
されていない領域に形成された絶縁層、４は該絶縁層３
上に形成された第１のゲート電極（引き出しゲート電
極）である。以上の構成は、従来のＦＥＣと同一であ
る。

【００１９】また、１０はガラス等からなるアノード基
板、９は該アノード基板１０にＩＴＯ（Indium Tin Oxi
de）等により形成された透明のアノード電極である。１
１は、本発明により新たに設けられた第２のゲート電極
（カットオフ電極）であり、前記第１のゲート電極４と
アノード電極９との中間的な位置に設けられている。

【００２０】なお、ここで注意すべきは、前記図７
（ｂ）あるいは図８に記載した第２のゲート電極（収束
電極）は、前記第１のゲート電極（引き出しゲート電
極）から近い位置、例えば引き出しゲート電極との間隔
が１μｍ程度のところに形成されているのに対し、本発
明における第２のゲート電極（カットオフ電極）は引き
出しゲート電極から大きな間隔をもった位置に配置され
ていることである。また、後述するように、従来の集束
電極は、エミッタから放出された電子の軌道を収束させ
るために負の電位が印加されていたが、本発明のカット
オフ電極は、通常は引き出しゲート電極と同電位とされ
ており、また、引き出しゲート電極よりも低い電圧とさ
れたときには、放出された電子が通過することを防止す
るものである。すなわち、この本発明の第２のゲート電
極（カットオフ電極）は、いわば真空管あるいは蛍光表
示管におけるグリッド電極に相当するものということが
できる。

【００２１】このように構成された電界放出素子の動作
特性について、図５および図６に示したシミュレーショ
ン結果を参照して説明する。図５の（ａ）は各部の寸法
を示す図であり、図示するように、この例においては、
エミッタ５の底部の直径が１μｍ、エミッタ５と第１の
ゲート電極４との間の距離が１μｍ、第１のゲート電極
の開口部の直径が１．２μｍ、第１のゲート電極４およ
び第２のゲート電極の厚さが０．４μｍ、第２のゲート
電極の開口部の直径が１００μｍとされている。このよ
うな条件のもとで、カソード電極２と第１のゲート電極
４との間に電圧Ｖg 、カソード電極２と第２のゲート電
極１１との間に電圧Ｖc 、カソード電極２とアノード電
極９との間に電圧Ｖa を印加すると、エミッタ５から放
出された電子の軌跡は、例えば図５の（ｂ）のようにな
る。

【００２２】このときに、第２のゲート電極１１と第１
のゲート電極４との間の距離Ｌ１および第２のゲート電
極１１とアノード電極９との間の距離Ｌ２を変化させた
ときのエミッタ電流（Ｉｅ）とアノード電流（Ｉａ）の
値をシミュレーションした結果を図６の（ａ）および
（ｂ）に示す。なお、このとき、各電圧は次の通りに設
定されている。Ｖg1＝Ｖg2＝９０［Ｖ］Ｖa ＝３０［Ｖ］また、アノード電極の幅は前記第２のゲート電極の開口
部と同じ１００μｍとされている。

【００２３】図６の（ａ）は前記距離Ｌ１およびＬ２の
値に対するエミッタ電流（Ｉｅ）とアノード電流（Ｉ
ａ）の値を示す表であり、同図（ｂ）は距離Ｌ２を変化
させたときのアノード電流（Ｉａ）とエミッタ電流（Ｉ
ｅ）との比を示すグラフである。ここで、エミッタ電流
（Ｉｅ）はエミッタ５から放出された電子の総量に相当
し、アノード電流（Ｉａ）はアノード電極９に到達した
電子の量に相当している。

【００２４】図６の（ｂ）から、前述した条件において
は、第２のゲート電極１１とアノード電極９との距離Ｌ
２が１００μｍよりも小さいときには、エミッタ５から
放出された電子のうちの５０％以上の電子がアノード電
極に到達していることがわかる。したがって、わずか３
０［Ｖ］という非常に低いアノード電圧Ｖa により、実
用上十分なアノード電流が得られることがわかる。

【００２５】本発明の電界放出素子は、第２のゲート電
極（カットオフ電極）を前記第１のゲート電極（引き出
しゲート電極）とアノード電極との間に設け、該第２の
ゲート電極に前記第１のゲート電極に印加されるゲート
電圧Ｖg1とほぼ等しいゲート電圧Ｖg2を印加することに
より、該第２のゲート電極とエミッタとの間に空間電荷
飽和領域を形成させ、アノードに従来よりも低いアノー
ド電圧を印加することによりアノードに電子を到達させ
るようにしたものである。このような構成により、数１
０ボルトのアノード電圧とすることが可能となる。

【００２６】図２に上記本発明の電界放出素子を表示素
子に適用した実施の形態の断面図を示す。この図におい
て、８は前記アノード電極の下方に形成された蛍光体層
である。また、１画素に対応する複数個のエミッタから
なるエミッタアレイを取り囲むように前記第１のゲート
電極（引き出しゲート電極）４の上部に絶縁層３が形成
されており、その上に前記第２のゲート電極（カットオ
フ電極）１１が形成されている。この第１のゲート電極
４と第２のゲート電極１１との間に形成されている絶縁
層３は、カソード電極２と第１のゲート電極４との間に
形成されている絶縁層３よりも厚く形成されており、前
述したようなゲート間距離とされている。このように、
１画素を形成する複数個のエミッタから成るエミッタア
レイを取り囲むように第２のゲート電極１１が形成され
ている。

【００２７】そして、第１のゲート電極（引き出しゲー
ト電極）４には数１０ボルトのゲート電圧Ｖg が印加さ
れており、アノード電極９には数１０ボルトのアノード
電圧Ｖa が印加されている。また、第２のゲート電極
（カットオフ電極）には、図示するように、第１のゲー
ト電極４の電位を基準とするカットオフ電圧Ｖc が印加
され、このカットオフ電圧Ｖc が０ボルトとされ第２の
ゲート電極１１に電圧Ｖg が印加されているときは、前
述したようにエミッタから放出された電子がアノード電
極９に到達して蛍光体８が発光される。また、前記カッ
トオフ電圧Ｖc が０ボルト以外の所定の電位とされたと
きには、第２のゲート電極１１は第１のゲート電極４よ
りもカットオフ電圧Ｖc だけ低い電圧となり、エミッタ
５から放出された電子は第２のゲート電極１１を通過し
てアノードに到達することがなく、蛍光体８が発光され
ることはない。

【００２８】このように、カットオフ電圧Ｖc を切り替
えることにより、発光、非発光を制御することが可能と
なる。たとえば、アノード電極をベタに形成し、アノー
ド電極と第１のゲート電極とに一定の電圧を印加してお
く。そして、カソード電極と第２のゲート電極とにより
ＸＹマトリクスを形成して、マトリクス表示装置を構成
することができる。

【００２９】また、前述したように、本発明の電界放出
素子によれば数１０ボルトという低いアノード電圧によ
り動作させることが可能であるため、アノード電極を所
定のパターン形状に形成して、アノード電圧を用いて選
択を行なうことが可能となる。従って、本発明の電界放
出素子を使用した場合には、次のような蛍光表示管にお
ける場合と同様の駆動方法を採用することも可能であ
る。（１）アノード電極をベタに形成し、アノード電極と第
２のゲート電極に一定の電圧を供給しておく。そして、
カソード電極と第１のゲート電極とのマトリクスで表示
位置を選択する。（２）アノード電極を所定のパターン形状に形成し、ア
ノード電圧によりパターンを選択し、第１のゲート電
圧、第２のゲート電圧およびカソード電圧を一定の電圧
とする。そして、アノード電圧により発光させるパター
ンの選択を行なう。

【００３０】次に、図３を参照して、本発明の電界放出
素子を表示装置に適用した他の実施の形態について説明
する。この実施の形態は、第２のアノード電極を直交す
る方向に２つ設ける方式である。図３の（ａ）はこの実
施の形態の断面図であり、（ｂ）は斜視図である。これ
らの図において、１２は、前記第２のゲート電極の上方
に絶縁層３を介して第２のゲート電極１１と直交する方
向に設けられた第３のゲート電極である。図（ｂ）に示
すように、この第２のゲート電極１１であるＸ１とＸ
２、および第３のゲート電極１２であるＹ１とＹ２によ
りエミッタアレイの四方が囲まれている。

【００３１】このように構成することにより、第２のゲ
ート電極１１と第３のゲート電極１２とでマトリクスを
構成することができる。すなわち、第２のゲート電極１
１および第３のゲート電極１２のいずれか一方を走査電
極とし、他方に画像データを供給することにより、マト
リクス表示装置を構成することができる。この場合に
は、他の電極にはすべて固定の電圧を印加するだけでよ
く、駆動が容易になるとともに、構造を簡単なものとす
ることができる。また、スイッチングをする必要がない
ため、容易に高電圧を印加することができ、エミッショ
ン電流を大きくすることが可能となる。この実施の形態
の構成は、グラフィック表示素子に好適である。

【００３２】図４は、本発明の他の実施の形態を示す図
である。この実施の形態は、アノード電極をストライプ
状に形成し、アノード電極と第２のゲート電極とでマト
リクスを構成するものである。この場合には、第１のゲ
ート電極およびカソード電極をベタに構成することがで
き、構成が簡単になる。この構成は、グラフィック表示
素子に好適である。

【００３３】

【発明の効果】以上のように、本発明の電界放出素子に
よれば、アノード電圧を数１０ボルトと低くすることが
できるため、蛍光表示管に近い低電圧動作を行なうこと
が可能となる。また、アノード電圧が低いため、アノー
ド選択をするときに高耐圧の駆動回路を必要としないの
で、安価に高精細グラフィック表示素子を作成すること
が可能となる。さらに、引き出しゲート電極により選択
を行なう必要がなくなるため、高耐圧の駆動回路が不要
となり、高電圧を容易に印加することができ、十分な放
電電流を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の電界放出素子の概略構成図である。

【図２】本発明の電界放出素子を表示素子に適用した実
施の形態を説明するための断面図である。

【図３】本発明の電界放出素子を表示素子に適用した他
の実施の形態を説明するための図である。

【図４】本発明の電界放出素子を表示素子に適用した場
合における駆動方法の一例を説明するための図である。

【図５】本発明の電界放出素子の動作を説明するための
図である。

【図６】本発明の電界放出素子の動作を説明するための
図である。

【図７】従来の電界放出素子の説明をするための図であ
る。

【図８】従来の電界放出表示素子を説明するための図で
ある。

【符号の説明】

１、１０１カソード基板２、１０２カソード電極３、１０３絶縁層４、１０４第１のゲート電極（引き出しゲート電極）５、１０５エミッタ６、１０６開口部８、１０８蛍光体層９、１０９アノード電極１０、１１０アノード基板１１第２のゲート電極（カットオフ電極）１２第３のゲート電極（カットオフ電極）１０７従来技術における第２のゲート電極（収束電
極）１２０ＴＦＴ部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平７−122208（ＪＰ，Ａ) 特開平６−259029（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/304

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成されたカソード電極と、該カソード電極の上に形成されたエミッタと、該エミッタから電子を引き出すための引き出しゲート電
極と、上記ゲート電極と上記アノード電極の中間領域となる位
置に、薄膜、または金属板で形成され、前記複数のコー
ン状エミッタの特定領域から放出された電子を通過させ
る開口部が形成されているカットオフ電極と、上記カットオフ電極の開口部を通過した電子を捕捉する
アノード電極とを備え、前記カットオフ電極に供給されている電圧によって、前
記引き出しゲート電極により前記エミッタから引き出さ
れた電子を、前記アノード電極に対して通過させるか否
かを制御することを特徴とする電界放出素子。
【請求項２】前記カットオフ電極は、前記引き出しゲ
ート電極上にＸ−Ｙマトリクス状に形成されており、前
記コーン状エミッタの配列における特定領域の直上部の
電界を変化させることができるようになされているもの
であることを特徴とする前記請求項１記載の電界放出素
子。
【請求項３】前記カットオフ電極は、電子をカットオ
フする際には、少なくとも前記ゲート電極より低い電位
が印加されることを特徴とする前記請求項１又は２に記
載の電界放出素子。
【請求項４】前記カットオフ電極は、電子を通過させ
る際には、前記アノード電極より高い電位が印加される
ことを特徴とする前記請求項１又は２に記載の電界放出
素子。