JP3171121B2 - 電界放出型表示装置 - Google Patents

電界放出型表示装置

Info

Publication number
JP3171121B2
JP3171121B2 JP24543496A JP24543496A JP3171121B2 JP 3171121 B2 JP3171121 B2 JP 3171121B2 JP 24543496 A JP24543496 A JP 24543496A JP 24543496 A JP24543496 A JP 24543496A JP 3171121 B2 JP3171121 B2 JP 3171121B2
Authority
JP
Japan
Prior art keywords
gate electrode
electrode
cathode
emitter
rows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24543496A
Other languages
English (en)
Other versions
JPH1074473A (ja
Inventor
智司 山口
治久 平川
和彦 円谷
正晴 冨田
辰雄 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP24543496A priority Critical patent/JP3171121B2/ja
Priority to US08/917,744 priority patent/US5955850A/en
Priority to FR9710790A priority patent/FR2753002B1/fr
Priority to KR1019970042519A priority patent/KR100282035B1/ko
Priority to TW086112453A priority patent/TW386233B/zh
Publication of JPH1074473A publication Critical patent/JPH1074473A/ja
Application granted granted Critical
Publication of JP3171121B2 publication Critical patent/JP3171121B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子放出源として
電界放出カソード（ＦＥＣ：Field Emission Cathode）
を使用した表示装置（以下、電界放出型表示装置（ＦＥ
Ｄ：Field Emission Display）という）に関する。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［V/m ］程度にすると、トンネル効果により電子が障
壁を通過して常温でも真空中に電子放出が行われる。こ
れを電界放出（Field Emission ）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Ｆ
ＥＣ）と呼んでいる。
【０００３】図１９にその一例であるスピント（Spind
t）型と呼ばれるＦＥＣを示す。この図において、ガラ
ス等のカソード基板１０１上にアルミニウム等の金属で
形成されたカソード電極１０２が設けられており、この
カソード電極１０２上にモリブデン等の金属からなるコ
ーン状のエミッタ１０５が形成されている。カソード電
極１０２上のエミッタ１０５が形成されていない部分に
は二酸化シリコン（ＳｉＯ2 ）等からなる絶縁層１０３
が形成されており、さらにその上にゲート電極（引き出
しゲート電極）１０４が形成されている。ゲート電極１
０４および絶縁層１０３には開口部１０６が設けられて
おり、その中に上記コーン状のエミッタ１０５が位置し
ている。すなわち、このコーン状のエミッタ１０５の先
端部分が開口部１０６から臨む構成とされている。
【０００４】このコーン状のエミッタ１０５間のピッチ
は１０μｍ以下とすることができ、数万から数１０万個
のエミッタ１０５を１枚の基板上に設けることができ
る。さらに、ゲート電極１０４とエミッタ１０５のコー
ンの先端との距離をサブミクロン単位とすることができ
るため、ゲート電極１０４とエミッタ１０５との間にわ
ずか数１０ボルトのゲート−エミッタ間電圧Ｖg を印加
することにより、電子をエミッタ１０５から電界放出す
ることができる。ゲート電極１０４上に離隔して正の電
圧Ｖa が印加されたアノード電極１０９を対向して設け
ておくと、エミッタ１０５から電界放出された電子をこ
のアノード電極１０９により捕集することができる。こ
の場合、アノード電極１０９に蛍光体を設けておくとエ
ミッタ１０５から電界放出された電子が捕集されるアノ
ード電極１０９の蛍光体の部分を発光させることができ
る。このような原理を利用することにより、ＦＥＣを用
いた表示装置を作ることができる。この表示装置を電界
放出型表示装置（Field Emission Display，ＦＥＤ）と
呼ぶ。
【０００５】また、前記エミッタ１０５から放出される
電子の軌道は所定の拡がり角を有しているため、放出さ
れた電子を集束する手段を設け、高精細表示を行なう場
合であっても漏れ発光が生じないようにしたＦＥＤがい
くつか提案されている。
【０００６】図２０にこのようなＦＥＤの一構成例を示
す（特開平７−１０４６７９号公報参照）。このＦＥＤ
は、各画素に対応する複数個のエミッタからなる配列
（エミッタアレイ）毎に第２のゲート電極（集束電極）
を形成し、この第２のゲート電極に負の電位を与えるこ
とにより、エミッタアレイから放出される電子を集束さ
せるものである。すなわち、図２０において、第２のゲ
ート電極１０７は、複数のエミッタ１０５からなる配列
を取り囲むように格子状に形成されている。そして、ア
ノード電極１０９と第１のゲート電極１０４は正の同電
位とされており、第２のゲート電極１０７には負の電位
が与えられている。カソード電極１０２は図示するよう
に１画素を構成する複数個のエミッタ１０５がその上に
配置される単位領域とされており、１１１はカソード電
極１０２をマトリクス駆動するためのＴＦＴ（Thin Fil
m Transister：薄膜トランジスタ）部である。これによ
り選択された単位領域から放出された電子は、第２のゲ
ート電極１０７によって集束され、拡散することなくア
ノード１０９に形成された蛍光体１０８に射突すること
となる。
【０００７】また、ストライプ状のゲート電極間に設け
た集束電極および隣接アノード電極をオフレベルにスイ
ッチすることにより、エミッタアレイから放出された電
子の軌道を集束させることも提案されている（特開平６
−３３８２７４号公報参照）。図２１は、この電界放出
型表示装置を説明するための図であり、（ａ）はその断
面図、（ｂ）はエミッタアレイから放出される電子の軌
道を説明するための図である。
【０００８】この図において、カソード電極１０２はカ
ソード基板１０１上にストライプ状に形成されており、
ゲート電極１０４は前記カソード電極１０２の上に絶縁
体を介して、該カソード電極１０２と直交するようにス
トライプ状に形成されている。そして、前記ゲート電極
１０４の各ストライプの間には、ストライプ状の集束電
極１０７が配置されている。また、第１のアノード電極
１１８と第２のアノード電極１１９はともにストライプ
状にアノード基板１１０上に形成されており、各アノー
ド電極にはそれぞれＲ，Ｇ，Ｂの蛍光体が順次設けられ
ている。なお、１３０は前記第１のアノード電極１１８
の各ストライプが接続されたアノード引き出し電極Ａ
１、１３１は前記第２のアノード電極１１９の各ストラ
イプが接続されたアノード引き出し電極Ａ２、１３４は
前記カソード電極１０２の各ストライプから引き出され
たカソード引き出し電極である。
【０００９】そして、電極１３５を介して前記ストライ
プ状に形成された集束電極１１７に負の一定電圧を常時
印加しておくことにより、同図（ｂ）に示すように、各
エミッタアレイ１１２から放出される電子の軌道を集束
させるとともに、アノード電極１１８および１１９もス
トライプ状に形成して、駆動されていない方のアノード
電極に０［Ｖ］を印加することにより漏れ発光を阻止す
るものである。なお、図２１の（ｂ）において、実線は
電位分布を示し、破線は電子軌道を示している。
【００１０】次に、放出された電子ビームを集束するた
めの手段をカソード側の各エミッタ毎に設けた電界放出
型表示装置の一例を図２２に示す（特開平７−２９４８
４号公報参照）。図示するように、この例においてはゲ
ート電極（引き出しゲート電極）１０４の上にさらに絶
縁層１０３’を設け、その上部に円形の開口部１２０を
有する集束電極（第２ゲート電極）１０７を設けてい
る、すなわち、この例においては、前記集束電極１０７
は各エミッタ１０５毎に、それを取り囲むように設けら
れている。そして、この集束電極１０７をゲート電極１
０４よりも低電位とすることにより、エミッタ１０５か
ら放出される電子ビームを集束するようになされてい
る。これにより、個々のエミッタ１０５から放出された
電子はそれぞれ個別に前記集束電極１０７により集束さ
せられることとなる。
【００１１】なお、エミッタ１０５から放出された電子
のうちの一部が前記集束電極１０７に捕捉されて、アノ
ードに到達する電子の量が減少し無効電流が増加するこ
と、および、集束電極の電位によって、第１ゲート電極
によって生じる電界が影響を受け、エミッタから放出さ
れる電子の量が減少することを防止するために、前記特
開平７−２９４８４号公報に記載された発明において
は、前記集束電極１０７に設けられた開口部１２０の直
径Ｄ2 と前記引き出しゲート電極１０４に設けられた開
口部１０６の直径Ｄ1 との関係を、Ｄ2 ＝（１．２〜
２）×Ｄ1 となるようにしている。これにより、エミッ
タから放出された電子を集束しつつ、集束電極１０７に
流れる無効電流を少なくすることができる。
【００１２】さて、このようにして放出された電子は、
前述のようにアノードに到達して該アノードに塗布され
た蛍光体を発光させることとなる。この蛍光体の一例と
して、代表的なフルカラーディスプレイにおけるアノー
ド電極に形成される蛍光体ドットの一例を図２３に示
す。この図において、Ｓ1 は一画素に対応する面積を表
わし、そのサイズは縦３００μｍ、横１００μｍとされ
ており、Ｓ2 はその内部に設けられている蛍光体ドット
を表わしており、このサイズは縦２２０μｍ、横８０μ
ｍの長方形とされている。
【００１３】上述したような従来のＦＥＤにおいては、
アノードを１ｋＶ以下の低い電圧で駆動させているのが
通常である。アノード電圧としてこのような低アノード
電圧を採用することにより、アノードとカソードとの間
隔を１５０μｍ〜３００μｍ程度と狭くすることがで
き、非常に薄型の表示装置を実現することができる。そ
して、カソード−アノード間の距離が短いために、エミ
ッタから放出された電子は比較的小さい拡がり幅をもっ
てアノードに到達することとなる。したがって、放出電
子を集束させる場合においても、前述した図２０の例の
ように１ドット分のエミッタアレイを取り囲むように集
束電極を設けることにより、ほぼその目的を達成するこ
とができた。また、さらに高精細のディスプレイの場合
には、前記図２１に示した例のように、隣接ゲートおよ
び隣接アノードをオフレベルにスイッチすることによ
り、エミッタアレイからの放出電子を一括して集束する
ことができた。
【００１４】しかしながら、上記のような低電圧タイプ
のＦＥＤにおいては、所定の輝度を得るためには大きな
アノード電流（例えば、５０ｍＡ／ｃｍ2 〜１００ｍＡ
／ｃｍ2 程度のアノード電流密度）が必要となるが、一
般に、蛍光体は、大電流時には発光効率が低くなるとい
う性質を有している。
【００１５】そこで、近年、更に低消費電力で高輝度を
得るために、数ｋＶ以上のアノード電圧を用いるＦＥＤ
の開発が進められている。このような高電圧タイプのデ
ィスプレイにおいては、カソード−アノード間の放電を
防止するために、アノード基板とカソード基板の間隔を
５００μｍ〜５ｍｍ程度と広くすることが必要となる。
このため、エミッタから放出される電子を集束するため
の手段が必要となる。
【００１６】
【発明が解決しようとする課題】このとき、前記図２１
に示した例のようにアノードをストライプ状にパターン
ニングしてこれをスイッチングすることは、アノード電
圧が高電圧とされているため困難である。また、前記図
２２に示したエミッタ毎に集束電極を設ける方法によれ
ば、アノードをスイッチングしないためこのような問題
は生じないが、この場合には、第１又は第２ゲートに流
れる無効電流が大きくなり、アノードに到達する電子が
少なくなるという問題点がある。すなわち、前記図２２
に示した例においては、第１ゲート電極に設けられる開
口部の大きさと第２ゲート電極に設けられる開口部の大
きさについてはその関係を規定しているが、エミッタか
ら放出される電子の拡がりについては考慮されていない
ために、放出された電子を集束することはできるもの
の、第２ゲート電極に流れる無効電流を余り小さくする
ことができない場合がある。
【００１７】そこで、本発明は、アノードに高電圧を印
加するタイプのＦＥＤにおいて、エミッタから放出され
る電子流の減少を最小限に抑え、かつ表示画素に対して
効率的に電子を集束させることを目的としている。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出型表示装置では、カソード電極が
設けられているカソード基板と、前記カソード基板上に
配置された複数個のエミッタ素子と、前記各エミッタ素
子の近傍に配置され、エミッタ素子を中心とする円形の
孔が設けられている電子引き出し用の第１のゲート電極
と、前記第１のゲート電極の上方に表示画素を単位とし
てパターン化されている開口領域を有する第２のゲート
電極と、前記カソード基板と対向するように配置され、
蛍光体が塗布されているアノード電極を有するアノード
基板を備え、前記表示画素を単位としてパターン化され
ている開口領域は、前記第１のゲート電極に形成されて
いる円形の孔を包囲する大きさの２列の複数個のビーム
収束用の開口によって形成され、該２列の複数個の開口
が対向する側の前記第２のゲート電極端の方に、前記エ
ミッタ素子の中心が変位するように配置するものであ
る。
【００１９】また、上記２列の複数個の開口が対向する
側の電極領域を分離して第３のゲート電極を形成し、該
第３のゲート電極と前記第２のゲート電極に異なる電位
の収束電圧が印加されるようにしている。 さらに、開口
領域は２列のスリットによって形成し、該２列のスリッ
ト内に前 記複数のエミッタ素子を直線状に配置すると共
に、前記２列のスリットが対向する側の前記第２のゲー
ト電極の方に前記各エミッタ素子の中心が変位するよう
に配置している。 ２列のスリットが対向する側の電極部
を分割して第３のゲート電極とすることもできる。
【００２０】さらに、前記表示画素を単位としてパター
ン化された開口領域は、３列のスリットによって形成
し、該３列のスリット内に前記複数のエミッタ素子を直
線状に配置すると共に、前記３列のスリットが対向する
側の電極領域を第３のゲート電極として分離し、前記第
２のゲート電極と異なる収束用の電圧を供給する。
【００２１】表示画素を単位としてパターン化された開
口領域の長手方向の両端に位置するエミッタ素子が、ス
リット内に位置する他のエミッタ素子と前記第２のゲー
ト電極間の距離よりも、前記スリット内の長手方向に位
置する前記第２電極に対して短くなるように配置するよ
うに構成することもできる。
【００２２】
【発明の実施の形態】本発明の電界放出型表示装置にお
いては、充分な輝度を得るために、従来は１ｋＶ以下
（多くは、２００Ｖ〜５００Ｖ）であったアノード電圧
Ｖａを、数ｋＶ（多くは２ｋＶ〜５ｋＶ）に上げること
を前提としている。一般に、アノード電圧Ｖａが１０倍
となれば、同一のアノード入力電力を与えるためにアノ
ード電流Ｉａは１／１０であればよいことは当然である
が、電流の小さい領域で、かつ、高電圧で用いる場合に
は蛍光体の発光効率は一般に５〜２０倍改善される。こ
れにより、アノード電流は低電圧動作のときの数％に減
少させることができ、したがって、エミッタの数も数％
に減らすことができる。このように、エミッタの数を大
幅に減らすことができるので、後述するような集束電極
を構成するために充分なスペースをとることができ、ま
た、少数のエミッタを集合して設けることにより、スト
レーキャパシタンスが減少し、該ストレーキャパシタン
スの充放電に費やされる無効な消費電力を大幅に減少さ
せることができるようになる。
【００２３】以下、本発明の基礎となる電界放出カソー
ドのエミッタ素子の配列や、ゲート電極構造を説明す
る。 図１は本発明に適応されるカソード側の基板のパタ
ーンを示しており、図２はその一部拡大図である。 ま
た、図３はその電界放出素子を構成するエミッタ、及び
第１，及び第２のゲート電極をの一部断面図である。図
１において、１はカソード基板、７は第２ゲート電極
（集束電極）、２０は第２ゲート電極７に設けられた開
口部、破線で囲まれた３０は表示画像の１画素に対応す
る電界放出部の領域（第２ゲート電極の開口領域となる
部分）である。なお、この図には示されていないが、カ
ソード基板１の上には、前述した図２１の場合と同様
に、エミッタが設けられたカソード電極、該カソード電
極上のエミッタが設けられていない部分に形成された絶
縁層、該絶縁層の上部に形成された第１ゲート電極、該
第１ゲート電極の上に形成された第２の絶縁層が設けら
れており、該第２の絶縁層の上に前記第２ゲート電極７
が形成されている。図示するように、この実施の形態に
おいては、円形の形状とされた複数個の開口部２０が表
示画素に対応する領域内に例えば２列に配列されてお
り、一つの開口部２０の内部には、前述したように一つ
の前記エミッタが配置されている。
【００２４】図２は、前記１つの表示画素に対応するエ
ミッタアレイ３０を拡大して示した図である。この図に
示すように、前記第２ゲート電極（集束電極）７に形成
された前記開口部２０は２列に配列されており、それら
の内部には、前記第１ゲート電極（引き出しゲート電
極）４に形成された開口部６を介して前記エミッタ５が
配置されている。 なお、前記各エミッタ５間の左右方
向の距離Ｐ１および上下方向の距離Ｐ２はともに３μｍ
〜２０μｍとされている。
【００２５】図３は、電界放出型表示装置の一部分、例
えば表示画素の単位を形成する部分の断面図であり、前
述したように、１はガラス等からなるカソード基板、２
は該カソード基板１上にアルミニウム等の金属によりス
トライプ状に形成されたカソード電極、５は該カソード
電極２上にモリブデン等の金属により形成されたコーン
状のエミッタ、３は前記カソード基板２上の前記コーン
状のエミッタ５が形成されていない部分に形成された二
酸化シリコン（ＳｉＯ2 ）等からなる絶縁層、４は該絶
縁層３の上に形成された第１ゲート電極（引き出しゲー
ト電極）であり、該第１ゲート電極４には円形の開口部
６が設けられている。そして、前記コーン状エミッタ５
の先端部分が該開口部６から臨む構成とされている。前
記第１ゲート電極４の上部にはさらに第２の絶縁層３’
が形成されており、その上部に前記第２のゲート電極
（集束電極）７が形成されている。この集束電極７には
前述したように円形の開口部２０が形成されており、該
開口部２０の中に前記第１のゲート電極４の開口部６お
よび前記エミッタ５が配置されている。
【００２６】また、前記集束電極７の上方にはガラス等
からなるアノード基板１０が配置されており、該アノー
ド基板１０にはアノード電極９が一様に形成されてい
る。そして、このアノード電極９には蛍光体層８が設け
られている。
【００２７】ここで、前記各構成要素の寸法の一例につ
いて説明すると、前記絶縁体層３の厚さＬ1 および前記
第２の絶縁体層３’の厚さＬ2 は、ともに０．５μｍ〜
２μｍ、前記集束電極７と前記蛍光体層８との間の距離
Ｌ3 は１ｍｍ〜５ｍｍ、前記第１のゲート電極４および
前記集束電極７の厚さｔは０．２〜０．４μｍ程度とさ
れている。また、前記第１のゲート電極４に設けられた
円形の開口部６の直径は１μｍ〜２μｍ、前記エミッタ
５の中心から前記集束電極７に形成された円形の開口部
２０の端部との最短距離ｄ1 は０．７μｍ〜１０μｍ、
前記開口部２０の間に形成されている集束電極７１の幅
ｄ3 は４μｍ〜１９μｍ程度とされている。
【００２８】また、前記アノード電極９と前記カソード
電極２との間に印加されるアノード電圧Ｖａは２ｋＶ〜
１０ｋＶ、前記第１のゲート電極４と前記カソード電極
２との間に印加される第１ゲート電圧Ｖg1は２０〜２０
０Ｖ、前記第２のゲート電極７と前記カソード電極２と
の間に印加される集束ゲート電圧Ｖg2は−１０〜１０Ｖ
程度とされている。なお、前述した１画素分のエミッタ
アレイ３０に含まれるエミッタ５の数は、アノード電圧
Ｖａが２ｋＶのとき２列×６０個、５ｋＶのとき２列×
４０個程度とされている。前述したようにアノード電圧
を高電圧としているので、１画素に対応するエミッタ数
をこのように少なくすることが可能となる。
【００２９】このように構成された電界放出型表示装置
において、前記各パラメータを、第１のゲート電極４に
設けられた開口部６の直径を１μｍ、隣接するエミッタ
列間の距離Ｐ１＝１０μｍ、隣接するエミッタ５間の距
離Ｐ２＝５μｍ、Ｌ1 ＝１μｍ、Ｌ2 ＝１μｍ、Ｌ3 ＝
１ｍｍ、ｔ＝０．２μｍ、ｄ1 ＝２．５μｍ、ｄ3 ＝５
μｍ、Ｖg1＝９０Ｖ、Ｖg2＝０Ｖ、Ｖａ＝２ｋＶとした
ときの電界解析シミュレーションの結果を図５に示す。
この図において左側に記載されているのはエミッタアレ
イから放出された電子軌道の全体図であり、右側に記載
されているのはエミッタアレイの近傍における電子軌道
を示した拡大図である。
【００３０】この図に示すように、左右に配置された各
エミッタから放出された電子は、それぞれ若干内向きに
放出され、交錯して１ｍｍ離れたアノードへ到達してお
り、その到達幅（スポット幅）は約１００ミクロンとな
っている。図２３に関して前述したように、フルカラー
ディスプレイの１ドットの幅は８０μｍ程度であり、ア
ノードに到達する電子の幅が８０〜１２０μｍ程度であ
れば、電子のクロストークによる混色を防止することが
できるとともに、逆に蛍光体の全面を均一に発光させる
上で望ましい。したがって、図５に示した例における１
００ミクロンという到達幅は適切なものであるというこ
とができる。
【００３１】次に、前記集束電極７に設けられる開口部
２０の大きさについて検討する。図４の（ａ）は、前記
図１９に関して説明したスピント型の電界放出エミッタ
における放出電子の軌道を示す図である。この図に示す
ように、エミッタ５から放出された電子はＢで示すよう
な拡がりをもった電子ビームとなる。図示するように、
エミッタから距離Ｌ2だけ上方における電子の拡がり角
をθ、拡がり幅をｄとすると、ｄ＝Ｌ2 ｔａｎθとな
る。また、同図（ｂ）はカソードの断面図を示すもの
で、前述したように、集束電極７と第１ゲート電極４と
の距離はＬ2 、エミッタ５の中心部から集束電極７の開
口部の端部までの最短距離はｄ1 とされている。
【００３２】図６は、前記集束電極７の開口部２０の半
径ｄ1を前記ｄに対して種々の値に変化させたときの分
配率および発光スポットの大きさの変動の様子を示す図
である。ここで、分配率（Ｉａ／Ｉｃ）はカソードから
放出された電子とアノードに到達する電子との比率を示
しており、この値が１００％に近いほど、第１ゲート電
極および第２ゲート電極に流れる無効電流が少ないこと
を示している。図６（ａ）は前記ｄ1 を０．５ｄ、ｄ、
１．５ｄ、２ｄ、３ｄとしたときにおける分配率を、前
記第２ゲート（集束電極）電圧Ｖg2を横軸にとってプロ
ットしたものであり、同図（ｂ）は同様に発光スポット
の大きさをプロットした図である。これらの図からわか
るように、前記集束電極７の開口部の大きさｄ1 をｄ≦
ｄ1 ≦３．０ｄとなるように選定したときには、第２ゲ
ートの電圧Ｖg2を適切な値に選定することにより、分配
率（Ｉａ／Ｉｃ）を高く保ちつつ、発光スポットの直径
が１００μｍ程度となる所望の集束を得ることができる
ことがわかる。
【００３３】次に、本発明の表示画素を単位とするゲー
ト領域の説明を以下に述べる。図７（ａ）はカソード基
板の概略斜視図、（ｂ）はその一部拡大図であって、図
から明らかなように、前記第２のゲート電極７にスリッ
状の開口部２１が設けられており、このスリット状開口
部２１の内部に前記第１ゲート電極４に形成された開口
部６およびエミッタ５が一列に配置されている。そし
て、このスリット状開口部２１が１画素当たり２つ設け
られている。この図７に示した左右方向の断面は、前記
図３と同様の断面図となり、図５に示したと同様の電子
軌道をもってエミッタ５から放出された電子がアノード
に到達することとなる。
【００３４】図８は前記エミッタ５から前記スリット状
開口部２１の端部までの最短距離ｄ1を種々の値とした
ときの分配率および発光スポットの大きさを示す。図８
（ａ）は前記ｄ1 を０．５ｄ、０．７ｄ、ｄ、１．２
ｄ、２．５ｄとしたときにおける分配率を、前記第２ゲ
ート（集束電極）電圧Ｖg2を横軸にとってプロットした
ものであり、同図（ｂ）は同様に発光スポットの大きさ
をプロットした図である。これらの図からわかるよう
に、前記集束電極７の開口部の大きさｄ1 を０．５ｄ≦
ｄ1 ≦２．５ｄとなるように選定したときには、第２ゲ
ート電圧Ｖg2を適切な値に選定することにより、分配率
（Ｉａ／Ｉｃ）をほぼ１００％に保ちつつ、かつ、アノ
ードへの到達幅が１００μｍ程度となる所望の集束を得
ることができることがわかる。
【００３５】前述したようなゲートの形状においては、
アノードに約１００μｍの発光スポットを形成すること
ができるが、前記図２３に示したような大きさの蛍光体
スポットに電子を射突させる場合には、発光スポットの
大きさを約８０μｍ程度になるように集束させることが
望ましい。
【００３６】前記図５（ｂ）に示した電子軌道解析図に
おいて、左右のエミッタからそれぞれ放出された電子
は、多少内側に交錯していた。すなわち、左側のエミッ
タから放出された電子の軌道は多少右に偏向しており、
右側のエミッタから放出された電子の軌道は多少左に偏
向している。これは、前記開口部２０または２１の間に
存在する集束電極７１の長さがその他の部分、すなわ
ち、左側の開口部の左に存在する集束電極７および右側
の開口部の右に存在する集束電極７に比べて短いため
に、前記集束電極７１による集束効果が、集束電極７の
前記他の部分による効果に比べて少なくなるために生じ
る現象であると考えられる。そこで、前記集束電極７１
による集束効果と前記他の部分の集束電極７による集束
効果の差を無くすことにより、各エミッタから放出され
る電子を直上に進行させることができ、集束度をより向
上させることが可能となる。
【００３７】このように集束度をより向上させた本発明
の形態について説明する。図９の（ａ）において、前記
図３と同一の構成要素には同一の番号を付し、説明の重
複を省く。この実施の形態においては、前記エミッタ５
の先端と前記両エミッタ間に存在する集束電極７１との
間の距離ｄ2 が前記両側の集束電極７との距離ｄ1 より
も短くされている（ｄ2＜ｄ1 ）。これにより、面積の
少ない集束電極７１とエミッタとの距離が短くなり、集
束電極７１による集束効果が有効に作用して、前述した
集束効果の差を無くすことが可能となる。
【００３８】図９の（ｂ）は前記図２に示した実施の形
態のように複数の円形開口部２０が２列に配列されてい
る場合に、この第３の実施の形態を適用した場合を示す
平面図であり、図示するように、左側の列に属する各エ
ミッタは、当該開口部２０の中心部よりも右側の位置に
配置されており、右側の列に属する各エミッタ５は当該
開口部２０の中心部よりも左にずれた位置に配置されて
いる。
【００３９】また、図９の（ｃ）は前記図７に示した実
施の形態のように、スリット状の開口部２１の内部にエ
ミッタ５が配置されている場合にこの第３の実施の形態
を適用した場合における平面図である。この場合にも、
各スリット状の開口部２１内に配列された各エミッタ
は、それぞれ、２つのスリット状開口部２１の中間部に
近い位置に配列されている。
【００４０】図１０はこのように構成された電界放出型
表示装置における電界解析図である。図示するようにこ
の場合には、前記図５に示した場合と比較して、左右に
あるエミッタからの電子の軌道が交錯することなくほぼ
垂直になっていることがわかる。これにより、発光スポ
ットは７５μｍとなり、前述の場合よりもより高い集束
を得ることができている。
【００４１】このように集束度を向上することができる
さらに他の実施の形態について説明する。図１１は、こ
の実施の形態における１画素当たりのエミッタアレイの
構成を示す斜視図である。図示するように、この実施の
形態においては、前記図２に示した実施の形態と同様に
円形の開口部２０が２列に配列されているものである
が、前記第２ゲート電極（集束電極）が、前記開口部２
０の周辺部分７と中間部分７１との２つに分割されてい
る点が前述の実施の形態の場合と相違している。
【００４２】この実施の形態における断面図は前記図３
に示した断面図と同様のものとなるが、この実施の形態
においては、前述したように集束電極の中心部７１と周
辺部７とが分離されて形成されているために、それぞれ
異なる値の第２ゲート電圧を印加することができる。し
たがって、中間部の集束電極７１に周辺部の集束電極７
よりも低いゲート電圧Ｖg3を印加することにより、中間
部の集束電極７１による集束効果を強くすることがで
き、前述した図９の実施の形態の場合と同様に各エミッ
タから放出された電子を集束する効果をもたらすことが
可能となる。
【００４３】図１２に、スリット状の開口部２１とされ
た前記図７の場合にこの実施の形態を適用した例を示
す。図から明らかなように、この場合にも、集束電極
は、中間部分７１と周辺部分７とに分割されている。そ
して、この中間部分７１に印加するゲート電圧Ｖg3を周
辺部分７に印加するゲート電圧Ｖg2よりも低い電圧とす
るのである。
【００４４】このような場合における電子軌道解析図を
図１３に示す。この図に示すのは、前記周辺部７に印加
するゲート電圧Ｖg2を０［Ｖ］、中間部７１に印加する
ゲート電圧Ｖg3を−１０［Ｖ］とした場合の電子軌道を
示している。なお、第１ゲート電圧Ｖg1は０［Ｖ］、ア
ノード電圧Ｖa は２［ｋＶ］である。図示するように、
この場合には、両エミッタから放出された電子の軌道は
交錯することなくほぼ真上に進行しており、１ｍｍ離れ
たアノードに到達したときのスポット幅は７５μｍとな
っている。このように、この実施の形態においても、非
常によい集束を得ることができる。このように、中間部
分７１に印加するゲート電圧Ｖg3を制御することによ
り、アノードへの到達幅、すなわち発光スポット幅を制
御することができる。
【００４５】なお、一つの開口部２０の中にエミッタを
複数列配置する場合、すなわち複数列のエミッタに対し
て共通の集束電極を設けた場合には、集束電極の近傍に
あるエミッタ列から放出された電子に対しては集束効果
が働くが、集束電極の反対側方向の電子に対しては逆に
電子を拡散させる作用が働くこととなる。また、近接す
るエミッタ以外に対しては充分な集束効果が得られな
い。したがって、一つの開口部の中に複数列のエミッタ
を設けることは好ましくない。図１８は、開口部２０の
中にエミッタを２列配列した場合における電界解析結果
を示す図である。この図に示すように、２列のエミッタ
を配列したときには、放出された電子は充分に集束され
ていないことがわかる。
【００４６】さて、いままでは２列に形成された開口部
２０あるいは２１の短辺方向（図の左右方向）の電子の
拡がりについて説明してきたが、円形の開口部２０の列
の上下方向あるいはスリット状の開口部２１の長辺方向
の電子の拡がりについて検討する。
【００４７】図１４に上下方向の電流密度分布の解析結
果の一例を示す。図１４の（ａ）はアノード−カソード
間の距離Ｌ3 ＝１ｍｍ、アノード電圧Ｖａ＝２ｋＶとし
たときにおける解析結果、（ｂ）はアノード−カソード
距離Ｌ3 ＝２ｍｍ、アノード電圧Ｖａ＝５ｋＶとしたと
きにおける解析結果を示しており、いずれの場合も、図
１７に示した代表的なフルカラーディスプレイにおける
各蛍光体ドットの上下方向の長さ２２０μｍを必要十分
にカバーする電子の到達幅を有しており、また、隣接す
る蛍光体ドットにおける漏れ発光は充分に低いレベルの
ものとなっていることが分かる。
【００４８】また、前記開口部の構成を変更することに
より、上下方向の電子の拡がりを精密に制御することも
可能である。図１５（ａ）および（ｂ）は、このような
上下方向の電子の拡がり幅をより精密に制御することが
できる実施の形態の構成を示す斜視図である。同図
（ａ）は、前記スリット状の開口部２１を複数のブロッ
クに区分された形状として、その一部のブロック２２に
はエミッタを配置しないようにした例である。このよう
にエミッタを配列することにより、対応する蛍光体ドッ
トの位置に対応する場所にエミッタを配列することがで
きる。また、同図（ｂ）は、複数のブロックに区切られ
たスリット状の開口部２１それぞれの内部に１または複
数の適切な個数のエミッタが配列されている例である。
これにより、上下方向の到達幅をより精密にコントロー
ルすることが可能となる。なお、図１５にはスリット状
の開口部２１に適用された例を記載したが、前記図２に
示したような円形の開口部２０の配置の場合において
も、全く同様に各エミッタおよび開口部２０を配置する
ことができる。
【００４９】上下方向の到達幅をより精密に制御するこ
とのできるさらに他の実施の形態について、図１６を参
照して説明する。図１６の（ａ）はスリット状の開口部
２１内に複数個のエミッタが配列されている場合におけ
るその上下方向の断面を示した図であり、同図（ｂ）は
その平面図である。図示するように、この実施の形態に
おいては、両端に配置されたエミッタ５１および５２が
前記スリット状の開口部２１の上端あるいは下端に近接
して配置されている。これにより、（ａ）に図示するよ
うに、エミッタ５１および５２から放出された電子の軌
道は、前記スリット２１の端部の集束電極７に近接して
いるために、スリットの端部側においてその影響を大き
く受けることとなる。従って、スリット状の開口部２１
内に配列された各エミッタから放出された電子は、上述
した実施の形態の場合と比較して、上下方向において
も、より集束されてアノードに到達することとなる。
【００５０】また、図１６の（ｃ）は、この実施の形態
を円形の開口部２０を複数個配列した実施の形態の場合
に適用した例である。この場合には、このエミッタの配
列の端部にあるエミッタ５３および５４が、対応する円
形開口部２３および２４の中心位置よりも当該エミッタ
配列の端に偏位した位置に設けられている。これによ
り、前述した場合と同様に、当該エミッタ５３および５
４から放出された電子を、エミッタが並列されている方
向に拡散させることなく、アノードに到達させることが
可能となる。したがって、この実施の形態によれば前述
したよりもより上下方向の到達幅を狭くすることがで
き、より高精細度の表示装置を実現することができるよ
うになる。
【００５１】以上の説明においては、より幅の広い蛍光
体ドットを有するモノクロディスプレイなどの場合に
は、エミッタ列を３列以上とすることもできる。図１７
の（ａ）はエミッタ列を３列とした実施の形態を示し、
同図（ｂ）はエミッタ列を４列とした場合を示してい
る。なお、この図には、スリット状の開口部２１の例を
示したあるが、円形の開口部とされた場合にも、全く同
様に構成することができる。
【００５２】なお、以上の説明においては、エミッタの
形状がコーン状の冷陰極を例にとって説明してきたが、
本発明はこのような形状のエミッタに限られることはな
く、種々のタイプの冷陰極に適用することができる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
２ｋＶ以上といった高いアノード電圧により駆動される
電界放出型表示装置において、カソードから放出された
電子を表示画素を単位とする蛍光体ドットに集束させ、
かつ、該蛍光体ドット全体に適度に分散して射突させる
ことができる。また、エミッタ数を少なくすることがで
きるため、エミッタを小面積に集積でき、カソードおよ
びゲートの浮遊容量が少なくなり、消費電力を低減する
ことができる。さらにまた、蛍光体の発光効率が高い高
電圧、小電流の領域を使用しているため、消費電力が減
少でき、カソード−ゲート間の電圧、電流も減少させる
ことができる。
【図面の簡単な説明】
【図１】本発明の基本となる電界放出型表示装置のカソ
ード基板を斜め上方から見た斜視図である。
【図２】図１の表示画素を単位として電子を放出するカ
ソード基板を拡大して示す斜視図である。
【図３】電界放出カソードの一部断面図である。
【図４】電界放出カソードにおける集束電極の開口部の
大きさを説明するための図である。
【図５】電界放出カソードにおける電子ビームの軌道を
説明するための図である。
【図６】電界放出型表示装置の一実施の形態において集
束電極の開口部の大きさを変化させたときの分配率（Ｉ
a ／Ｉc ）および発光スポットの大きさを説明するため
の図である。
【図７】電界放出型表示装置の各画素に対応する領域を
スリットによって形成する実施の形態におけるカソード
基板の斜視図およびその一部拡大図である。
【図８】集束電極の開口部の大きさを変化させたときの
分配率（Ｉa ／Ｉc）および発光スポットの大きさを説
明するための図である。
【図９】電界放出型表示装置の実施の形態における電界
放出カソードの構成を示す図である。
【図１０】本発明の電界放出型表示装置の実施の形態に
おける電子ビームの軌道解析図である。
【図１１】本発明の電界放出型表示装置のさらに他の実
施の形態における電界放出カソードの構成を示す図であ
る。
【図１２】本発明の電界放出型表示装置のさらに他の実
施の形態における電界放出カソードの構成を示す図であ
る。
【図１３】本発明の電界放出型表示装置のさらに他の実
施の形態における電子ビームの軌道を説明するための図
である。
【図１４】本発明の電界放出型表示装置の一実施の形態
における上下方向の電流密度分布を示す図である。
【図１５】本発明の電界放出型表示装置のさらに他の実
施の形態における電界放出カソードの構成を示す図であ
る。
【図１６】本発明の電界放出型表示装置のさらに他の実
施の形態における電界放出カソードの構成を示す図であ
る。
【図１７】本発明の電界放出型表示装置のさらに他の実
施の形態における電界放出カソードの構成を示す図であ
る。
【図１８】２列のエミッタ電極の外側にのみ集束電極を
設けた場合における電子の軌道を説明するための図であ
る。
【図１９】電界放出型表示装置の概略構成を示す斜視図
である。
【図２０】従来の電界放出型表示装置の一例を示す図で
ある。
【図２１】従来の電界放出表示素子の他の例を示す図で
ある。
【図２２】従来の電界放出表示素子のさらに他の例を示
す図である。
【図２３】代表的なフルカラーディスプレイにおける蛍
光体ドットサイズを説明するための図である。
【符号の説明】
１、１０１ カソード基板 ２、１０２ カソード電極 ３、３’、１０３、１０３’ 絶縁層 ４、１０４ 第１ゲート電極（引き出し電極） ５、５１、５２、５３、５４、１０５ エミッタ ７、７１、１０７ 第２ゲート電極（集束電極） ８、１０８ 蛍光体層 ９、１０９ アノード電極 １０、１１０ アノード基板 ２０、２１、２３、２４ 開口部 ３０ 表示画素を単位とする領域のエミッタアレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨田 正晴 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 山浦 辰雄 千葉県茂原市大芝629 双葉電子工業株 式会社内 (56)参考文献 特開 平７−29484（ＪＰ，Ａ) 特開 平６−131996（ＪＰ，Ａ) 特開 平３−208241（ＪＰ，Ａ) 特開 昭63−237340（ＪＰ，Ａ) 特開 平３−22329（ＪＰ，Ａ) 実開 平７−18341（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 31/12

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 カソード電極が設けられているカソード
    基板と、 前記カソード基板上に配置された複数個のエミッタ素子
    と、 前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とする円形の孔が設けられている電子引き出し用の
    第１のゲート電極と、 前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と、 前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え、前記表示画素を単位としてパターン化されている開口領
    域は、前記第１のゲート電極に形成されている円形の孔
    を包囲する大きさの２列の複数個のビーム収束用の開口
    によって形成され、該２列の複数個の開口が対向する側
    の前記第２のゲート電極端の方に、前記エミッタ素子の
    中心が変位するように配置されていることを特徴とする
    電界放出型表示素子。
  2. 【請求項２】 カソード電極が設けられているカソード
    基板と、前記カソード基板上に配置された複数個のエミッタ素子
    と、 前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とする円形の孔が設けられている電子引き出し用の
    第１のゲート電極と、 前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と、 前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え 、前記表示画素を単位としてパターン化されている開口領
    域は、前記第１のゲート電極に形成されている円形の孔
    を包囲する大きさの２列の複数個のビーム収束用の開口
    によって形成し、該２列の複数個の開口が対向する側の
    電極領域を分離して第３のゲート電極を形成し、 第３のゲート電極と前記第２のゲート電極に異なる電位
    の収束電圧が印加される ようにしたことを特徴とする電
    界放出表示装置。
  3. 【請求項３】 カソード電極が設けられているカソード
    基板と、前記カソード基板上に配置された複数個のエミッタ素子
    と 、前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とする円形の孔が設けられている電子引き出し用の
    第１のゲート電極と、 前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と、 前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え、 前記表示画素を単位としてパターン化された開口領域
    は、２列のスリットによって形成し、該２列のスリット
    内に前記複数のエミッタ素子を直線状に配置すると共
    に、前記２列のスリットが対向する側の前記第２のゲー
    ト電極の方に前記各エミッタ素子の中心が変位するよう
    に配置されていること を特徴とする電界放出型表示装
    置。
  4. 【請求項４】 カソード電極が設けられているカソード
    基板と、前記カソード基板上に配置された複数個のエミッタ素子
    と、 前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とする円形の孔が設けられている電子引き出し用の
    第１のゲート電極と 、前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と 、前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え、 前記表示画素を単位としてパターン化された開口領域
    は、２列のスリットによって形成し、該２列のスリット
    内に前記各エミッタ素子を直線上に配置すると共に、前
    記２列のスリットが対向する側の電極部を第３のゲート
    電極として分離し、前記第２のゲート電極と異なる収束
    用の電圧を供給するようにしたこと を特徴とする電界放
    出型表示装置。
  5. 【請求項５】 カソード電極が設けられているカソード
    基板と、前記カソード基板上に配置された複数個のエミッタ素子
    と 、前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とする円形の孔が設けられている電子引き出し用の
    第１のゲート電極と、 前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と、 前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え、 前記表示画素を単位としてパターン化された開口領域
    は、３列のスリットによって形成し、該３列のスリット
    内に前記複数のエミッタ素子を直線状に配置すると共
    に、前記３列のスリットが対向する側の電極領域を第３
    のゲート電極として分離し、前記第２のゲート電極と異
    なる収束用の電圧を供給するようにしたこと を特徴とす
    る電界放出型表示装置。
  6. 【請求項６】 上記スリット内が島状に分離されている
    ことを特徴とする請求項３、４，または５に記載の電界
    放出型表示装置。
  7. 【請求項７】 上記分離された島状の一部はエミッタ素
    子が存在しない領域とされていることを特徴とする請求
    項６に記載の電界放出型表示装置。
  8. 【請求項８】 前記カソード基板上に配置された複数個
    のエミッタ素子と、 前記各エミッタ素子の近傍に配置され、エミッタ素子を
    中心とす る円形の孔が設けられている電子引き出し用の
    第１のゲート電極と、 前記第１のゲート電極の上方に表示画素を単位としてパ
    ターン化されている開口領域を有する第２のゲート電極
    と 、前記カソード基板と対向するように配置され、蛍光体が
    塗布されているアノード電極を有するアノード基板を備
    え 、前記表示画素を単位としてパターン化された開口領域
    は、スリット状に形成され、該スリット内に前記複数の
    エミッタ素子を直線状に配置すると共に、前記スリット
    内の長手方向の両端に位置するエミッタ素子が、前記ス
    リット内に位置する他のエミッタ素子と前記第２のゲー
    ト電極間の距離よりも、前記スリット内の長手方向に位
    置する前記第２電極に対して短くなるように配置されて
    いることを特徴とする電界放出型表示装置 。
  9. 【請求項９】 表示画素を単位としてパターン化された
    上記請求項３、また は請求項４に記載されている２列の
    スリットからなる開口領域が、４列のスリットからなる
    開口領域とされていることを特徴とする電界放出型表示
    装置。
JP24543496A 1996-08-29 1996-08-29 電界放出型表示装置 Expired - Fee Related JP3171121B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24543496A JP3171121B2 (ja) 1996-08-29 1996-08-29 電界放出型表示装置
US08/917,744 US5955850A (en) 1996-08-29 1997-08-27 Field emission display device
FR9710790A FR2753002B1 (fr) 1996-08-29 1997-08-29 Dispositif d'affichage a emission de champ
KR1019970042519A KR100282035B1 (ko) 1996-08-29 1997-08-29 전계방출형표시장치
TW086112453A TW386233B (en) 1996-08-29 1997-08-30 Field emission type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24543496A JP3171121B2 (ja) 1996-08-29 1996-08-29 電界放出型表示装置

Publications (2)

Publication Number Publication Date
JPH1074473A JPH1074473A (ja) 1998-03-17
JP3171121B2 true JP3171121B2 (ja) 2001-05-28

Family

ID=17133609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24543496A Expired - Fee Related JP3171121B2 (ja) 1996-08-29 1996-08-29 電界放出型表示装置

Country Status (5)

Country Link
US (1) US5955850A (ja)
JP (1) JP3171121B2 (ja)
KR (1) KR100282035B1 (ja)
FR (1) FR2753002B1 (ja)
TW (1) TW386233B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083076B2 (ja) * 1995-04-21 2000-09-04 キヤノン株式会社 画像形成装置
JPH10308162A (ja) * 1997-05-07 1998-11-17 Futaba Corp 電界放出素子
KR20010034645A (ko) 1998-03-23 2001-04-25 모리시타 요이찌 전계 방출형 전자원 장치
FR2780808B1 (fr) * 1998-07-03 2001-08-10 Thomson Csf Dispositif a emission de champ et procedes de fabrication
KR100464314B1 (ko) * 2000-01-05 2004-12-31 삼성에스디아이 주식회사 전계방출소자 및 그 제조방법
ATE438922T1 (de) 2000-03-16 2009-08-15 Hitachi Ltd Vorrichtung zum erzeugen eines stromes von ladungsträgern
JP3969981B2 (ja) * 2000-09-22 2007-09-05 キヤノン株式会社 電子源の駆動方法、駆動回路、電子源および画像形成装置
KR100727304B1 (ko) * 2000-11-24 2007-06-12 엘지전자 주식회사 전계방출표시소자의 구동방법
US7129626B2 (en) * 2001-03-20 2006-10-31 Copytele, Inc. Pixel structure for an edge-emitter field-emission display
FR2830680B1 (fr) * 2001-10-08 2004-04-09 Thomson Licensing Sa Cathode a micro emetteurs pour tubes a rayons cathodiques
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
FR2833750A1 (fr) * 2001-12-19 2003-06-20 Thomson Licensing Sa Canon a electrons pour tube a vide
KR20030073365A (ko) * 2002-03-11 2003-09-19 엘지.필립스디스플레이(주) 칼라 평면 디스플레이 소자
US7804236B2 (en) * 2002-03-20 2010-09-28 Copytele, Inc. Flat panel display incorporating control frame
US7327080B2 (en) 2002-03-20 2008-02-05 Disanto Frank J Hybrid active matrix thin-film transistor display
US7274136B2 (en) * 2004-01-22 2007-09-25 Copytele, Inc. Hybrid active matrix thin-film transistor display
US7723908B2 (en) * 2002-03-20 2010-05-25 Copytele, Inc. Flat panel display incorporating a control frame
US7728506B2 (en) * 2002-03-20 2010-06-01 Copytele, Inc. Low voltage phosphor with film electron emitters display device
US6876140B2 (en) * 2002-03-25 2005-04-05 Lg. Philips Displays Korea Co., Ltd. Field emission display using a gated field emitter and a flat electrode
JP4543604B2 (ja) * 2002-05-20 2010-09-15 ソニー株式会社 電子放出領域の製造方法
JP2004146153A (ja) * 2002-10-23 2004-05-20 Canon Inc 電子線装置
KR100493163B1 (ko) * 2002-12-10 2005-06-02 삼성에스디아이 주식회사 전계방출소자
JP4219724B2 (ja) * 2003-04-08 2009-02-04 三菱電機株式会社 冷陰極発光素子の製造方法
KR100546172B1 (ko) * 2003-05-23 2006-01-24 주식회사 하이닉스반도체 불휘발성 강유전체 레지스터를 이용한 입출력 바이트 제어장치
TWI234124B (en) * 2003-06-30 2005-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
TW591579B (en) * 2003-06-30 2004-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
KR100862655B1 (ko) * 2003-08-12 2008-10-10 삼성에스디아이 주식회사 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법
KR100523840B1 (ko) 2003-08-27 2005-10-27 한국전자통신연구원 전계 방출 소자
KR100548256B1 (ko) * 2003-11-05 2006-02-02 엘지전자 주식회사 탄소 나노튜브 전계방출소자 및 구동 방법
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
KR20050104643A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법
FR2873852B1 (fr) * 2004-07-28 2011-06-24 Commissariat Energie Atomique Structure de cathode a haute resolution
KR100601990B1 (ko) * 2005-02-07 2006-07-18 삼성에스디아이 주식회사 전계방출 표시장치 및 그 제조방법
KR20060104658A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자
KR20060104584A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자
KR20060124332A (ko) * 2005-05-31 2006-12-05 삼성에스디아이 주식회사 전자 방출 소자
KR20070044584A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스
US20070096621A1 (en) * 2005-10-31 2007-05-03 Sang-Ho Jeon Electron emission display
KR20070046661A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 표시 디바이스
KR20070046663A (ko) * 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 표시 디바이스
KR20070047455A (ko) * 2005-11-02 2007-05-07 삼성에스디아이 주식회사 전자 방출 표시 디바이스
JP5007037B2 (ja) * 2005-11-07 2012-08-22 株式会社アルバック カソード基板の作製方法及び表示素子の作製方法
KR20070083113A (ko) * 2006-02-20 2007-08-23 삼성에스디아이 주식회사 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
KR100780286B1 (ko) * 2006-03-03 2007-11-28 태산엘시디 주식회사 자기정렬된 게이트-에미터 구조를 갖는 카본나노튜브 전계방출 표시소자의 제조방법
JP5117492B2 (ja) 2006-06-28 2013-01-16 トムソン ライセンシング 電界放出バックライトを有する液晶ディスプレイ
KR20080045463A (ko) * 2006-11-20 2008-05-23 삼성에스디아이 주식회사 발광 장치 및 표시 장치
FR2902574A1 (fr) * 2006-12-14 2007-12-21 Thomson Licensing Sas Element cathodique pour panneau d'affichage de type fed
CN101563645B (zh) * 2006-12-18 2013-04-24 汤姆森特许公司 用于场发射装置背光单元的屏幕结构
JP2008218195A (ja) * 2007-03-05 2008-09-18 Canon Inc 電子源、画像表示装置及び情報表示再生装置
KR20090009502A (ko) * 2007-07-20 2009-01-23 삼성에스디아이 주식회사 발광 장치 및 이 발광 장치를 갖는 표시 장치
CN101847557B (zh) * 2010-06-13 2012-10-17 福州大学 具有边缘增强效应的栅极场发射阴极结构及其制备方法
US10658144B2 (en) * 2017-07-22 2020-05-19 Modern Electron, LLC Shadowed grid structures for electrodes in vacuum electronics

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2669465B1 (fr) * 1990-11-16 1996-07-12 Thomson Rech Source d'electrons et procede de realisation.
JPH05242794A (ja) * 1991-11-29 1993-09-21 Motorola Inc 集積化された静電界レンズを有する電界放出デバイス
JPH0729484A (ja) * 1993-07-07 1995-01-31 Futaba Corp 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法
EP0645794B1 (en) * 1993-09-20 1997-11-26 Hewlett-Packard Company Focusing and steering electrodes for electron sources
JP3832840B2 (ja) * 1995-01-31 2006-10-11 キヤノン株式会社 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法
JP2806294B2 (ja) * 1995-03-03 1998-09-30 双葉電子工業株式会社 画像表示装置の駆動回路

Also Published As

Publication number Publication date
KR100282035B1 (ko) 2001-03-02
US5955850A (en) 1999-09-21
KR19980019139A (ko) 1998-06-05
JPH1074473A (ja) 1998-03-17
FR2753002B1 (fr) 1998-12-04
FR2753002A1 (fr) 1998-03-06
TW386233B (en) 2000-04-01

Similar Documents

Publication Publication Date Title
JP3171121B2 (ja) 電界放出型表示装置
JP4191701B2 (ja) 電界放出ディスプレイ
US7045947B2 (en) Vacuum display device
KR20010010234A (ko) 카본 나노튜브 필름을 전자 방출원으로 사용하는 전계 방출 표시 장치
JPH07105831A (ja) 電子集束及び偏向のための装置と方法
JPH0693164B2 (ja) 表示装置
KR100661142B1 (ko) 전자 방출 장치 및 필드 에미션 디스플레이
US5734223A (en) Field emission cold cathode having micro electrodes of different electron emission characteristics
JPH0992131A (ja) 電界放出型表示装置
US7365483B2 (en) Field emission display having grid plate with multi-layered structure
JP3958288B2 (ja) 電界放出ディスプレイ
US7362045B2 (en) Field emission display having grid plate
JP3460707B2 (ja) 電子放出装置及びその駆動方法
JPH09306396A (ja) 電界放出型表示装置
JP2007048548A (ja) 発光型表示装置
JP2005056667A (ja) 電界電子放出素子
JP2806281B2 (ja) 可変多角形断面の電子線形成装置およびこれを用いた電子線描画装置
JP3235461B2 (ja) 電界放出素子
KR20010046802A (ko) 집속 전극을 갖는 전계 방출 표시 소자, 그 제조방법 및이를 이용한 전자빔 집속 방법
JP3284517B2 (ja) フラットディスプレイの駆動方法
JP4222162B2 (ja) 電界電子放出表示装置
JP2009009819A (ja) 画像表示装置
US7005807B1 (en) Negative voltage driving of a carbon nanotube field emissive display
US20060163994A1 (en) Vacuum display device with increased resolution
JP2826549B2 (ja) 電子放出素子及び画像形成装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010220

LAPS Cancellation because of no payment of annual fees