JP3832840B2 - 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法 - Google Patents
電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法 Download PDFInfo
- Publication number
- JP3832840B2 JP3832840B2 JP52375696A JP52375696A JP3832840B2 JP 3832840 B2 JP3832840 B2 JP 3832840B2 JP 52375696 A JP52375696 A JP 52375696A JP 52375696 A JP52375696 A JP 52375696A JP 3832840 B2 JP3832840 B2 JP 3832840B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- filament
- gate
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30457—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
関連出願のクロスレファレンス
本願は、１９９４年６月２９日にSpindt他により出願された米国出願(U.S. Patent Application Serial No. 08/269,229)“Use of Charged Particle Tracks in Fabricating Gated Electron-Emitting Devices”の一部継続出願であり、この出願は、１９９３年１１月２４日にSpindt他により出願された米国出願(U.S. Patent Application Serial No. 08/158,102)“Field-Emitter Fabrication Using Charged-Particle Trakcs, And Associated Field-Emission Devices”の一部継続出願であり、この出願は、１９９３年９月８日にMacaulay他により出願された米国出願(U.S. Patent Application Serial No. 08/118,490, 現在米国特許第5,462,467号)“Structure And Fabrication Of Filamentary Field-Emission Devices, including Self-Aligned Gate”の一部継続出願であり、これらの全てはレファレンスによってここに取り込まれる。本願は、本願と同日にBergeron他により出願された“Method For Creating Gated Filament Structures For Field Emission Displays”(Att Docket No. SVC2029)および“Method For Creating Gated Filament Structures For Field Emission Displays”(Att Docket No. SVC2032)と同時係属出願である。
発明の背景
発明の属する分野
本発明は、開口に位置されたフィラメントのある電界放射ディスプレイ用のゲートフィラメント構造に関する。その関連した開口に対する各々のフィラメントチップの大多数の関係位置は、ディスプレイのフィラメントチップの大多数と実質的に同じである。この関係は、絶縁層の厚さ或いはフィラメントのメッキに不均一性がある場合の大きなディスプレイに対しても維持される。
関連技術
電界放射ディスプレイは、表面プレート、背面プレートおよび表面プレートと背面プレートの周辺を接続する壁を有し、シールされた真空エンベロープを形成している。幾つかの電界放射ディスプレイにおいて、このエンベロープは、約１×１０-7 トール或いはそれ以下の真空圧に保たれる。表面プレートの内面は、ディスプレイの活性領域を画定する、蛍光体或いは蛍光体パターンのような光放射エレメントで覆われている。コーンおよびフィラメントのような電界放射カソードは背面近傍に位置される。抽出電極における適切な電圧の印加は、表面プレート上の蛍光体に向け加速される電子を放出する。加速された電子は、それらの目標の蛍光体を打ち、蛍光体が表面の外部にいる観察者によって見られる光を放射する。エミッタの各セットに対して放射された電子は一定の目標の蛍光体のみを打つようにされている。
電界エミッタを形成するためのいろいろな方法は知られている。米国特許第3,655,241号は、基板電極上に配置された円形或いは四角形の開口のアレイのあるスクリーンを用いて電界エミッタを製造することを開示する。ソースの一つは、モリブデンのようなエミッタを形成する金属から成り、原子は基板電極に垂直な方向に堆積される。他のソースは、モリブデン−アルミニウムの複合体のようなクロージャー材料(closure material)から成る。このクロジャー材料の原子は、基板に対し小さな角度にあるスクリーン上に当たるようにされる。クロージャー材料は、スクリーンにある開口を次第にふさぐ。従って、エミッターを形成する金属は、スクリーンの開口が円形であるか四角形であるかによって、コーン或いはピラミッドの形状に堆積される。
電界エミッタを作る他の方法は、米国特許第5,164,632号に開示されている。アルミニウムプレートの部分は陽極状に酸化され、アルミナをとおしてほとんどさまざまに広がる孔を有する薄いアルミナの層を形成する。電界エミッタのために孔を金で満たすために、電解の技術が用いられる。アドレスラインは、構造のアルミナ側に沿って満たされた孔の上に形成され、その後、残りのアルミニウムと隣接するアルミナの部分が孔にある金を再び露出するために構造の反対側に沿って除去される。再露出された金の部分は、電界エミッタを鋭くするために利用されるイオンミリング工程の間に除去される。金は、ゲート電極を形成するためにアルミナ上に、および孔に部分的に蒸着される。
米国特許第5,150,192号では、電界エミッタは、基板の底に形成されたマスクを通してエッチングすることによって、基板をとおして途中まで開口を作ることによって製造される。金属が開口の壁に沿って、また下部の基板表面に沿って堆積される。基板の厚みの一部が上部の表面に沿って除去される。ゲート電極は、堆積／平坦化の方法によって形成される。キャビティが上部の基板表面に沿って設けられ、その後開口の中空金属部分が電界エミッタ構造を完成するために鋭くされる。
しかし、大きな面積の電界放射ディスプレイは、大きなエミッタ面積を横切って延びる電界エミッタを支持するために比較的強い基板を必要とする。必要な基板の厚さは、代表的には数百μｍから１０ｍｍ、或いはそれ以上である。
米国特許第5,164,632号および米国特許第5,150,192号における製造方法は、大きな面積のディスプレイに必要な厚さの基板に電界エミッタを取り付けることが非常に困難である。
米国特許第4,940,916号では、ゲート化された領域の電界エミッタは、電気的に絶縁された支持構造上に置かれた高導電性層を覆った高抵抗層上に形成されている。0.１から１μｍの厚さに対して、高抵抗層は１０4から１０5オーム−ｃｍの比抵抗を有している。この抵抗層は、絶縁破壊および短絡から電界エミッタを保護するように、電子放射コーンを通して電流を制限する。
カソードから均一性の放射をもつことが望ましい。電界放射カソードは、フィラメントの表面にある、或いは一般にカソードの表面上に非常に強い電界があることに依存する。強い電界の形成は、(ｉ)カソードチップの鋭さ、(ii)抽出電極（ゲート）およびカソードの近接度に依存する。これら２つの電極間における電圧の印加によって、強い電界が生成される。放射の不均一性はエミッタチップとゲートの相対位置における不均一性に関係する。放射の不均一性は、放射するチップの鋭さの違いからも生じる。
Busta,“Vacuum Microelectronics-1992”, J. Micromech. Microeng., Vol. 2, 1992 pp.43-74は、電界放射装置の一般的な概要を提供する。他のものの間で、Bustaは“Keynote Address, Vacuum Microelectronics; What’s New and Exciting”(IEEE Trans. Elect. Dev., Oct. 1990, pp.2276-2283)でUtsumiと議論している。彼は丸くなった端のフィラメントは電界エメッタにとって最良の形状であることを示唆している。また、Fischer他によるレプリカ技術による電界エミッタの製造における電荷粒子の使用を扱っている、“Production and Use of Nuclear Tracks: Imprinting Structure on Solids”(Rev. Mod. Phys., Oct. 1983, pp.907-948)は興味のあるものである。
米国特許第3,655,241号に教示された蒸着物の良くコリメートされたソースは、全体の電界放射ディスプレイを横切るコーン或いはフィラメント形成の均一性を得るために必要である。コリメートされたソースを維持するために、蒸着物の大部分が蒸着装置の内面上に蒸着される。蒸着装置の高価さと蒸着物の浪費の組み合わせは商業的な製造に対して望ましくなく、ディスプレイのサイズが増大するにつれて増加される。大きなディスプレイになると、絶縁像の厚さとフィラメントのメッキに不均一性がある。
各フィラメントとフィラメントチップがゲートの開口に配置される場合、電界放射ディスプレイのためのゲート化されたフィラメント構造を提供することが望ましい。更に、それらの関連した開口とフィラメントチップの相対的な位置がディスプレイのフィラメントの大部分に対して実質的に同じである、大きな電界放射ディスプレイを提供することが望ましい。絶縁層の厚さとフィラメントのメッキの多くの不均一性を有する大きなディスプレイに対してこの関係を維持する必要がある。
発明の概要
本発明の目的は、大きな電界放射ディスプレイのためのゲート化されたフィラメント構造を提供することである。
本発明の他の目的は、電気メッキされたゲート化されたフィラメント構造を提供することである。
本発明の更に他の目的は、大きな電界放射ディスプレイにおいてフィラメントを形成するための商用の製造方法を提供することである。
本発明の更に他の目的は、電気メッキを用いて、大きな電界放射ディスプレイのフィラメントを形成するための商用の製造方法を提供することである。
本発明の更に他の目的は、エッチングマスクとして、およびフィラメント構造をメッキするためのモールドの一部として、スペーサーを用いる電界放射ディスプレイのフィラメントを形成する方法を提供することである。
本発明のこれらの目的および他の目的は、複数のフィラメントを含む電界放射ディスプレイのためのゲート化されたフィラメント構造において達成される。電界放射ディスプレイ用のゲート化されたフィラメント構造は、複数のエレメントを含む。基板と、この基板に隣接して配置された絶縁層と、この絶縁層に隣接して配置された複数のゲートを有する金属ゲート層が含まれる。金属ゲート層は平均の厚さ“ｓ”と底部の金属ゲート層の平らな面に実質的に平行な上部の金属ゲート層の平らな面を有する。複数の開口は、金属ゲート層に形成された各ゲートを通って延びている。各開口は、開口の底部の平らな面に沿って平均の幅“ｒ”を有する。各開口は、上部の金属ゲート層の平らな面と底部の金属ゲート層の平らな面に平行で、実質的に等しい距離に位置した中間の面を画定する。複数のゲート化されたフィラメントは開口に個々に配置される。各フィラメントはフィラメントの軸を有する。フィラメントの軸と中間面の交点は点“Ｏ”を定める。各フィラメントは点“Ａ”において終端するフィラメントチップを含む。ディスプレイの全てのフィラメントチップの大部分は、フィラメント軸に沿って点“Ａ”と点“Ｏ”の各フィラメントチップ間の長さ“Ｌ”を有する。
ここで、Ｌ≦（ｓ＋ｒ）／２である。
ディスプレイの全てのフィラメントチップの少なくとも７５％は点“Ａ”と点“Ｏ”に対してこの関係を有し、特に、フィラメントチップの少なくとも９０％がこの関係を有するのが好ましい。
電界放射ディスプレイのゲート化されたフィラメント構造を形成する１つの方法において、基板、絶縁層およびこの絶縁層の上面の少なくとも一部に位置した金属ゲート層を含む多層構造が与えられる。定義のために、絶縁基板は、（ｉ）基板の上面上に絶縁層のある導電性或いは半導電性の基板である、（ii）基板の上面にパターン化された絶縁領域のある導電性或いは半導電性の基板である、或いは（iii）或いは絶縁基板である。複数のパターン化されたゲートが与えられ、絶縁層の上面にある複数のゲート開口を画定する。パターン化されたゲートは初期の多層構造の一部であり、或いはその後形成される。複数のスペーサが絶縁層の上面のパターン化されたゲートの端にあるゲート開口に形成される。スペーサは絶縁層をエッチングするための、および絶縁層の複数の孔を形成するためのマスクとして用いられる。孔は、孔からゲート開口に延びるフィラメント材料でメッキされ、複数のフィラメントを形成する。その後スペーサは除去される。更に、多層構造は基板の上面の少なくとも一部に導電性の層を含む。
電界放射ディスプレイのゲート化されたフィラメント構造を形成する他の方法において、基板、絶縁層、該絶縁層の上面に位置する金属ゲート層および該金属ゲート層の上面に位置するゲートのカプセルに入れた層を含む多層構造が与えられる。複数のパターン化されたゲートが設けられ、絶縁層の上面に複数のゲート開口を画定する。複数のスペーサが絶縁層の上面のパターン化されたゲートの端にあるゲート開口に形成される。スペーサは、絶縁層をエッチングするため、および絶縁層に複数の孔を形成するためのマスクとして用いられる。これらの孔は複数のフィラメントを形成するために、フィラメント材料でメッキされる。
フィラメントの大部分は、（ｉ）上部と底部の金属ゲート層の表面間に延びる（ii）底部の金属ゲート層の表面の下に延びる、或いは（iii）上部の金属ゲート層の表面上に延びる。
ディスプレイの各フィラメントは電気メッキされ得る。
他の実施の形態において、電界放射装置用のゲート化されたフィラメント構造は基板を含む。
更に、フィラメントの大部分は、上部の金属ゲート層の平らな面を越えて、或いは下部の金属ゲート層の平らな面の下に延びる。
更に、各フィラメントはカプセル化される。各フィラメントはその関した開口に垂直に自己整合（セルフアライン）される。
【図面の簡単な説明】
図１は、絶縁孔におけるゲート化されたフィラメントを有する多層構造の断面図である。
図２は、ゲート化されたフィラメントを作るために用いられた最初の多層構造の断面図である。
図３は、トラッキングレジスト層がゲートに開口を開けるためにエッチングされた後の図２の構造の断面図である。
図４は、金属のゲート層の反応性イオンエッチング、およびゲートと開口の作成に続く図３の構造の断面図である。
図５（ａ）は、ゲート上に、および開口に与えられたコンフォーマル層のある図４の構造の断面図である。
図５（ｂ）は、コンフォーマル層が異方性エッチングされ、材料が除去された場合の図５（ａ）の構造の断面図である。
図６は、コンフォーマル層の異方性エッチングに続いて、絶縁層の上面の開口の端にある開口のスペーサーを残す図５の構造の断面図である。
図７は、絶縁層上のスペーシングをとおして抵抗層まで絶縁層を反応性イオンエッチングするためのマスクとしてのスペーサーの使用、および絶縁層の孔の形成を示す図６の構造の断面図である。
図８は、絶縁層の孔が絶縁層の孔をとおして、スペーサーの高さより一般に大きくない高さまで延びるフィラメント材料で満たされた後、フィラメントを形成する図７の構造の断面図である。
図９は、ゲートへ延びる鋭いチップを有するゲート化されたフィラメント構造の断面図である。
図１０は、金属のゲート層の上面に配置されたゲートカプセル層およびこのゲートカプセル層の上面に配置されたトラッキングレジスト層を有する最初の多層構造を示す、本発明の第２の実施の形態である。
図１１は、トラッキングレジスト層がゲートカプセル層における開口を開けるためにエッチングされた後の図１０の構造の断面図である。
図１２は、ゲートおよび開口を作るために、ゲートカプセル層と金属ゲート層の反応性イオンエッチングに続く図１１の構造の断面図である。
図１３は、ゲートの上部および開口へ与えられたコンフォーマル層のある図１２の構造の断面図である。
図１４は、複数のスペーサーを形成するために、絶縁層の上面の開口の端にある開口におけるスペーサー材料を残して、コンフォーミング部材の異方性エッチングに続く図１３の断面図である。
図１５は、絶縁層を覆うスペーシングをとおして抵抗層まで絶縁層をエッチングするためのマスクとしてスペーサーを使用して、絶縁層の孔を形成する、図１４の断面図である。電気化学セルの概要がゲート上に配置されたアノード、および金属の行電極とその関連抵抗層に接続したカソードと共に示されている。概要は電源も含む。
図１６は、絶縁層の孔が絶縁層の孔をとおしてゲート上の高さまで延びるフィラメント材料で満たされた後の図１５の構造の断面図である。
図１７は、絶縁層の厚さが均一でない点を除いて、図１６の構造と同様な構造の断面図である。フィラメントのチップとゲート間の関係は、不均一性をともなって保たれている。
図１８は、図１６の構造の断面図である。フィラメントのチップとゲート間の関係は、フィラメントのメッキの不均一性をともなって保たれている。
図１９は、ゲートカプセル層とスペーサーの除去に続くゲート化されたフィラメントの断面図である。カソードとしてのゲートを有する電気化学セル、およびアノードとしての上にでたフィラメントの概要が示されている。
図２０は、ゲート化された尖ったフィラメントの作成を示す図１９の構造の断面図である。
図２１は、開口に位置したフィラメントの断面図である。
実施の形態
この開示のために、大きな面積の電界放射ディスプレイが少なくとも６インチ（約１5.２４センチ）のスクリーン、より好ましくは少なくとも８インチ（約２0.３２センチ）の対角線のスクリーン、更に好ましくは１２インチ（約３0.４８センチ）をもつものとして定められる。
フィラメントの長さと最大の直径の比は少なくとも２であり、通常は少なくとも３である。長さと最大直径の比は好ましくは５、或いはそれ以上である。
ゲート化されたフィラメント構造１０は、図１に示されたように、基板１２、金属の行電極１４、この行電極１４上の抵抗層１６、この抵抗層１６の上面上の絶縁層１８、金属ゲート層２０および絶縁性の孔にあるフィランメント２２を含む多層構造から形成される。絶縁層１８は、基板１２と金属ゲート層２０間に配置される。絶縁層１８は基板１２に近接して配置され、この隣接関係にある絶縁層１８と基板１２間に追加層があることがわかるであろう。従って、隣接とは、隣接層がそれらの間にある層を有するばかりでなく、他の層の上部に１つの層を意味するためにここで用いられる。フィラメント２２に隣接する絶縁層の一部が除去される。フィラメントは、代表的には円形の横断面を有する円筒形である。しかし、横断面は幾らか非円形である。絶縁孔は、スペーサーと反応性イオンエッチングによって形成される。明確な目的のために、基板は、（ｉ）基板の上面に絶縁層のある導電性或いは半導電性基板、（ii）パターン化された絶縁領域のある導電性或いは半導電性基板、或いは（iii）絶縁基板を意味する。
図２を参照すると、最初の多層構造は、金属ゲート２０の上面に配置されたトラッキング抵抗層２４も含んでいる。
多層構造のための適切な材料は、
基板１２−ガラスあるいはセラミック
金属行電極１４−Ｎｉ
抵抗層１６−サーメット(cermet)、ＣｒＯX、ＳｉＣ
絶縁層１８−ＳｉＯ2
金属ゲート層２０−Ｃｒおよび／またはＭｏ
トラッキング抵抗層２４−ポリカーボネート
フィラメント２２−ＮｉまたはＰｔ
を含んでいる。
図１の多層構造は、イオンのようなエネルギーの帯電粒子で照射され、トラッキングレジスト層２４における電荷粒子トラックを生成する。
他の方法は、ホトリソグラフィ、ｘ線リソグラフィ、および電子ビームリソグラフィのようの従来のリソグラフィを含むが、それに限定されない。
荷電粒子が用いられると、それらは、基板１２の平らな下面に実質的に垂直の方向にトラッキングレジスト層２４に当たり、従って、一般にトラッキングレジスト層２４に垂直である。荷電粒子は径路に沿って連続の損傷ゾーンを作る直線径路におけるトラッキングレジスト層２４を通過する。粒子のトラックは、良く画定された平均スペーシングのある多層構造を横切ってランダムに分布される。トラック密度は１０11トラック／ｃｍ3程度である。代表的な値は、１μｍの平均的なトラックスペーシングを生じる１０8トラック／ｃｍ3である。
１つの実施の形態において、荷電粒子の加速器はトラックを形成するために用いられる良くコリメートされたイオンビームを形成する。イオンビームはトラッキングレジスト層２４を横切って均一に走査される。好適な荷電粒子の種は、代表的には、約４ＭｅＶから１６ＭｅＶの範囲におけるエネルギーでイオン化されたＸｅである。代わりに、荷電粒子のトラックは、例えば放射性素子のカリホルニウム２５２によって、生成される核分裂粒子のコリメートされたソースから作ることができる。
粒子のトラックが形成されると、ＫＯＨ或いはＮａＯＨを含むが、これに限定されない化学的エッチングがエッチングを行い、トラッキングレジスト層２４（図３）において形成されたトラックを過剰エッチングする。トラックに沿ってエッチングされた円筒状の孔を形成する代わりに、一般に台形の断面を有する円錐形であるトラッキングレジスト層２４の開口２６を開けるために広げられる。開口２６は、ゲート層２０において、例えば２００ｎｍを通って、約５０−１００ｎｍの直径を有している。トラッキングレジスト層２４は、ゲート層２０をエッチングするためにマスクとして用いられ、１つの実施の形態において、２００ｎｍの直径のゲートホール２８（図４）を生成する。エッチングは、例えば、クロムに対してはＣｌ2そしてＭｏに対してはＳＦ6のような反応性イオンエッチングである。絶縁層１８への反応性イオンエッチングの深さは最小化される。プロセスを監視し、適切な時間にプロセスを止めるステップ、センサーのようなフィードバック装置の使用、および選択性エッチングの使用等を含むが、これに限定されない反応性イオンエッチングが絶縁層１８において停止することを保証するために、いろいろなメカニズムが利用できる。過剰のトラッキングレジスト２４の材料は、絶縁層１８の上部のゲート３０を残して、除かれる。
図５（ａ）を参照すると、コンフォーマル層３２がゲート３０の上部に、および開口２８へ与えられる。コンフォーマル層３２のための適当な材料は、窒化シリコン、アモルファス或いは小さい粒の多結晶Ｓｉ、およびＳｉＯ2を含むが、これに限定されない。コンフォーマル層を与えるための方法は、ＣＶＤを含むが、これに限定されない。
図５（ｂ）に示されるように、コンフォーマル層３２が異方性エッチングされると、材料が除去される。絶縁基板１２によって定められた面３３に平行な表面にあるコンフォーマル層３２から除去される。例えば表面３５はエッチングされない。異方性エッチングステップは材料を除去し、従って、ステップ３４においてスペーサー３６を形成する。
スペーサー３６は絶縁層１８の上部にある開口を残すことが図６に示されている。スペーサー３６のサイズは、開口３８のサイズを画定するように制御され、開口は、一例として幅が約１００ｎｍである。
図７に示されるように、スペーサー３６は、例えば絶縁層１８のみを実質的にエッチングし、絶縁孔４０を形成するために高い異方性の選択エッチングエッチング用のマスクとして用いられる。他の構造は最小限にエッチングされる。エッチングプロセス中に、プラズマにおけるＣＨ4の使用により、ポリマーが絶縁孔の壁上に形成される。これは、絶縁孔４０の側壁および底部上にポリマーを形成する。このポリマーは化学的攻撃から壁を保護するが、活発な粒子から壁を保護しない。活発な粒子は真っ直ぐ下りてきて、絶縁孔４０の底部のみを打つので、ポリマーは絶縁孔４０の底部からのみ除去され、側壁に沿っては除去されない。反応性イオンエッチングの異方性の性質のために、壁は化学的攻撃から保護され、エッチングは絶縁層１６に向かう方向のみである。絶縁基板１２の面に垂直な絶縁孔４０の垂直な壁に沿ってポリマーが形成しているために、絶縁層１８の実質的なアンダーカッティングはない。抵抗性の層１６のエッチングを制限する制御は、（ｉ）抵抗性の層１６を非常にゆっくりエッチングする選択性エッチングを用いること、（ii）エッチングがタイミング等によって完成される終点の決定、および（iii）抵抗性の層１６がエッチングされ始める点を決定するために、監視することを含むが、これらに限定されないいろいろなメカニズムによって達成される。
反応性イオンエッチングに続いて、ポリマーを除去するために絶縁孔４０に化学的処理を施すことが望ましい。適切な化学的処理は、Ｏ2とＣＦ4のプラズマ或いはこの分野における当業者に周知の半導体産業において用いられる商業的に利用可能なポリマーストリッパーを含むが、それに限定されない。従って、図７に示されるような電気化学セルが用いられる。
図８を参照すると、絶縁孔４０はフィラメント材料で満たされる。メッキがパターン化されたゲート３０に延びる。適切なメッキ材料はＮｉ，Ｐｔ等を含むが、それらに限定されない。メッキは、カソードのような抵抗層１６、および外部アノードを伴って、パルスメッキによって行われる。抵抗層１６とパターン化されたゲート３０の電圧は、メッキが金属ゲート層２０上に生じないように制御される。
スペーサー３６は、続いて、選択性プラズマエッチングおよびウェットエッチングを含むが、それらに限定されない除去プロセスで除かれる。その後、フィラメント２２に隣接する絶縁層１８を等方性プラズマ、或いは化学的ウェット（希ＨＦ）エッチングで除くことができる。除去された絶縁層１８の量は、抵抗層１６に殆ど達する部分まで除去される量である。
別実施形態では、絶縁層１８は除去されない（図９）。
反応性イオンエッチングと一緒にスペーサー３６を使用することは、フィラメント２２を形成するために用いられる絶縁孔４０を画定する。代わりのプロセスは絶縁層１８のトラッキングおよび粒子のトラックに沿う化学的エッチングを使用することである。
再び図１を参照すると、フィラメント２２が形成され、そのチップはゲート層２０の上部の平らな面４１とゲート層２０の底部の平らな面の間にあるのが好ましい。他の実施の形態において、フィラメントのチップは平らな面４１上に形成される。あまり好ましくはないが、フィラメントのチップは平らな面４３の下に形成される。フィラメント２２のチップは、所望のチップの幾何学形状にするために磨かれ、或いはエッチングされる。
フィラメント２２は、磨かれ、或いはエッチングされて作ることができる上部の平らなシリンダー、上部の丸いシリンダー、鋭いコーン等のようないろいろな幾何学形状を有することができる。
もし、絶縁層１８の厚さに不均一性があり、或いはメッキに不均一性があるならば、図１０から図２１に示された本発明の他の実施の形態は、後で詳しく述べられるように、それぞれのゲート３０に関して同じ位置にフィラメント２２を作るためにはより相応しい。図１０−図２０を参照すると、フィラメント２２はゲートのカプセル層４２の包含によって、パターン化されたゲート３０上に形成される。図２０に示されたように、パターン化されたゲート３０はフィラメント２２の点、例えばフィラメント２２のチップ形状、を画定するために用いられ、それは、メッキにおける不均一性および誘電体の厚さにおける不均一性の調節を可能にする。これは、フィラメント２２のセルフアライメント（自己整合）を定める。適切なゲートカプセル層４２の材料は、Ｓｉ，ＳｉＯ2およびＳｉ3Ｎ4を含むがこれらに限定されない。
最初の多層構造は図１０に示され、基板１２、基板１２の上面に配置された金属の行電極１４、抵抗層１６の上面にある絶縁層１８、絶縁層１８の上面に配置された金属ゲート層２０、金属ゲート層２０の上面に配置されたゲートカプセル層４２、およびゲートカプセル層４２の上面に配置された任意のトラッキングレジスト層２４を含む。トラッキングレジスト層２４はこの実施の形態に含まれる必要がないことが理解されるであろう。ゲートカプセル層のための材料の適切な選択は、ゲートカプセル層４２がトラッキングレジスト層としても用いられることを可能にする。２つの実施の形態の多層構造間の唯一の相違は、トラッキングレジスト２４の有無によって、ゲートカプセル層４２を含むことである。ゲートカプセル層４２は２つの機能を提供する：（ｉ）それがパターン化されたゲート３０を包み、そして（ii）パターン化されたゲート３０の上にフィラメントをメッキすることを可能にして、背の高いスペーサー３６の形成を可能にする。
第１の実施の形態において実施されているように、粒子トラッキングが利用され、トラッキングレジスト層２４がエッチングされる（図１１）。ゲートカプセル層４２とゲート層２０をとおして反応性イオンエッチングが行われ（図１２）、ゲートホール２８とパターン化されたゲート３０を形成する。もし、ゲートカプセル層４２がトラックされ、エッチングされ、そしてゲートをパターン化するためのレジストとして用いられるなら、トラッキングレジスト層２４は含まれる必要がない。図１−図９に示された実施の形態に用いられた同じ方法は、図１０−図２１に示された第２の実施の形態にも用いられる。用いられた多くのステップの詳細な説明はここでは繰り返さない。
もし、含まれるなら、トラッキングレジスト層２４は除去され、スペーサーのコンフォーマル層３２がゲート層２０を覆い、ゲートホール２８（図１３）に形成される。ゲートカプセル層４２とスペーサーのコンフォーマル層３２に対するの材料の適当な選択によって、ゲート層２０は完全に絶縁され、従って、パターン化されたゲート３０上の制御電圧に関する心配を除いて、メッキがパターン化されたゲート３０上に生じないことを保証する。
スペーサーのコンフォーマル層３２の異方性エッチングで、生じるスペーサー３６はゲート層２０とカプセル層４２をプラスした高さに等しい高さを有する（図１４）。
絶縁孔４０が形成され（図１５）、５０−１０００ｎｍの範囲の幅を有する。適切な幅は約１００ｎｍである。その後絶縁孔４０は充填される（図１６）。
図１７と図１８を参照すると、ゲート化されたフィラメント構造１０の絶縁層１８の厚さの不均一性、およびメッキの不均一性の影響が示されている。全ての絶縁孔４０が同じ速度で満たさすことを仮定すると、絶縁層１８が薄い場合、絶縁孔は非常に早く充填され、過剰メッキになるであろう（図１７）。メッキの不均一性により、ある絶縁孔４０は他のものより早く満たすであろう（図１８）。特に大きな電界放射ディスプレイにおいて、メッキの均一性を達成することは困難である。何故ならば、均一なメッキを行う適当な装置を作ることが困難であるからである。このような装置に対する要求は、それが、（ｉ）均一な電流密度を与え、および（ii）濃度勾配および電解液の減少を避けるために、電解液を効率よくかき混ぜることである。とにかく、これらの不均一性に関して、フィラメント２２とその各々のゲート開口２８との関係が、以下に詳しく説明されるように維持される。
コンフォーマル層３２とスペーサー３６は、パターン化されたゲートを越えて延びるフィラメントを残して、除去される（図１９）。パターン化されたゲート３０は、図１９に示された回路でフィラメント２２を電気研磨するために用いられる。従って、パターン化されたゲート３０は、フィラメント２２のチップ４４がある点を定めるために用いられる（図２０）。パターン化されたゲート３０は電気研磨用のカソードとして働く。適切な電解液はこの分野の当業者に周知である。これは、過剰な材料が自由になり、やせ衰えるようにフィラメント２２を実質的にやせ細らせる。残りのフィラメントは鋭いチップ４４の幾何学的形状を有する。
フィラメント２２のチップ４４はパターン化されたゲート３０の位置に配置される。フィラメント２２とフィラメントのチップ４４は、その関連ゲート開口２８とフィラメント４４に対する相対的位置を確立するために、ゲート開口２８に配置される。図２１を参照すると、その関連ゲート開口２８とフィラメント４４の相対的位置は、ゲート層２０の上部の平らな面４１とゲート層２０の下部の平らな面４３に関するチップの位置として定められる。
金属のゲート層２０は、平均の厚さ“ｓ”と下部の金属ゲートの平らな面２０（ｂ）と実質的に平行な上部の金属ゲートの平らな面２０（ａ）を有する。金属のゲート層２０は金属ゲート３０をとおして延びる複数の孔４０を含む。各々の孔４０は開口の底部の平らな面に沿って平均の幅“ｒ”を有する。各々の孔は上部の金属ゲートの平らな面２０（ａ）と下部の金属ゲートの平らな面２０（ｂ）と平行で、これらの面から同じ距離に位置した中間点の平面４６を定める。複数のフィラメント２２は、それぞれ、点“Ａ”で終端するフィラメントのチップ４４およびフィラメントのチップ４４をとおしてフィラメントの長さに沿って延びるフィラメントの軸４８を有する。フィラメントの軸４８と中間点の平面４６の交点において、点“Ｏ”が定められる。ディスプレイの全てのフィラメントのチップ４４の大部分は、フィラメントの軸４８に沿う点“Ａ”と“Ｏ”における各フィラメントのチップ４４間の長さ“Ｌ”を有する。ここで、
Ｌ≦（ｓ＋ｒ）／２
である。
好ましくは、全てのフィラメントのチップ４４の少なくとも７５パーセントは点Ａと点Ｏ間でこの関係を有し、特に、少なくとも９０パーセントはこの関係を有する。
ディスプレイのフラメントチップ４４の大部分は、（ｉ）上部の金属ゲート層の平らな面２０（ａ）上の点Ａ、（ii）上部の金属ゲート層の平らな面２０（ａ）と下部の金属ゲート層の平らな面２０（ｂ）間の点ａ、或いは（iii）下部の金属ゲート層の平らな面２０（ｂ）の下の点Ａを有する。
本発明の方法によって、あらゆる絶縁孔４０は過剰メッキされ、垂直の自己整合が利用される。パターン化されたゲート３０は研磨／エッチングを行うために用いられる。ゲートのカプセル層４２の包含によって、フィラメント２２はパターン化されたゲート３０上にメッキされる。更に、中間以外の電界放射ディスプレイの端に多くのメッキがある。これは、（ｉ）電流の集中の影響および（ii）電解質の減少の影響のために生じる。メッキが全ての場所におけるパターン化されたゲート上にある限り、（ｉ）堆積された絶縁層１８の厚さの均一性に関するトレランス(tolerance)が与えられ、（ii）メッキの均一性に対する高さのトレランスが可能であるという２つの利点が得られる。
その結果は、電界放射ディスプレイのためのフィラメント２２の作成であり、各フィラメント２２の位置が各孔４０（垂直のアライメント）内で同じである。研磨されたフィラメント４４が作成される。更に、この分野における当業者に周知の電気のない堆積および選択性堆積プロセスを用いるフィラメントと同様に、コーンが形成される。
他の実施の形態にでは、ゲートがパターン化され、絶縁層を完全にエッチングするためにマスクとして用いられる。コンフォーマル層は作られた孔に堆積される。これは、メッキを容易にして、ゲートのカプセル化を完成するように導く。孔の底に形成された過剰の材料は、プラズマ或いはウエットのエッチングを含むが、それらに限らない適切な方法によって除かれる。この孔は、過剰メッキされる。コンフォーマル層は、続いて化学的に実質的に除かれ、所望のフィラメントチップが電気化学的にエッチングされ、所望の幾何学形状を形成する。
本発明の好適な実施の形態の説明は、概略および説明のために与えられた。完全性、或いは本発明を開示された形状に限定することを意図するものでない。多くの変更および変形がこの分野の当業者に明らかであろう。本発明の原理およびその実際の応用を最良に説明するために、実施の形態が選択され、記載され、それにより、当業者がいろいろな実施の形態に対し、また意図された特定の使用に適したいろいろな変更できる本発明を理解することが可能である。本発明の範囲は、特許請求の範囲およびその均等物によって定められる。
本願は、１９９４年６月２９日にSpindt他により出願された米国出願(U.S. Patent Application Serial No. 08/269,229)“Use of Charged Particle Tracks in Fabricating Gated Electron-Emitting Devices”の一部継続出願であり、この出願は、１９９３年１１月２４日にSpindt他により出願された米国出願(U.S. Patent Application Serial No. 08/158,102)“Field-Emitter Fabrication Using Charged-Particle Trakcs, And Associated Field-Emission Devices”の一部継続出願であり、この出願は、１９９３年９月８日にMacaulay他により出願された米国出願(U.S. Patent Application Serial No. 08/118,490, 現在米国特許第5,462,467号)“Structure And Fabrication Of Filamentary Field-Emission Devices, including Self-Aligned Gate”の一部継続出願であり、これらの全てはレファレンスによってここに取り込まれる。本願は、本願と同日にBergeron他により出願された“Method For Creating Gated Filament Structures For Field Emission Displays”(Att Docket No. SVC2029)および“Method For Creating Gated Filament Structures For Field Emission Displays”(Att Docket No. SVC2032)と同時係属出願である。
発明の背景
発明の属する分野
本発明は、開口に位置されたフィラメントのある電界放射ディスプレイ用のゲートフィラメント構造に関する。その関連した開口に対する各々のフィラメントチップの大多数の関係位置は、ディスプレイのフィラメントチップの大多数と実質的に同じである。この関係は、絶縁層の厚さ或いはフィラメントのメッキに不均一性がある場合の大きなディスプレイに対しても維持される。
関連技術
電界放射ディスプレイは、表面プレート、背面プレートおよび表面プレートと背面プレートの周辺を接続する壁を有し、シールされた真空エンベロープを形成している。幾つかの電界放射ディスプレイにおいて、このエンベロープは、約１×１０-7 トール或いはそれ以下の真空圧に保たれる。表面プレートの内面は、ディスプレイの活性領域を画定する、蛍光体或いは蛍光体パターンのような光放射エレメントで覆われている。コーンおよびフィラメントのような電界放射カソードは背面近傍に位置される。抽出電極における適切な電圧の印加は、表面プレート上の蛍光体に向け加速される電子を放出する。加速された電子は、それらの目標の蛍光体を打ち、蛍光体が表面の外部にいる観察者によって見られる光を放射する。エミッタの各セットに対して放射された電子は一定の目標の蛍光体のみを打つようにされている。
電界エミッタを形成するためのいろいろな方法は知られている。米国特許第3,655,241号は、基板電極上に配置された円形或いは四角形の開口のアレイのあるスクリーンを用いて電界エミッタを製造することを開示する。ソースの一つは、モリブデンのようなエミッタを形成する金属から成り、原子は基板電極に垂直な方向に堆積される。他のソースは、モリブデン−アルミニウムの複合体のようなクロージャー材料(closure material)から成る。このクロジャー材料の原子は、基板に対し小さな角度にあるスクリーン上に当たるようにされる。クロージャー材料は、スクリーンにある開口を次第にふさぐ。従って、エミッターを形成する金属は、スクリーンの開口が円形であるか四角形であるかによって、コーン或いはピラミッドの形状に堆積される。
電界エミッタを作る他の方法は、米国特許第5,164,632号に開示されている。アルミニウムプレートの部分は陽極状に酸化され、アルミナをとおしてほとんどさまざまに広がる孔を有する薄いアルミナの層を形成する。電界エミッタのために孔を金で満たすために、電解の技術が用いられる。アドレスラインは、構造のアルミナ側に沿って満たされた孔の上に形成され、その後、残りのアルミニウムと隣接するアルミナの部分が孔にある金を再び露出するために構造の反対側に沿って除去される。再露出された金の部分は、電界エミッタを鋭くするために利用されるイオンミリング工程の間に除去される。金は、ゲート電極を形成するためにアルミナ上に、および孔に部分的に蒸着される。
米国特許第5,150,192号では、電界エミッタは、基板の底に形成されたマスクを通してエッチングすることによって、基板をとおして途中まで開口を作ることによって製造される。金属が開口の壁に沿って、また下部の基板表面に沿って堆積される。基板の厚みの一部が上部の表面に沿って除去される。ゲート電極は、堆積／平坦化の方法によって形成される。キャビティが上部の基板表面に沿って設けられ、その後開口の中空金属部分が電界エミッタ構造を完成するために鋭くされる。
しかし、大きな面積の電界放射ディスプレイは、大きなエミッタ面積を横切って延びる電界エミッタを支持するために比較的強い基板を必要とする。必要な基板の厚さは、代表的には数百μｍから１０ｍｍ、或いはそれ以上である。
米国特許第5,164,632号および米国特許第5,150,192号における製造方法は、大きな面積のディスプレイに必要な厚さの基板に電界エミッタを取り付けることが非常に困難である。
米国特許第4,940,916号では、ゲート化された領域の電界エミッタは、電気的に絶縁された支持構造上に置かれた高導電性層を覆った高抵抗層上に形成されている。0.１から１μｍの厚さに対して、高抵抗層は１０4から１０5オーム−ｃｍの比抵抗を有している。この抵抗層は、絶縁破壊および短絡から電界エミッタを保護するように、電子放射コーンを通して電流を制限する。
カソードから均一性の放射をもつことが望ましい。電界放射カソードは、フィラメントの表面にある、或いは一般にカソードの表面上に非常に強い電界があることに依存する。強い電界の形成は、(ｉ)カソードチップの鋭さ、(ii)抽出電極（ゲート）およびカソードの近接度に依存する。これら２つの電極間における電圧の印加によって、強い電界が生成される。放射の不均一性はエミッタチップとゲートの相対位置における不均一性に関係する。放射の不均一性は、放射するチップの鋭さの違いからも生じる。
Busta,“Vacuum Microelectronics-1992”, J. Micromech. Microeng., Vol. 2, 1992 pp.43-74は、電界放射装置の一般的な概要を提供する。他のものの間で、Bustaは“Keynote Address, Vacuum Microelectronics; What’s New and Exciting”(IEEE Trans. Elect. Dev., Oct. 1990, pp.2276-2283)でUtsumiと議論している。彼は丸くなった端のフィラメントは電界エメッタにとって最良の形状であることを示唆している。また、Fischer他によるレプリカ技術による電界エミッタの製造における電荷粒子の使用を扱っている、“Production and Use of Nuclear Tracks: Imprinting Structure on Solids”(Rev. Mod. Phys., Oct. 1983, pp.907-948)は興味のあるものである。
米国特許第3,655,241号に教示された蒸着物の良くコリメートされたソースは、全体の電界放射ディスプレイを横切るコーン或いはフィラメント形成の均一性を得るために必要である。コリメートされたソースを維持するために、蒸着物の大部分が蒸着装置の内面上に蒸着される。蒸着装置の高価さと蒸着物の浪費の組み合わせは商業的な製造に対して望ましくなく、ディスプレイのサイズが増大するにつれて増加される。大きなディスプレイになると、絶縁像の厚さとフィラメントのメッキに不均一性がある。
各フィラメントとフィラメントチップがゲートの開口に配置される場合、電界放射ディスプレイのためのゲート化されたフィラメント構造を提供することが望ましい。更に、それらの関連した開口とフィラメントチップの相対的な位置がディスプレイのフィラメントの大部分に対して実質的に同じである、大きな電界放射ディスプレイを提供することが望ましい。絶縁層の厚さとフィラメントのメッキの多くの不均一性を有する大きなディスプレイに対してこの関係を維持する必要がある。
発明の概要
本発明の目的は、大きな電界放射ディスプレイのためのゲート化されたフィラメント構造を提供することである。
本発明の他の目的は、電気メッキされたゲート化されたフィラメント構造を提供することである。
本発明の更に他の目的は、大きな電界放射ディスプレイにおいてフィラメントを形成するための商用の製造方法を提供することである。
本発明の更に他の目的は、電気メッキを用いて、大きな電界放射ディスプレイのフィラメントを形成するための商用の製造方法を提供することである。
本発明の更に他の目的は、エッチングマスクとして、およびフィラメント構造をメッキするためのモールドの一部として、スペーサーを用いる電界放射ディスプレイのフィラメントを形成する方法を提供することである。
本発明のこれらの目的および他の目的は、複数のフィラメントを含む電界放射ディスプレイのためのゲート化されたフィラメント構造において達成される。電界放射ディスプレイ用のゲート化されたフィラメント構造は、複数のエレメントを含む。基板と、この基板に隣接して配置された絶縁層と、この絶縁層に隣接して配置された複数のゲートを有する金属ゲート層が含まれる。金属ゲート層は平均の厚さ“ｓ”と底部の金属ゲート層の平らな面に実質的に平行な上部の金属ゲート層の平らな面を有する。複数の開口は、金属ゲート層に形成された各ゲートを通って延びている。各開口は、開口の底部の平らな面に沿って平均の幅“ｒ”を有する。各開口は、上部の金属ゲート層の平らな面と底部の金属ゲート層の平らな面に平行で、実質的に等しい距離に位置した中間の面を画定する。複数のゲート化されたフィラメントは開口に個々に配置される。各フィラメントはフィラメントの軸を有する。フィラメントの軸と中間面の交点は点“Ｏ”を定める。各フィラメントは点“Ａ”において終端するフィラメントチップを含む。ディスプレイの全てのフィラメントチップの大部分は、フィラメント軸に沿って点“Ａ”と点“Ｏ”の各フィラメントチップ間の長さ“Ｌ”を有する。
ここで、Ｌ≦（ｓ＋ｒ）／２である。
ディスプレイの全てのフィラメントチップの少なくとも７５％は点“Ａ”と点“Ｏ”に対してこの関係を有し、特に、フィラメントチップの少なくとも９０％がこの関係を有するのが好ましい。
電界放射ディスプレイのゲート化されたフィラメント構造を形成する１つの方法において、基板、絶縁層およびこの絶縁層の上面の少なくとも一部に位置した金属ゲート層を含む多層構造が与えられる。定義のために、絶縁基板は、（ｉ）基板の上面上に絶縁層のある導電性或いは半導電性の基板である、（ii）基板の上面にパターン化された絶縁領域のある導電性或いは半導電性の基板である、或いは（iii）或いは絶縁基板である。複数のパターン化されたゲートが与えられ、絶縁層の上面にある複数のゲート開口を画定する。パターン化されたゲートは初期の多層構造の一部であり、或いはその後形成される。複数のスペーサが絶縁層の上面のパターン化されたゲートの端にあるゲート開口に形成される。スペーサは絶縁層をエッチングするための、および絶縁層の複数の孔を形成するためのマスクとして用いられる。孔は、孔からゲート開口に延びるフィラメント材料でメッキされ、複数のフィラメントを形成する。その後スペーサは除去される。更に、多層構造は基板の上面の少なくとも一部に導電性の層を含む。
電界放射ディスプレイのゲート化されたフィラメント構造を形成する他の方法において、基板、絶縁層、該絶縁層の上面に位置する金属ゲート層および該金属ゲート層の上面に位置するゲートのカプセルに入れた層を含む多層構造が与えられる。複数のパターン化されたゲートが設けられ、絶縁層の上面に複数のゲート開口を画定する。複数のスペーサが絶縁層の上面のパターン化されたゲートの端にあるゲート開口に形成される。スペーサは、絶縁層をエッチングするため、および絶縁層に複数の孔を形成するためのマスクとして用いられる。これらの孔は複数のフィラメントを形成するために、フィラメント材料でメッキされる。
フィラメントの大部分は、（ｉ）上部と底部の金属ゲート層の表面間に延びる（ii）底部の金属ゲート層の表面の下に延びる、或いは（iii）上部の金属ゲート層の表面上に延びる。
ディスプレイの各フィラメントは電気メッキされ得る。
他の実施の形態において、電界放射装置用のゲート化されたフィラメント構造は基板を含む。
更に、フィラメントの大部分は、上部の金属ゲート層の平らな面を越えて、或いは下部の金属ゲート層の平らな面の下に延びる。
更に、各フィラメントはカプセル化される。各フィラメントはその関した開口に垂直に自己整合（セルフアライン）される。
【図面の簡単な説明】
図１は、絶縁孔におけるゲート化されたフィラメントを有する多層構造の断面図である。
図２は、ゲート化されたフィラメントを作るために用いられた最初の多層構造の断面図である。
図３は、トラッキングレジスト層がゲートに開口を開けるためにエッチングされた後の図２の構造の断面図である。
図４は、金属のゲート層の反応性イオンエッチング、およびゲートと開口の作成に続く図３の構造の断面図である。
図５（ａ）は、ゲート上に、および開口に与えられたコンフォーマル層のある図４の構造の断面図である。
図５（ｂ）は、コンフォーマル層が異方性エッチングされ、材料が除去された場合の図５（ａ）の構造の断面図である。
図６は、コンフォーマル層の異方性エッチングに続いて、絶縁層の上面の開口の端にある開口のスペーサーを残す図５の構造の断面図である。
図７は、絶縁層上のスペーシングをとおして抵抗層まで絶縁層を反応性イオンエッチングするためのマスクとしてのスペーサーの使用、および絶縁層の孔の形成を示す図６の構造の断面図である。
図８は、絶縁層の孔が絶縁層の孔をとおして、スペーサーの高さより一般に大きくない高さまで延びるフィラメント材料で満たされた後、フィラメントを形成する図７の構造の断面図である。
図９は、ゲートへ延びる鋭いチップを有するゲート化されたフィラメント構造の断面図である。
図１０は、金属のゲート層の上面に配置されたゲートカプセル層およびこのゲートカプセル層の上面に配置されたトラッキングレジスト層を有する最初の多層構造を示す、本発明の第２の実施の形態である。
図１１は、トラッキングレジスト層がゲートカプセル層における開口を開けるためにエッチングされた後の図１０の構造の断面図である。
図１２は、ゲートおよび開口を作るために、ゲートカプセル層と金属ゲート層の反応性イオンエッチングに続く図１１の構造の断面図である。
図１３は、ゲートの上部および開口へ与えられたコンフォーマル層のある図１２の構造の断面図である。
図１４は、複数のスペーサーを形成するために、絶縁層の上面の開口の端にある開口におけるスペーサー材料を残して、コンフォーミング部材の異方性エッチングに続く図１３の断面図である。
図１５は、絶縁層を覆うスペーシングをとおして抵抗層まで絶縁層をエッチングするためのマスクとしてスペーサーを使用して、絶縁層の孔を形成する、図１４の断面図である。電気化学セルの概要がゲート上に配置されたアノード、および金属の行電極とその関連抵抗層に接続したカソードと共に示されている。概要は電源も含む。
図１６は、絶縁層の孔が絶縁層の孔をとおしてゲート上の高さまで延びるフィラメント材料で満たされた後の図１５の構造の断面図である。
図１７は、絶縁層の厚さが均一でない点を除いて、図１６の構造と同様な構造の断面図である。フィラメントのチップとゲート間の関係は、不均一性をともなって保たれている。
図１８は、図１６の構造の断面図である。フィラメントのチップとゲート間の関係は、フィラメントのメッキの不均一性をともなって保たれている。
図１９は、ゲートカプセル層とスペーサーの除去に続くゲート化されたフィラメントの断面図である。カソードとしてのゲートを有する電気化学セル、およびアノードとしての上にでたフィラメントの概要が示されている。
図２０は、ゲート化された尖ったフィラメントの作成を示す図１９の構造の断面図である。
図２１は、開口に位置したフィラメントの断面図である。
実施の形態
この開示のために、大きな面積の電界放射ディスプレイが少なくとも６インチ（約１5.２４センチ）のスクリーン、より好ましくは少なくとも８インチ（約２0.３２センチ）の対角線のスクリーン、更に好ましくは１２インチ（約３0.４８センチ）をもつものとして定められる。
フィラメントの長さと最大の直径の比は少なくとも２であり、通常は少なくとも３である。長さと最大直径の比は好ましくは５、或いはそれ以上である。
ゲート化されたフィラメント構造１０は、図１に示されたように、基板１２、金属の行電極１４、この行電極１４上の抵抗層１６、この抵抗層１６の上面上の絶縁層１８、金属ゲート層２０および絶縁性の孔にあるフィランメント２２を含む多層構造から形成される。絶縁層１８は、基板１２と金属ゲート層２０間に配置される。絶縁層１８は基板１２に近接して配置され、この隣接関係にある絶縁層１８と基板１２間に追加層があることがわかるであろう。従って、隣接とは、隣接層がそれらの間にある層を有するばかりでなく、他の層の上部に１つの層を意味するためにここで用いられる。フィラメント２２に隣接する絶縁層の一部が除去される。フィラメントは、代表的には円形の横断面を有する円筒形である。しかし、横断面は幾らか非円形である。絶縁孔は、スペーサーと反応性イオンエッチングによって形成される。明確な目的のために、基板は、（ｉ）基板の上面に絶縁層のある導電性或いは半導電性基板、（ii）パターン化された絶縁領域のある導電性或いは半導電性基板、或いは（iii）絶縁基板を意味する。
図２を参照すると、最初の多層構造は、金属ゲート２０の上面に配置されたトラッキング抵抗層２４も含んでいる。
多層構造のための適切な材料は、
基板１２−ガラスあるいはセラミック
金属行電極１４−Ｎｉ
抵抗層１６−サーメット(cermet)、ＣｒＯX、ＳｉＣ
絶縁層１８−ＳｉＯ2
金属ゲート層２０−Ｃｒおよび／またはＭｏ
トラッキング抵抗層２４−ポリカーボネート
フィラメント２２−ＮｉまたはＰｔ
を含んでいる。
図１の多層構造は、イオンのようなエネルギーの帯電粒子で照射され、トラッキングレジスト層２４における電荷粒子トラックを生成する。
他の方法は、ホトリソグラフィ、ｘ線リソグラフィ、および電子ビームリソグラフィのようの従来のリソグラフィを含むが、それに限定されない。
荷電粒子が用いられると、それらは、基板１２の平らな下面に実質的に垂直の方向にトラッキングレジスト層２４に当たり、従って、一般にトラッキングレジスト層２４に垂直である。荷電粒子は径路に沿って連続の損傷ゾーンを作る直線径路におけるトラッキングレジスト層２４を通過する。粒子のトラックは、良く画定された平均スペーシングのある多層構造を横切ってランダムに分布される。トラック密度は１０11トラック／ｃｍ3程度である。代表的な値は、１μｍの平均的なトラックスペーシングを生じる１０8トラック／ｃｍ3である。
１つの実施の形態において、荷電粒子の加速器はトラックを形成するために用いられる良くコリメートされたイオンビームを形成する。イオンビームはトラッキングレジスト層２４を横切って均一に走査される。好適な荷電粒子の種は、代表的には、約４ＭｅＶから１６ＭｅＶの範囲におけるエネルギーでイオン化されたＸｅである。代わりに、荷電粒子のトラックは、例えば放射性素子のカリホルニウム２５２によって、生成される核分裂粒子のコリメートされたソースから作ることができる。
粒子のトラックが形成されると、ＫＯＨ或いはＮａＯＨを含むが、これに限定されない化学的エッチングがエッチングを行い、トラッキングレジスト層２４（図３）において形成されたトラックを過剰エッチングする。トラックに沿ってエッチングされた円筒状の孔を形成する代わりに、一般に台形の断面を有する円錐形であるトラッキングレジスト層２４の開口２６を開けるために広げられる。開口２６は、ゲート層２０において、例えば２００ｎｍを通って、約５０−１００ｎｍの直径を有している。トラッキングレジスト層２４は、ゲート層２０をエッチングするためにマスクとして用いられ、１つの実施の形態において、２００ｎｍの直径のゲートホール２８（図４）を生成する。エッチングは、例えば、クロムに対してはＣｌ2そしてＭｏに対してはＳＦ6のような反応性イオンエッチングである。絶縁層１８への反応性イオンエッチングの深さは最小化される。プロセスを監視し、適切な時間にプロセスを止めるステップ、センサーのようなフィードバック装置の使用、および選択性エッチングの使用等を含むが、これに限定されない反応性イオンエッチングが絶縁層１８において停止することを保証するために、いろいろなメカニズムが利用できる。過剰のトラッキングレジスト２４の材料は、絶縁層１８の上部のゲート３０を残して、除かれる。
図５（ａ）を参照すると、コンフォーマル層３２がゲート３０の上部に、および開口２８へ与えられる。コンフォーマル層３２のための適当な材料は、窒化シリコン、アモルファス或いは小さい粒の多結晶Ｓｉ、およびＳｉＯ2を含むが、これに限定されない。コンフォーマル層を与えるための方法は、ＣＶＤを含むが、これに限定されない。
図５（ｂ）に示されるように、コンフォーマル層３２が異方性エッチングされると、材料が除去される。絶縁基板１２によって定められた面３３に平行な表面にあるコンフォーマル層３２から除去される。例えば表面３５はエッチングされない。異方性エッチングステップは材料を除去し、従って、ステップ３４においてスペーサー３６を形成する。
スペーサー３６は絶縁層１８の上部にある開口を残すことが図６に示されている。スペーサー３６のサイズは、開口３８のサイズを画定するように制御され、開口は、一例として幅が約１００ｎｍである。
図７に示されるように、スペーサー３６は、例えば絶縁層１８のみを実質的にエッチングし、絶縁孔４０を形成するために高い異方性の選択エッチングエッチング用のマスクとして用いられる。他の構造は最小限にエッチングされる。エッチングプロセス中に、プラズマにおけるＣＨ4の使用により、ポリマーが絶縁孔の壁上に形成される。これは、絶縁孔４０の側壁および底部上にポリマーを形成する。このポリマーは化学的攻撃から壁を保護するが、活発な粒子から壁を保護しない。活発な粒子は真っ直ぐ下りてきて、絶縁孔４０の底部のみを打つので、ポリマーは絶縁孔４０の底部からのみ除去され、側壁に沿っては除去されない。反応性イオンエッチングの異方性の性質のために、壁は化学的攻撃から保護され、エッチングは絶縁層１６に向かう方向のみである。絶縁基板１２の面に垂直な絶縁孔４０の垂直な壁に沿ってポリマーが形成しているために、絶縁層１８の実質的なアンダーカッティングはない。抵抗性の層１６のエッチングを制限する制御は、（ｉ）抵抗性の層１６を非常にゆっくりエッチングする選択性エッチングを用いること、（ii）エッチングがタイミング等によって完成される終点の決定、および（iii）抵抗性の層１６がエッチングされ始める点を決定するために、監視することを含むが、これらに限定されないいろいろなメカニズムによって達成される。
反応性イオンエッチングに続いて、ポリマーを除去するために絶縁孔４０に化学的処理を施すことが望ましい。適切な化学的処理は、Ｏ2とＣＦ4のプラズマ或いはこの分野における当業者に周知の半導体産業において用いられる商業的に利用可能なポリマーストリッパーを含むが、それに限定されない。従って、図７に示されるような電気化学セルが用いられる。
図８を参照すると、絶縁孔４０はフィラメント材料で満たされる。メッキがパターン化されたゲート３０に延びる。適切なメッキ材料はＮｉ，Ｐｔ等を含むが、それらに限定されない。メッキは、カソードのような抵抗層１６、および外部アノードを伴って、パルスメッキによって行われる。抵抗層１６とパターン化されたゲート３０の電圧は、メッキが金属ゲート層２０上に生じないように制御される。
スペーサー３６は、続いて、選択性プラズマエッチングおよびウェットエッチングを含むが、それらに限定されない除去プロセスで除かれる。その後、フィラメント２２に隣接する絶縁層１８を等方性プラズマ、或いは化学的ウェット（希ＨＦ）エッチングで除くことができる。除去された絶縁層１８の量は、抵抗層１６に殆ど達する部分まで除去される量である。
別実施形態では、絶縁層１８は除去されない（図９）。
反応性イオンエッチングと一緒にスペーサー３６を使用することは、フィラメント２２を形成するために用いられる絶縁孔４０を画定する。代わりのプロセスは絶縁層１８のトラッキングおよび粒子のトラックに沿う化学的エッチングを使用することである。
再び図１を参照すると、フィラメント２２が形成され、そのチップはゲート層２０の上部の平らな面４１とゲート層２０の底部の平らな面の間にあるのが好ましい。他の実施の形態において、フィラメントのチップは平らな面４１上に形成される。あまり好ましくはないが、フィラメントのチップは平らな面４３の下に形成される。フィラメント２２のチップは、所望のチップの幾何学形状にするために磨かれ、或いはエッチングされる。
フィラメント２２は、磨かれ、或いはエッチングされて作ることができる上部の平らなシリンダー、上部の丸いシリンダー、鋭いコーン等のようないろいろな幾何学形状を有することができる。
もし、絶縁層１８の厚さに不均一性があり、或いはメッキに不均一性があるならば、図１０から図２１に示された本発明の他の実施の形態は、後で詳しく述べられるように、それぞれのゲート３０に関して同じ位置にフィラメント２２を作るためにはより相応しい。図１０−図２０を参照すると、フィラメント２２はゲートのカプセル層４２の包含によって、パターン化されたゲート３０上に形成される。図２０に示されたように、パターン化されたゲート３０はフィラメント２２の点、例えばフィラメント２２のチップ形状、を画定するために用いられ、それは、メッキにおける不均一性および誘電体の厚さにおける不均一性の調節を可能にする。これは、フィラメント２２のセルフアライメント（自己整合）を定める。適切なゲートカプセル層４２の材料は、Ｓｉ，ＳｉＯ2およびＳｉ3Ｎ4を含むがこれらに限定されない。
最初の多層構造は図１０に示され、基板１２、基板１２の上面に配置された金属の行電極１４、抵抗層１６の上面にある絶縁層１８、絶縁層１８の上面に配置された金属ゲート層２０、金属ゲート層２０の上面に配置されたゲートカプセル層４２、およびゲートカプセル層４２の上面に配置された任意のトラッキングレジスト層２４を含む。トラッキングレジスト層２４はこの実施の形態に含まれる必要がないことが理解されるであろう。ゲートカプセル層のための材料の適切な選択は、ゲートカプセル層４２がトラッキングレジスト層としても用いられることを可能にする。２つの実施の形態の多層構造間の唯一の相違は、トラッキングレジスト２４の有無によって、ゲートカプセル層４２を含むことである。ゲートカプセル層４２は２つの機能を提供する：（ｉ）それがパターン化されたゲート３０を包み、そして（ii）パターン化されたゲート３０の上にフィラメントをメッキすることを可能にして、背の高いスペーサー３６の形成を可能にする。
第１の実施の形態において実施されているように、粒子トラッキングが利用され、トラッキングレジスト層２４がエッチングされる（図１１）。ゲートカプセル層４２とゲート層２０をとおして反応性イオンエッチングが行われ（図１２）、ゲートホール２８とパターン化されたゲート３０を形成する。もし、ゲートカプセル層４２がトラックされ、エッチングされ、そしてゲートをパターン化するためのレジストとして用いられるなら、トラッキングレジスト層２４は含まれる必要がない。図１−図９に示された実施の形態に用いられた同じ方法は、図１０−図２１に示された第２の実施の形態にも用いられる。用いられた多くのステップの詳細な説明はここでは繰り返さない。
もし、含まれるなら、トラッキングレジスト層２４は除去され、スペーサーのコンフォーマル層３２がゲート層２０を覆い、ゲートホール２８（図１３）に形成される。ゲートカプセル層４２とスペーサーのコンフォーマル層３２に対するの材料の適当な選択によって、ゲート層２０は完全に絶縁され、従って、パターン化されたゲート３０上の制御電圧に関する心配を除いて、メッキがパターン化されたゲート３０上に生じないことを保証する。
スペーサーのコンフォーマル層３２の異方性エッチングで、生じるスペーサー３６はゲート層２０とカプセル層４２をプラスした高さに等しい高さを有する（図１４）。
絶縁孔４０が形成され（図１５）、５０−１０００ｎｍの範囲の幅を有する。適切な幅は約１００ｎｍである。その後絶縁孔４０は充填される（図１６）。
図１７と図１８を参照すると、ゲート化されたフィラメント構造１０の絶縁層１８の厚さの不均一性、およびメッキの不均一性の影響が示されている。全ての絶縁孔４０が同じ速度で満たさすことを仮定すると、絶縁層１８が薄い場合、絶縁孔は非常に早く充填され、過剰メッキになるであろう（図１７）。メッキの不均一性により、ある絶縁孔４０は他のものより早く満たすであろう（図１８）。特に大きな電界放射ディスプレイにおいて、メッキの均一性を達成することは困難である。何故ならば、均一なメッキを行う適当な装置を作ることが困難であるからである。このような装置に対する要求は、それが、（ｉ）均一な電流密度を与え、および（ii）濃度勾配および電解液の減少を避けるために、電解液を効率よくかき混ぜることである。とにかく、これらの不均一性に関して、フィラメント２２とその各々のゲート開口２８との関係が、以下に詳しく説明されるように維持される。
コンフォーマル層３２とスペーサー３６は、パターン化されたゲートを越えて延びるフィラメントを残して、除去される（図１９）。パターン化されたゲート３０は、図１９に示された回路でフィラメント２２を電気研磨するために用いられる。従って、パターン化されたゲート３０は、フィラメント２２のチップ４４がある点を定めるために用いられる（図２０）。パターン化されたゲート３０は電気研磨用のカソードとして働く。適切な電解液はこの分野の当業者に周知である。これは、過剰な材料が自由になり、やせ衰えるようにフィラメント２２を実質的にやせ細らせる。残りのフィラメントは鋭いチップ４４の幾何学的形状を有する。
フィラメント２２のチップ４４はパターン化されたゲート３０の位置に配置される。フィラメント２２とフィラメントのチップ４４は、その関連ゲート開口２８とフィラメント４４に対する相対的位置を確立するために、ゲート開口２８に配置される。図２１を参照すると、その関連ゲート開口２８とフィラメント４４の相対的位置は、ゲート層２０の上部の平らな面４１とゲート層２０の下部の平らな面４３に関するチップの位置として定められる。
金属のゲート層２０は、平均の厚さ“ｓ”と下部の金属ゲートの平らな面２０（ｂ）と実質的に平行な上部の金属ゲートの平らな面２０（ａ）を有する。金属のゲート層２０は金属ゲート３０をとおして延びる複数の孔４０を含む。各々の孔４０は開口の底部の平らな面に沿って平均の幅“ｒ”を有する。各々の孔は上部の金属ゲートの平らな面２０（ａ）と下部の金属ゲートの平らな面２０（ｂ）と平行で、これらの面から同じ距離に位置した中間点の平面４６を定める。複数のフィラメント２２は、それぞれ、点“Ａ”で終端するフィラメントのチップ４４およびフィラメントのチップ４４をとおしてフィラメントの長さに沿って延びるフィラメントの軸４８を有する。フィラメントの軸４８と中間点の平面４６の交点において、点“Ｏ”が定められる。ディスプレイの全てのフィラメントのチップ４４の大部分は、フィラメントの軸４８に沿う点“Ａ”と“Ｏ”における各フィラメントのチップ４４間の長さ“Ｌ”を有する。ここで、
Ｌ≦（ｓ＋ｒ）／２
である。
好ましくは、全てのフィラメントのチップ４４の少なくとも７５パーセントは点Ａと点Ｏ間でこの関係を有し、特に、少なくとも９０パーセントはこの関係を有する。
ディスプレイのフラメントチップ４４の大部分は、（ｉ）上部の金属ゲート層の平らな面２０（ａ）上の点Ａ、（ii）上部の金属ゲート層の平らな面２０（ａ）と下部の金属ゲート層の平らな面２０（ｂ）間の点ａ、或いは（iii）下部の金属ゲート層の平らな面２０（ｂ）の下の点Ａを有する。
本発明の方法によって、あらゆる絶縁孔４０は過剰メッキされ、垂直の自己整合が利用される。パターン化されたゲート３０は研磨／エッチングを行うために用いられる。ゲートのカプセル層４２の包含によって、フィラメント２２はパターン化されたゲート３０上にメッキされる。更に、中間以外の電界放射ディスプレイの端に多くのメッキがある。これは、（ｉ）電流の集中の影響および（ii）電解質の減少の影響のために生じる。メッキが全ての場所におけるパターン化されたゲート上にある限り、（ｉ）堆積された絶縁層１８の厚さの均一性に関するトレランス(tolerance)が与えられ、（ii）メッキの均一性に対する高さのトレランスが可能であるという２つの利点が得られる。
その結果は、電界放射ディスプレイのためのフィラメント２２の作成であり、各フィラメント２２の位置が各孔４０（垂直のアライメント）内で同じである。研磨されたフィラメント４４が作成される。更に、この分野における当業者に周知の電気のない堆積および選択性堆積プロセスを用いるフィラメントと同様に、コーンが形成される。
他の実施の形態にでは、ゲートがパターン化され、絶縁層を完全にエッチングするためにマスクとして用いられる。コンフォーマル層は作られた孔に堆積される。これは、メッキを容易にして、ゲートのカプセル化を完成するように導く。孔の底に形成された過剰の材料は、プラズマ或いはウエットのエッチングを含むが、それらに限らない適切な方法によって除かれる。この孔は、過剰メッキされる。コンフォーマル層は、続いて化学的に実質的に除かれ、所望のフィラメントチップが電気化学的にエッチングされ、所望の幾何学形状を形成する。
本発明の好適な実施の形態の説明は、概略および説明のために与えられた。完全性、或いは本発明を開示された形状に限定することを意図するものでない。多くの変更および変形がこの分野の当業者に明らかであろう。本発明の原理およびその実際の応用を最良に説明するために、実施の形態が選択され、記載され、それにより、当業者がいろいろな実施の形態に対し、また意図された特定の使用に適したいろいろな変更できる本発明を理解することが可能である。本発明の範囲は、特許請求の範囲およびその均等物によって定められる。
Claims (8)
- 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法であって、
基板、絶縁層および前記絶縁層の上面の少なくとも一部に配置された金属のゲート層を含む多層構造を設けるステップと、
前記ゲート層に複数の開口を設けるステップであって、各開口は前記ゲート層の上面から前記ゲート層を貫通して延在する、該ステップと、
それぞれ各開口の縁部に隣接した位置において開口内に延在する複数のスペーサーを形成するステップと、
前記絶縁層をエッチングするためのマスクとして前記スペーサーを用いて、前記絶縁層を貫通する複数の孔を形成するステップと、
前記絶縁層における複数の孔をフィラメント材料でメッキして複数のフィラメントを形成するステップとを有することを特徴とする方法。 - 前記多層構造は、更に前記基板の上面の少なくとも一部に導電性層を有することを特徴とする請求項１に記載の方法。
- 更に、前記スペーサーを除去するステップを有することを特徴とする請求項１に記載の方法。
- 前記多層構造は、更に前記基板の上面に配置された金属の行電極と、前記金属の行電極の上面に少なくとも部分的に配置された抵抗層とを有し、前記絶縁層は前記抵抗層の上面に配置されることを特徴とする請求項１に記載の方法。
- 前記多層構造は、更に金属のゲート層の上面に配置された、粒子貫通経路が形成され得るトラッキングレジスト層を有することを特徴とする請求項４に記載の方法。
- 更に、前記トラッキングレジスト層に複数の粒子貫通経路を生成するために、荷電エネルギー粒子で多層構造を放射するステップを有することを特徴とする請求項５に記載の方法。
- 更に、前記フィラメントに隣接する絶縁層の一部を除去するステップを有することを特徴とする請求項１に記載の方法。
- 更に、前記トラッキングレジスト層に複数の粒子貫通経路を生成するために、荷電エネルギー粒子で多層構造を放射し、
前記トラッキングレジスト層に複数の開口を形成するために、前記複数の粒子貫通経路をエッチングし、
複数のゲートを形成するために、前記金属のゲート層をエッチングすることを特徴とする請求項５に記載の方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/383,409 US7025892B1 (en) | 1993-09-08 | 1995-01-31 | Method for creating gated filament structures for field emission displays |
| US08/383,408 | 1995-01-31 | ||
| US08/383,408 US5578185A (en) | 1993-09-08 | 1995-01-31 | Method for creating gated filament structures for field emision displays |
| US08/383,410 | 1995-01-31 | ||
| US08/383,409 | 1995-01-31 | ||
| US08/383,410 US5801477A (en) | 1993-09-08 | 1995-01-31 | Gated filament structures for a field emission display |
| PCT/US1996/001461 WO1996024152A1 (en) | 1995-01-31 | 1996-01-31 | Gated filament structures for a field emission display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10513304A JPH10513304A (ja) | 1998-12-15 |
| JP3832840B2 true JP3832840B2 (ja) | 2006-10-11 |
Family
ID=27409622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52375696A Expired - Fee Related JP3832840B2 (ja) | 1995-01-31 | 1996-01-31 | 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0807314B1 (ja) |
| JP (1) | JP3832840B2 (ja) |
| AU (1) | AU4913496A (ja) |
| WO (1) | WO1996024152A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031250A (en) * | 1995-12-20 | 2000-02-29 | Advanced Technology Materials, Inc. | Integrated circuit devices and methods employing amorphous silicon carbide resistor materials |
| JP3171121B2 (ja) * | 1996-08-29 | 2001-05-28 | 双葉電子工業株式会社 | 電界放出型表示装置 |
| FR2766011B1 (fr) | 1997-07-10 | 1999-09-24 | Alsthom Cge Alcatel | Cathode froide a micropointes |
| FR2770683B1 (fr) * | 1997-11-03 | 1999-11-26 | Commissariat Energie Atomique | Procede de fabrication d'une source d'electrons a micropointes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3340777A1 (de) * | 1983-11-11 | 1985-05-23 | M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8000 München | Verfahren zur herstellung von duennfilm-feldeffekt-kathoden |
| DE4209301C1 (en) * | 1992-03-21 | 1993-08-19 | Gesellschaft Fuer Schwerionenforschung Mbh, 6100 Darmstadt, De | Manufacture of controlled field emitter for flat display screen, TV etc. - using successive etching and deposition stages to form cone shaped emitter peak set in insulating matrix together with electrodes |
| US5320570A (en) * | 1993-01-22 | 1994-06-14 | Motorola, Inc. | Method for realizing high frequency/speed field emission devices and apparatus |
| FR2705830B1 (fr) * | 1993-05-27 | 1995-06-30 | Commissariat Energie Atomique | Procédé de fabrication de dispositifs d'affichage à micropointes, utilisant la lithographie par ions lourds. |
-
1996
- 1996-01-31 WO PCT/US1996/001461 patent/WO1996024152A1/en active IP Right Grant
- 1996-01-31 EP EP96905347A patent/EP0807314B1/en not_active Expired - Lifetime
- 1996-01-31 AU AU49134/96A patent/AU4913496A/en not_active Abandoned
- 1996-01-31 JP JP52375696A patent/JP3832840B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996024152A1 (en) | 1996-08-08 |
| JPH10513304A (ja) | 1998-12-15 |
| AU4913496A (en) | 1996-08-21 |
| EP0807314B1 (en) | 2002-04-24 |
| EP0807314A1 (en) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801477A (en) | Gated filament structures for a field emission display | |
| US5562516A (en) | Field-emitter fabrication using charged-particle tracks | |
| US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
| KR100357812B1 (ko) | 전자방출소자및그제조방법 | |
| US3755704A (en) | Field emission cathode structures and devices utilizing such structures | |
| US3789471A (en) | Field emission cathode structures, devices utilizing such structures, and methods of producing such structures | |
| EP0885452B1 (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| WO1997047020A9 (en) | Gated electron emission device and method of fabrication thereof | |
| WO1999016938A1 (en) | Selective removal of material using self-initiated galvanic activity in electrolytic bath | |
| US5665421A (en) | Method for creating gated filament structures for field emission displays | |
| JP3832840B2 (ja) | 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法 | |
| US6187603B1 (en) | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material | |
| US7025892B1 (en) | Method for creating gated filament structures for field emission displays | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| KR100349457B1 (ko) | 전계방출디스플레이용게이트필라멘트구조 | |
| JPH05507580A (ja) | 電界放出陰極構造を製造する方法 | |
| RU2794423C9 (ru) | Способ изготовления катодного узла микротриода с трубчатым катодом из нанокристаллической алмазной пленки (варианты) | |
| KR100266224B1 (ko) | 전계방출 소자 및 그 제조방법과 그를 이용한전계방출 디스플레이 장치 | |
| KR100434533B1 (ko) | 필드 에미터 어레이의 제조방법 | |
| KR100866832B1 (ko) | 전계방출소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |