JP2005056667A - 電界電子放出素子 - Google Patents

電界電子放出素子 Download PDF

Info

Publication number
JP2005056667A
JP2005056667A JP2003285874A JP2003285874A JP2005056667A JP 2005056667 A JP2005056667 A JP 2005056667A JP 2003285874 A JP2003285874 A JP 2003285874A JP 2003285874 A JP2003285874 A JP 2003285874A JP 2005056667 A JP2005056667 A JP 2005056667A
Authority
JP
Japan
Prior art keywords
electrode
edge
phosphor
emitter
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003285874A
Other languages
English (en)
Other versions
JP2005056667A5 (ja
JP4206858B2 (ja
Inventor
Masateru Taniguchi
昌照 谷口
Manabu Kitada
学 北田
Kazuhito Nakamura
和仁 中村
Satoru Kawada
覚 河田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP2003285874A priority Critical patent/JP4206858B2/ja
Priority to US10/900,124 priority patent/US7067971B2/en
Publication of JP2005056667A publication Critical patent/JP2005056667A/ja
Publication of JP2005056667A5 publication Critical patent/JP2005056667A5/ja
Application granted granted Critical
Publication of JP4206858B2 publication Critical patent/JP4206858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3046Edge emitters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04Cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30403Field emission cathodes characterised by the emitter shape
    • H01J2201/30423Microengineered edge emitters

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

【課題】 エッジエミッタ型FEDの放出電子の集束性の改善
【解決手段】 エッジエミッタ型FEDは、基板上に積層されたゲート電極と、このゲート電極上に層間絶縁層を介して積層されたエミッタ電極と対面する基板に設けられたアノード電極との三極構造とされ、アノード電極と蛍光体で形成されるアノード画素と、エミッタ電極と層間絶縁層とで形成される細長形の開口孔から形成されるウエルとを備え、ウエルの長手方向がアノード画素の長方形状のサブピクセルの長手方向と直交するように形成されている。
【選択図】 図1

Description

本発明は、電界電子放出素子に関し、特にエッジエミッタ型電界電子放出素子に関する。
近年、ディスプレイ装置は、ディスプレイを薄型化、省エネルギー型化とする方向に研究開発が進められ、例えば液晶ディスプレイ、プラズマディスプレイ、電界電子放出型ディスプレイがあげられる。
いわゆる電界電子放出型ディスプレイ装置(以下、FED(Field Emission Display)と略称する。)は、カソード電極、ゲート電極とアノード電極の配置により、スピント型と一般に称される縦型構造のものと、ラテラル型、側面型や平面型と称される横型構造のエッジエミッタ型のものがある。
スピント型FEDは、基板電極と、その上に形成された円錐形状の電子放出部であるカソード電極(エミッタ電極)と、カソード電極の周辺の基板上に絶縁層(二酸化シリコンSiO2 )を挟んで引き出し電極であるゲート電極が積層されている構造とされ、真空中でカソード電極とゲート電極との間に電圧を印加することにより、その間に高電界を発生させ、電界放出の原理によってカソード電極の先端より電子が放出されるものである。
しかし、スピント型FEDの構造において、エミッタ電極とゲート電極との距離は、レジストパターンに設けられた穴の大きさにより決定されるため、多数の電子放出素子であるエミッタ電極を再現性良く、均一に形成するには、リソグラフィ工程、エッチング工程の精度を上げる必要がある。しかし、これらの技術は装置性能に大きく左右される上に、その制御は容易ではない。即ち、微細化に伴うエミッタ電極の形状やゲート電極間距離のばらつきによる素子毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のFEDを製造する場合には、大きな基板上にエミッタ電極を均一に形成することが困難であるため、エミッタ電極の配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することが困難な場合も生じやすかった。
これに対して、エッジエミッタ型のFEDは、略平板状に形成されたエッジエミッタ電極が絶縁層を介して形成されたゲート電極を介してアノード電極に電界電子放出が行われるような構成とされ、ゲート電極とエッジエミッタ電極との間に発生する電界により、エッジエミッタ電極から電子が放出される。
このように構成されたエッジエミッタ型の電子放出装置では、エッジエミッタ電極から発生した電子が、スピント型の電子放出装置と同様に、加速されて蛍光体と衝突する。これにより、エッジエミッタ型の電子放出装置を用いたFEDでは、蛍光体が励起して発光し、画像を表示することができる。
このエッジエミッタ型のFEDでは、電子を放出するエッジエミッタ電極を略平板状に形成することができるため、ゲート電極とエミッタ電極との間に発生する電界により、エミッタ電極から電子が放出されるため、上述したスピント型のFEDと比較すると、製造工程が容易であることが特徴である。
このような特徴を有しているエッジエミッタ型FEDは、平面型多極真空管の分野にも応用されているが、平面上に多数配列すれば平面ディスプレイとすることができ、液晶ディスプレイ装置と比較すると、応答性、輝度、耐環境性など多くの点で優れている。このため、平面ディスプレイとして主流を占める可能性があり、大型の平面型表示装置の開発が進められている。
特許文献1には、スピント型FEDがもつ問題点を解決するために、発光型表示装置等に利用される横型構造のエミッタを薄膜化したエッジエミッタ型の電界放出素子が、図8に示すように開示されている。
図8(a)は特許文献1に記載されている従来の電界放出素子の断面図を示し、(b)にその製造方法を示している。
電界放出素子100は、絶縁性の平面基板101、平面基板の表面に形成された二酸化シリコン薄膜よりなる台座102、102’、その表面に形成されたその先端が鋭角形状(鋸歯状に形成され、この突起部分から電子が放出される。)の電子放出突起部104を持つ導電性薄膜であるカソード電極103と、平面基板表面にカソード基板に対向して形成されたアノード電極105と、平面基板表面に電子放出突起部104においてカソード電極に自己整合的に形成されたゲート電極106から構成されている。
製造方法は、図8(b)において、次の(1)から(5)の工程からなる。
(1)絶縁性の二酸化シリコン等からなる平面基板101の表面に絶縁性薄膜107を形成する工程。
(2)絶縁性薄膜107の表面に台座形状のレジストパターン108を形成する工程。 (3)レジストパターン108をマスクとして、絶縁性薄膜107を逆テーパ状にエッチング加工し台座102、102’を形成する工程。
(4)レジストを除去した後アルミニウム薄膜109を平面基板の全面に方向性粒子ビーム法によりアルミニウム薄膜109を形成する工程。
(5)と、最後に、フォトプロセスによって導電性薄膜109をカソード電極103、ゲート電極106及びアノード電極105の形状にエッチング加工する工程。
特許文献1に記載のものは、カーソード電極103とゲート電極106の距離が薄膜の膜厚で制御されるため、大面積にわたって電気特性を均一にでき、両電極間の距離を短くできること、及び電子放出突起部104の先端を鋭角にできるため、ゲート閾値電圧の低電圧化が可能であることが記載され、カソード電極(エッジエミッタ電極)をより尖鋭化すること、カソード電極とゲート電極とのギャップを小さくして、駆動電圧を小さくすること等の改良が行われてきた。
特許文献2には、コレクタ電極(アノード電極)をエッジエミッタ電極(カソード電極)と同一基板上に形成した、特許文献1に記載のものと同形式の電界放出素子が記載され、透光性アノード電極をエッジエミッタ電極の直上部のもう一枚の基板上に形成し、そのアノード電極上に形成した蛍光体を励起発光させる構造の表示装置用電子源とする表示装置について示唆されている。
特許文献3には、特許文献1、2に記載されているエッジエミッタ電極とゲート電極を同一平面上に形成したものと違った、図9に示されているような、平面型(エッジエミッタ型)FEDが記載されている。
三極管である電子放出素子341は、積層構造のエミッタ314とゲート316、及び、透明な基板342上に積層された導電性薄膜からなるアノード343とを備えている。アノード343には低加速電子線用の蛍光体344が積層され、透明な基板342は、他方の基板312に対して適当な間隔で離間している。この基板312にはエミッタ314とゲート316とが積層されている。そして、透明な基板342の蛍光体344がゲート316に対向している。
この電子放出素子341においては、エミッタ314−ゲート316間に電圧が加えられて電子が引き出され、この後、エミッタ314−アノード343間に更に高い電圧が加えられ、エミッタ314−ゲート316間に引き出された電子が、図9中に矢印A、Aで示すようにアノード343の側に引き寄せられる。この電子はアノード343に到達する直前に蛍光体344に衝突して蛍光を発生させるように構成されているため、
エッジエミッタ電極とゲート電極とを絶縁体を介して積層できるから、エッジエミッタ電極の縁部とゲート電極の縁部とを近接させることができ、上記エッジエミッタ電極の縁部に電界を効率良く印加することができる。また、エッジエミッタ電極の縁部を尖鋭化することで、その尖鋭化された先端部にエッジエミッタ電極からの電界を効率良く集中させることができると記載されている。
このような電子放出素子341を各画素として多数個を配列すれば平面ディスプレイ装置が得られる。この種の平面ディスプレイ装置においては、各画素を構成する電子放出素子341を近接させても、電子放出素子341間の距離がエミッタ314−ゲート316間の距離よりもわずかでも大きければ隣あう他の電子放出素子には何ら影響を及ぼすものではなく、画素同士の間隔を小さくして画素を緻密に配設し、透明な基板342側、及び、他方の基板312側にそれぞれ直交する複数の配線を形成してもクロストークなどの問題は生じないため、駆動方式に単純マトリクス方式を採用することが可能であることが記載されている。
さらに、特許文献4には、従来の平面型FEDではエッジエミッタ電極から放出される電子を所望の方向に偏向させることが難しく、実用的にFEDに用いることが困難であり、そのために開発された4層型(絶縁層を介してエミッタを一対のゲートで包むように配置し、底面に補助電極を備えた)FEDでは、補助電極から発生する電界がエミッタ電極にかかるため、一対のゲート電極からエミッタ電極にかけられる電界が相対的に低くなってしまうという課題を解決し、エミッタ電極から放出された電子を所定の方向に偏向させることができるとともに、小さな駆動電圧でも良好に電子を放出することのできる、図10、図11に示されるような電子放出素子が記載されている。
図10、図11において、FED401は、支持体402と、この支持体402と対向して配設され、アノード電極403がストライプ状に形成されたフェイスプレート404とを備え、フェイスプレート404には、所定のアノード電極403上に発光する赤色蛍光体405R、緑色蛍光体405G、青色蛍光体405Bの三色の長方形状の蛍光体から形成され、この3色の蛍光体により、一つの画素(ピクセルともいう。)が形成され、画素は略正方形になっている。(以下、各蛍光体をサブピクセルといい、この三色の蛍光体を集合した領域を画素又はピクセルという。)
電子放出装置401は、絶縁性基板406上に形成されてマトリックス状に配設され、所定の層構造を有してなるとともに、積層方向に穿設され、略矩形状に形成されている開口孔407(ウエル)を有し、この開口孔407から電子を放出する。
この電子放出装置401は、図11に示すように、4層型の電子放出素子であって、ガラス等の絶縁性基板406と、この絶縁性基板406上に形成された補助電極411と、この補助電極411上に第1の絶縁層412を介して積層された第1のゲート電極413と、この第1のゲート電極413上に第2の絶縁層414を介して積層されたエッジエミッタ電極415と、このエッジエミッタ電極415上に第3の絶縁層416を介して積層された第2のゲート電極417とを有している。
この電子放出装置401において、開口孔407は、第1の絶縁層412、第1のゲート電極413、第2の絶縁層414、エッジエミッタ電極415、第3の絶縁層416及び第2のゲート電極417を貫通するとともに底面に補助電極411が露出するように穿設されることにより形成される。さらに、この電子放出装置401では、第1のゲート電極413がエッジエミッタ電極415の開口縁より内方へ突出するように形成されている。
第1のゲート電極413及び第2のゲート電極417に所定の電圧を印加することにより、第1のゲート電極413及び第2のゲート電極417とエッジエミッタ電極415との間に電界を発生させ、エッジエミッタ電極415の先端部からは、いわゆる電界電子放出により、補助電極411の面内とほぼ垂直方向、アノード電極405方向に電子が放出され、エッジエミッタ電極415から放出された電子がアノード電極403の方向に偏向されることになる。
したがって、この電子放出装置401は、エッジエミッタ電極415から放出された電子を効率よくアノード電極403上に形成された蛍光体405に衝突させることができる。このように、この電子放出装置401は、蛍光体405を効率よく発光させることができるため、FEDの輝度を大幅に向上させることができることが記載されている。
特開平3−295131号公報 特許第2613697号 特許第2635879号 特開平11−232997号公報
しかしながら、特許文献1記載の構造では、同一基板上にカソード電極とアノード電極を形成するものなのでカソード電極の部分は表示部とすることができず、高密度の表示が困難である。
特許文献3記載の構造では、電子放出がエミッタ先端のみから行われるので、発光がポイント状となり所定の画素全面を均一に発光させることが困難であった。また、特許文献4記載の構造では、集束性の向上は図れるものの構造が複雑化し、中型表示素子の商品化の障害となっていた。
そこで、構造が複雑でないエミッタFEDの構造として、以下に説明するような構造のものが検討されていた。
エッジエミッタ型FEDは、0.6〜1.0mm程度のトリオピッチの家庭用テレビジョン受像機用、又はパーソナルコンピュータの表示装置用の中型表示素子用途に特許文献3、4にも記載されているように、開発が進められている。
中型表示素子用途に用いられる、エッジエミッタ型FEDは、図10のような支持体402とフェイスプレート404が対面した構造を前提とし、RGB各サブピクセルの長手方向とエッジエミッタ電極により構成される電子放出部59の長手方向を平行に配置するように構成されている。
図12は、中型表示素子用途に開発された一例を示す従来の電子放出素子50の蛍光体56とカソード電極62、ゲート電極61、ウエル59の位置関係を示す平面図であって、(a)はウエルを3個配置したもの、(b)はウエルを1個配置したものを示し、図13は、図12(a)に示す電子放出素子50の一部断面図を示す。
電子放出素子50は、図示されていない基板の上に、ゲート電極52、絶縁層53、カソード電極54(以下、「エッジエミッタ電極」という。)、と図示しない絶縁性パッシベーションとが積層され、その上部には、蛍光体56とアノード電極が配置されている。
略平板状に形成されたエッジエミッタ電極54、特にエッジエミッタ電極54の先端部である電子を放出するエッジ58は、絶縁層53を介して下側のゲート電極52と対面する構成とされる。エッジエミッタ電極54は閉じた長方形状をなし、エッジエミッタ電極54により囲まれた空間部及びエッジ58直下の絶縁層53が除去された部分(エッジエミッタ電極54のエッジ58の下側部分が絶縁層53から突出して、ゲート電極52と対面するようにエッチングされている。)から電子放出用のウエル59が形成されている。
ゲート電極52はゲート給電部61から、エッジエミッタ電極54はカソード給電部62からそれぞれ給電される。ゲート電極52とエッジエミッタ電極54は、それぞれ直交する方向に配置され、ウエル59を構成するエッジエミッタ電極54は、例えば図においては、3本が一組となって一つのサブピクセル56と対応するように形成され、各画素60は、赤色蛍光体56R、緑色蛍光体56G、青色蛍光体56Bのサブピクセルが一組となって構成され、この略正方形の画素60がマトリックス状に形成されることによって、フルカラー表示のディスプレイが構成される。
電子放出素子50は、ゲート給電部61、カソード給電部62より、ゲート電極52にスキャン信号、カソード電極54にデータ信号が入力され所定の画素が選択されて、駆動され、発光して表示素子として機能する。
そして、ゲート電極52とエッジエミッタ電極54との間に発生する電界により、エッジエミッタ電極54から電子が放出され、放出された電子はカソード電極とアノード電極との間の電界により加速されて、アノード電極に形成された蛍光体56R、56G、56Bに衝突し、蛍光体を励起し、発光する。なお、エッジエミッタ電極54の上面の絶縁性パッシベーション55は、アノード電極57との絶縁を保つためのものである。
このような構成の電子放出素子50においては、エッジエミッタ電極54−ゲート52電極間に電圧が印可されて電子が引き出される。そして、エッジエミッタ電極54−アノード電極間に更に高い電圧が加えられ、エッジエミッタ電極54−ゲート電極52間に引き出された電子が、図13中に矢印で示すようにアノードの側に引き寄せられる。この電子はアノードに到達する直前に蛍光体56R、56G、56Bに衝突して蛍光を発生させる。
このような電子放出素子50を図12に示す赤色蛍光体56R、緑色蛍光体56G、青色蛍光体56Bの各々に配置して、1つの蛍光体56単位毎に1つの画素60とされ、各画素60を多数個を配列すれば平面ディスプレイ装置が得られる。
図12、図13に示すエッジエミッタ型FEDは、エッジエッジエミッタ電極54の稜線状のカソード先端部の電子放出部58(エッジ)から電子を放出するが、一般に電界電子放出量はエッジ58の仕事関数、電界強度、電子放出面積により決定される。ここで仕事関数はエミッタ材料で決定され、実用上はMo、W、C等に限定されその値は、ほぼ固定される。
電界強度は、カソード・ゲート間の耐電圧、ドライバーの駆動耐電圧等により実用上の制限がある。従ってエッジエミッタ電極54の電子放出能力は、実用上その稜線状のエッジ長(ウエル59の周囲長)に依存することになる。
しかしながら、図12、図13に示されているような従来のエッジエミッタ電極54の構成では、例えば、図12において、各サブピクセルに対応するウエル59を中央の1本のみとしたのでは、各画素60の蛍光体(56R、56G、56B)の面積に対し、各電子放出素子50のエッジエミッタ電極54のエッジ58のエッジ長が短く、グラフイックディスプレイにおいて用いられるDu=1/240程度のパルス幅であっても充分な電子放出量が得ることが難しく、また、アノード電圧を2kV〜5kVとしても充分な発光輝度が得られなかった。
一方、図12(a)に示すように、ウエル59を長手方向を平行に複数本配置(図12においては、各蛍光体56に3本のウエル59を配置している。)して電子放出エリアを多くすることも行われてきた。
エッジ58は、その長軸に平行な長辺部の方がエッジ長が長く電子放出量が多いため長軸に垂直な短辺部より周囲に与える影響は多大である。
さらに長辺部からの電子は蛍光体56の長軸に垂直な方向に放出され、短辺部からの電子は蛍光体56の長軸に平行な方向に放出されることとなる。
ここで、エッジエミッタ電極54から照射される電子は、図13の電位関係に示すようにエッジエミッタ電極54(−)の上下にゲート電極52(+)とアノード電極(+)が配置されており、エッジエミッタ電極54から放出される電子はこれら二つのプラス電位の複合作用により水平方向にも加速される。そのため電子の大部分は図13に示すようにカソード平面に対し例えば60度程度の角度で広がりを持って放出されてしまう。
ここで、図13の蛍光体56Rに対応するエッジエミッタ電極54の右側のウエル59のエッジ58から右側の蛍光体56Gまでの距離は短いため、ウエル59から広がって放出される電子は、隣接する蛍光体56Gにも照射されてしまい、選択色以外の色も発光させてしまう場合も生じ、フルカラー表示素子にとって致命的な問題である混色を生じていた。
また、図12(b)に示されるような、カソード電極に一個のウエル59のみを配置して、電子放出部70を小さくした場合、ウエルの左側のエッジと隣接する蛍光体56Gの間の距離がウエルを3個配置した場合よりも長くなるため、混色を防ぐことはできるものの、電子放出源が減り、電子放出量が少なくなり、したがって、高輝度を得ることができなかった。
つまり、集束電極を持たず、アノード選択も行わない、簡易な構成であるエッジエミッタ型FEDにおいて、電子軌道を考慮した電界電子放出素子の開発は、なされていなかった。
本発明は、従来困難とされていた、発光輝度と色純度の両者を満足するエッジエミッタ型FEDを提供することを目的とする。
本発明の電界電子放出素子は、基板上に積層されたゲート電極と、このゲート電極上に層間絶縁層を介して積層されたエミッタ電極と対面する基板に設けられたアノード電極との三極構造のエッジエミッタ型の電界電子放出素子において、アノード電極と長方形状の蛍光体で形成されるアノード画素と、前記エミッタ電極と前記層間絶縁層とに細長形の開口孔から形成されるウエルとを備え、前記ウエルの長手方向が前記アノード画素の前記蛍光体の長手方向と直交するように形成されている。
さらに、アノード電極と長方形状の蛍光体で形成されるアノード画素と、前記エミッタ電極と前記層間絶縁層とで形成される細長形の開口孔から形成されるウエルとを備え、前記エミッタ電極のウエルの形成範囲と前記蛍光体の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域が狭く、同色方向の重なり合わない領域が色選択方向の重なり合わない領域より広く形成されている。
また、前記エミッタ電極のウエルの形成範囲と前記蛍光体の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域の幅と前記ウエルの長辺側の幅との和が放出電子の広がり幅であり、同色方向の重なり合わない領域の幅が放出電子の広がり幅であるように形成されている。
本発明は、基板上に積層されたゲート電極と、このゲート電極上に層間絶縁層を介して積層された電界が印加されることにより電子を放出するエミッタ電極との三極構造のエッジエミッタ型電界電子放出素子において、アノード電極と蛍光体で形成されるアノード画素と、前記エミッタ電極と層間絶縁層とにより形成される細長形の開口孔からなるウエルとを備え、該ウエルの長軸の長手方向がアノード電極と蛍光体で形成されるアノードサブピクセルの長手方向と直交するように構成されているため、集束電極を持たず、アノード選択を不要とし、隣接画素間の混色(もれ発光)を防止しつつエミッタからの電子放出量を増加させることができるという効果を奏するものである。
さらに、エミッタ電極のウエルの形成範囲と前記蛍光体の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域が狭く、同色方向の重なり合わない領域が広く形成されているため、蛍光対面に均一に電子放射を行うことができ、発光輝度を高くすることができるものである。
そして、実用上充分な輝度を有する構造が簡単で製造が容易な電界電子放出素子を実現でき、トリオピッチ0.6〜1mm程度の中型表示素子(20型〜30型)を用いたテレビジョン受像機やパソコン用ディスプレイを高品質で安価に提供できるものである。
さらに、本発明のFEDは、スピント型のFEDのよりも、フォトリソグラフィー、成膜成形、エッチング等の技術に関して、より容易に製造されるものである。
本発明を実施するための最良の形態の第1の実施例を図1〜図4に示している。図1は、電界電子放出型ディスプレイ装置(電界電子放出素子。以下、「FED」という)の蛍光体6とカソード電極4(カソード電極給電部12)、ゲート電極2(ゲート電極給電部11)及びウエル9の位置関係を示す平面図、図2(a)は、図1のA−A線の断面図、図2(b)は図1のB−B線の断面図、図3(a)は、電子放出素子の電子放出部を単一の電極部のみを示した図1のA−A線の断面に相当する部分の断面図、図3(b)は、電子放出素子の電子放出部を単一の電極部のみを示した図1のB−B線の断面に相当する部分の斜視図を示し、図4は、カソード電極部と蛍光体(サブピクセル)とがしめる領域の位置関係を示す平面図である。
図1〜図4に基づき、本発明の電界電子放出素子を詳細に説明する。
FEDは、カソード側支持体1の上に、ゲート電極2、層間絶縁層3、カソード電極4(以下、「エミッタ電極」という。)、と絶縁性パッシベーション5とが積層され、エミッタ電極4のエッジ8によって閉じた開口部とされているウエル9が形成された電子放出部20が多数配置され、その上部には、アノード側支持体1に蛍光体6(赤色蛍光体6R、緑色蛍光体6G、青色蛍光体6Bの3つの蛍光体によって、1組の発光体が構成される。)とアノード電極7が配置されている。赤色蛍光体6R、緑色蛍光体6G、青色蛍光体6Bをそれぞれサブピクセルともいい、この3つのサブピクセル6が一組となって、略正方形の1つの画素(ピクセルともいう。)10となり、この画素10が多数マトリックス状に配置されて、構成されている。
蛍光体6の素材としては、カラ−用としては例えばY2 SiO5 :Tb(緑)などがあり、Y2 SiO:Ce(青)やY2 O3 :Eu(赤)などがある。
電子放出部20には、エミッタ電極4のエッジ8を内縁とした閉じた長方形状のエミッタ電極4の開口部、その直下の層間絶縁層3をエッチングして形成されたゲート電極2上に形成された溝、エッジ8直下の絶縁層3が除去された部分(エミッタ電極4のエッジ8の下側部分が絶縁層3から突出して、ゲート電極2と対面するようにエッチングされている。)によって電子放出用のウエル9が形成されている。
ウエル9は、図3(a)から明らかなように、層間絶縁層3、エッジエミッタ電極4、絶縁性パッシベーション5を貫通するとともに底面にゲート電極2が露出するように穿設されることにより形成される。
そして、ウエル9は、図1から明らかなように、長方形状の開口として形成され、その長手方向が、長方形状の各蛍光体6R、6G、6Bの長手方向と直交するように、カソード電極部20に多数形成されている。
さらに、図4に示すように、各蛍光体6が形成するサブピクセル領域において、1個又は複数のウエル9が形成されている範囲を1つの領域としてとらえ、これをエミッタ電極4の形成範囲とし、エミッタ電極4の形成範囲と蛍光体6の形成範囲が重なり合わない領域を、色選択方向の重なり合わない領域幅Xを狭く、同色方向の重なり合わない領域幅Yを色選択方向の重なり合わない領域幅Xより広く形成する。
つまり、エミッタ電極4のウエル9の形成範囲と蛍光体6の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域の幅Xとウエル9の長辺側の幅Wとの和が放出電子の広がり幅Eであり、同色方向の重なり合わない領域Yが放出電子の広がり幅Eであるように形成されている。なお、放出電子の広がり幅Eは、エッジ8から放出された電子の照射により発光する蛍光体領域の端部と、エッジ8との間の平面距離をいう。なお、Hはウエル9の短辺側の幅をいう。
ゲート電極2はゲート給電部11から、エミッタ電極4はカソード給電部12からそれぞれ給電され、ゲート給電部11と、カソード給電部12とは、それぞれ直交する方向に配置されている。
エミッタ電極4の先端部であるエッジ8は、各電極に電圧が印可されると電子を放出するものである。
電子放出部20は、ゲート給電部11、カソード給電部12より、ゲート電極2にスキャン信号、カソード電極4にデータ信号が入力され所定の画素が選択されて、駆動され、放出された電子e− が蛍光体に衝突し、発光して表示素子として機能する。
そして、ゲート電極2とエミッタ電極4との間に発生する電界により、エミッタ電極4から電子e− が図2に示されるようにエミッタ電極4の影響により、斜め方向に放出され、放出された電子e− は、アノード電極7に形成された蛍光体6R、6G、6Bを励起し、発光する。なお、エミッタ電極4の上面の絶縁性パッシベーション5は、アノード電極7との絶縁を保つためのものである。
このような構成の電子放出部20においては、ゲート電極2に所定の電圧を印加することにより、ゲート電極2とエミッタ電極4との間に電界を発生させ、電子e− が引き出される。そして、エミッタ電極4−アノード電極間に更に高い電圧が加えられ、エミッタ電極4−ゲート電極2間に引き出された電子e− が、図2中に矢印で示すようにアノードの側に斜め方向に引き寄せられ、いわゆる電界電子放出により、アノード電極7方向に電子が放出されることになり、エミッタ電極4から放出された電子がアノード電極7の方向に偏向されることになる。この電子はアノードに到達する直前に蛍光体6R、6G、6Bに衝突して蛍光を発生させる。
このような電子放出部20を、図1に示す赤色蛍光体6R、緑色蛍光体6G、青色蛍光体6Bに対応して配置して1つの画素10とし、各画素10を多数個を配列すれば平面ディスプレイ装置が得られる。
本発明の第1の特有の構成である、ウエル9の長手方向とアノード電極7の長手方向が直交するように配列されることについて、詳述する。
個々の画素10においては、図2において、矢印で示した方向に、ある一定の広がりをもって斜め方向に電子e− が放出され、また、図4に示したように、エッジ8の長手方向の長辺側エッジ8aと短手方向の短辺側エッジ8bとで、矢印の数で示したように、電子放出量に大きな相違がある。
図2(a)で示される蛍光体6Rと対面する電子放出部20において、エミッタ電極4は、長方形状の開口部の長軸に平行な方向の電極の断面を示し、ウエル9は、長手方向の溝の断面を示し、エッジ8は、短手方向の短辺側エッジ8bが示されている。
図2(b)で示される蛍光体6Rと対面する多数の電子放出部20において、エミッタ電極4は、長方形状の開口部の長軸に垂直方向の電極の断面を示し、ウエル9は、短手方向の溝の断面を示し、エッジ8は、長手方向の長辺側エッジ8a示されている。
エミッタ電極4の4辺の長辺側エッジ8a、8a、短辺側エッジ8b、8bから放出される電子e− は、カソード側支持体1に対し所定の傾きを持って放出され、図2、図4に示されているように放出される。なお、図2に示す矢印の向きは、放出される電子e− の広がりを示し、図4においては、矢印の多少は各辺の電子放出量の多少を意味する。
このエッジ8から放出された電子の照射により発光する蛍光体領域の端部と、エッジ8との間の平面距離が、放出電子の広がり幅Eとする。
放出される電子e− の斜め方向への広がりは、特に、長方形状のウエル9の長手方向の長辺エッジ8aからは、エミッタ電極4のマイナスの電位の上下に配置されているゲート電極2とアノード電極7のプラスの電位の複合作用により水平方向にも加速されるため(図13参照)、エミッタ電極4の平面に対して、カソード電極の幅に比例して、一定の広がり角度で放出される。これは、長方形状のウエル8の短手方向の短辺エッジ8bから放出される電子も同様である。
放出される電子の放出量ついては、短辺側の電子放出面積は長辺側より小さいので、長辺側の電子放出量と比較して少となる。
図2(a)において、短辺側エッジ8bから放出される矢印で示す電子e− の広がり角度が広いと、放出された電子が隣の蛍光体6Gに漏れてしまうことになり、隣接画素間の混色(漏れ発光)が発生し、発光輝度は低くなり、色純度は悪くなることになるが、本発明においては、図4で示すように短辺側エッジ8bから放出される電子の放出量は、少なく、放出された電子が隣の蛍光体6Gに漏れることもなく、混色(漏れ発光)防止され、発光輝度は高くなり、色純度は良好となる。
そして、図2(b)において、長辺側エッジ8aから放出される矢印で示す電子e− は、電子放出量も多いが、放出された電子は常に長方形状の赤色蛍光体6Rを励起することとなるため、発光輝度を上げ、色純度は維持されることになる。
次に、本発明の第2の特有の構成である、エミッタ電極4のウエル8の形成範囲と蛍光体6の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域Xが狭く、同色方向の重なり合わない領域Yが色選択方向の重なり合わない領域Xより広く形成されていることについて、詳述する。
本発明において、放出される電子e− が、エミッタ電極の電位の影響によって電極幅に比例して水平方向に加速されるため一定の広がり角度で斜め方向に放出される特性に基づいて、エミッタ電極内に配置するウエル形成領域を、漏れ発光の防止、色純度の維持が図れるように形成するものである。
図1−図4において、ウエル9のエッジ8から放出される電子の広がり幅をE、ウエル8の長辺側エッジ8aの幅をW、短辺側エッジ8bの幅をHとすると、左側の短辺側エッジ8bから放出される電子e− が隣接する蛍光体6Gに漏れないようにするとともに、上側の長辺側エッジ8aから放出される電子e− が同色方向に隣接する図1において下方に位置する蛍光体6Rに漏れないで、且つ均一に発光するようにするためには、各値E、W、H、X、Yが
E=W+X 、E=Y 、X<Y(但し、H<W) …………… 式(1)
の式を満たすように配置すればよいことになる。
図4に示されるように、画素10を構成する蛍光体の形成範囲と対応するエミッタ電極のウエル9(長辺の幅=W)の形成範囲とが重なり合わない領域を、エッジ8から放出される電子の広がり幅をEに対して、色選択方向の重なり合わない領域幅Xを狭くし、同色方向の重なり合わない領域幅Yを色選択方向の重なり防止、色純度の維持、及び画質の向上を図り、対応する蛍光体面に均一に広がるようにし、発光輝度を向上させようとするものである。
本発明においては、図2(a)に示すように、蛍光体6Rに対応するウエル9の左側短辺側エッジ8bから斜め方向に放出される電子e− は、電子の広がる方向にある左側短辺側エッジ8bから隣接蛍光体6Gまでの距離が、従来構造、つまり、図12(b)に示す、カソード電極の中央に1個のウエルを配置した構造のFEDのウエルの左側のエッジから隣接する蛍光体56Gまでの距離と比較すると、長くすることができる構成であるため、隣の蛍光体6Gに漏れてしまうことがなく、隣接画素間の混色(漏れ発光)が防止され、色純度は維持されることになる。つまり、色選択方向の重なり合わない領域幅Xと、長辺側エッジ8aの幅Wとの和が、放出される電子の広がり幅をEとなるように形成される。(つまり、E=W+Xの関係を満足する。)。
さらに、本発明においては、図2(b)に示すように、電子放出量の多い長辺側エッジ8aは、高密度に配列できることと、重なり合わない領域幅Yと短辺側エッジ8bの幅との和が放出される電子の広がり幅となるように形成されているため(つまり、E=Y、X<Yの関係を満足する。)、重なり合わない領域幅Yの部分に対応する蛍光体面に対して、均一に放出されることが相俟って、1画素あたりの電子放出量を増やすことができ、発光輝度を高くすることができ、画質のシャープさを良好にすることができることとなる。なお、電子の広がりは、画素間の蛍光体が形成されていない領域まで電子が照射されるように、ウエル9を配設してもよい。
図5は、単一のエッジ8(単一のウエル9)のカソード電極4の幅、つまりウエルの長辺側幅(W)及び短辺側の幅(H)と、発光領域の距離(μm)、つまり放出される放出電子の広がり幅Eの変化を示している。
ここでは長辺側エッジ8a方向からの電子放出による発光領域を”ウエル長手側”、短辺側エッジ8b方向からの電子放出による発光領域をウエル短手側”としてカソード電極幅(ウエル幅)をパラメータとして示している。
ここでは、ウエル長手側の方がカソード電極に対する電子の広がりの変化がやや大きいが、広がり幅の絶対値は長手側、短手側で同じ値になることが示され、 図2(a)、(b)、図4に示すように、長辺側エッジ8aからの電子は、蛍光体6Rの長辺側に一定の広がりを持って放出されるが、短辺側エッジ8bのは場Hと重なり合わない領域の幅Yの和H+Yが放出される電子の広がり幅Eとなるように形成されているため、放出された電子は常に蛍光体6Rを励起することとなり、電子の広がりは発光輝度を上げ、色純度は維持され、画質のシャープさが維持されることとなる。
短辺エッジ側8bからの電子は、蛍光体6Rの短辺側に放出され、この方向では隣の蛍光体6Gまでの距離が長く、E=W+Xの関係を満足するように形成されているため、放出された電子が隣の蛍光体6Gに漏れてしまうことがなく、隣接画素間の混色(漏れ発光)が防止され、発光輝度は高くなり、色純度は維持されることになる。
図5に示された実験結果から明らかなように、エミッタ電極4のウエル8の形成範囲と蛍光体6の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域Xが狭く、同色方向の重なり合わない領域Yが広く形成されていることで、蛍光体6の全面に均一に電子照射を行なわれることとなる。
以上の説明から明らかとなった本願発明の構成による効果は、図6に示す、実験結果からも明らかである。
図6には、従来構造(図12(a)、図13に示す構造)と本発明の構造の電子放出量の比較をゲート電圧Vg(V)に対するアノード電流密度Je(mA/cm2 )により示している。
例えば、Vg=140Vにおいて、従来構造の電流密度が約3mA/cm2 であるのに対し、本発明の構造の場合は、電流密度が17mA/cm2 と約6倍の電流が得られていることがわかる。ここでエッジエミッタのエッジの長さも約6倍となっている。
上記実験結果によれば、従来構造においてはVg=140Vで発光が確認できるが、本発明の構造ではVg=110Vで発光が確認できる。これはエッジエミッタのエッジの長さの増加による電子放出量の増加の効果である。また発光の均一性を比較すると従来構造ではVg=180Vを印可した状態では、縦に2本のライン状の発光部が観察され、発光輝度の画素内均一性が極めて悪い結果となっているが、一方、本発明の構造ではVg=160Vかけた状態で画素全体が均一に発光しているのが観察される。また、隣接する画素のもれ発光も生じていないことが確かめられた。
本発明の製造方法は、スピント型の製造手法と同様の薄膜加工工程である。
本発明の製造工程を工程別に示すと、以下のとおりとなる。
1 ゲート成膜 (Nb)
2 レジスト塗布、ゲートパターン露光、現像、エッチング
3 絶縁層成膜 (SiO2 )
4 カソード成膜 (Nb、Mo)
5 レジスト塗布、カソード配線パターン露光、現像、エッチング
6 レジスト塗布、ウエルパターン露光、現像、Nb・絶縁層エッチング
なお、本発明のFEDの製造方法は上記のように工程においては、違いがないが、各製造工程の細部において、違いがあり、その点を以下に説明する。
スピント型(電界集中型)のカソード電極は、エミッタへの電界強度を上げるためエミッタの先鋭化とエミッタとゲートの距離を短くすること、つまり、「微小化」が重要な技術的課題となるものである。
これを薄膜成形の技術という観点から見ると、薄膜で所望の構造を形成する場合、平面方向のパタン形成はフォトリソグラフィーにより、厚み(縦)方向は成膜膜厚で構成設計することが一般的である。
ここでフォトリソグラフィーと成膜膜厚を比較すると、前者は解像度がラフなほど成形は容易であり、逆に成膜・エッチングは薄い方が容易である。
フォトリソグラフィーの場合、大面積を膜厚1μmオーダーで形成することはかなり困難であり、逆に成膜・エッチングは膜厚1μm以上はかえって成形に困難さが伴うものである。
つまり、薄膜成形において、平面方向はラフなほうが成形容易で、縦方向は薄い方が成形容易なものである。
スピント型など縦型FEDのゲート−エミッタ間は、フォトリソグラフィーの解像度で決定され、エミッタは縦に形成するので厚く成膜若しくは深くエッチングしなければならないことになる。
要するに、縦型はその構造上、フォトリソグラフィも成膜・エッチングも難度の高い方向で処理しなければならない場合が多いことが明らかである。
しかしながら、平面型である本発明のエッジ型カソードは、スピント型とは逆に、ゲート−エミッタ間は層間絶縁層の膜厚で決定され、フォトの解像度は基本的な電子放出特性を左右しないものである。
そして、エミッタは、横型(平面)なので、薄い方が有利な成膜膜厚で成形されることとなる。
以上のことから明らかなように、本発明のFEDは、構造・工法設計上、スピント型のFEDの製造上の技術的課題よりも、フォトリソグラフィー、成膜成形、エッチング等の技術に関してより製造容易なものを指向して製造されるものといえるものである。
本発明のウエル9(カソード電極の開口部)の形状は、図1に示されるもののほか、図7(a)に示すような、楕円形状で形成することも可能である。また、電子放出部20の主要部を本発明のような構成とし、その上下に従来構造のウエルを配置する構成(図7(b))、本発明の構成と、従来構造の複合(図7(c))とすることもできる。
本発明の、電界電子放出素子一部を示す平面図。 本発明の電界電子放出型ディスプレイ装置の断面図であって、(a)は図1のA−A線断面図、(b)は図1のA−A線断面図。 本発明の電界電子放出素子の単一の電極部のみを示した断面図であって、(a)は電子放出部を単一の電極部のみを示した図1のA−A線の断面に相当する部分の断面図、(b)は、電子放出部を単一の電極部のみを示した図1のB−B線の断面に相当する部分の斜視図。 カソード電極部のウエルの形成範囲と蛍光体(サブピクセル)の形成範囲の重なり領域の位置関係を示す平面図。 本発明に基づく電界電子放出型ディスプレイ装置の電子放出量の分布を示す図。 従来構造と本発明に係る構造の電流放出特性の比較図。 本発明の他の実施例のウエルの形状を示す平面図。 特許文献1に示す横型FEDの製造過程を示す図。 特許文献3に示す従来例のFED電極の断面斜視図。 特許文献4に示す従来例のFED電極1画素を示す斜視図。 特許文献4に示す従来例のFED電極の断面図。 従来のエッジエミッタ型FEDを示し、(a)はウエルを3個配置したものの平面図、(b)はウエルを1個配置したものの平面図。 図12(a)に示す、従来のエッジエミッタ型FEDの断面図。
符号の説明
1 支持体 2 ゲート電極
3 層間絶縁層 4 エミッタ電極
5 絶縁性パッシベーション 6 蛍光体(サブピクセル)
7 アノード電極 8 エミッタ電極のエッジ
9 ウエル 10 画素(ピクセル)
11 ゲート給電部 12 カソード給電部
20 電子放出部

Claims (3)

  1. 基板上に積層されたゲート電極と、このゲート電極上に層間絶縁層を介して積層されたエミッタ電極と対面する基板に設けられたアノード電極との三極構造のエッジエミッタ型の電界電子放出素子において、
    アノード電極と長方形状の蛍光体で形成されるアノード画素と、
    前記エミッタ電極と前記層間絶縁層とに細長形の開口孔から形成されるウエルとを備え、
    前記ウエルの長手方向が前記アノード画素の前記蛍光体の長手方向と直交するように形成されていることを特徴とする電界電子放出素子。
  2. 前記エミッタ電極のウエルの形成範囲と前記蛍光体の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域が狭く、同色方向の重なり合わない領域が色選択方向の重なり合わない領域より広く形成されていることを特徴とする請求項1に記載の電界電子放出素子。
  3. 前記エミッタ電極のウエルの形成範囲と前記蛍光体の形成範囲が重なり合わない領域が、色選択方向の重なり合わない領域の幅と前記ウエルの長辺側の幅との和が放出電子の広がり幅であり、同色方向の重なり合わない領域の幅が放出電子の広がり幅であるように形成されていることを特徴とする請求項1に記載の電界電子放出素子。
JP2003285874A 2003-08-04 2003-08-04 電界電子放出素子 Expired - Fee Related JP4206858B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003285874A JP4206858B2 (ja) 2003-08-04 2003-08-04 電界電子放出素子
US10/900,124 US7067971B2 (en) 2003-08-04 2004-07-28 Field emission element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003285874A JP4206858B2 (ja) 2003-08-04 2003-08-04 電界電子放出素子

Publications (3)

Publication Number Publication Date
JP2005056667A true JP2005056667A (ja) 2005-03-03
JP2005056667A5 JP2005056667A5 (ja) 2006-09-14
JP4206858B2 JP4206858B2 (ja) 2009-01-14

Family

ID=34113906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003285874A Expired - Fee Related JP4206858B2 (ja) 2003-08-04 2003-08-04 電界電子放出素子

Country Status (2)

Country Link
US (1) US7067971B2 (ja)
JP (1) JP4206858B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723393B1 (ko) * 2006-02-02 2007-05-30 삼성에스디아이 주식회사 전계방출 소자의 제조방법
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
CN104134594B (zh) * 2014-07-31 2016-11-02 国家纳米科学中心 一种石墨烯薄膜场发射阴极

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818166A (en) * 1996-07-03 1998-10-06 Si Diamond Technology, Inc. Field emission device with edge emitter and method for making
US6215243B1 (en) * 1997-05-06 2001-04-10 St. Clair Intellectual Property Consultants, Inc. Radioactive cathode emitter for use in field emission display devices
TW403931B (en) * 1998-01-16 2000-09-01 Sony Corp Electron emitting apparatus, manufacturing method therefor and method of operating electron emitting apparatus
JP2000285795A (ja) * 1999-03-31 2000-10-13 Sony Corp 電子放出源およびその製造方法ならびにディスプレイ装置
KR100859685B1 (ko) * 2002-07-03 2008-09-23 삼성에스디아이 주식회사 카본계 물질로 형성된 에미터를 갖는 전계 방출 표시 장치

Also Published As

Publication number Publication date
US20050029922A1 (en) 2005-02-10
JP4206858B2 (ja) 2009-01-14
US7067971B2 (en) 2006-06-27

Similar Documents

Publication Publication Date Title
JP2003263951A (ja) 電界放出型電子源およびその駆動方法
JP2005340193A (ja) 電界放出表示素子及びその製造方法
US20060208628A1 (en) Electron emission device and method for manufacturing the same
JPH1074473A (ja) 電界放出型表示装置
JP2005158696A (ja) 電界放出表示装置
US7009331B2 (en) Carbon nano-tube field emission display having strip shaped gate
US20060022577A1 (en) Electron emission device and method for manufacturing
KR100263310B1 (ko) 전계 방출용 음극을 갖는 평판 디스플레이와 이의제조방법
KR20030079969A (ko) 전자 방출 장치 및 필드 에미션 디스플레이
JP4206858B2 (ja) 電界電子放出素子
EP1329927B1 (en) Cold-cathode electron source and field-emission display
US7233301B2 (en) Flat panel display and method of manufacturing the same
JP2006190665A (ja) 電界放出表示装置
JP2004193105A (ja) 三極型電界放出素子及びそれを用いた電界放出ディスプレイ
JP3460707B2 (ja) 電子放出装置及びその駆動方法
JP2007048548A (ja) 発光型表示装置
JP4222162B2 (ja) 電界電子放出表示装置
JP2006253100A (ja) 電子/イオン源装置とその製造方法、表示装置及びその製造方法
US20050093424A1 (en) Field emission display device
KR100556744B1 (ko) 탄소 나노튜브 전계방출소자 및 제조 방법
JP4414418B2 (ja) 電子放出デバイス、およびこれを用いた電子放出表示デバイス
JP2005174935A (ja) 表面伝導型電界放出素子及びその形成方法
JP3235461B2 (ja) 電界放出素子
JP2007227348A (ja) 電子放出デバイス、および電子放出デバイスを用いる電子放出表示デバイス
KR100548256B1 (ko) 탄소 나노튜브 전계방출소자 및 구동 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees