JP4222162B2

JP4222162B2 - 電界電子放出表示装置

Info

Publication number: JP4222162B2
Application number: JP2003311543A
Authority: JP
Inventors: 昌照谷口; 学北田; 和仁中村; 覚河田
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 2003-09-03
Filing date: 2003-09-03
Publication date: 2009-02-12
Anticipated expiration: 2023-09-03
Also published as: JP2005079054A

Description

本発明は、電界電子放出表示装置に関し、特にエッジエミッタ型の電界電子放出表示装置に関する。

近年、ディスプレイ装置は、ディスプレイを薄型化、省エネルギー型化とする方向に研究開発が進められ、液晶ディスプレイ、プラズマディスプレイ、電界電子放出型ディスプレイがあげられる。
電界電子放出表示装置（Field Emission Display ：以下、「ＦＥＤ」という）に用いられる電界電子放出素子（以下、「電界放出素子」という。）は、カソード電極、ゲート電極とアノード電極の配置により、スピント型と一般に称される縦型構造のものと、ラテラル型、側面型や平面型と称される横型構造のエッジエミッタ型のものがある。

スピント型電界放出素子は、シー・エー・スピント（Ｃ．Ａ．Ｓｐｉｎｄｔ）の米国特許第３、７８９、４７１号によって公知である。スピント型ＦＥＤにおいて、アノード定電圧駆動方式（アノード電極全体を一つの電極とし、アノード選択を行わない駆動方式）の従来例を図９〜図１３に示す。図９にスピント型ＦＥＤの従来構造を示す。図９は、ＦＥＤの電極構造を示す斜視図、図１０は、カソード電極Ｓ４に形成された電子放出部Ｓ２０を拡大した斜視図で、図１１、図１２、図１３は図９のＡ−Ａ線断面図である。

図９、図１１において、スピント型ＦＥＤＳ１０は、基板Ｓ１、カソード給電部Ｓ１２と、その上に円錐形状の電子放出部であるエミッタＳ２０を形成するカソード電極（エミッタ電極）Ｓ４と、カソード電極Ｓ４の周辺の基板上に絶縁層（二酸化シリコンＳｉＯ₂ ）Ｓ３を挟んで引き出し電極であるゲート電極Ｓ２が積層されている構造とされ、真空中でカソード電極Ｓ４とゲート電極Ｓ２との間に電圧を印加することにより、その間に高電界を発生させ、電界放出の原理によってカソード電極の先端より電子が放出され、該電子は基板Ｓ１に形成させているアノード電極Ｓ７に集束され、その際、蛍光体Ｓ６に衝突して発光するものである。蛍光体Ｓ６は、フルカラー表示の場合、赤色蛍光体Ｓ６Ｒ、緑色蛍光体Ｓ６Ｇ、青色蛍光体Ｓ６Ｂの三種の長方形状の蛍光体から形成され、この３種の蛍光体により、一つの画素（ピクセルともいう）Ｓ１３が形成され、画素Ｓ１３は略正方形になっている。（以下、各蛍光体６Ｒ、６Ｇ、６Ｂは、サブピクセルといい、この３つの蛍光体を集合した領域を画素又はピクセルという。）
図１０〜図１３から明らかなように、スピント型ＦＥＤＳ１０は、電子放出部Ｓ２０が円錐状の電子放出源であるエミッタＳ２０で構成されている。

ＦＥＤにおいて、エミッタから放出される電子の広がりを小さくし、いかに効率よく所定の蛍光体に衝突させるかが制御上の主要な技術的課題となっている。
アノード電極を蛍光体の色ごとに電気的に分離し、電子の照射位置を制御すれば放出電子の広がりに対する措置は軽減される。
しかし、蛍光体の発光輝度は、下記で表される。
Ｌ＝（Ｖａ・ｉａ・η・Ｄｕ）／π
Ｌ：面輝度（ｃｄ／ｍ²）、Ｖａ：アノード電圧（Ｖ）、
ｉａ：蛍光体に照射される電流（Ａ）、η：蛍光体の発光効率、
Ｄｕ：デューティーサイクル、
発光輝度は、放出電子の蛍光体照射だけでなくアノード電圧と蛍光体の発光効率に比例するため、アノード電圧が高いほど高輝度が得られる。
また、蛍光体は、アノード電圧が高いほど発光効率は高く、又照射電流が多いほど発光効率は低い。そのため、アノード電圧の輝度への影響は著しい。
しかし、アノードを蛍光体の色ごとに電気的に分離する場合、１０〜１００μｍの蛍光体と蛍光体の距離で電気的絶縁を保持しなければならず、１０〜１００μｍの距離で電気的絶縁を保持できる電圧は、１００〜１０００Ｖが限界で、その結果効率的に高輝度を得ることは、製造には高度な技術を必要とし、製造コストも高くならざるを得ないものである。

アノード電極を蛍光体の色ごとに電気的に分離し、電子の照射位置を制御する方式のＦＥＤは、構造が複雑となり、工程が多くなり製造上かなりの困難性が伴うため、通常ＦＥＤは、アノード定電圧駆動方式が採用されている。

一方、図９〜図１１に示されているアノード定電圧駆動方式のＦＥＤＳ１０では、電子軌道を隣接画素のアノード電位の電位差で制御できないため、他の方法で放出される電子ｅ^-の照射位置の制御が必要となる。
すなわち、図１１において、蛍光体Ｓ６Ｒを発光させようとした場合、放出電子ｅ^-が隣の蛍光体Ｓ６Ｇに照射されないように、放出電子ｅ^-の広がりを小さくする必要がある。特に、異なる色で発光する蛍光体（図１１の場合緑色蛍光体Ｓ６Ｇ）に電子ｅ^-が照射された場合、色純度が落ち著しく品位を損なってしまう、混色現象が発生する。
放出電子ｅ^-の広がりを小さくするために、図１２に示すような電子放出側プレートの表面に集束電極Ｓ１４を設け、引き出し電圧よりマイナスの電界を設けることで広がりを防止するようにしたＦＥＤがある。この形式のＦＥＤは、図より明らかなように、蛍光体Ｓ６Ｇ側に位置する最右側のエミッタＳ２０より放出される放出電子ｅ^-は、集束電極Ｓ１４により放出方向が変更され、目的の蛍光体Ｓ６Ｒに衝突することになる。

スピント型電界放出素子の構造において、エミッタ電極とゲート電極との距離は、レジストパターンに設けられた穴の大きさにより決定されるため、多数の電子放出部であるエミッタ電極を再現性良く、均一に形成するには、リソグラフィ工程、エッチング工程の精度を上げる必要がある。
しかし、これらの技術は装置性能に大きく左右される上に、その制御は、かなりの精度が要求され、容易ではない。即ち、微細化に伴うエミッタ電極の形状やゲート電極間距離のばらつきによって生ずるエミッタ毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のＦＥＤを製造する場合には、大きな基板上にエミッタ電極を均一に形成することが困難であるため、エミッタ電極の配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することができず、均一な表示特性を得ることが困難であった。

スピント型ＦＥＤの放出電子の集束性及び均一性向上のために、技術的課題となる製造上の問題点は、以下のとおりである。
（１）ホール形成工程
１μｍレベルの丸状パターン（ホール）を均一（隣接するサブピクセル間のホール径差：０．１μｍ以下）に大面積に形成すること。
０．１μｍ以上ホール径差があると、図１３に示されるような、左側のサブピクセルのエミッタの電子放出量と右側のサブピクセルのエミッタの電子放出量に差が存在すると、エミッタの電界集中の差により、輝度差が肉眼で識別されてしまう。
（２）蒸着工程
蒸着等の指向性の成膜方法を用い大面積にエミッタを形成すること。
指向性の成膜は成膜率を高くできないので長時間要する。また装置が大型化する。
（３）集束電極形成工程
図１２に示される、集束電極を設けることにより、絶縁層成膜、集束電極成膜、レジストパターニング、エッチングの最低４工程の追加が必要となる。

エッジエミッタ型ＦＥＤに用いられる電界放出素子は、略平板状に形成され、エッジエミッタが形成されたカソード電極が絶縁層を介して形成されたゲート電極を介してアノード電極に電界電子放出が行われるような構成とされ、ゲート電極とカソード電極との間に発生する電界により、カソード電極から電子が放出される。

このように構成されたエッジエミッタ型ＦＥＤでは、カソード電極（エミッタ電極）から発生した電子が、スピント型ＦＥＤと同様に、加速されて蛍光体と衝突し、蛍光体が励起して発光し、画像を表示することができる。

このエッジエミッタ型電界放出素子では、電子を放出するカソード電極を略平板状に形成することができるため、ゲート電極とエミッタ電極との間に発生する電界により、エミッタ電極から電子が放出されるため、上述したスピント型電界放出素子と比較すると、製造工程が容易であることが特徴である。

このような特徴を有しているエッジエミッタ型電界放出素子は、平面型多極真空管の分野にも応用されているが、平面上に多数配列すれば平面ディスプレイとすることができ、液晶ディスプレイ装置と比較すると、応答性、輝度、耐環境性など多くの点で優れている。このため、平面ディスプレイとして主流を占める可能性があり、大型の平面型表示装置の開発が進められている。

特許文献１には、スピント型ＦＥＤがもつ問題点を解決するために、発光型表示装置等に利用される横型構造のエミッタを薄膜化したエッジエミッタ型の電界放出素子が、図１４に示すように開示されている。

図１４（ａ）は特許文献１に記載されている従来の電界放出素子の断面図を示し、（ｂ）にその製造方法を示している。
電界放出素子１００は、絶縁性の平面基板１０１、平面基板の表面に形成された二酸化シリコン薄膜よりなる台座１０２、１０２’、その表面に形成されたその先端が鋭角形状（鋸歯状に形成され、この突起部分から電子が放出される。）の電子放出突起部１０４を持つ導電性薄膜であるカソード電極１０３と、平面基板表面にカソード基板に対向して形成されたアノード電極１０５と、平面基板表面に電子放出突起部１０４においてカソード電極に自己整合的に形成されたゲート電極１０６から構成されている。

製造方法は、図１４（ｂ）において、次の（１）から（５）の工程からなる。
（１）絶縁性の二酸化シリコン等からなる平面基板１０１の表面に絶縁性薄膜１０７を形成する工程。
（２）絶縁性薄膜１０７の表面に台座形状のレジストパターン１０８を形成する工程。（３）レジストパターン１０８をマスクとして、絶縁性薄膜１０７を逆テーパ状にエッチング加工し台座１０２、１０２’を形成する工程。
（４）レジストを除去した後アルミニウム薄膜１０９を平面基板の全面に方向性粒子ビーム法によりアルミニウム薄膜１０９を形成する工程。
（５）と、最後に、フォトプロセスによって導電性薄膜１０９をカソード電極１０３、ゲート電極１０６及びアノード電極１０５の形状にエッチング加工する工程。

特許文献１に記載のものは、カーソード電極１０３とゲート電極１０６の距離が薄膜の膜厚で制御されるため、大面積にわたって電気特性を均一にでき、両電極間の距離を短くできること、及び電子放出突起部１０４の先端を鋭角にできるため、ゲート閾値電圧の低電圧化が可能であることが記載され、カソード電極（カソード電極）をより尖鋭化すること、カソード電極とゲート電極とのギャップを小さくして、駆動電圧を小さくすること等の改良が行われてきた。

特許文献２には、コレクタ電極（アノード電極）をカソード電極と同一基板上に形成した、特許文献１に記載のものと同形式の電界放出素子が記載され、透光性アノード電極をカソード電極の直上部のもう一枚の基板上に形成し、そのアノード電極上に形成した蛍光体を励起発光させる構造のＦＥＤについて示唆されている。

特許文献３には、特許文献１、２に記載されているカソード電極とゲート電極を同一平面上に形成したものと違った、図１５に示されているような、平面型（エッジエミッタ型）ＦＥＤが記載されている。
三極管であるＦＥＤ３４１は、積層構造のエミッタ３１４とゲート３１６、及び、透明な基板３４２上に積層された導電性薄膜からなるアノード３４３とを備えている。アノード３４３には低加速電子線用の蛍光体３４４が積層され、透明な基板３４２は、他方の基板３１２に対して適当な間隔で離間している。この基板３１２にはエミッタ３１４とゲート３１６とが積層されている。そして、透明な基板３４２の蛍光体３４４がゲート３１６に対向している。

このＦＥＤ３４１においては、エミッタ３１４−ゲート３１６間に電圧が加えられて電子が引き出され、この後、エミッタ３１４−アノード３４３間に更に高い電圧が加えられ、エミッタ３１４−ゲート３１６間に引き出された電子が、図１５中に矢印Ａ、Ａで示すようにアノード３４３の側に引き寄せられる。この電子はアノード３４３に到達する直前に蛍光体３４４に衝突して蛍光を発生させるように構成されているため、
カソード電極とゲート電極とを、絶縁体を介して積層できるから、カソード電極の縁部とゲート電極の縁部とを近接させることができ、上記カソード電極の縁部に電界を効率良く印加することができる。また、カソード電極の縁部を尖鋭化することで、その尖鋭化された先端のエッジエミッタから電界を効率良く集中させることができると記載されている。

このようなＦＥＤ３４１においては、各画素を近接させても、電子放出素子間の距離がエミッタ３１４−ゲート３１６間の距離よりもわずかでも大きければ隣り合う他の電子放出素子には何ら影響を及ぼすものではなく、画素同士の間隔を小さくして画素を緻密に配設し、透明な基板３４２側、及び、他方の基板３１２側にそれぞれ直交する複数の配線を形成してもクロストークなどの問題は生じないため、駆動方式に単純マトリクス方式を採用することが可能であることが記載されている。

さらに、特許文献４には、従来の平面型ＦＥＤではカソード電極から放出される電子を所望の方向に偏向させることが難しく、実用的にＦＥＤに用いることが困難であり、そのために開発された４層型（絶縁層を介してエミッタを一対のゲートで包むように配置し、底面に補助電極を備えた）ＦＥＤでは、補助電極から発生する電界がカソード電極にかかるため、一対のゲート電極からカソード電極にかけられる電界が相対的に低くなってしまうという課題を解決し、エミッタ電極から放出された電子を所定の方向に偏向させることができるとともに、小さな駆動電圧でも良好に電子を放出することのできる、図１６に示されるようなアノード選択方式のＦＥＤが記載されている。

図１６において、ＦＥＤ４０４は、支持体１と、この支持体１と対向して配設され、アノード電極４０３がストライプ状に形成されたフェイスプレート４０４とを備え、フェイスプレート４０４には、所定のアノード電極４０３上に発光する赤色蛍光体４０５Ｒ、緑色蛍光体４０５Ｇ、青色蛍光体４０５Ｂが形成される所定の領域で一画素が構成されている。
電界放出素子４０１は、絶縁性基板４０６上に形成されてマトリックス状に配設され、所定の層構造を有してなるとともに、積層方向に穿設され、略矩形状に形成されている開口孔４０７（ウエル）を有し、この開口孔４０７から電子を放出する。

この電界放出素子４０１は、図１６（ｂ）に示すように、４層型の電界放出素子であって、ガラス等の絶縁性基板４０６と、この絶縁性基板４０６上に形成された補助電極４１１と、この補助電極４１１上に第１の絶縁層４１２を介して積層された第１のゲート電極４１３と、この第１のゲート電極４１３上に第２の絶縁層４１４を介して積層されたカソード電極４１５と、このカソード電極４１５上に第３の絶縁層４１６を介して積層された第２のゲート電極４１７とを有している。
この電界放出素子４０１において、開口孔４０７は、第１の絶縁層４１２、第１のゲート電極４１３、第２の絶縁層４１４、カソード電極４１５、第３の絶縁層４１６及び第２のゲート電極４１７を貫通するとともに底面に補助電極４１１が露出するように穿設されることにより形成される。さらに、この電界放出素子４０１では、第１のゲート電極４１３がカソード電極４１５の開口縁より内方へ突出するように形成されている。

第１のゲート電極４１３及び第２のゲート電極４１７に所定の電圧を印加することにより、第１のゲート電極４１３及び第２のゲート電極４１７とカソード電極４１５との間に電界を発生させ、カソード電極４１５の先端部からは、いわゆる電界電子放出により、補助電極４１１の面内とほぼ垂直方向、アノード電極４０５方向に電子が放出され、カソード電極４１５から放出された電子がアノード電極４０３の方向に偏向されることになる。

したがって、この電界放出素子４０１は、カソード電極４１５から放出された電子を効率よくアノード電極４０３上に形成された蛍光体４０５に衝突させることができる。このように、この電界放出素子４０１は、蛍光体４０５を効率よく発光させることができるため、ＦＥＤの輝度を大幅に向上させることができることが記載されている。

特開平３−２９５１３１号公報特許第２６１３６９７号特許第２６３５８７９号特開平１１−２３２９９７号公報

しかしながら、特許文献１に記載されている発明は、同一基板上にカソード電極とアノード電極を形成する構造であるため、カソード電極の部分は表示部とすることができず、高密度の表示が困難である。
特許文献３に記載されている発明は、電子放出がエミッタ先端のみから行われる構造であるため、発光がポイント状になり所定の画素全面を均一に発光させることが困難なものであった。
また、特許文献４に記載されている発明は、集束性の向上は図れるものの構造が複雑化し、中型表示素子の商品化の障害となっていた。
そこで、構造が複雑でないエッジエミッタＦＥＤ構造として次のような構造のものが検討されている。

エッジエミッタ型ＦＥＤは、０．６〜１．０ｍｍ程度のトリオピッチ（画素ピッチ）の家庭用テレビジョン受像機用、又はパーソナルコンピュータの表示装置用の中型表示素子用途に特許文献３、４にも記載されているように、開発が進められている。

中型表示素子用途に用いられる、エッジエミッタ型ＦＥＤは、図１７、図１８、図１９に記載されているようなものが一般的な構造である。図１７は中型表示素子用途に開発された一例を示す従来のＦＥＤ６０の平面図であって、１つの画素６３を示している。図１８は電界放出素子５０の斜視図であって、（ａ）はウエルを３本としたもの、（ｂ）は１本のものを示し（ｃ）はウエル５９を１つの電子放出部７０として示した斜視図、図１９は図１８（ａ）のＤ−Ｄ線の一部断面図を示す。
エッジエミッタ型ＦＥＤ６０は、支持体５１上に、行（ｒｏｗ）電極としてのゲート電極５２、絶縁層５３、列（ｃｏｌｕｍｎ）電極としてのカソード電極５４と、図示しない絶縁性パーシペーション５５とが積層されて形成された電子を放出する電界放出素子５０と、該素子５０と対向して配設され、単一のアノード電極５７が表示面全体に形成され、該アノード電極５７に積層されている長方形状の赤色を発光する赤色蛍光体５６Ｒ、それに隣り合って長方形状の緑色を発光する緑色蛍光体５６Ｇ、さらに長方形状の青色を発光する青色蛍光体５６Ｂを一組として略正方形状の画素６３から形成され、この画素６３が表示面全体に等ピッチでマトリックス状に配列されている。
そして、カソード側と、アノード側は、蛍光体５６の長手方向とカソード電極５４により構成されるエッジエミッタ５８の長手方向を平行に配置するように構成されている。また、このＦＥＤ６０は、カソード電極部５０と、アノード電極５７との間には、図示しない複数のピラーを有し、このピラーは高度に真空状態とされたカソード基板とアノード基板との間を所定の間隔に維持する。

略平板状に形成されたカソード電極５４、特にカソード電極５４の先端部である電子を放出するエッジ５８は、絶縁層５３を介して下側のゲート電極５２と対面する構成とされる。カソード電極５４は閉じた長方形状をなし、カソード電極５４により囲まれた空間部及びエッジ５８直下の絶縁層５３が除去された部分（カソード電極５４のエッジ５８の下側部分が絶縁層５３から突出して、ゲート電極５２と対面するようにエッチングされている。）から電子放出用のウエル５９が形成されている。

ゲート電極５２はゲート給電部６１から、カソード電極５４はカソード給電部６２からそれぞれ給電される。ゲート電極５２とカソード電極５４は、それぞれ直交する方向に配置され、ウエル５９を構成するカソード電極５４は、図においては、３本が一組となって電子放出部７０を構成するように形成され、各電子放出部７０の上部には、一画素、つまり赤色蛍光体５６Ｒ、緑色蛍光体５６Ｇ、青色蛍光体５６Ｂが一組となって配置され、この画素がマトリックス状に形成されることによって、フルカラー表示のディスプレイが構成される。

電界放出素子５０は、ゲート給電部６１、カソード給電部６２より、ゲート電極５２にスキャン信号、カソード電極５４にデータ信号が入力され所定の画素が選択されて、駆動され、発光して表示素子として機能する。
そして、ゲート電極５２とカソード電極５４との間に発生する電界により、カソード電極５４から電子が放出され、放出された電子はカソード電極とアノード電極との間の電界により加速されて、アノード電極に形成された蛍光体５６Ｒ、５６Ｇ、５６Ｂに衝突し、蛍光体を励起し、発光する。なお、カソード電極５４の上面の絶縁性パーシペーション５５は、アノード電極５７との絶縁を保つためのものである。

このような構成の電界放出素子５０においては、カソード電極５４−ゲート５２電極間に電圧が印可されて電子が引き出される。そして、カソード電極５４−アノード電極間に更に高い電圧が加えられ、カソード電極５４−ゲート間に引き出された電子が、図１９中に矢印で示すようにアノードの側に引き寄せられる。この電子はアノードに到達する直前に蛍光体５６Ｒ、５６Ｇ、５６Ｂに衝突して蛍光を発生させる。
このような電子放出部７０を図１７に示す赤色蛍光体５６Ｒ、緑色蛍光体５６Ｇ、青色蛍光体５６Ｂの各々に配置して、三種の蛍光体５６単位毎に１つの画素とされ、画素をマトリックス状に多数個を配列すれば平面ディスプレイ装置が得られる。

エッジエミッタ型ＦＥＤは、１μｍレベルのパタン形成や蒸着法のような指向性のある成膜を必要としないため、スピント型ＦＥＤの問題点を補うことができるものであるが、放出電子ｅ^-の広がり（カソード電極の平面に対して６０度程の角度で広がりを持って放出される。）を集束させる集束手段を講じないと、図１９に示すように、隣の蛍光体にも電子が放出されることとなり、電子放出側の列（ｒｏｗ）電極と行（ｃｏｌｕｍｎ）電極の制御のみでは、所定の蛍光体のみに放出電子ｅ^-を照射することができなかった。

混色の発生を図１７〜図１９に基づいて説明すると、ＦＥＤ６０では、ゲート電極５２にはスキャン信号が入力されるので一定の電位が所定の周期で印可される。そこで画素６３のオン、オフの選択はカソード電極５４に印可されるデータ信号の電圧により制御される。カソード電極とゲート電極の電位差が電界電子放出に必要な所定の電位差の場合がオン、所定の電位差に満たない場合はオフとなる。

例えば、図１９において、電子放出部の長手方向を平行に配置した構成を複数本平行に配置して電子放出エリアを多くすることが考えられる。左側の赤色蛍光体５６Ｒに対応するカソードをオン、右側の青色蛍光体５６Ｂに対応するカソードをオフとした場合、オンのカソードの電位はＧＮＤであるのに対し、オフのカソード電位はＧＮＤよりプラス側電位となる。そのためオンのカソードから放出された電子ｅ^-は、隣接するカソードのプラス側電位の影響を受けて電子軌道が曲げられ右側の青の蛍光体に入射して混色を生じてしまう。つまり、エッジエミッタから照射される電子はカソード平面に対し例えば６０度程度の角度で広がりを持って放出され、更に、隣接カソードの電位により軌道が曲げられるため、電子が隣接する画素にも照射され選択色以外の色も発光させてしまいフルカラー表示素子にとって致命的な問題である混色を生じていた。
ここで、カソード電極は、エッジエミッタを構成し、各ウエルを電気的に接続させる機能を具備すれば良く、図２０に示すように、単純なストライプ形状で画素ピッチ（ｅ）９７２μｍに対し、電子放出部の幅（ｄ）３４μｍ、長さ（ｇ）６９２μｍ、（ａ）部１０μｍとしていた。

放出電子ｅ^-の広がりを防ぐために、別途集束電極を設けると、構造が複雑となり安価に製造することができなかった。（特許文献４参照）
また、放出電子ｅ^-が隣接蛍光体に照射されないように、電子放出部７０を小さくすると、例えば図１８（ａ）においては３本のウエル５９よって電子放出部７０としているが、これを図１８（ｂ）のように一本のウエル５９によって電子放出部７０を小さくした場合、電子放出源が減り、電子放出量が少なくなり、したがって、高輝度を得ることができなかった。

エッジエミッタはその稜線状のカソード先端部（エッジ）から電子を放出する電界放出素子である。一般に電界電子放出量は放出部の仕事関数、電界強度、電子放出面積により決定される。ここで仕事関数はエミッタ材料で決定され、実用上はＭｏ、Ｗ、Ｃ等に限定されその値はほほ固定される。
電界強度はカソード・ゲート間の耐電圧、ドライバーの駆動耐電圧等により実用上の制限がある。従ってエッジエミッタの電子放出能力は実用上その稜線状のエッジ長に依存することになる。
しかし上記の構成では各画素の蛍光体面積に対しエッジエミッタ各素子のエッジ長が短く、グラフィクディスプレイで最低限用いられるDu＝１／２４０程度のパルス幅では充分な電子放出量が得られず、アノード電圧を２ｋＶ〜５ｋＶとしても充分な発光輝度が得られなかった。
そもそも、集束電極を持たず、アノード選択も行わないエッジエミッタにおいて電子軌道を考慮したＦＥＤの検討はなされていなかった。
従って、発光輝度と色純度の両者を満足するエッジエミッタＦＥＤを開発することは困難であった。

本発明は、基板上に積層されたゲート電極と、このゲート電極上に層間絶縁層を介して積層され、閉じた長方形状の開口部を形成しているエッジエミッタが形成されているカソード電極と、前記開口部と前記ゲート電極との間に形成されている溝であるウエルとから形成されているカソード電極部とからなるエッジエミッタ型電界電子放出素子と、色選択可能なように色選択方向に前記カソード電極と対応して設けられている各色の蛍光体と、前記各色の蛍光体から一つの画素として形成されているアノード電極部と、からなるエッジエミッタ型の電界電子放出表示装置において、前記カソード電極は、色同色方向に連続して形成されいるとともに、色選択方向の開口部からの電極部分の幅を、色同色方向の開口部からの電極部分の幅より広くするように形成されている。

さらに、前記画素に対応するカソード電極の色同色方向の画素領域の外の画素外領域にカソード電極細線部を設けた。
前記カソード電極細線部は、カソード電極の領域の色選択方向中心部に設けられているか、又は、カソード電極の色選択方向の両端部に設けられている。

前記カソード電極細線部以外の前記画素外領域のカソード電極領域は、層間絶縁層を露出させた構造、又は、ゲート電極を露出させた構造とした
また、前記カソード電極細線部は、ゲート電極が露出した領域を取り囲むように形成されているものとした。

本発明によれば、トリオピッチ０．６〜１ｍｍ程度の中型表示素子（２０型〜３０型）用途のエッジエミッタＦＥＤにおいて、製造工程を複雑にすることなく、隣接画素間の混色（もれ発光）を防止することができるとともに、発光輝度を上げることができるという、優れた効果を奏する。

本発明の実施の最良の形態を図１〜図３に基づいて、説明する。
図１は、本発明ＦＥＤの全体の構造を示し、（ａ）は全体構造の斜視図、（ｂ）はＡ−Ａ線の断面図、（ｃ）はカソード電極部の一部拡大斜視図をそれぞれ示している。

ＦＥＤ１０は、カソード側支持体１の上に、行（ｒｏｗ）電極としてのゲート電極２、層間絶縁層３、列（ｃｏｌｕｍｎ）電極としてのカソード電極４と、図示しない絶縁性パーシペーション５とが積層され、カソード電極４のエッジエミッタ８によって閉じた開口部とされている一本又は複数本のウエル９により領域が形成されている電子放出部２０が配置され、その上部には、アノード側支持体１上に、アノード電極７と蛍光体６とが形成されて、図示されていないが、カソード電極４とアノード電極７の間は、高度に真空状態とされている。
赤色蛍光体６Ｒ、緑色蛍光体６Ｇ、青色蛍光体６Ｂの３つの蛍光体は、１つの画素（ピクセル）１３とされ、画素１３が多数マトリックス状に配置されて表示装置が構成されることになる。なお、個々の蛍光体６Ｒ、６Ｇ、６Ｂ（サブピクセルともいう。）は、これら蛍光体を所定の間隔を開けて横方向に並べた状態で１画素１３を形成するため、縦長形状とされる。

蛍光体６の素材は、カラー用として、Ｙ₂ＳｉＯ₅：Ｔｂ（緑）、Ｙ₂ＳｉＯ：Ｃｅ（青）やＹ₂Ｏ₃：Ｅｎ（赤）などがある。

電子放出部２０には、カソード電極４のエッジエミッタ８を内縁とした閉じた長方形状のカソード電極４の開口部、その直下の層間絶縁層３をエッチングして形成されたゲート電極２上に形成された溝、エッジエミッタ８直下の絶縁層３が除去された部分（カソード電極４のエッジエミッタ８の下側部分が絶縁層３から突出して、ゲート電極２と対面するようにエッチングされている。）によって電子放出用のウエル９が形成されている。
カソード電極４の先端部であるエッジエミッタ８は、電源１６（図４参照）により各電極に電圧が印可されると電子を放出するものである。

ウエル９は、図１、図２から明らかなように、長方形状の開口として形成され、その長手方向が、各蛍光体６Ｒ、６Ｇ、６Ｂの長手方向と平行となるように、カソード電極部１５に多数形成されている。さらに、ウエル９は、層間絶縁層３、カソード電極４、絶縁性パシペーション５を貫通するとともに底面にゲート電極２が露出するように穿設されることにより形成される。
なお、カソード電極４の上面の絶縁性パーシペーション５は、アノード電極７との絶縁を保つためのものである。

ゲート電極２はゲート給電部１１から、カソード電極４はカソード給電部１２からそれぞれ給電され、ゲート給電部１１と、カソード給電部１２とは、それぞれ直交する方向に配置されている。

電子放出部２０は、ゲート給電部１１、カソード給電部１２より、ゲート電極２にスキャン信号、カソード電極４にデータ信号が入力され所定の画素が選択されて、駆動され、発光して表示素子として機能する。
図１、図２に示す電子放出部２０はウエル９が１本のものとして示されているが、図１８（ａ）に示されているような３本のウエル９を１つの電子放出領域とし、電子放出部２０としてもよい。
そして、ゲート電極２とカソード電極４との間に発生する電界により、カソード電極４から電子が放出され、放出された電子は、アノード電極７に形成された蛍光体６Ｒ、６Ｇ、６Ｂに衝突し、蛍光体６は励起され、発光する。

なお、本発明では、カソード電極４は表示素子の色同色方向に連続して形成されているが、図２（ｃ）でエッジエミッタ８の縦方向（長手方向）に対応する部分（電極幅ａを有する部分）を「色選択方向のカソード電極」又は「色選択方向のエッジエミッタ」といい、エッジエミッタ８の横方向（短手方向）に対応する部分（電極幅ｂを有する部分）を「色同色方向のカソード電極」又は「色同色方向のエッジエミッタ」といい、アノード電極７の画素１３に対応する３本のカソード電極４の部分を、カソード電極画素領域１３’とし、色同色方向の隣（図１（ａ）の図面上の上下方向）のカソード電極画素領域１３’との間をカソード電極の画素外領域といい、該画素外領域部分の幅をｃとして定義して、以下に説明する。

このような構成の電子放出部２０においては、ゲート電極２に所定の電圧を印加することにより、ゲート電極２とカソード電極４との間に電界を発生させ、電子が引き出される。そして、カソード電極４−アノード電極７間に更に高い電圧が加えられ、カソード電極４−ゲート電極２間に引き出された放出電子ｅ^-が、図１、図２中に矢印で示すようにアノード側に引き寄せられ、いわゆる電界電子放出により、アノード電極７方向に電子が放出されることになり、カソード電極４から放出された電子がアノード電極７の方向に偏向されることになる。この放出電子ｅ^-はアノードに到達する直前に蛍光体６Ｒ、６Ｇ、６Ｂに衝突して蛍光を発生させる。

本発明のカソード電極部１５は、図２（ａ）、（ｂ）に示されているように、色選択方向のカソード電極幅ａを広くし、色同色方向のカソード電極４の幅ｂを狭くしたこと、つまり、ａ＞ｂであるように形成されたカソード電極４を特徴としている。図１には、第１実施例として後に説明する、カソード電極４のカソード電極画素領域１３’外の画素外領域部分にカソード電極細線部１４を設けたものが図示されている。

本発明の上記特徴点について、図２〜図４に基づいて、説明する。

前記のように、放出電子ｅ^-は、図２に示されているように放出される。図２（ａ）の右側の図は、ウエル９の長辺側のエッジと短辺側のエッジの放出電子ｅ^-の方向による放出量の違い（矢印の数で示されている。）を示すものである。電子は、エッジの稜線から均一に放出されるが、長辺側、短辺側の稜線の長さの差により放出量に差ができる。エッジエミッタ８の長辺部分から放出される放出電子ｅ^-は、放出量が多く、カソード電極４のマイナスの電位の上下に配置されているゲート電極２とアノード電極７のプラスの電位の複合作用により水平方向にも加速されるため、図１９で示されているようにカソード電極部２０に対し一定の広がりを持って放出されるものであるため、この放出電子ｅ^-の広がりが色選択方向に作用すると、混色を起こすことになる。

本発明は、上記知見に基づき、以下に詳細に説明する２つの特徴的な構成に基づいている。
まず第一点は、図２（ａ）に示されているように、色選択方向に放出される放出量の多い放出電子ｅ^-を集束させるために、色選択方向のカソード電極の幅ａを広くし色選択方向の混色を防止するようにする。
色選択方向側のカソード電極幅ａが広いと、周辺の電位におよぼす影響が増し、アノード・カソード間に電位分布を生じ電子軌道が曲げられて電子は広がりにくくなるため、色選択方向に放出される放出量の多い放出電子ｅ^-は、所定の蛍光体６に集束されて衝突し、蛍光体６を発光させ、その結果、混色が防止できることとなる。

実験結果によれば、アノード−カソード間のパネルギャップ１ｍｍ、アノード電圧２ｋＶとして、２つのカソード電極を４３２μｍ間隔で配置して、ウエル幅ｄを例えば５μｍ、ウエルの長さを１７５μｍに固定し、カソード電極幅ａを５μｍ〜４０μｍまで増加させると、カソード電極幅ａが広くなるにつれ、発光幅が細くなり集束性が向上した。（図３に示す実験において、ウエル幅ｄとは図２（ａ）に示す一対のエッジエミッタの間隔ｄをいい、同様にカソード幅ａとはカソード電極の幅をいう。図３の例においては、カソード電極部１５には、ウエル９は一本しか設けていないが、ウエル９を複数本設けて、電子放出部２０とした場合は、その電子放出部２０の幅をウエル幅ｄとする。その場合のカソード電極幅ａは、電子放出部２０から色選択方向に隣接するカソード電極の幅をカソード電極幅ａとする。）

第二点は、図２（ｃ）に示しているように、色選択方向のカソード電極幅ａより色同色方向のカソードの電極幅ｂを狭くし、放出電子ｅ^-を色同色方向に逃がすことにより混色を防止するものである。
色同色方向のカソード電極幅ｂを狭くすると、放出電子ｅ^-は、色同色方向に隣接する蛍光体６にも到達するが、色同色の蛍光体であるため、混色を生ずることはない。

実験結果によれば、図２（ｃ）において、縦長の１個のウエル９の周囲に形成された縦横各一対のエッジエミッタ８を有し、エミッタ部の長さ（１７５μｍ）、ウエル幅ｄ（２０μｍ）、カソード電極幅ａ（３５μｍ）を一定としてその縦方向外側のカソード電極幅ｂが３５μｍの場合は、縦方向（色同色方向）の発光範囲が狭くなり、反面、横方向（色選択方向）の発光幅が広いという結果となった。
そして、エミッタ部外側のカソード電極幅ｂを１０μｍまで狭めていくと縦方向（色同色方向）の発光範囲が広くなり、横方向（色選択方向）の発光幅が狭くなっていくという結果となった。
エミッタ部縦方向外側のカソード電極幅ｂを３５μｍと広げた場合はエミッタの周囲全体がマイナス電位で覆われて電子の逃げ場がないのに対し、カソード電極幅ｂを１０μｍと狭くした場合は縦方向のマイナス電位の幅が狭く、縦方向に電子が逃げて広がる事で横方向の発光幅が狭くなったためと考えられる。

また、ＦＥＤは内部が真空であり、大気圧を支えるため表示面内に円柱状、又は壁状のスペーサ部材を設ける必要がある。その場合、縦方向の蛍光体パターン間にスペーサ部材を配置するので縦方向の蛍光体パターン間はそのスペース分だけ隙間を設ける必要がある。この隙間は、上記したカソード電極画素領域１３’外の画素外領域部分に相当し、従って縦方向への電子広がりはこの観点でも混色への影響が小さくことがわかる。このことは、縦方向に異なる色の蛍光体パターンを配置したとしても混色の問題を生じない表示素子の設計が画面サイズによっては可能であることを示している。

以上のように集束電極を有さず、アノード選択を行なわないエッジエミッタＦＥＤにおいてウエル周囲の電極幅をａ＞ｂの関係とすることで混色を生じないＦＥＤを形成することができる。

本発明の実施例１を図５に示す。
図５は、カソード電極部１５の平面図を示し、カソード電極４が蛍光体の色同色方向と平行な方向に伸び、カソード電極４の画素１３に対応するカソード電極の画素領域１３’と色同色方向の次の画素領域との間の画素外領域のカソード電極４の中心部分をカソード細線部１４（色同色方向の幅をｃとする。）として残し、他の部分の電極部分を除去し、層間絶縁層３を露出させ、更に、カソード電極のａ部幅を広げた構造としたものである。その電極部の構造の平面図を、図２（ｃ）に示す。
この構造は、従来構造において混色が生ずる場合でもカソード電極パターンを変更することのみによって、従来構造と同じ工程で製造し、混色防止が可能である。

図５（ａ）に示す実施例１におけるＦＥＤは、カソード電極が連続する方向に積極的に電子を逃がすことにより発光色の異なる横方向への電子の広がりを抑え混色を防止でき、色同色方向では隣接画素の発光を生じ得るが混色の問題は生じず影響は小さいといえる。
図５（ｂ）には、実験結果に基づく、色選択方向のカソード電極幅ａと色同色方向のカソード電極幅ｂの比ｂ／ａと、ウエルの発光幅の関係を示すもので、アノード〜カソード間のパネルギャップ：１ｍｍ、アノード電圧２ｋＶ、カソード電圧０Ｖ、ゲート電圧１４０Ｖ、Ｄｕ＝１／６０とし、実験を行った。発光幅はｂ／ａ＝１の条件を基準として、その比で示してある。
ｂ／ａの比率に比例して発光幅は狭くなっており、ｂ／ａ＝０．４で、ｂ／ａ＝１の場合の発光幅の７０％以下の発光幅となり、かなりの混色防止効果が得られていることが示されている。
なお、ここでウエルの長軸が縦方向のウエルを用いたが、長軸が横方向のウエルでも同様の効果が得られる。

図５（ａ）で従来構造と同寸法の画素ピッチ（ｅ）、電子放出領域（ｄ）、（ｇ）のままで、（ａ）部１２０μｍ、（ｂ）部１０μｍ、細線部幅１０μｍとすることで、図２０に示す従来構造で生じていた混色を防止したエッジエミッタＦＥＤが実現できた。
なお、図５では、本発明の構造上の特徴である色選択方向のカソード電極幅ａを広げた構造と、幅ａに対し、色同色方向のカソード電極幅ｂを狭くし、細線部を設けた構造を組み合わせているが、色選択方向のカソード電極幅ａを広げた構造であっても従来構造と比較し、混色防止効果を得ることができる。

本発明の実施例２を、図６（ａ）、図７に示す。
実施例１の構造において、画素外領域の前記層間絶縁層３の露出部をカソード電極細線部１４で囲まれた閉じた形状としたものである。図６（ａ）は、カソード電極画素領域１３’と隣の画素領域の間の中心線部分まで図示したものである。色同色方向のカソード電極幅は、第１の実施例と同様幅ｂである。
実施例２は、カソード電極細線部１４が隣の画素領域と２か所で接続されるので断線しづらく、層間絶縁層３の露出部のカソード電極も収束機能を果たすので平面的に見て斜め方向に放出電子ｅ^-が広がることも防止できる。

本発明の実施例３を、図６（ｂ）、図８に基づいて説明する。
実施例１の構造において、画素外領域のカソード電極層４に加えて、層間絶縁層３も除去して、ゲート電極２を表面に露出させた構造としたものである。
実施例３は、ゲート電極２にカソード電極に対し常にプラス電位が印可されていることを利用したもので、放出電子ｅ^-をより積極的にカソード電極の長手方向に集束させることができるものである。
なお、本発明の製造方法は、カソード成膜のときのカソード電極のパターンを変えることを除けば、スピント型の製造手法と同様の薄膜加工工程である。

以上説明してきた本発明の実施例においては、列電極がカソード電極、行電極がゲート電極とされ、絶縁基板上にゲート電極、絶縁層、カソード電極の順に積層された層構造を有するものであるが、列電極がゲート電極、行電極がカソード電極でもよい。

本発明の実施例においては、列電極がカソード電極、行電極がゲート電極とされたものであるが、列電極がゲート電極、行電極がカソード電極であるものより、本発明の実施例のような列電極がカソード電極、行電極がゲート電極のものの方が優位なものであることを以下に説明する。

グラフィクディスプレイは一般に横長の画面、例えば横６４０画素×縦４８０画素が用いられている。画素にＴＦＴ等のスイッチ素子を持たないパッシブ型では輝度を高くするために各ピクセルの点灯時間を長くする必要がある。そのために、ディスプレイを駆動するスキャンの周期を遅くする必要があり、スキャン信号を信号線の本数が少ない水平方向の信号線に入れることになる。

一方、垂直信号の信号線は元々水平方向よりピクセル数が多く（例えば６４０個）、更にＲ、Ｇ、Ｂ各色がそれぞれ信号線を要するため例えば６４０×４８０画素のディスプレイでは１９２０本（６４０×３）となる。水平方向の信号線の１スキャンタイミングの間に１９２０本分のデータを送る必要が生じ、一般的なシリアル形式のデータ送信ではかなり高速のデータ送信が必要となる。また、高電圧の高速データ通信は、ノイズが多くなるので避ける必要がある。
エッジエミッタのカソードとゲートの電圧振幅を比較すると、カソード電圧振幅の方がゲート電圧振幅より小さいので、カソードをデータ信号（垂直方向の信号線）とし、ゲートをスキャン信号とすることが一般的となる。

しかし、カソード電極にデータ信号が入力されると表示内容に応じてオンとオフ電位が隣接電極間でランダムに生じする。この隣接画素の電位変動により電子軌道が影響を受け、混色の問題が生じやすい。（実用上十分な輝度を得るためには電子放出部の面積を狭くして混色を防ぐ手段は、輝度が下がるため、実用的とはいえない。）
電子放出素子を製造するのに必要な高精度の加工が容易にできるエッジエミッタの特性を生かすため、集束電極等の付加的構造を用いずに隣接画素の混色を防止できるエッジエミッタ型ＦＥＤを実現する。

本発明の電界電子放出型ディスプレイ装置を示し、（ａ）はその一部を示す斜視図、（ｂ）はＡ−Ａ線断面図、（ｃ）は点線で囲んだ部分の拡大図。本発明の電界電子放出型ディスプレイ装置の断面図を示し、（ａ）はエッジエミッタの長手方向断面図、（ｂ）は短手方向断面図、（ｃ）は実施例１のカソード電極の平面図。本発明に基づく電界電子放出型ディスプレイ装置の電子の広がり幅を示す図。本発明の実施例の作用を示した図１のＡ−Ａ線の断面図。本発明の実施例のカソード電極の平面図及び、その効果を示す発光幅の比率を示す図。本発明の実施例２と、実施例３のカソード電極の平面を模式的に示した図。本発明の実施例２カソード電極の平面図。本発明の実施例３のカソード電極の平面図。従来例の電界電子放出型ディスプレイ装置の一部を示す斜視図。スピント型電界電子放出型ディスプレイ装置のカソード電極部の一部拡大斜視図。図１０のＢ−Ｂ線の断面図。スピント型電界電子放出型ディスプレイ装置の他の例を示す断面図。図１０に示す例の作用を示す断面図。特許文献１に示す横型ＦＥＤの製造工程を示す図。特許文献３に示す従来例のＦＥＤ電極の断面斜視図。特許文献４に示す従来例のＦＥＤ電極１画素を示す斜視図。特許文献４に示す従来例のＦＥＤ電極の断面図。従来のエッジエミッタ型ＦＥＤの平面図。従来のエッジエミッタ型ＦＥＤの断面図。従来のカソード電極の平面図。

符号の説明

１支持体
２ゲート電極
３層間絶縁層
４カソード電極
５絶縁性パーシペーション
６蛍光体
７アノード電極
８エッジエミッタ
９ウエル
１０ＦＥＤ
１１ゲート給電部
１２カソード給電部
１３画素（ピクセル）
１３’ 画素１３に対応するカソード電極の画素領域
１４カソード電極細線部
１５カソード電極部
１６電源部
２０電子放出部

Claims

基板上に積層されたゲート電極と、
このゲート電極上に層間絶縁層を介して積層され、閉じた長方形状の開口部を形成しているエッジエミッタが形成されているカソード電極と、
前記開口部と前記ゲート電極との間に形成されている溝であるウエルとから形成されているカソード電極部とからなるエッジエミッタ型電界電子放出素子と、
色選択可能なように色選択方向に前記カソード電極と対応して設けられている各色の蛍光体と、
前記各色の蛍光体から一つの画素として形成されているアノード電極部と、
からなるエッジエミッタ型の電界電子放出表示装置において、
前記カソード電極は、色同色方向に連続して形成されいるとともに、色選択方向の開口部からの電極部分の幅を、色同色方向の開口部からの電極部分の幅より広くするように形成されている
ことを特徴とするエッジエミッタ型の電界電子放出表示装置。
前記画素に対応するカソード電極の色同色方向の画素領域の外の画素外領域にカソード電極細線部を設けたことを特徴とする請求項１に記載のエッジエミッタ型の電界電子放出表示装置。
前記カソード電極細線部は、カソード電極の領域の色選択方向中心部に設けられているものであることを特徴とする請求項２に記載のエッジエミッタ型の電界電子放出表示装置。
前記カソード電極細線部は、カソード電極の色選択方向の両端部に設けられているものであることを特徴とする請求項２に記載のエッジエミッタ型の電界電子放出表示装置。
前記カソード電極細線部以外の前記画素外領域のカソード電極領域は、層間絶縁層を露出させた構造としたものであることを特徴とする請求項２に記載のエッジエミッタ型の電界電子放出素子。
前記カソード電極細線部以外の前記画素外領域のカソード電極領域は、ゲート電極を露出させた構造としたものであることを特徴とする請求項２に記載のエッジエミッタ型の電界電子放出表示装置。
前記カソード電極細線部は、ゲート電極が露出した領域を取り囲むように形成されているものであることを特徴とする請求項６に記載のエッジエミッタ型の電界電子放出表示装置。