KR100433217B1 - 전계방출 표시소자 - Google Patents

Abstract

본 발명은 패널 전체의 개구율을 향상시킬 수 있는 전계방출 표시소자에 관한 것이다.

본 발명에 따른 전계방출 표시소자는 상부 및 하부기판 사이에 형성되는 스페이서와, 상기 스페이서에 인접하게 위치하는 제 1 화소셀과, 상기 스페이서와 인접하지 않은 제 2 화소셀을 구비하며, 상기 제 1 및 제 2 화소셀의 면적은 서로 다른 것을 특징으로 한다.

이러한 구성에 의하여, 본 발명은 화소셀의 영역을 스페이서가 차지하는 영역까지 넓힘과 아울러 에미터 및 형광체 면적을 크게 함으로써 전체 패널의 개구율을 크게 향상시킬 수 있다. 또한, 스페이서에 인접한 스캔라인에 대한 화소셀의 에미터 영역을 확대해서 스페이서의 주변과 다른 부분과의 밝기 차이를 균일하게 할 수 있다.

Description

전계방출 표시소자{FIELD EMISSION DISPLAY DEVICE}

본 발명은 전계방출 표시소자에 관한 것으로, 특히 패널 전체의 개구율을 향상시킬 수 있는 전계방출 표시소자에 관한 것이다.

최근들어, 전계방출 표시소자(Field Emission Display; 이하, "FED"라 함)는 우수한 디스플레이 특성 및 제조가격의 경쟁력 등의 이점으로 인하여 차세대 평면 디스플레이 장치로 응용하기 위한 연구가 활발히 진행되고 있다. 이러한 FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 음극(즉, 이미터 팁)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하고, 방출된 전자를 이용하여 형광체를 여기시킴으로써 화상을 표시하게 된다.

이러한 FED에 이용되는 전계방출 표시소자에는 팁형(FE형), 평면(MIM형 또는 MIS형), 또는 표면 전도형(SCE형) 등이 있다.

FE형의 전계방출 표시소자에서는 게이트 전극에 전압을 걸어 전자 방출 부분에 전계를 인가함으로써, 실리콘(Si)이나 몰리브덴(Mo)으로 제작된 콘 형태의 돌기부분으로부터 전자를 방출시킨다. MIM형 또는 MIS형 전계방출 표시소자에서는 금속(metal), 절연체층(insulator), 반도체층(metal) 등을 포함하는 적층 구조를 형성하며, 금속층 측으로부터 전자를 터널 효과를 이용하여 절연체층에 주입·통과시켜 전자 방출부로부터 외부에 인출한다. 또한, SCE형 전계방출 표시소자에서는 기판 상에 형성된 박막의 면내방향으로 전류를 흐르게 하여, 미리 형성된 전자 방출부(일반적으로는 박막의 통전 영역내에 존재하는 미세한 균열부분)로부터 전자를 방출시킨다.

그런데, 종래의 일반적인 FED는 게이트(데이터) 및 스캔전극 사이에 가해지는 전압이 수십V에서 100V 정도로 가해져 고전압이 필요하며 이는 FE형에서의 게이트홀 직경에 따라서 가해지는 전압이 달라진다. 이에 비하여 MIM형은 전압이 종래보다 매우 낮은 수V에서 최고 10V 정도만 가해지게 되어 저전압으로 구동할 수 있으며 전자가 직진성으로 방출되어 방출효율이 높은 장점이 있다.

이에 따라, 최근에는 FE형 대신에 MIM형을 이용한 전계방출 표시소자가 연구되고 있다.

도 1을 참조하면, 종래의 MIM형 FED의 화소셀은 애노드전극(3) 및 형광체(6)가 적층된 상부기판(1)과, 하부기판(2) 상에 형성되는 전계방출어레이(8)를 구비한다.

전계방출어레이(8)는 하부기판(2) 상에 형성되는 스캔전극(5)과, 스캔전극(5) 상에 형성되는 절연체층(7)과, 절연체층(7)에 형성되는 데이터전극(4)을 구비한다.

스캔전극(5)은 도시하지 않은 에미터에 전류를 공급하게 되며, 절연층(7)은 스캔전극(5)과 데이터전극(4) 사이를 절연하게 되며, 데이터전극(4)은 전자를 인출시키기 위한 인출전극으로 이용된다. 또한, 스캔전극(5)은 도시되지 않은 스캔 구동부로부터 주사펄스를 공급받고, 데이터전극(4)은 도시되지 않은 데이터 구동부로부터 데이터펄스를 공급받는다.

화상을 표시하기 위하여, 상부기판(1) 상의 애노드전극(3)에는 정극성(+)의 전압이 인가된다. 그리고, 하부기판(2) 상의 스캔전극(5)에는 부극성(-)의 전압이 인가되며, 데이터전극(4)에는 정극성(+)의 전압이 인가된다. 그러면 스캔전극(5)상의 에미터로부터 전자가 절연체층(7)을 터널링(tunneling)하여 그 중 높은 에너지를 갖는 전자가 절연체층(7) 및 데이터전극(4)을 통과해서 진공 중으로 방출하게 된다. 방출된 전자는 적색(R), 녹색(G) 및 청색(B)의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이 때, 형광체(6)에 따라 적색(R), 녹색(G) 및 청색(B) 중 어느 한 색의 가시광이 발생된다.

도 2는 도 1에 도시된 전계방출 표시소자를 나타내는 평면도이다.

도 2를 참조하면, FED는 도시되지 않은 데이터구동부로부터 구동전압을 공급받기 위한 제 1 및 제 2 데이터패드(12A, 12B)와, 도시하지 않은 스캔구동부로부터 구동전압을 공급받기 위한 스캔패드(14)와, 도시하지 않은 애노드구동부로부터 구동전압을 공급받는 애노드전극(3)을 구비한다.

제 1 및 제 2 데이터패드(12A,12B)는 데이터구동부로부터 구동전압을 공급받아 데이터전극들(4)로 공급한다. 스캔패드(14)는 스캔구동부로부터 구동전압을 공급받아 스캔전극들(5)로 공급한다.

애노드전극(3)은 상부기판(1)의 유효표시부(20) 내에 형성된다. 애노드 구동부는 수 ㎸의 고전압을 접속부(18)로 공급한다. 접속부(18)는 네크부(16)를 경유하여 애노드전극(3)과 전기적으로 접속된다. 이와 같은 접속부(18), 네크부(16) 및 애노드전극(3)은 얇은 박막으로 형성된다.

상부기판(1)과 하부기판(2) 사이에는 스페이서(10)가 설치된다. 스페이서(10)는 상부기판(1)과 하부기판(2) 사이의 고진공 상태(전자의 가속운동과 고전압으로 인한 아킹(Arcing) 현상 방지)를 요구하기 때문에 내부압력과 외부압력의 차이로 인해 생기는(외부 대기압과 내부 고 진공의 차이는 대략 수십 톤의 힘이 된다) 패널의 파괴를 방지하게 된다.

도 3을 참조하면, 종래의 전계방출 표시소자의 유효표시부(20)는 일정한 간격으로 적색셀과 녹색셀 및 청색셀의 화소셀들(32)이 순차적으로 배치되고, 상하로 인접한 화소셀 (32) 사이에는 스페이서(10)가 형성된다.

이로 인하여, 전계방출 표시소자의 유효표시부(20) 상에는 상하로 인접한 화소셀(32)과 화소셀(32) 사이에는 스페이서(10)를 위치시키기 위한 공간을 확보하게 된다. 이 때, 도 4에 도시된 바와 같이 스페이서(10)가 형성되지 않는 영역(A)에서는 상하로 인접한 화소셀(32)과 화소셀(32) 사이의 간격 및 각각의 면적이 동일하게 된다.

반면에 도 5에 도시된 바와 같이 스페이서(10)가 형성될 경우에는 스페이서(10)에 인접한 화소셀(32)의 면적과 스페이서(10)에 인접하지 않은화소셀(32)의 면적이 달라지게 된다.

다시 말하여, 스페이서(10)에 상/하로 인접한 화소셀들(32)의 형광체 면적은 스페이서(10)에 인접하지 않은 화소셀들(32)의 형광체 면적보다 작게 된다.

상하로 인접한 화소셀(32)과 화소셀(32) 사이에 형성되는 스페이서(10)로 인하여 상하로 인접한 화소셀(32)과 인접한 화소셀(32) 사이에는 항상 일정한 공간이 확보되기 때문에 패널의 효율 및 개구율이 감소된다.

또한, 유효표시부(20) 내의 스페이서(10)의 수량 및 위치에 따라 전자의 빔이 왜곡(스페이서(10)에 전자가 충전되는 현상)되어 인접한 화소셀(32)들의 밝기가 달라짐과 아울러 전자 빔이 퍼지는 각이 변형되어 화면의 밝기가 차이가 난다.

이와 같이, 스페이서(10)는 유효표시부(20) 내에 대략 수 십개에서 수 백개 정도가 형성되기 때문에 화소셀(32), 즉 애노드전극(3)과 에미터 간의 개구율(하나의 화소셀(32)의 전체면적에 대한 형광체(6)가 차지하는 영역)이 제약을 받게 된다. 결과적으로 스페이서(10)의 배치로 인해 전체 패널의 개구율이 저하됨에 따라 휘도 및 효율이 낮은 문제점이 있다.

따라서, 본 발명의 목적은 패널 전체의 개구율을 향상시킬 수 있는 전계방출 표시소자를 제공하는데 있다.

도 1은 종래의 평면형 전계방출 표시장치의 화소셀을 나타내는 도면.

도 2는 도 1에 도시된 전계방출 표시장치를 나타내는 평면도.

도 3은 도 2에 도시된 유효표시부를 나태내는 평면도.

도 4는 도 3에 도시된 스페이서에 인접하지 않은 "A"부분을 나타내는 평면도.

도 5는 도 3에 도시된 스페이서에 인접한 "B"부분을 나타내는 평면도.

도 6은 본 발명의 실시 예에 따른 전계방출 표시장치를 나타내는 평면도.

도 7은 도 6에 도시된 스페이서에 인접하지 않은 "C"부분을 나타내는 평면도.

도 8은 도 6에 도시된 스페이서에 인접한 "D"부분을 나타내는 평면도.

도 9는 본 발명의 실시 예에 따른 전계방출 표시장치의 유효표시부를 나타내는 평면도.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 상부기판 2 : 하부기판

3 : 애노드전극 4, 34 : 데이터전극

5, 35 : 스캔전극 6 : 형광체

7 : 절연층 8 : 전계방출 어레이

10, 40 : 스페이서 12A, 12B : 데이터구동부

14 : 스캔구동부 16 : 네크부

18 : 접속부 22, 54, 56 : 형광체 면적

상기 목적을 달성하기 위하여, 본 발명에 따른 전계방출 표시소자는 상부 및 하부기판 사이에 형성되는 스페이서와, 상기 스페이서에 인접하게 위치하는 제 1 화소셀과, 상기 스페이서와 인접하지 않은 제 2 화소셀을 구비하며, 상기 제 1 및 제 2 화소셀의 면적은 서로 다른 것을 특징으로 한다.

상기 전계방출 표시소자에서 상기 제 1 화소셀의 면적은 상기 제 2 화소셀보다 더 큰 것을 특징으로 한다.

상기 전계방출 표시소자에서 상기 제 1 및 제 2 화소셀 각각은 상기 하부기판 상에 형성되어 전자를 방출하는 에미터와, 상기 상부기판 상에 형성되어 상기 전자에 의해 가시광을 발생하는 형광체를 구비하는 것을 특징으로 한다.

상기 전계방출 표시소자에서 상기 제 1 화소셀의 형광체 면적과 상기 제 2 화소셀의 형광체 면적은 서로 다른 것을 특징으로 한다.

상기 전계방출 표시소자에서 상기 제 1 화소셀의 형광체 면적은 상기 제 2 화소셀의 형광체 면적보다 작은 것을 특징으로 한다.

본 발명의 실시 예에 따른 전계방출 표시소자는 상부 및 하부기판 사이에 형성되는 스페이서와, 상기 하부기판 상에 형성되어 전자를 방출하는 에미터를 포함하고 상기 스페이서에 인접하게 위치하는 제 1 화소셀과, 상기 에미터를 포함하고 상기 스페이서와 인접하지 않은 제 2 화소셀을 구비하며, 상기 에미터의 면적은 서로 다른 것을 특징으로 한다.

상기 전계방출 표시소자에서 상기 제 1 화소셀의 에미터 면적은 상기 제 2 화소셀의 에미터 면적보다 더 큰 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.

도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 6을 참조하면, 본 발명의 실시 예에 따른 전계방출 표시소자의 유효표시부에는 적색셀과 녹색셀 및 청색셀의 화소셀들(52)이 순차적으로 배치되고, 화소셀들(52) 사이에 스페이서(40)가 형성된다.

화소셀들(52)은 도 1에 도시된 바와 같이 애노드전극(3) 및 형광체(6)가 적층된 상부기판(1)과, 하부기판(2) 상에 형성되는 전계방출어레이(8)를 구비한다.

전계방출어레이(8)는 하부기판(2) 상에 형성되는 스캔전극(5)과, 스캔전극(5) 상에 형성되는 절연체층(7)과, 절연체층(7)에 형성되는 데이터전극(4)을 구비한다.

스캔전극(5)은 도시하지 않은 에미터에 전류를 공급하게 되며, 절연층(7)은 스캔전극(5)과 데이터전극(4) 사이를 절연하게 되며, 데이터전극(4)은 전자를 인출시키기 위한 인출전극으로 이용된다. 또한, 스캔전극(5)은 도시되지 않은 스캔 구동부로부터 주사펄스를 공급받고, 데이터전극(4)은 도시되지 않은 데이터 구동부로부터 데이터펄스를 공급받는다.

화상을 표시하기 위하여 상부기판(1) 상의 애노드전극(3)에는 정극성(+)의 전압이 인가된다. 그리고, 하부기판(2) 상의 스캔전극(5)에는 부극성(-)의 전압이 인가되며, 데이터전극(4)에는 정극성(+)의 전압이 인가된다. 그러면 스캔전극(5)상의 에미터로부터 전자가 절연체층(7)을 터널링(tunneling)하여 그 중 높은 에너지를 갖는 전자가 절연체층(7) 및 데이터전극(4)을 통과해서 진공 중으로 방출하게 된다. 방출된 전자는 적색(R), 녹색(G) 및 청색(B)의 형광체(6)에 충돌하여 형광체(6)를 여기시키게 된다. 이 때, 형광체(6)에 따라 적색(R), 녹색(G) 및 청색(B) 중 어느 한 색의 가시광이 발생된다.

이러한, 본 발명의 실시 예에 따른 전계방출 표시소자의 유효표시부 내에 스페이서(40)가 형성되지 않는 영역(C)의 화소셀들(52)은 도 7에 도시된 바와 같이 상하로 인접한 화소셀(52)에 가깝게 확장되어 스페이서(40)가 형성되는 영역의 일부를 차지한다. 이로 인하여, 화소셀(52) 각각에 형성되는 형광체 면적(54)은 화소셀(52)이 스페이서(40)가 형성되는 영역까지 확장됨에 따라 종래의 화소셀들의 면적보다 증가하게 된다.

또한, 본 발명의 실시 예에 따른 전계방출 표시소자의 유효표시부 내에 스페이서(40)에 상하로 인접한 영역(D)의 화소셀들(52)의 면적은 도 8에 도시된 바와 같이 화소셀의 면적보다 약간 크다. 즉, 스페이서(40)에 인접한 화소셀들(52)의 형광체 면적(56)은 소정크기(종래보다 면적이 넓음)로 증가한다.

이와 같이 본 발명에 따른 유효표시부에서 스페이서(40)에 인접하는 화소셀들(스캔전극에 해당하는 전체 데이터전극)(52)을 제외한 나머지 화소셀들(52)의 형광체 면적(54)은 스페이서(40)의 영역까지 증가된다. 이에 따라, 스페이서(40)의 유무에 따라서 스페이서(40)에 인접한 화소셀들(52)의 형광체 면적(56)은 종래의 화소셀들(52)보다 약간 증가하지만, 스페이서(40)에 인접하지 않는 화소셀들(52)의 형광체 면적은 종래의 화소셀들보다 2배 정도 증가된 개구면적을 갖는다. 여기서 개구면적은 형광체 면적과 도시하지 않은 에미터(전자가 방출되는 영역)의 면적이다.

이와 같이, 본 발명의 실시 예에 따른 전계방출 표시소자는 스페이서(40)가 없는 영역에서의 화소셀들(52)의 형광체 면적(54)을 크게 증가시키고, 스페이서(40)에 인접한 화소셀들(52)의 형광체 면적을 스페이서(40)가 없는 영역에서의 화소셀들(52)의 형광체 면적(54)보다 작게(종래보다 면적이 넓음)하여 패널 전체적이 개구율을 크게 향상시킬 수 있다.

도 9를 참조하면, 스페이서(40)에 인접한 화소셀들의 형광체들의 면적(56)은 스페이서(40)에 인접하지 않은 화소셀들(52)보다 작다. 그러나, 스페이서(40)에 인접한 화소셀들(52)에서의 도시하지 않은 에미터의 면적은 스페이서(40)에 인접하지 않은 화소셀들(52)에서의 에미터의 면적보다 증가되어 많은 전자를 방출한다.

다시 말하여, 본 발명은 스페이서(40)에 인접하지 않은 화소셀들(52)의 형광체 면적(54)을 스페이서(40)의 영역까지 증가시키고, 스페이서(40)에 인접한 화소셀들(52)의 도시하지 않은 에미터 면적을 증가시킨다. 이에 따라 스페이서(40)와 인접한 화소셀들(52)에서 방출되는 전자의 양은 스페이서(40)에 인접하지 않은 화소셀들(52)에서 방출되는 전자의 양보다 더 많은 전자가 방출되기 때문에 전체 패널의 휘도는 균일하게 된다.

결과적으로, 스페이서(40)에 인접한 화소셀(52)의 크기가 작아진 만큼 에미터의 면적을 증가시켜 전자 방출영역을 충분히 확보해서 전체적인 발기의 균형을 유지되도록 한다. 이에 따라, 종래의 전계방출 표시소자에서 화소셀의 개구율이 30% 정도이었으나, 본 발명의 실시 예에 따른 전계방출 표시소자의 화소셀 구조는 50% 이상의 개구율을 얻게 된다. 이는 전계방출 표시소자의 효율 및 밝기를 향상시키고 소비전력을 감소시킬 수 있다.

상술한 바와 같이, 본 발명에 따른 전계방출 표시소자는 화소셀의 영역을 스페이서가 차지하는 영역까지 넓힘과 아울러 에미터 및 형광체 면적을 크게 함으로써 개구율을 향상시킬 수 있다. 또한, 스페이서에 인접한 스캔라인에 대한 화소셀의 에미터 영역을 확대해서 스페이서의 주변과 다른 부분과의 밝기 차이를 균일하게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (7)

1. 상부 및 하부기판 사이에 형성되는 스페이서와,

   상기 스페이서에 인접하게 위치하는 제 1 화소셀과,

   상기 스페이서와 인접하지 않은 제 2 화소셀을 구비하며,

   상기 제 1 및 제 2 화소셀의 면적은 서로 다른 것을 특징으로 하는 전계방출 표시소자.
2. 제 1 항에 있어서,

   상기 제 1 화소셀의 면적은 상기 제 2 화소셀보다 더 큰 것을 특징으로 하는 전계방출 표시소자.
3. 제 1 항에 있어서,

   상기 제 1 및 제 2 화소셀 각각은,

   상기 하부기판 상에 형성되어 전자를 방출하는 에미터와,

   상기 상부기판 상에 형성되어 상기 전자에 의해 가시광을 발생하는 형광체를 구비하는 것을 특징으로 하는 전계방출 표시소자.
4. 제 3 항에 있어서,

   상기 제 1 화소셀의 형광체 면적과 상기 제 2 화소셀의 형광체 면적은 서로 다른 것을 특징으로 하는 전계방출 표시소자.
5. 제 1 항에 있어서,

   상기 제 1 화소셀의 형광체 면적은 상기 제 2 화소셀의 형광체 면적보다 작은 것을 특징으로 하는 전계방출 표시소자.
6. 상부 및 하부기판 사이에 형성되는 스페이서와,

   상기 하부기판 상에 형성되어 전자를 방출하는 에미터를 포함하고 상기 스페이서에 인접하게 위치하는 제 1 화소셀과,

   상기 에미터를 포함하고 상기 스페이서와 인접하지 않은 제 2 화소셀을 구비하며,

   상기 에미터의 면적은 서로 다른 것을 특징으로 하는 전계방출 표시소자.
7. 제 6 항에 있어서,

   상기 제 1 화소셀의 에미터 면적은 상기 제 2 화소셀의 에미터 면적보다 더 큰 것을 특징으로 하는 전계방출 표시소자.