JP2000182547A - 平面型表示装置 - Google Patents
平面型表示装置Info
- Publication number
- JP2000182547A JP2000182547A JP10357935A JP35793598A JP2000182547A JP 2000182547 A JP2000182547 A JP 2000182547A JP 10357935 A JP10357935 A JP 10357935A JP 35793598 A JP35793598 A JP 35793598A JP 2000182547 A JP2000182547 A JP 2000182547A
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- display device
- voltage
- cathodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
Abstract
(57)【要約】
【課題】 複数の電界放出型カソード及びその複数のカ
ソードのうちの選択されたカソードから放出された電子
の衝撃によって光輝せしめられる蛍光体層を有する平面
型表示装置において、複数のカソードから選択的に電子
を放出させるための駆動電圧の低圧化及び消費電力の低
減化が可能であると共に、高速動作の可能な平面型表示
装置を得る。 【解決手段】 複数の電界放出型カソードＫと、その複
数のカソードＫの表面に、その複数のカソードＫからの
電子放射を可能にし得るショットキーバリアを形成する
強電界を固定的に与える高圧電極と、複数のカソードＫ
に接続され、その複数のカソードＫからの電子の放射の
有無を制御する２次元ＭＯＳゲートアレイと、複数のカ
ソードＫから選択的に放出された電子の衝撃によって、
光輝せしめられる蛍光体層Ｐとを有する。
ソードのうちの選択されたカソードから放出された電子
の衝撃によって光輝せしめられる蛍光体層を有する平面
型表示装置において、複数のカソードから選択的に電子
を放出させるための駆動電圧の低圧化及び消費電力の低
減化が可能であると共に、高速動作の可能な平面型表示
装置を得る。 【解決手段】 複数の電界放出型カソードＫと、その複
数のカソードＫの表面に、その複数のカソードＫからの
電子放射を可能にし得るショットキーバリアを形成する
強電界を固定的に与える高圧電極と、複数のカソードＫ
に接続され、その複数のカソードＫからの電子の放射の
有無を制御する２次元ＭＯＳゲートアレイと、複数のカ
ソードＫから選択的に放出された電子の衝撃によって、
光輝せしめられる蛍光体層Ｐとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は電界放出型カソード
を備えた平面型表示装置に関する。
を備えた平面型表示装置に関する。
【０００２】
【従来の技術】以下に、図１５及び図１６を参照して、
電界放出型カソード（エミッタ）を備えた平面型表示装
置の従来例を説明する。図１５及び図１６において、Ｋ
Ｋ及びＧは、ＸＹマトリックスを構成するそれぞれ複数
本の等間隔、等幅のカソード電極及びゲート電極（引き
出し電極）で、絶縁層Ｚを介して互いに交叉して対向す
る如く配されている。Ａは複数のゲート電極Ｇに対し所
定間隔を以て対向するアノード電極である。アノード電
極Ａの上面（下面も可）には蛍光体層Ｐが塗布されてい
る。
電界放出型カソード（エミッタ）を備えた平面型表示装
置の従来例を説明する。図１５及び図１６において、Ｋ
Ｋ及びＧは、ＸＹマトリックスを構成するそれぞれ複数
本の等間隔、等幅のカソード電極及びゲート電極（引き
出し電極）で、絶縁層Ｚを介して互いに交叉して対向す
る如く配されている。Ａは複数のゲート電極Ｇに対し所
定間隔を以て対向するアノード電極である。アノード電
極Ａの上面（下面も可）には蛍光体層Ｐが塗布されてい
る。
【０００３】複数のカソード電極ＫＫ及び複数のゲート
電極Ｇの交叉部において、各ゲート電極Ｇには円形の孔
Ｈが穿設されると共に、この孔Ｈに連通するキャビティ
ＣＶが絶縁層Ｚ内に設けられる。このキャビティＣＶ内
において、カソード電極ＫＫ上に、円錐形形状のスピン
ト（ Spindt:人名) 型電界放出型カソード（エミッタ）
Ｋが植立される。電界放出型カソードＫは、０．０１Ｖ
／Å〜０．１Ｖ／Å程度の電界を選択的に与えることに
よって、トンネル効果により電子放出がなされる、Ｍ
ｏ、Ｗ、Ｃｒ等の材料から構成される。そして、カソー
ドＫの頂点が孔Ｈの中心に位置するように、孔Ｈ及びカ
ソードＫ間の位置関係が設定されている。
電極Ｇの交叉部において、各ゲート電極Ｇには円形の孔
Ｈが穿設されると共に、この孔Ｈに連通するキャビティ
ＣＶが絶縁層Ｚ内に設けられる。このキャビティＣＶ内
において、カソード電極ＫＫ上に、円錐形形状のスピン
ト（ Spindt:人名) 型電界放出型カソード（エミッタ）
Ｋが植立される。電界放出型カソードＫは、０．０１Ｖ
／Å〜０．１Ｖ／Å程度の電界を選択的に与えることに
よって、トンネル効果により電子放出がなされる、Ｍ
ｏ、Ｗ、Ｃｒ等の材料から構成される。そして、カソー
ドＫの頂点が孔Ｈの中心に位置するように、孔Ｈ及びカ
ソードＫ間の位置関係が設定されている。
【０００４】これらの電極Ｇ、カソード電極ＫＫ、カソ
ードＫ、アノード電極Ａ、蛍光体層Ｐ及び絶縁層Ｚは、
ガラス等からなる偏平管内に収納され、偏平管内は真空
となされる。
ードＫ、アノード電極Ａ、蛍光体層Ｐ及び絶縁層Ｚは、
ガラス等からなる偏平管内に収納され、偏平管内は真空
となされる。
【０００５】アノード電極Ａには、固定電圧、例えば、
３ｋＶの直流電圧が印加されている。複数のゲート電極
Ｇには、スキャンドライバＳＤからの、例えば、１００
Ｖの直流電圧が、図１５において、上側のゲート電極Ｇ
から下側のゲート電極Ｇへと順次循環的に印加される。
複数のカソード電極ＫＫには、データドライバＤＤから
の、画像信号に応じた０Ｖ（例えば、０Ｖ〜１０Ｖの電
圧も可）の電圧が選択に印加される。
３ｋＶの直流電圧が印加されている。複数のゲート電極
Ｇには、スキャンドライバＳＤからの、例えば、１００
Ｖの直流電圧が、図１５において、上側のゲート電極Ｇ
から下側のゲート電極Ｇへと順次循環的に印加される。
複数のカソード電極ＫＫには、データドライバＤＤから
の、画像信号に応じた０Ｖ（例えば、０Ｖ〜１０Ｖの電
圧も可）の電圧が選択に印加される。
【０００６】かくして、複数のゲート電極Ｇ及び複数の
カソード電極ＫＫのうち、１００Ｖの直流電圧が印加さ
されたゲート電極Ｇと、０Ｖの電圧が印加されたカソー
ド電極ＫＫの交点において、カソードＫとアノード電極
Ａとの間で電界放射（電子放射）が開始され、ゲート電
極ＧによってカソードＫから引き出された電子が、アノ
ード電極Ａに衝撃されて、蛍光体層Ｐが発光する。
カソード電極ＫＫのうち、１００Ｖの直流電圧が印加さ
されたゲート電極Ｇと、０Ｖの電圧が印加されたカソー
ド電極ＫＫの交点において、カソードＫとアノード電極
Ａとの間で電界放射（電子放射）が開始され、ゲート電
極ＧによってカソードＫから引き出された電子が、アノ
ード電極Ａに衝撃されて、蛍光体層Ｐが発光する。
【０００７】この平面型表示装置では、ゲート電極Ｇ及
びカソード電極ＫＫの交点の、例えば、１０００個分の
集まりが１画素として、画像が表示される。蛍光体層Ｐ
の全体を、白色発光蛍光体層にて構成すれば、モノクロ
ーム平面型表示装置が得られ、螢光体層Ｐを１画素毎の
幅を有する赤、緑及び青発光蛍光体ストライプにて構成
すれば、カラー平面型表示装置が得られる。
びカソード電極ＫＫの交点の、例えば、１０００個分の
集まりが１画素として、画像が表示される。蛍光体層Ｐ
の全体を、白色発光蛍光体層にて構成すれば、モノクロ
ーム平面型表示装置が得られ、螢光体層Ｐを１画素毎の
幅を有する赤、緑及び青発光蛍光体ストライプにて構成
すれば、カラー平面型表示装置が得られる。
【０００８】電界放出型カソード（エミッタ）Ｋの例と
しては、図１６に図示したものの他に、種々あるが、そ
の一部の例を図１７を参照して説明する。尚、図１７Ａ
１、Ｂ１、Ｃ１はカソードの平面図、図１７Ａ２、Ｂ
２、Ｃ２は、それぞれ図１７Ａ１、Ｂ１、Ｃ１のカソー
ドの断面図である。
しては、図１６に図示したものの他に、種々あるが、そ
の一部の例を図１７を参照して説明する。尚、図１７Ａ
１、Ｂ１、Ｃ１はカソードの平面図、図１７Ａ２、Ｂ
２、Ｃ２は、それぞれ図１７Ａ１、Ｂ１、Ｃ１のカソー
ドの断面図である。
【０００９】図１７Ａ１、Ａ２は一対の電極を示し、そ
の一方がカソード、他方がゲート電極で、カソードのゲ
ート電極と対向する端部から、図示を省略したアノード
電極に向かって電子が放出される。
の一方がカソード、他方がゲート電極で、カソードのゲ
ート電極と対向する端部から、図示を省略したアノード
電極に向かって電子が放出される。
【００１０】図１７Ｂ１、Ｂ２は、例えば、四角形の孔
を有するカソードを示し、その四角形の孔のエッジから
電子が放出される。
を有するカソードを示し、その四角形の孔のエッジから
電子が放出される。
【００１１】図１７Ｃ１、Ｃ２は、円盤の上面が曲面、
例えば、球面を構成するように凹んだカソードを示し、
その凹みのエッジから電子が放出される。
例えば、球面を構成するように凹んだカソードを示し、
その凹みのエッジから電子が放出される。
【００１２】電界放出型カソード（エミッタ）Ｋの例と
しては、金属／絶縁層／金属からなるＭＩＭ型の電子放
出素子にて構成しても良い。
しては、金属／絶縁層／金属からなるＭＩＭ型の電子放
出素子にて構成しても良い。
【００１３】
【発明が解決しようとする課題】図１５及び図１６につ
いて説明した平面型表示装置では、放電発光の有無を、
カソード（エミッタ）及びゲート電極（引き出し電極）
へのそれぞれの所定電圧の印加の有無で行っていた。こ
のため、選択された画素を構成するカソードには、強電
界（例えば、０．０５Ｖ／Ａ）を画素の選択毎に印加す
る必要があるため、即ち、画素の選択／非選択時の電子
放出の制御を電界によって行っていたために、画素の選
択時の駆動電圧が高くなり、高速動作及び消費電力の点
で問題があった。
いて説明した平面型表示装置では、放電発光の有無を、
カソード（エミッタ）及びゲート電極（引き出し電極）
へのそれぞれの所定電圧の印加の有無で行っていた。こ
のため、選択された画素を構成するカソードには、強電
界（例えば、０．０５Ｖ／Ａ）を画素の選択毎に印加す
る必要があるため、即ち、画素の選択／非選択時の電子
放出の制御を電界によって行っていたために、画素の選
択時の駆動電圧が高くなり、高速動作及び消費電力の点
で問題があった。
【００１４】かかる点に鑑み、本発明は、複数の電界放
出型カソード及びその複数の電界放出型カソードのうち
の選択された電界放出型カソードから放出された電子の
衝撃によって光輝せしめられる蛍光体層を有する平面型
表示装置において、複数の電界放出型カソードから選択
的に電子を放出させるための駆動電圧の低電圧化及び消
費電力の低減化が可能であると共に、高速動作の可能な
平面型表示装置を提案しようとするものである。
出型カソード及びその複数の電界放出型カソードのうち
の選択された電界放出型カソードから放出された電子の
衝撃によって光輝せしめられる蛍光体層を有する平面型
表示装置において、複数の電界放出型カソードから選択
的に電子を放出させるための駆動電圧の低電圧化及び消
費電力の低減化が可能であると共に、高速動作の可能な
平面型表示装置を提案しようとするものである。
【００１５】又、本発明は、マトリックス状に配された
ｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放出型
カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎは２
以上の整数）のマトリックス状に配列された電界放出型
カソード群及びその電界放出型カソード群の画素毎に電
界放出型カソードから放出された電子の衝撃によって光
輝せしめられる蛍光体層を有する平面型表示装置におい
て、電界放出型カソード群から画素毎に選択的に電子を
放出させるための駆動電圧の低電圧化及び消費電力の低
減化が可能であると共に、高速動作の可能な平面型表示
装置を提案しようとするものである。
ｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放出型
カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎは２
以上の整数）のマトリックス状に配列された電界放出型
カソード群及びその電界放出型カソード群の画素毎に電
界放出型カソードから放出された電子の衝撃によって光
輝せしめられる蛍光体層を有する平面型表示装置におい
て、電界放出型カソード群から画素毎に選択的に電子を
放出させるための駆動電圧の低電圧化及び消費電力の低
減化が可能であると共に、高速動作の可能な平面型表示
装置を提案しようとするものである。
【００１６】
【課題を解決するための手段】第１の本発明による平面
型表示装置は、複数の電界放出型カソードと、その複数
の電界放出型カソードの表面に、その複数の電界放出型
カソードからの電子放射を可能にし得るショットキーバ
リアを形成する強電界を固定的に与える高圧電極と、複
数の電界放出型カソードに接続され、その複数の電界放
出型カソードからの電子の放射の有無を制御する２次元
ＭＯＳゲートアレイと、複数の電界放出型カソードから
選択的に放出された電子の衝撃によって、光輝せしめら
れる蛍光体層とを有するものである。
型表示装置は、複数の電界放出型カソードと、その複数
の電界放出型カソードの表面に、その複数の電界放出型
カソードからの電子放射を可能にし得るショットキーバ
リアを形成する強電界を固定的に与える高圧電極と、複
数の電界放出型カソードに接続され、その複数の電界放
出型カソードからの電子の放射の有無を制御する２次元
ＭＯＳゲートアレイと、複数の電界放出型カソードから
選択的に放出された電子の衝撃によって、光輝せしめら
れる蛍光体層とを有するものである。
【００１７】かかる第１の本発明によれば、高圧電極に
よって、複数の電界放出型カソードの表面に、その複数
の電界放出型カソードからの電子放射を可能にし得るシ
ョットキーバリアを形成する強電界を固定的に与え、２
次元ＭＯＳゲートアレイによって、複数の電界放出型カ
ソードからの電子の放射の有無を制御し、複数の電界放
出型カソードから選択的に放出された電子の衝撃によっ
て、蛍光体層を光輝せしめる。
よって、複数の電界放出型カソードの表面に、その複数
の電界放出型カソードからの電子放射を可能にし得るシ
ョットキーバリアを形成する強電界を固定的に与え、２
次元ＭＯＳゲートアレイによって、複数の電界放出型カ
ソードからの電子の放射の有無を制御し、複数の電界放
出型カソードから選択的に放出された電子の衝撃によっ
て、蛍光体層を光輝せしめる。
【００１８】
【発明の実施の形態】第１の本発明は、複数の電界放出
型カソードと、その複数の電界放出型カソードの表面
に、その複数の電界放出型カソードからの電子放射を可
能にし得るショットキーバリアを形成する強電界を固定
的に与える高圧電極と、複数の電界放出型カソードに接
続され、その複数の電界放出型カソードからの電子の放
射の有無を制御する２次元ＭＯＳゲートアレイと、複数
の電界放出型カソードから選択的に放出された電子の衝
撃によって、光輝せしめられる蛍光体層とを有する平面
型表示装置である。
型カソードと、その複数の電界放出型カソードの表面
に、その複数の電界放出型カソードからの電子放射を可
能にし得るショットキーバリアを形成する強電界を固定
的に与える高圧電極と、複数の電界放出型カソードに接
続され、その複数の電界放出型カソードからの電子の放
射の有無を制御する２次元ＭＯＳゲートアレイと、複数
の電界放出型カソードから選択的に放出された電子の衝
撃によって、光輝せしめられる蛍光体層とを有する平面
型表示装置である。
【００１９】第２の本発明は、マトリックス状に配され
たｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放出
型カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎは
２以上の整数）のマトリックス状に配列された電界放出
型カソード群と、その電界放出型カソード群を構成する
各電界放出型カソードの表面に、その各電界放出型カソ
ードからの電子放射を可能にし得るショットキーバリア
を形成する強電界を固定的に与える高圧電極と、電界放
出型カソード群を構成する各電界放出型カソードがそれ
ぞれ各別にドレインに接続されたＭＯＳゲートからなる
２次元ＭＯＳゲートアレイと、Ｍ行の画素の各電界放出
型カソードに接続されている各ＭＯＳゲートのゲート
に、その各ＭＯＳゲートをＯＮにするパルス電圧を、Ｍ
行の行毎に順次循環的に印加する走査駆動手段と、その
走査駆動手段より発生するパルス電圧に同期して、Ｎ列
の画素の各電界放出型カソードに接続されている各ＭＯ
Ｓゲートのソースに同時に、表示しようとする画像に応
じて、Ｎ列の列毎に選択的に低電圧を印加する画像デー
タ駆動手段と、画素毎に選択的に電界放出型カソードか
ら放出される電子の衝撃によって、光輝せしめられる蛍
光体層とを有する平面型表示装置である。
たｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放出
型カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎは
２以上の整数）のマトリックス状に配列された電界放出
型カソード群と、その電界放出型カソード群を構成する
各電界放出型カソードの表面に、その各電界放出型カソ
ードからの電子放射を可能にし得るショットキーバリア
を形成する強電界を固定的に与える高圧電極と、電界放
出型カソード群を構成する各電界放出型カソードがそれ
ぞれ各別にドレインに接続されたＭＯＳゲートからなる
２次元ＭＯＳゲートアレイと、Ｍ行の画素の各電界放出
型カソードに接続されている各ＭＯＳゲートのゲート
に、その各ＭＯＳゲートをＯＮにするパルス電圧を、Ｍ
行の行毎に順次循環的に印加する走査駆動手段と、その
走査駆動手段より発生するパルス電圧に同期して、Ｎ列
の画素の各電界放出型カソードに接続されている各ＭＯ
Ｓゲートのソースに同時に、表示しようとする画像に応
じて、Ｎ列の列毎に選択的に低電圧を印加する画像デー
タ駆動手段と、画素毎に選択的に電界放出型カソードか
ら放出される電子の衝撃によって、光輝せしめられる蛍
光体層とを有する平面型表示装置である。
【００２０】第３の本発明は、第１の本発明の平面型表
示装置において、高圧電極は、蛍光体層が形成されたア
ノード電極である平面型表示装置である。
示装置において、高圧電極は、蛍光体層が形成されたア
ノード電極である平面型表示装置である。
【００２１】第４の本発明は、第１の本発明の平面型表
示装置において、高圧電極は、複数の電界放出型カソー
ドに近接しで設けられた引き出し電極である平面型表示
装置である。
示装置において、高圧電極は、複数の電界放出型カソー
ドに近接しで設けられた引き出し電極である平面型表示
装置である。
【００２２】第５の本発明は、 第１の本発明の平面型
表示装置において、複数の電界放出型カソードの近傍
に、シールド電極を設けた平面型表示装置である。
表示装置において、複数の電界放出型カソードの近傍
に、シールド電極を設けた平面型表示装置である。
【００２３】第６の本発明は、第５の本発明の平面型表
示装置において、シールド電極には、複数の電界放出型
カソードに選択的に印加される低電圧と略等しいか、又
は、その低電圧より低い電圧が印加されるようにした平
面型表示装置である。
示装置において、シールド電極には、複数の電界放出型
カソードに選択的に印加される低電圧と略等しいか、又
は、その低電圧より低い電圧が印加されるようにした平
面型表示装置である。
【００２４】第７の本発明は、第５の本発明の平面型表
示装置において、シールド電極に、少なくともＭＯＳゲ
ートがＯＦＦのときに、複数の電界放出型カソードに選
択的に印加される低電圧と略等しいか、又は、その低電
圧より低い電圧が印加されるようした平面型表示装置で
ある。
示装置において、シールド電極に、少なくともＭＯＳゲ
ートがＯＦＦのときに、複数の電界放出型カソードに選
択的に印加される低電圧と略等しいか、又は、その低電
圧より低い電圧が印加されるようした平面型表示装置で
ある。
【００２５】第８の本発明は、第２の本発明の平面型表
示装置において、高圧電極は、蛍光体層が形成されたア
ノード電極である平面型表示装置である。
示装置において、高圧電極は、蛍光体層が形成されたア
ノード電極である平面型表示装置である。
【００２６】第９の本発明は、第２の本発明の平面型表
示装置において、高圧電極は、電界放出型カソード群に
近接しで設けられた引き出し電極である平面型表示装置
である。
示装置において、高圧電極は、電界放出型カソード群に
近接しで設けられた引き出し電極である平面型表示装置
である。
【００２７】第１０の本発明は、第２の本発明の平面型
表示装置において、電界放出型カソード群の近傍に、シ
ールド電極を設けた平面型表示装置である。
表示装置において、電界放出型カソード群の近傍に、シ
ールド電極を設けた平面型表示装置である。
【００２８】第１１の本発明は、第１０の本発明の平面
型表示装置において、シールド電極には、複数の電界放
出型カソードに選択的に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるように
した平面型表示装置である。
型表示装置において、シールド電極には、複数の電界放
出型カソードに選択的に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるように
した平面型表示装置である。
【００２９】第１２の本発明は、第１０の本発明の平面
型表示装置において、シールド電極に、少なくともＭＯ
ＳゲートがＯＦＦのときに、電界放出型カソード群の電
界放出型カソードに選択に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるようし
た平面型表示装置である。
型表示装置において、シールド電極に、少なくともＭＯ
ＳゲートがＯＦＦのときに、電界放出型カソード群の電
界放出型カソードに選択に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるようし
た平面型表示装置である。
【００３０】〔発明の実施の形態の具体例〕次に、図１
〜図７を参照して、本発明の実施の形態の具体例１の平
面型表示装置を説明する。先ず、図１及びそのα−α′
線上の断面の電極を示す図２を参照するに、Ａはアノー
ド電極で、これに対向して、カソード群Ｋ′が設けられ
る。アノード電極Ａの上面（下面も可）には蛍光体層Ｐ
が被着形成されている。アノード電極Ａ及びカソード群
Ｋ′を構成する各カソード（電界放出カソード）Ｋの先
端との間の間隔を、例えば、０．５ｍｍとしたとき、ア
ノード電極Ａに３ｋＶの直流電圧（固定電圧）を印加し
て、カソード群Ｋ′を構成する全カソードＫに対して強
電界を与えて、全カソードＫのショットキーバリアを、
電子放射が可能となるように低くしておく。そして、全
カソードＫに対しそれぞれ設けられたＭＯＳゲートによ
って、各カソードＫからの電子の放出の有無を制御す
る。これらＭＯＳゲートの集合を、２次元ＭＯＳゲート
アレイＧＡと称する。カソードＫから電子の放出が行わ
れると、その電子がアノード電極Ａを衝撃し、その部分
の蛍光体層Ｐが発光せしめられる。
〜図７を参照して、本発明の実施の形態の具体例１の平
面型表示装置を説明する。先ず、図１及びそのα−α′
線上の断面の電極を示す図２を参照するに、Ａはアノー
ド電極で、これに対向して、カソード群Ｋ′が設けられ
る。アノード電極Ａの上面（下面も可）には蛍光体層Ｐ
が被着形成されている。アノード電極Ａ及びカソード群
Ｋ′を構成する各カソード（電界放出カソード）Ｋの先
端との間の間隔を、例えば、０．５ｍｍとしたとき、ア
ノード電極Ａに３ｋＶの直流電圧（固定電圧）を印加し
て、カソード群Ｋ′を構成する全カソードＫに対して強
電界を与えて、全カソードＫのショットキーバリアを、
電子放射が可能となるように低くしておく。そして、全
カソードＫに対しそれぞれ設けられたＭＯＳゲートによ
って、各カソードＫからの電子の放出の有無を制御す
る。これらＭＯＳゲートの集合を、２次元ＭＯＳゲート
アレイＧＡと称する。カソードＫから電子の放出が行わ
れると、その電子がアノード電極Ａを衝撃し、その部分
の蛍光体層Ｐが発光せしめられる。
【００３１】カソード群Ｋ′は、例えば、マトリックス
配置された、例えば、円錐状のスピント型の多数のカソ
ードＫから構成される。図１では、実際には、例えば、
２５個×４０個＝１０００個のカソードＫを１画素とす
るが、ここでは、説明及び図示の簡単化のため、例え
ば、４個×５個のカソードＫを１画素とする。そして、
Ｍ行Ｎ列（但し、Ｍ、Ｎは２以上の整数）の画素によっ
て１枚の画面が構成される。尚、図４では、第１行、第
１列の画素を代表して図示している。
配置された、例えば、円錐状のスピント型の多数のカソ
ードＫから構成される。図１では、実際には、例えば、
２５個×４０個＝１０００個のカソードＫを１画素とす
るが、ここでは、説明及び図示の簡単化のため、例え
ば、４個×５個のカソードＫを１画素とする。そして、
Ｍ行Ｎ列（但し、Ｍ、Ｎは２以上の整数）の画素によっ
て１枚の画面が構成される。尚、図４では、第１行、第
１列の画素を代表して図示している。
【００３２】各カソードＫは、図４及び図５に示すよう
に、ゲートアレイＧＡの、例えば、ｎチャンネル（勿論
ｐチャンネルも可）の各ＭＯＳゲート｛ＭＯＳ（金属酸
化膜半導体）電界効果トランジスタからなるゲート｝Ｍ
ＧのドレインＤに接続される。そして、各画素を含む４
列ずつのＭＯＳゲートＭＧの各ソースが配線Ｗ１（図
３、図５）を通じて共通に接続されて、列線Ｒを通じて
データドライバＤＤに接続される。尚、図５に示す如
く、配線Ｗ１上には層間絶縁膜ＩＤが形成され、その層
間絶縁膜ＩＤ上に各カソードＫが植立されている。
に、ゲートアレイＧＡの、例えば、ｎチャンネル（勿論
ｐチャンネルも可）の各ＭＯＳゲート｛ＭＯＳ（金属酸
化膜半導体）電界効果トランジスタからなるゲート｝Ｍ
ＧのドレインＤに接続される。そして、各画素を含む４
列ずつのＭＯＳゲートＭＧの各ソースが配線Ｗ１（図
３、図５）を通じて共通に接続されて、列線Ｒを通じて
データドライバＤＤに接続される。尚、図５に示す如
く、配線Ｗ１上には層間絶縁膜ＩＤが形成され、その層
間絶縁膜ＩＤ上に各カソードＫが植立されている。
【００３３】又、５行ずつのＭＯＳゲートＭＧの各ゲー
ト電極Ｇがビアホール（Via hole)Ｖ（図５）を介し
て、配線Ｗ２（図３、図５）によって共通に接続され
て、行線Ｃを通じてスキャンドライバＳＤに接続されて
いる。
ト電極Ｇがビアホール（Via hole)Ｖ（図５）を介し
て、配線Ｗ２（図３、図５）によって共通に接続され
て、行線Ｃを通じてスキャンドライバＳＤに接続されて
いる。
【００３４】図５において、ＳＢは、ＭＯＳゲートアレ
イＧＡ、即ち、多数のＭＯＳゲートＭＧが形成されてい
るｐ型の基板、ＩＳは、各ＭＯＳゲートＭＧを分離する
素子分離領域である。ドレイン（ドレイン領域）Ｄ及び
ソース（ソース領域）Ｓは、ｎ+ 型の領域である。ＩＮ
は基板ＳＢの上面に形成された絶縁層（ＳｉＯ2 層）で
ある。ゲート（ゲート電極）Ｇは、ドレインＤ及びソー
スＳ間の絶縁層ＩＮ上に形成されている。
イＧＡ、即ち、多数のＭＯＳゲートＭＧが形成されてい
るｐ型の基板、ＩＳは、各ＭＯＳゲートＭＧを分離する
素子分離領域である。ドレイン（ドレイン領域）Ｄ及び
ソース（ソース領域）Ｓは、ｎ+ 型の領域である。ＩＮ
は基板ＳＢの上面に形成された絶縁層（ＳｉＯ2 層）で
ある。ゲート（ゲート電極）Ｇは、ドレインＤ及びソー
スＳ間の絶縁層ＩＮ上に形成されている。
【００３５】次に、この具体例１の平面型表示装置の動
作を説明する。カソード群Ｋ′を構成する全電界放射型
カソードＫの表面には、アノード電極Ａによって、例え
ば、最低０．１Ｖ／Å程度の電界が掛かっている。スキ
ャンドライバＳＤは、複数の行線Ｃに対し上から下に向
かって順次循環的、例えば、５Ｖの波高値のパルス電圧
を印加し、これによって５Ｖの波高値のパルス電圧がゲ
ートＧに印加された各ＭＯＳゲートＭＧはＯＮ状態にな
り、このパルス電圧に同期して、データドライバＤＤか
ら、各列線Ｒに対し、表示しようとする画像に応じて、
同時に画素毎に選択的に０電圧（接地電圧）が印加され
て、選択された画素の全ＭＯＳゲートＭＧのソースに接
地電位が与えられる。これによって、その選択された画
素の少なくとも１個以上のカソードＫから電子が放出さ
れて、アノード電極Ａを衝撃し、その部分の蛍光体層Ｐ
が発光せしめられる。このとき、アノード電極Ａ及びカ
ソードＫ間の放電電流は、ＭＯＳゲート（ＭＯＳトラン
ジスタ）ＭＧの整流作用によって、電圧−電流の飽和領
域での動作となり、一定電流に抑えられる。これによ
り、過電流によるカソードＫの破壊を防止することがで
きる。
作を説明する。カソード群Ｋ′を構成する全電界放射型
カソードＫの表面には、アノード電極Ａによって、例え
ば、最低０．１Ｖ／Å程度の電界が掛かっている。スキ
ャンドライバＳＤは、複数の行線Ｃに対し上から下に向
かって順次循環的、例えば、５Ｖの波高値のパルス電圧
を印加し、これによって５Ｖの波高値のパルス電圧がゲ
ートＧに印加された各ＭＯＳゲートＭＧはＯＮ状態にな
り、このパルス電圧に同期して、データドライバＤＤか
ら、各列線Ｒに対し、表示しようとする画像に応じて、
同時に画素毎に選択的に０電圧（接地電圧）が印加され
て、選択された画素の全ＭＯＳゲートＭＧのソースに接
地電位が与えられる。これによって、その選択された画
素の少なくとも１個以上のカソードＫから電子が放出さ
れて、アノード電極Ａを衝撃し、その部分の蛍光体層Ｐ
が発光せしめられる。このとき、アノード電極Ａ及びカ
ソードＫ間の放電電流は、ＭＯＳゲート（ＭＯＳトラン
ジスタ）ＭＧの整流作用によって、電圧−電流の飽和領
域での動作となり、一定電流に抑えられる。これによ
り、過電流によるカソードＫの破壊を防止することがで
きる。
【００３６】図７は、カソードＫに与える電界強度ｙ
（Ｖ／Å）を０．０５、０．２、０．５、１．０、２．
０、５．０に変えたときの、カソード電極Ｋの表面から
の距離（Å）に対する電子のポテンシャルエネルギーと
ショットキーバリア（ｅＶ）の特性曲線を示す。尚、φ
はカソードＫの、バキュームレベルからの仕事関数を示
す。実際は、ポテンシャルエネルギーから仕事関数φを
引いたものが、ショットキーバリアとなるが、ここで
は、図示及び説明の簡単のため、ポテンシャルエネルギ
ーの曲線及びショットキーバリアの曲線を重ねて図示し
ている。又、仕事関数φは電界が０のときのショットキ
ーバリアを示し、カソードＫの材料に応じた一定値であ
る。仕事関数φが３〜４ｅＶのカソードＫの材料として
は、Ｍｇ、Ｃｕ、Ｍｏ、Ｃ、Ｓｉ等がある。
（Ｖ／Å）を０．０５、０．２、０．５、１．０、２．
０、５．０に変えたときの、カソード電極Ｋの表面から
の距離（Å）に対する電子のポテンシャルエネルギーと
ショットキーバリア（ｅＶ）の特性曲線を示す。尚、φ
はカソードＫの、バキュームレベルからの仕事関数を示
す。実際は、ポテンシャルエネルギーから仕事関数φを
引いたものが、ショットキーバリアとなるが、ここで
は、図示及び説明の簡単のため、ポテンシャルエネルギ
ーの曲線及びショットキーバリアの曲線を重ねて図示し
ている。又、仕事関数φは電界が０のときのショットキ
ーバリアを示し、カソードＫの材料に応じた一定値であ
る。仕事関数φが３〜４ｅＶのカソードＫの材料として
は、Ｍｇ、Ｃｕ、Ｍｏ、Ｃ、Ｓｉ等がある。
【００３７】そして、本願発明の原理は、カソードＫに
対し、そのショットキーバリアが小さくなるような強電
界を常時与えておき（図７参照）、カソードＫに接地電
位（低電位）を与えるか否かをＭＯＳゲートＭＧのオン
オフで切換えて、カソードＫからの電子の放射の有無を
制御している。これに対し、図１５及び図１６を参照し
て説明した従来の平面型表示装置では、ゲート（引き出
し電極）Ｇ及びカソードＫ間に、例えば、＋１００Ｖの
電圧を印加するか否かの切換え、即ち、カソードＫに与
える電界の大きさの切換えを行って、カソードＫのショ
ットキーバリアの大きさを小、大と変化させ（図７参
照）、これによって、カソードＫからの電子の放射の有
無を制御している。
対し、そのショットキーバリアが小さくなるような強電
界を常時与えておき（図７参照）、カソードＫに接地電
位（低電位）を与えるか否かをＭＯＳゲートＭＧのオン
オフで切換えて、カソードＫからの電子の放射の有無を
制御している。これに対し、図１５及び図１６を参照し
て説明した従来の平面型表示装置では、ゲート（引き出
し電極）Ｇ及びカソードＫ間に、例えば、＋１００Ｖの
電圧を印加するか否かの切換え、即ち、カソードＫに与
える電界の大きさの切換えを行って、カソードＫのショ
ットキーバリアの大きさを小、大と変化させ（図７参
照）、これによって、カソードＫからの電子の放射の有
無を制御している。
【００３８】図４の具体例１のゲートアレイでは、各列
線Ｒを表示しようとする画像に応じて、データドライバ
ＤＤ内で選択的に接地するようにしたが、図６に示す如
く、各列線Ｒを、例えば、ｎチャンネルのＭＯＳトラン
ジスタ（ＭＯＳ電界効果トランジスタ）Ｑのドレイン及
びソース間を通じて接地し、データドライバＤＤから選
択された列線Ｒに接続されたＭＯＳトランジスタＱのゲ
ートに、例えば、５Ｖの波高値のパルス電圧を印加し
て、ＭＯＳトランジスタＱをＯＮにして、選択された列
線Ｒを接地するようにしても良い。
線Ｒを表示しようとする画像に応じて、データドライバ
ＤＤ内で選択的に接地するようにしたが、図６に示す如
く、各列線Ｒを、例えば、ｎチャンネルのＭＯＳトラン
ジスタ（ＭＯＳ電界効果トランジスタ）Ｑのドレイン及
びソース間を通じて接地し、データドライバＤＤから選
択された列線Ｒに接続されたＭＯＳトランジスタＱのゲ
ートに、例えば、５Ｖの波高値のパルス電圧を印加し
て、ＭＯＳトランジスタＱをＯＮにして、選択された列
線Ｒを接地するようにしても良い。
【００３９】次に、図８及び図８のα−α′線上の電極
を示す図９を参照して、具体例２の平面型表示装置を説
明する。この具体例２は、具体例１におけるアノード電
極Ａに代えて、カソード群Ｋ′の各カソードＫの近傍に
引き出し電極ＤＲを設けた場合である。引き出し電極Ｄ
Ｒの各カソードＫに対応する部分には、それぞれ円形の
孔ｈを穿設する。各カソードＫと、引き出し電極ＤＲと
の間の間隔を、例えば、５μｍに設定し、引き出し電極
ＤＲに、例えば、１００Ｖの直流電圧（固定電圧）を印
加する。そして、各カソードＫを、具体例１の図３〜図
５と同様に、２次元ゲートアレイＧＡの各ＭＯＳゲート
ＭＧのドレインに接続する。２次元ゲートアレイＧＡの
構成及び動作は、図３〜図５と同様であるので、その重
複説明を省略する。尚、蛍光体層Ｐを、引き出し電極Ｄ
Ｒに対向して設ける。
を示す図９を参照して、具体例２の平面型表示装置を説
明する。この具体例２は、具体例１におけるアノード電
極Ａに代えて、カソード群Ｋ′の各カソードＫの近傍に
引き出し電極ＤＲを設けた場合である。引き出し電極Ｄ
Ｒの各カソードＫに対応する部分には、それぞれ円形の
孔ｈを穿設する。各カソードＫと、引き出し電極ＤＲと
の間の間隔を、例えば、５μｍに設定し、引き出し電極
ＤＲに、例えば、１００Ｖの直流電圧（固定電圧）を印
加する。そして、各カソードＫを、具体例１の図３〜図
５と同様に、２次元ゲートアレイＧＡの各ＭＯＳゲート
ＭＧのドレインに接続する。２次元ゲートアレイＧＡの
構成及び動作は、図３〜図５と同様であるので、その重
複説明を省略する。尚、蛍光体層Ｐを、引き出し電極Ｄ
Ｒに対向して設ける。
【００４０】具体例２の場合は、アノード電極に代え
て、カソードＫに近接した引き出し電極ＤＲを設けたの
で、具体例１の場合と比較して高圧電極の電圧を低くす
ることができる。
て、カソードＫに近接した引き出し電極ＤＲを設けたの
で、具体例１の場合と比較して高圧電極の電圧を低くす
ることができる。
【００４１】次に、図１０及び図１０のα−α′線上の
電極を示す図１１を参照して、具体例３の平面型表示装
置を説明する。具体例３の平面型表示装置は、具体例１
の平面型表示装置において、カソード群Ｋ′の各カソー
ドＫに共通のシールド電極ＳＨを設けた場合である。シ
ールド電極ＳＨには、各カソードＫの先端が突出する円
形の孔ｈ′が設けられ、例えば、０Ｖが与えられる。
尚、３ｋＶの直流電圧（固定電圧）が印加されるアノー
ド電極Ａと、カソード電極Ｋの先端との間の距離は、例
えば、０．５ｍｍである。
電極を示す図１１を参照して、具体例３の平面型表示装
置を説明する。具体例３の平面型表示装置は、具体例１
の平面型表示装置において、カソード群Ｋ′の各カソー
ドＫに共通のシールド電極ＳＨを設けた場合である。シ
ールド電極ＳＨには、各カソードＫの先端が突出する円
形の孔ｈ′が設けられ、例えば、０Ｖが与えられる。
尚、３ｋＶの直流電圧（固定電圧）が印加されるアノー
ド電極Ａと、カソード電極Ｋの先端との間の距離は、例
えば、０．５ｍｍである。
【００４２】具体例１の平面型表示装置におけるカソー
ドＫ付近の電位分布は、図５の等電位線ＥＶとして示す
如くである。この場合、カソード電極Ｋの先端と、配線
Ｗ１との間の距離は、例えば、５μｍとする。
ドＫ付近の電位分布は、図５の等電位線ＥＶとして示す
如くである。この場合、カソード電極Ｋの先端と、配線
Ｗ１との間の距離は、例えば、５μｍとする。
【００４３】これに対し、具体例３の平面型表示装置の
場合のカソードＫ付近の電位分布は、図１２の等電位線
ＥＶとして示すように、アノード電極Ａからの高圧電界
が、シールド電極ＳＨによって遮蔽されるので、ＭＯＳ
ゲートＭＧのドレインＤに印加される電圧は、図５の場
合は、ＭＯＳゲートＭＧがＯＦＦのときでも、３０Ｖ程
度に及ぶが、図１２の場合は、３Ｖ程度に低下するの
で、具体例３の場合は、ＭＯＳゲートＭＧが破壊される
おそれは殆どなくなる。ＭＯＳゲートＭＧの動作電圧が
低いことが、この種平面型表示装置の高速動作及び低消
費電力の両立のために必須とされるが、動作電圧が低い
ということは逆に絶縁耐圧の低下を意味する。しかし、
具体例３の場合は、動作電圧が５Ｖ程度と低いＭＯＳト
ランジスタを使用したときでも、シールド電極ＳＨのシ
ールド効果によって、そのＭＯＳトランジスタの実際の
絶縁耐圧を、本来ＭＯＳトランジスタが持つ絶縁耐圧
（１０〜１５Ｖ）以下に保持することが可能となる。
場合のカソードＫ付近の電位分布は、図１２の等電位線
ＥＶとして示すように、アノード電極Ａからの高圧電界
が、シールド電極ＳＨによって遮蔽されるので、ＭＯＳ
ゲートＭＧのドレインＤに印加される電圧は、図５の場
合は、ＭＯＳゲートＭＧがＯＦＦのときでも、３０Ｖ程
度に及ぶが、図１２の場合は、３Ｖ程度に低下するの
で、具体例３の場合は、ＭＯＳゲートＭＧが破壊される
おそれは殆どなくなる。ＭＯＳゲートＭＧの動作電圧が
低いことが、この種平面型表示装置の高速動作及び低消
費電力の両立のために必須とされるが、動作電圧が低い
ということは逆に絶縁耐圧の低下を意味する。しかし、
具体例３の場合は、動作電圧が５Ｖ程度と低いＭＯＳト
ランジスタを使用したときでも、シールド電極ＳＨのシ
ールド効果によって、そのＭＯＳトランジスタの実際の
絶縁耐圧を、本来ＭＯＳトランジスタが持つ絶縁耐圧
（１０〜１５Ｖ）以下に保持することが可能となる。
【００４４】次に、図１３及び図１３のα−α′線上の
電極を示す図１４を参照して、具体例４の平面型表示装
置を説明する。具体例４では、具体例２の平面型表示装
置において、具体例３と同様のシールド電極ＳＨを設け
た場合である。その他の構成及び動作は、具体例２及び
３と同様である。
電極を示す図１４を参照して、具体例４の平面型表示装
置を説明する。具体例４では、具体例２の平面型表示装
置において、具体例３と同様のシールド電極ＳＨを設け
た場合である。その他の構成及び動作は、具体例２及び
３と同様である。
【００４５】尚、上述の各具体例においても、カソード
Ｋの形状は、上述した図１７に図示したものや、金属／
絶縁層／金属からなるＭＩＭ型の電子放出素子等も可能
である。
Ｋの形状は、上述した図１７に図示したものや、金属／
絶縁層／金属からなるＭＩＭ型の電子放出素子等も可能
である。
【００４６】上述の各具体例においては、ＭＯＳゲート
としてｎチャンネル型ＭＯＳトランジスタを用いた場合
について述べたが、ｐチャンネル型ＭＯＳトランジスタ
を使用することもできる。
としてｎチャンネル型ＭＯＳトランジスタを用いた場合
について述べたが、ｐチャンネル型ＭＯＳトランジスタ
を使用することもできる。
【００４７】
【発明の効果】第１の本発明によれば、複数の電界放出
型カソードと、その複数の電界放出型カソードの表面
に、その複数の電界放出型カソードからの電子放射を可
能にし得るショットキーバリアを形成する強電界を固定
的に与える高圧電極と、複数の電界放出型カソードに接
続され、その複数の電界放出型カソードからの電子の放
射の有無を制御する２次元ＭＯＳゲートアレイと、複数
の電界放出型カソードから選択的に放出された電子の衝
撃によって、光輝せしめられる蛍光体層とを有するの
で、複数の電界放出型カソード及びその複数の電界放出
型カソードのうちの選択された電界放出型カソードから
放出された電子の衝撃によって光輝せしめられる蛍光体
層を有する平面型表示装置において、複数の電界放出型
カソードから選択的に電子を放出させるための駆動電圧
の低電圧化及び消費電力の低減化が可能であると共に、
高速動作の可能な平面型表示装置をを得ることができ
る。
型カソードと、その複数の電界放出型カソードの表面
に、その複数の電界放出型カソードからの電子放射を可
能にし得るショットキーバリアを形成する強電界を固定
的に与える高圧電極と、複数の電界放出型カソードに接
続され、その複数の電界放出型カソードからの電子の放
射の有無を制御する２次元ＭＯＳゲートアレイと、複数
の電界放出型カソードから選択的に放出された電子の衝
撃によって、光輝せしめられる蛍光体層とを有するの
で、複数の電界放出型カソード及びその複数の電界放出
型カソードのうちの選択された電界放出型カソードから
放出された電子の衝撃によって光輝せしめられる蛍光体
層を有する平面型表示装置において、複数の電界放出型
カソードから選択的に電子を放出させるための駆動電圧
の低電圧化及び消費電力の低減化が可能であると共に、
高速動作の可能な平面型表示装置をを得ることができ
る。
【００４８】第２の本発明によれば、マトリックス状に
配されたｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電
界放出型カソードからなる画素が、Ｍ行Ｎ列（但し、
Ｍ、Ｎは２以上の整数）のマトリックス状に配列された
電界放出型カソード群と、その電界放出型カソード群を
構成する各電界放出型カソードの表面に、その各電界放
出型カソードからの電子放射を可能にし得るショットキ
ーバリアを形成する強電界を固定的に与える高圧電極
と、電界放出型カソード群を構成する各電界放出型カソ
ードがそれぞれ各別にドレインに接続されたＭＯＳゲー
トからなる２次元ＭＯＳゲートアレイと、Ｍ行の画素の
各電界放出型カソードに接続されている各ＭＯＳゲート
のゲートに、その各ＭＯＳゲートをＯＮにするパルス電
圧を、Ｍ行の行毎に順次循環的に印加する走査駆動手段
と、その走査駆動手段より発生するパルス電圧に同期し
て、Ｎ列の画素の各電界放出型カソードに接続されてい
る各ＭＯＳゲートのソースに同時に、表示しようとする
画像に応じて、Ｎ列の列毎に選択的に低電圧を印加する
画像データ駆動手段と、画素毎に選択的に電界放出型カ
ソードから放出される電子の衝撃によって、光輝せしめ
られる蛍光体層とを有するので、マトリックス状に配さ
れたｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放
出型カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎ
は２以上の整数）のマトリックス状に配列された電界放
出型カソード群及びその電界放出型カソード群の画素毎
に電界放出型カソードから放出された電子の衝撃によっ
て光輝せしめられる蛍光体層を有する平面型表示装置に
おいて、電界放出型カソード群から画素毎に選択的に電
子を放出させるための駆動電圧の低電圧化及び消費電力
の低減化が可能であると共に、高速動作の可能な平面型
表示装置を得ることができる。
配されたｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電
界放出型カソードからなる画素が、Ｍ行Ｎ列（但し、
Ｍ、Ｎは２以上の整数）のマトリックス状に配列された
電界放出型カソード群と、その電界放出型カソード群を
構成する各電界放出型カソードの表面に、その各電界放
出型カソードからの電子放射を可能にし得るショットキ
ーバリアを形成する強電界を固定的に与える高圧電極
と、電界放出型カソード群を構成する各電界放出型カソ
ードがそれぞれ各別にドレインに接続されたＭＯＳゲー
トからなる２次元ＭＯＳゲートアレイと、Ｍ行の画素の
各電界放出型カソードに接続されている各ＭＯＳゲート
のゲートに、その各ＭＯＳゲートをＯＮにするパルス電
圧を、Ｍ行の行毎に順次循環的に印加する走査駆動手段
と、その走査駆動手段より発生するパルス電圧に同期し
て、Ｎ列の画素の各電界放出型カソードに接続されてい
る各ＭＯＳゲートのソースに同時に、表示しようとする
画像に応じて、Ｎ列の列毎に選択的に低電圧を印加する
画像データ駆動手段と、画素毎に選択的に電界放出型カ
ソードから放出される電子の衝撃によって、光輝せしめ
られる蛍光体層とを有するので、マトリックス状に配さ
れたｍ行ｎ列（但し、ｍ、ｎは１以上の整数）の電界放
出型カソードからなる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎ
は２以上の整数）のマトリックス状に配列された電界放
出型カソード群及びその電界放出型カソード群の画素毎
に電界放出型カソードから放出された電子の衝撃によっ
て光輝せしめられる蛍光体層を有する平面型表示装置に
おいて、電界放出型カソード群から画素毎に選択的に電
子を放出させるための駆動電圧の低電圧化及び消費電力
の低減化が可能であると共に、高速動作の可能な平面型
表示装置を得ることができる。
【００４９】第３の本発明によれば、第１の本発明の平
面型表示装置において、高圧電極は、蛍光体層が形成さ
れたアノード電極であるので、第１の本発明の効果に加
えて、構成の簡単な平面型表示装置を得ることができ
る。
面型表示装置において、高圧電極は、蛍光体層が形成さ
れたアノード電極であるので、第１の本発明の効果に加
えて、構成の簡単な平面型表示装置を得ることができ
る。
【００５０】第４の本発明によれば、第１の本発明の平
面型表示装置において、高圧電極は、複数の電界放出型
カソードに近接しで設けられた引き出し電極であるの
で、第１の本発明の効果に加えて、高圧電極の電圧を低
くすることのできる平面型表示装置を得ることができ
る。
面型表示装置において、高圧電極は、複数の電界放出型
カソードに近接しで設けられた引き出し電極であるの
で、第１の本発明の効果に加えて、高圧電極の電圧を低
くすることのできる平面型表示装置を得ることができ
る。
【００５１】第５の本発明によれば、第１の本発明の平
面型表示装置において、複数の電界放出型カソードの近
傍に、シールド電極を設けたので、第１の本発明の効果
に加えて、ＭＯＳゲートに高圧が印加されるおそれがな
く、このためＭＯＳゲートの破壊を防止することのでき
る平面型表示装置を得ることができる。
面型表示装置において、複数の電界放出型カソードの近
傍に、シールド電極を設けたので、第１の本発明の効果
に加えて、ＭＯＳゲートに高圧が印加されるおそれがな
く、このためＭＯＳゲートの破壊を防止することのでき
る平面型表示装置を得ることができる。
【００５２】第６の本発明によれば、第５の本発明の平
面型表示装置において、シールド電極には、複数の電界
放出型カソードに選択的に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるように
したので、第５の本発明と同様の効果の得られる平面型
表示装置を得ることができる。
面型表示装置において、シールド電極には、複数の電界
放出型カソードに選択的に印加される低電圧と略等しい
か、又は、その低電圧より低い電圧が印加されるように
したので、第５の本発明と同様の効果の得られる平面型
表示装置を得ることができる。
【００５３】第７の本発明によれば、第５の本発明の平
面型表示装置において、シールド電極に、少なくともＭ
ＯＳゲートがＯＦＦのときに、複数の電界放出型カソー
ドに選択的に印加される低電圧と略等しいか、又は、そ
の低電圧より低い電圧が印加されるようにしたので、第
５の本発明と同様の効果の得られる平面型表示装置を得
ることができる。
面型表示装置において、シールド電極に、少なくともＭ
ＯＳゲートがＯＦＦのときに、複数の電界放出型カソー
ドに選択的に印加される低電圧と略等しいか、又は、そ
の低電圧より低い電圧が印加されるようにしたので、第
５の本発明と同様の効果の得られる平面型表示装置を得
ることができる。
【００５４】第８の本発明によれば、第２の本発明の平
面型表示装置において、高圧電極は、蛍光体層が形成さ
れたアノード電極であるので、第２の本発明の効果に加
えて、構成の簡単な平面型表示装置を得ることができ
る。
面型表示装置において、高圧電極は、蛍光体層が形成さ
れたアノード電極であるので、第２の本発明の効果に加
えて、構成の簡単な平面型表示装置を得ることができ
る。
【００５５】第９の本発明によれば、第２の本発明の平
面型表示装置において、高圧電極は、電界放出型カソー
ド群に近接しで設けられた引き出し電極であるので、第
２の本発明の効果に加えて、高圧電極の電圧を低くする
ことのできる平面型表示装置を得ることができる。
面型表示装置において、高圧電極は、電界放出型カソー
ド群に近接しで設けられた引き出し電極であるので、第
２の本発明の効果に加えて、高圧電極の電圧を低くする
ことのできる平面型表示装置を得ることができる。
【００５６】第１０の本発明によれば、第２の本発明の
平面型表示装置において、電界放出型カソード群の近傍
に、シールド電極を設けたので、第２の本発明の効果に
加えて、ＭＯＳゲートに高圧が印加されるおそれがな
く、このためＭＯＳゲートの破壊を防止することのでき
る平面型表示装置を得ることができる。
平面型表示装置において、電界放出型カソード群の近傍
に、シールド電極を設けたので、第２の本発明の効果に
加えて、ＭＯＳゲートに高圧が印加されるおそれがな
く、このためＭＯＳゲートの破壊を防止することのでき
る平面型表示装置を得ることができる。
【００５７】第１１の本発明によれば、第１０の本発明
の平面型表示装置において、シールド電極には、複数の
電界放出型カソードに選択的に印加される低電圧と略等
しいか、又は、その低電圧より低い電圧が印加されるよ
うにしたので、第１０の本発明と同様の効果の得られる
平面型表示装置を得ることができる。
の平面型表示装置において、シールド電極には、複数の
電界放出型カソードに選択的に印加される低電圧と略等
しいか、又は、その低電圧より低い電圧が印加されるよ
うにしたので、第１０の本発明と同様の効果の得られる
平面型表示装置を得ることができる。
【００５８】第１２の本発明によれば、第１０の本発明
の平面型表示装置において、シールド電極に、少なくと
もＭＯＳゲートがＯＦＦのときに、電界放出型カソード
群の電界放出型カソードに選択に印加される低電圧と略
等しいか、又は、その低電圧より低い電圧が印加される
ようしたので、第１０の本発明と同様の効果の得られる
平面型表示装置を得ることができる。
の平面型表示装置において、シールド電極に、少なくと
もＭＯＳゲートがＯＦＦのときに、電界放出型カソード
群の電界放出型カソードに選択に印加される低電圧と略
等しいか、又は、その低電圧より低い電圧が印加される
ようしたので、第１０の本発明と同様の効果の得られる
平面型表示装置を得ることができる。
【図１】本発明の実施の形態の具体例１の平面型表示装
置を示すブロック線図である。
置を示すブロック線図である。
【図２】具体例１の電極を示す図１のα−α′線上の断
面図である。
面図である。
【図３】具体例１のゲートアレイを示すブロック線図で
ある。
ある。
【図４】具体例１のゲートアレイの詳細を示すブロック
線図である。
線図である。
【図５】具体例１のＭＯＳゲート付近の構造及びカソー
ド付近の電位分布を示す断面図である。
ド付近の電位分布を示す断面図である。
【図６】具体例１のゲートアレイの変形例の詳細を示す
ブロック線図である。
ブロック線図である。
【図７】電子のポテンシャルエネルギーとショットキー
バリアの電界依存性を示す特性曲線図である。
バリアの電界依存性を示す特性曲線図である。
【図８】本発明の実施の形態の具体例２の平面型表示装
置を示すブロック線図である。
置を示すブロック線図である。
【図９】具体例２の電極を示す図２のα−α′線上の断
面図である。
面図である。
【図１０】本発明の実施の形態の具体例３の平面型表示
装置を示すブロック線図である。
装置を示すブロック線図である。
【図１１】具体例３の電極を示す図３のα−α′線上の
断面図である。
断面図である。
【図１２】具体例３のＭＯＳゲート付近の構造及びカソ
ード付近の電位分布を示す断面図である。
ード付近の電位分布を示す断面図である。
【図１３】本発明の実施の形態の具体例４の平面型表示
装置を示すブロック線図である。
装置を示すブロック線図である。
【図１４】具体例４の電極を示す図３のα−α′線上の
断面図である。
断面図である。
【図１５】従来の平面型表示装置を示すブロック線図で
ある。
ある。
【図１６】従来の平面型表示装置の一部の断面図であ
る。
る。
【図１７】従来の平面型表示装置の電界放出型カソード
の例を示す平面図及び断面図である。
の例を示す平面図及び断面図である。
【符号の説明】 Ａ アノード電極、Ｐ 蛍光体層、Ｋ′ カソード群、
Ｋ 電界放出型カソード、ＤＲ 引き出し電極、ＳＨ
シールド電極、ＧＡ ２次元ゲートアレイ、ＭＧ ＭＯ
Ｓゲート、ＳＤ スキャンドライバ、ＤＤ データドラ
イバ。
Ｋ 電界放出型カソード、ＤＲ 引き出し電極、ＳＨ
シールド電極、ＧＡ ２次元ゲートアレイ、ＭＧ ＭＯ
Ｓゲート、ＳＤ スキャンドライバ、ＤＤ データドラ
イバ。
Claims (12)
- 【請求項１】 複数の電界放出型カソードと、 該複数の電界放出型カソードの表面に、該複数の電界放
出型カソードからの電子放射を可能にし得るショットキ
ーバリアを形成する強電界を固定的に与える高圧電極
と、 上記複数の電界放出型カソードに接続され、該複数の電
界放出型カソードからの電子の放射の有無を制御する２
次元ＭＯＳゲートアレイと、 上記複数の電界放出型カソードから選択的に放出された
電子の衝撃によって、光輝せしめられる蛍光体層とを有
することを特徴とする平面型表示装置。 - 【請求項２】 マトリックス状に配されたｍ行ｎ列（但
し、ｍ、ｎは１以上の整数）の電界放出型カソードから
なる画素が、Ｍ行Ｎ列（但し、Ｍ、Ｎは２以上の整数）
のマトリックス状に配列された電界放出型カソード群
と、 該電界放出型カソード群を構成する各電界放出型カソー
ドの表面に、該各電界放出型カソードからの電子放射を
可能にし得るショットキーバリアを形成する強電界を固
定的に与える高圧電極と、 上記電界放出型カソード群を構成する各電界放出型カソ
ードがそれぞれ各別にドレインに接続されたＭＯＳゲー
トからなる２次元ＭＯＳゲートアレイと、 上記Ｍ行の画素の各電界放出型カソードに接続されてい
る各ＭＯＳゲートのゲートに、該各ＭＯＳゲートをＯＮ
にするパルス電圧を、上記Ｍ行の行毎に順次循環的に印
加する走査駆動手段と、 該走査駆動手段より発生する上記パルス電圧に同期し
て、上記Ｎ列の画素の各電界放出型カソードに接続され
ている各ＭＯＳゲートのソースに同時に、表示しようと
する画像に応じて、上記Ｎ列の列毎に選択的に低電圧を
印加する画像データ駆動手段と、 上記画素毎に選択的に上記電界放出型カソードから放出
される電子の衝撃によって、光輝せしめられる蛍光体層
とを有することを特徴とする平面型表示装置。 - 【請求項３】 請求項１に記載の平面型表示装置におい
て、 上記高圧電極は、上記蛍光体層が形成されたアノード電
極であることを特徴とする平面型表示装置。 - 【請求項４】 請求項１に記載の平面型表示装置におい
て、 上記高圧電極は、上記複数の電界放出型カソードに近接
しで設けられた引き出し電極であることを特徴とする平
面型表示装置。 - 【請求項５】 請求項１に記載の平面型表示装置におい
て、 上記複数の電界放出型カソードの近傍に、シールド電極
を設けたことを特徴とする平面型表示装置。 - 【請求項６】 請求項５に記載の平面型表示装置におい
て、 上記シールド電極には、上記複数の電界放出型カソード
に選択的に印加される低電圧と略等しいか、又は、該低
電圧より低い電圧が印加されるようにしたことを特徴と
する平面型表示装置。 - 【請求項７】 請求項５に記載の平面型表示装置におい
て、 上記シールド電極に、少なくとも上記ＭＯＳゲートがＯ
ＦＦのときに、上記複数の電界放出型カソードに選択的
に印加される低電圧と略等しいか、又は、該低電圧より
低い電圧が印加されるようしたことを特徴とする平面型
表示装置。 - 【請求項８】 請求項２に記載の平面型表示装置におい
て、 上記高圧電極は、上記蛍光体層が形成されたアノード電
極であることを特徴とする平面型表示装置。 - 【請求項９】 請求項２に記載の平面型表示装置におい
て、 上記高圧電極は、上記電界放出型カソード群に近接しで
設けられた引き出し電極であることを特徴とする平面型
表示装置。 - 【請求項１０】 請求項２に記載の平面型表示装置にお
いて、 上記電界放出型カソード群の近傍に、シールド電極を設
けたことを特徴とする平面型表示装置。 - 【請求項１１】 請求項１０に記載の平面型表示装置に
おいて、 上記シールド電極には、上記複数の電界放出型カソード
に選択的に印加される低電圧と略等しいか、又は、該低
電圧より低い電圧が印加されるようにしたことを特徴と
する平面型表示装置。 - 【請求項１２】 請求項１０に記載の平面型表示装置に
おいて、 上記シールド電極に、少なくとも上記ＭＯＳゲートがＯ
ＦＦのときに、上記電界放出型カソード群の電界放出型
カソードに選択に印加される低電圧と略等しいか、又
は、該低電圧より低い電圧が印加されるようしたことを
特徴とする平面型表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357935A JP2000182547A (ja) | 1998-12-16 | 1998-12-16 | 平面型表示装置 |
| US09/459,879 US6340962B1 (en) | 1998-12-16 | 1999-12-14 | Plane type displaying apparatus |
| EP99403177A EP1018721A3 (en) | 1998-12-16 | 1999-12-16 | Plane type displaying apparatus |
| KR1019990058172A KR20000048177A (ko) | 1998-12-16 | 1999-12-16 | 평면형 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357935A JP2000182547A (ja) | 1998-12-16 | 1998-12-16 | 平面型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000182547A true JP2000182547A (ja) | 2000-06-30 |
Family
ID=18456701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357935A Pending JP2000182547A (ja) | 1998-12-16 | 1998-12-16 | 平面型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6340962B1 (ja) |
| EP (1) | EP1018721A3 (ja) |
| JP (1) | JP2000182547A (ja) |
| KR (1) | KR20000048177A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206925A (ja) * | 1999-01-13 | 2000-07-28 | Sony Corp | 平面型表示装置 |
| WO2005022506A1 (ja) * | 2003-08-29 | 2005-03-10 | Sony Corporation | 固定画素表示装置及び冷陰極電界電子放出表示装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547360B2 (ja) * | 1999-03-30 | 2004-07-28 | 株式会社東芝 | フィールドエミッション型表示装置及びその駆動方法 |
| JP3695308B2 (ja) * | 2000-10-27 | 2005-09-14 | 日本電気株式会社 | アクティブマトリクス有機ｅｌ表示装置及びその製造方法 |
| US6882330B2 (en) * | 2001-03-26 | 2005-04-19 | Lg Electronics Inc. | Field emission displaying device and driving method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909203A (en) * | 1993-07-08 | 1999-06-01 | Micron Technology, Inc. | Architecture for isolating display grids in a field emission display |
| US5920154A (en) * | 1994-08-02 | 1999-07-06 | Micron Technology, Inc. | Field emission display with video signal on column lines |
| KR100233254B1 (ko) * | 1996-12-21 | 1999-12-01 | 정선종 | 전계 방출 디스플레이 |
| JP3764906B2 (ja) * | 1997-03-11 | 2006-04-12 | 独立行政法人産業技術総合研究所 | 電界放射型カソード |
-
1998
- 1998-12-16 JP JP10357935A patent/JP2000182547A/ja active Pending
-
1999
- 1999-12-14 US US09/459,879 patent/US6340962B1/en not_active Expired - Fee Related
- 1999-12-16 KR KR1019990058172A patent/KR20000048177A/ko not_active Application Discontinuation
- 1999-12-16 EP EP99403177A patent/EP1018721A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206925A (ja) * | 1999-01-13 | 2000-07-28 | Sony Corp | 平面型表示装置 |
| WO2005022506A1 (ja) * | 2003-08-29 | 2005-03-10 | Sony Corporation | 固定画素表示装置及び冷陰極電界電子放出表示装置 |
| US7405711B2 (en) | 2003-08-29 | 2008-07-29 | Sony Corporation | Fixed-pixel display device and cold cathode field electron emission display device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1018721A2 (en) | 2000-07-12 |
| EP1018721A3 (en) | 2003-06-04 |
| KR20000048177A (ko) | 2000-07-25 |
| US6340962B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191701B2 (ja) | 電界放出ディスプレイ | |
| JP2001084927A (ja) | 画像表示装置 | |
| US6069599A (en) | Field emission displays with focusing/deflection gates | |
| US8390538B2 (en) | Active-matrix field emission pixel | |
| US7309954B2 (en) | Field emission display having gate plate | |
| JP2000182547A (ja) | 平面型表示装置 | |
| KR100568501B1 (ko) | 전계 방출 디스플레이 | |
| JP4714953B2 (ja) | 平面型表示装置 | |
| JPH07114896A (ja) | 電界放出形蛍光表示装置及びその駆動方法 | |
| JP2007048548A (ja) | 発光型表示装置 | |
| KR100329438B1 (ko) | 전계방출소자 | |
| KR100517821B1 (ko) | 게이트 판을 구비하는 전계 방출 디스플레이 | |
| KR100284539B1 (ko) | 평면 전계 방출형 평판 표시장치 | |
| JP3235461B2 (ja) | 電界放出素子 | |
| US7005807B1 (en) | Negative voltage driving of a carbon nanotube field emissive display | |
| WO2007066920A1 (en) | Active-matrix field emission pixel and active-matrix field emission display | |
| JPH07104679A (ja) | 電界放出形蛍光表示装置 | |
| KR100625466B1 (ko) | 전계 방출 표시소자 | |
| KR100433217B1 (ko) | 전계방출 표시소자 | |
| KR100778750B1 (ko) | 2극형 전계 방출 디스플레이 | |
| JPH10283956A (ja) | 電界放出型ディスプレイ装置 | |
| KR100565729B1 (ko) | 전계방출 표시소자 및 그 구동방법 | |
| KR100710211B1 (ko) | 전계 방출 표시 소자 | |
| KR20060124028A (ko) | 전자 방출 표시장치 및 그 구동 방법 | |
| KR20030083791A (ko) | 전계 방출 표시소자 |