KR100329438B1

KR100329438B1 - 전계방출소자

Info

Publication number: KR100329438B1
Application number: KR1019980041686A
Authority: KR
Inventors: 마사하루 도미타; 시게오 이토; 가즈히코 츠브라야; 가즈유키 야노
Original assignee: 니시무로 아츠시; 후다바 덴시 고교 가부시키가이샤
Priority date: 1997-10-02
Filing date: 1998-10-02
Publication date: 2002-05-09
Also published as: US6218778B1; FR2769405A1; TW385468B; FR2769405B1; KR19990036870A; JPH11111156A

Abstract

게이트 전극주위에 집속전극등을 제약없이 설치할 수 있는 전계방출소자를 제공한다.

캐소드 기판측 절연층(12)상층에 게이트전극(6)이 형성되고, 절연층(12) 및 게이트전극(6)에 개구부(6a)가 형성되고, 이 개구부(6a)내에 콘형상 이미터(11)가 형성되어 있다. 절연층(12)상층에는 게이트전극(6)주위에 집속전극(1)이 형성되고, 게이트 전극라인(2)도 형성되어 있다. 절연층(12)하층에는 결선(結線;7), 저항층(3), 캐소드 전극라인(4)이 형성되어 있다. 게이트전극(6)은 콘택트 홀(5a)을 통하여 결선(7)과 전기적으로 접속되고, 게이트 전극라인(2)은 콘택트 홀(5b)을 통하여 결선(7)과 전기적으로 접속된다.

Description

전계방출소자{FIELD EMISSION CATHODE}

본 발명은 전계방출 디스플레이(FED)등에 사용되는 전계방출형 소자에 관한 것이다.

전계방출 디스플레이(FED)에 있어서는 캐소드 기판측과 애노드 기판측이 소정간격의 갭을 이격하여 봉착되어 내부가 진공상태가 된다. 그 전계방출 캐소드(FEC)로서 스핀트형의 냉음극을 사용하는 것은, 게이트전극에 인출전압을 인가하면, 이 게이트전극 개구부내에 설치된 콘형상 이미터에서 전계방출에 의해 전자가 방출되고, 정전압이 인가된 애노드 전극의 형광체가 발광하여 표시동작이 행해진다.

고전압형 FED는 고전압용 형광체 발광효율이 높기 때문에 저전압의 전계방출 디스플레이에 비해 고휘도를 얻을 수 있다. 그러나, 고전압형 FED에 있어서는 애노드, 게이트간에 수 KV의 전압을 인가하기 위하여 애노드, 게이트간의 갭을 넓게 잡고 있다. 그때문에, 방출된 전자빔을 집속할 필요가 있다. 통상, FED의 전계방출 캐소드(FEC)에는 2단 게이트형이 사용된다. 그러나, 이 2단 게이트형 FEC는 게이트전극과 별도의 층에 집속전극을 설치하여 2단 겹치기로 했기 때문에 층구성이 증가하여 작성프로세스가 곤란하다. 그래서, 작성프로세서를 평이하게 하기 위하여 집속전극과 게이트전극을 같은 층에 형성하는 평면집속형 FEC 구성이 고려되고 있다.

도 5는 평면집속형 FEC의 평면도이다. 도면중, 31은 집속전극, 32는 게이트전극, 32a는 개구부이다. 도 6은 평면집속형 FEC의 단면도이다. 도면중, 11은 콘형상 이미터, 12는 절연층, 13은 캐소드기판, 33은 저항층, 34는 캐소드 전극라인이다.

평면집속형 FEC에 있어서는 게이트전극(32)을 집속전극(31)으로 완전히 둘러 쌀 수 없다. 따라서, 도 5와 같이 집속전극(31)과 게이트전극(32)은 모두 빗살형이고, 서로 맞물려 있는 형상으로 절연층상의 동일 평면상에 형성되어 있다. 게이트전극(32)에는 복수의 개구부(32a)가 수직으로 1도트씩 1열로 배열되어 있다.

도 6과 같이, 캐소드기판(13)상에 캐소드 전극라인(34)이 형성되고 그 위에 저항층(33)이 형성되고, 또한 그 위에 절연층(12)이 형성되어 있다. 그리고, 절연층(12)상에는 상기 집속전극(31) 및 게이트전극(32)이 형성되어 있다. 게이트전극(32)과 그 아래 절연층(12)에 개구부(32a)가 설치되고, 이 안의 저항층(33)상에 콘형상 이미터(11)가 형성되어 있다. 게이트전극(32) 및 집속전극(31)에는 각각 게이트 전극전압, 집속전극전압이 인가된다.

상기와 같이, 평면집속형 FEC에 있어서는 게이트 전극(32)를 집속전극(31)으로 완전히 둘러쌀 수가 없다. 그 결과, 콘형상 이미터(11)에서 방출된 전자빔은 집속전극(31)개구측, 도시예에서는 하방에서 누출하여 원하는 빔스포트지름을 얻을 수 없다는 문제가 있었다.

상기 문제는 게이트전극과 이 게이트 전극전압을 공급하는 라인사이에 게이트전극을 둘러싸는 전극이나 구조물을 설치할 수 없는 데에 기인한다. 따라서, 집속전극에 한한 문제는 아니다. 또 집속전극 혹은 구조물이 게이트전극을 완전히 둘러싸지 않는 경우라도, 게이트전극에 게이트전극 전압을 공급하는 라인과 이들 집속전극이나 구조물과의 배치관계가 제약되어 버리는 문제가 있다.

본 발명은 상기 문제점을 해결하기 위하여 행해진 것으로, 게이트전극 주위에 전극이나 구조물 등을 제약없이 설치할 수 있는 전계방출소자를 제공하는 것을 목적으로 한다. 특히, 게이트전극 주위에 집속전극을 형성함으로써 평이한 작성 프로세스로 전자빔의 스포트지름을 충분히 작게할 수 있는 전계방출소자를 제공함을 목적으로 한다.

도 1은 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 제 1설명도,

도 2는 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 제 2설명도,

도 3은 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 작성 프로세스 설명도,

도 4는 본 발명의 제 2실시형태의 전계방출소자에 있어서의 FEC의 설명도,

도 5는 평면집속형 FEC 평면도,

도 6은 평면집속형 FEC 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

1,21,31:집속전극2,22:게이트 전극라인

3,33:저항층4,23,34:캐소드 전극라인

5a,5b,24:콘택트홀6,32:게이트전극

6a,32a:개구부7:결선

11:콘형상이미터12:절연층

13:캐소드기판

청구항 1기재의 발명에 있어서는 절연층, 그 절연층 상층에 형성된 게이트전극, 상기 절연층 및 상기 게이트전극에 형성된 개구부, 그 개구부내에 형성된 이미터, 게이트 전극라인 및 캐소드 전극라인을 갖는 전계방출소자에 있어서, 상기 절연층 상층에 상기 게이트 전극라인이 형성되고, 상기 절연층 하층에 결선이 형성되고, 상기 게이트 전극은 제 1의 층간 접속부를 통하여 상기 결선과 전기적으로 접속되고, 상기 게이트전극 라인은 제 2의 층간 접속부를 통하여 상기 결선과 전기적으로 접속된 것이다.

따라서, 전기적으로 상호 접속될 게이트전극과 게이트 전극라인을 같은 절연층 상층에 분리하여 형성할 수 있기 때문에, 게이트전극 주위에 전극이나 구조물 등을 제약없이 설치할 수 있다.

청구항 2기재의 발명에 있어서는 절연층, 그 절연층 상층에 형성된 게이트전극, 상기 절연층 및 상기 게이트전극에 형성된 개구부, 그 개구부내에 형성된 이미터, 게이트 전극라인 및 캐소드 전극라인을 갖는 전계방출소자에 있어서, 상기 절연층 상층에 상기 게이트 전극라인이 형성되고, 상기 절연층 하층에 상기 게이트 라인이 형성되고, 상기 게이트 전극은 제 1의 층간 접속부를 통하여 상기 게이트 전극라인과 전기적으로 접속되고, 상기 이미터는 제 2의 층간 접속부를 통하여 상기 캐소드전극 라인과 전기적으로 접속된 것이다.

따라서, 전기적으로 상호 접속될 게이트전극과 게이트 전극라인을 절연층 상층과 하층으로 분리하여 형성할 수 있음과 동시에, 게이트 전극라인과 캐소드 전극라인을 절연층 하층과 상층으로 분리하여 형성할 수 있다. 그 결과, 게이트 전극 주위에 전극이나 구조물 등을 제약없이 설치할 수 있음과 동시에, 게이트 전극라인과 캐소드 전극라인을 서로의 제약없이 배선할 수 있다.

청구항 3기재의 발명에 있어서는, 청구항 1 또는 2기재의 전계방출소자에 있어서, 상기 절연층 상층으로서 상기 게이트 전극 주위에 집속전극이 형성된 것이다.

따라서, 게이트전극 주위에 형성된 집속전극에 의해 전자빔의 누출이 없어지고, 프로세스가 평이하고 원하는 빔스포트 지름을 얻을 수 있다. 특히 캐소드측과 애노드측의 갭을 넓게 잡은 고전압형 전계방출소자에 적합하다.

발명의 실시 형태

도 1은 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 제 1설명도이다. 1은 집속전극, 2는 게이트 전극라인, 3은 저항층, 4는 캐소드전극라인, 5a,5b는 콘택트홀, 6은 게이트전극, 6a는 개구부, 7은 결선이다. 애노드측에서 본 캐소드 기판측의 적층 구조의 평면도로서, 층구조가 잘 아는 바와 같이, 절연층을 통하여 내부의 층이 보이는 것으로 도시하고 있다. 게이트전극(6)의 1유니트분을 모식적으로 표시하고 있다.

도 2는 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 제 2설명도이다. 도 1에 있어서의 화살표(A,A)의 절단선에 따른 전계방출 캐소드의 부분적 단면도이다. 도면중 도 5, 도 6, 도 1과 같은 부분에는 같은 부호를 부기하여 설명을 생략한다.

이 실시형태의 전계방출소자에 있어서는, 도 2와 같이 캐소드기판측의 절연층(12)상층에 게이트전극(6)이 형성되고, 절연층(12) 및 게이트전극(6)에 개구부(6a)가 형성되고, 이 개구부(6a)내에 콘형상 이미터(11)가 형성되어 있다. 절연층(12)의 상층(게이트층)에는 상기의 게이트전극(6)에 첨가하여, 게이트전극(6)주위에 집속전극(1)이 형성되고, 또, 도 1과 같이 게이트 전극라인(2)도 형성되어 있다. 절연층(12)하층(캐소드층)에는 결선(7), 저항층(3), 도 1표시의 캐소드전극라인(4)이 형성되어 있다. 게이트 전극(6)은 제 1의 층간 접속부인 콘택트홀(5a)을 통하여 결선(7)과 전기적으로 접속되고, 도 1과 같이, 게이트전극라인(2)은 제 2의 층간접속부인 콘택트홀(5b)을 통하여 결선(7)과 전기적으로 접속된다. 이 같은 적층구조의 캐소드기판측은 애노드 기판측과 이격되어 내부가 진공으로 된 상태로 봉착되어 있다.

도 1과 같이 캐소드 전극라인(4)의 일부영역에는 저항층(3)이 캐소드 전극라인(4)상에 형성되고, 그 위에 절연층(12)이 형성되어 있다. 캐소드 전극라인(4)은 표시장치 외부에 위치하는 표시제어장치에 접속된다. 절연층(12)상층에 있어서, 게이트전극(6)은 저항층(3)상방의 일부영역에 형성되고, 개구부(6a)내의 저항층(3)상에 콘형상 이미터(11)가 형성되어 있다. 콘형상 이미터(11)가 설치된 저항층(3)하에는 캐소드 전극라인(4)은 존재하지 않는다.

절연층(12)상층의 동일 평면에 있어서, 게이트전극(6) 및 집속전극(1)이 형성되어 있으나, 집속전극(1)은 구형상(矩形狀)으로 도려낸 액자형상 부분을 가지며, 게이트전극(6)주위를 완전히 둘러싸고 있다. 집속전극(1)은 또, 수평방향으로 뻗은 전극라인을 가지고, 캐소드기판(13)연부(緣部)에 있어서 다른 행(行)라인의 집속전극과 함께 근본이 하나로 되어 단자를 통하여 외부의 표시제어장치에 접속된다. 절연층(12)상층에는 마찬가지로 수평방향으로 뻗은 게이트 전극라인(2)도 형성되어 각 행라인마다 표시제어장치에 접속된다.

하층의 결선(7)은 역 L자모양이고, 일단부에 콘택트홀(5a)을 통하여 게이트전극(6)의 길이방향 중앙부에 접속된다. 이 접속부분 근방에는 저항층(3)이 잘록하게 되어 있고, 저항층(3)은 전체로서 오목형상(コ자 형상)이고, 결선(7)과 접촉하지 않게 되어 있다. 하층 결선(7)은 상층의 집속전극(1) 밑을 빠져나가고, 타단부에서 콘택트홀(5b)에 의해 상층의 게이트 전극라인(2)에 접속된다. 한편, 개구부(6a)내에 설치된 복수의 콘형상 이미터(11)는 저항층(3)을 통하여 캐소드 전극라인(2)에 전기적으로 접속된다.

저항층(3)은 세로로 긴 구형의 게이트전극(6)하부에서 세로방향으로 직선적으로 뻗은 캐소드 전극라인(4)위까지 사이의 영역에 걸쳐 형성되어 있다. 저항층(3)은 캐소드 전극라인(4)에 흐르는 과전류를 제어하기 위하여 설치된다. 이 저항층(3)이 없을 경우에 게이트전극(6)과 1개의 콘형상 이미터(11)선단과의 사이가 무엇인가의 원인으로 방전 또는 단락했을 때에, 게이트 전극라인(2) 및 캐소드 전극라인(4)에 과전류가 흐르는 것을 방지한다. 또 다수의 콘형상 이미터(11)중에서, 전자가 방출되기 쉬운 것이 존재하면, 화면상에 이상하게 밝은 스포트가 발생하는 수가 있다. 저항층(3)을 설치함으로써 콘형상 이미터(11)중의 1개가 이상하게 많은 전류를 방출하기 시작했을 때에 이 콘형상 이미터(11)에의 인가전압이 내려가고, 안정된 전자방출을 행하게 된다.

이와같이, 콘택트홀(5a,5b)을 사용한 층간배선에 의해 상층의 게이트전극(6)과 게이트 전극라인(2)을 하층에서 결선하고 있다. 상층에서는 게이트전극(6)과 게이트 전극라인(2)이 분리되기 때문에 집속전극(1)에서 완전하게 게이트전극(6)을 둘러쌀 수 있다. 그 결과, 전자빔의 누출이 없어져서 프로세스가 평이하고 원하는 빔 스포트지름을 얻을 수 있다.

도 3은 본 발명의 제 1실시형태의 전계방출소자에 있어서의 FEC의 작성프로세스 설명도이다. 도 3(a)∼도 3(d)는 작성프로세스 순서를 나타낸다. 도면중 도 5, 도 6, 도 1과 동일한 부분에는 같은 부호를 부기하여 설명을 생략한다.

도 3(a)와 같이, 유리등의 캐소드기판(배경부, 도 2의 13)상에 스퍼터링 등에 의해 캐소드 재료인 Nb(니오븀)등이 성막되어 캐소드 전극라인(4)과 결선(7)의패턴이 형성된다.

도 3(b)와 같이, 캐소드 전극라인(4)일부를 포함하고, 결선(7)을 피한 오목형상 부분에 저항층(3)패턴이 형성된다. 이 저항층(3)은 불순물은 도핑한 a-Si(비정질실리콘)등의 Si계 재료가 CVD(Chemical Vapor Deposition)법에 의해 성막되어 형성된다.

이들 캐소드 전극라인(4), 결선(7), 저항층(3)이 하층이 되고, 이 층상에 도시되지 않는 SiO₂가 CVD법에 의해 성막되어 절연층(12; 도 2)이 형성된다. 이 절연층(12)에 포토레지스트와 불화수소산액을 사용한 패턴에칭에 의해 콘택트홀(5a,5b)을 형성하기 위한 구멍을 형성한다. 이 구멍은 경사진 측면을 가지며, 개구측이 넓어지게 형성된다.

도 3(c)와 같이, 절연층(12)상에 Nb등이 스퍼터링 증착 등에 의해 성막되고 게이트전극(6), 집속전극(1), 게이트전극라인(2)이 패턴형성된다. 그때, 상기 콘택트홀용 구멍의 경사진 측면 및 저면에도 스퍼터링 증착되어 콘택트홀(5a,5b)이 형성된다. 게이트전극(6), 집속전극(1), 게이트 전극라인(2)이 상층이 되고, 캐소드기판 측의 적층기판이 형성된다. 또, 결선(7) 및 캐소드 전극라인(4)의 전장에 걸쳐 저항층(3)을 남겨 두어도 된다. 그때, 콘택트홀(5a,5b)에 있어서는 저항층(3)에도 개구를 설치하여 스퍼터링 증착시키게 한다.

그 후는, 종래의 FEC와 동일하며, 개요만 설명한다. 표층에 포토레지스트층을 도포하여 개구패턴을 형성하고, 반응성 이온에칭(RIE)이라는 다른 방식으로 에칭함으로써 도 3(d)와 같이 개구부(6a)를 형성한다. 게이트전극(6)의 표면에만 선택적으로 박리층을 경사로 증착한 위에, 이 가운데의 저면의 저항층(3; 도2,도3(b))표면, 혹은 이 저항층(3)상에 버퍼층을 성막한 후의 표면에 Mo(몰리브덴)등의 고융점 금속재료, 혹은 이들 재료의 1개를 포함한 질화물 또는 산화물을 전자빔 증착 또는 이온플레이팅법 등에 의해 증착하여 콘형상 이미터(11; 도 2)를 형성하고, 게이트전극(6)표면에서 박리층 및 박리층 상에 적층된 이미터 재료를 동시에 제거한다.

상기 구성은 게이트 전극(6)의 1블록분을 모식적으로 표시한 것이다. 3색의 컬러표시를 할 경우는 각 컬러별 3블록을 인접시켜서 1개의 발광단위가 된다. 인접한 게이트전극(6)을 각각 둘러싸는 집속전극(1)은 수평방향으로 뻗은 집속전극(1)의 전극라인으로 상호접속된다. 혹은 인접한 액자형상부 끼리가 일체화되어 전체가 수평방향으로 뻗는 전극라인으로 하고, 그중에 게이트전극(6)을 둘러싸는 구형의 개구가 병렬 형상으로 하여도 된다.

상기 전계방출소자의 구체예를 예시한다. 개구부(6a)의 지름(홀지름)은 약 1㎛이고, 캐소드기판상에 수㎛ 단위로 연속형성된다. 표시장치로서 전자를 방출하기 위해서는 가령 수십개의 개구부(6a) 및 콘형상 이미터(11)를 게이트전극(6)에 형성하여 1블록으로서 구동한다. 애노드기판측과 캐소드기판측 사이의 갭은 1∼2mm로 하고, 애노드에는 수 KV의 전압을 인가한다. 고전압형의 경우는 캐소드 전류를 그다지 필요로 하지 않기 때문에 콘형상 이미터(11)개수는 적어도 된다. 개구부(6a)는 1도트씩 1열로 설치되어 있으나 2열 이상으로 설치하여도 된다.

게이트 전극라인(2)은 발광시킬 수평방향라인을 결정하기 위하여 스캐닝되고, 0V 또는 100V정도의 전압이 인가된다. 캐소드 전극라인(4)는 계조(階調)표시를 위하여 펄스폭 변조구동되고, 0V 또는 60V정도의 전압이 인가된다. 집속전극(1)에 인가되는 전압은 집속정도에 따라 0∼-70V 정도의 범위내에서 고정된다. 게이트전극(6)과 집속전극(1)사이의 갭은 결과의 정도에 따라, 약 10㎛로 하였다. 집속전극(1)에 인가하는 전압은 일정하게 하였으나 발광도트에 관여하지 않는 위치의 집속전극(1)에 대해서는 전원에 대하여 오픈상태가 되도록 스위칭함으로써 집속전극(1)과 캐소드 전극라인(4)사이에 형성되는 정전용량 손실에 따라 소비되는 전력을 감쇠할 수 있다.

도 4는 본 발명의 제 2실시형태의 전계방출소자에 있어서의 FEC 설명도이다. 도 1과 같이 애노드측에서 본 캐소드기판측 적층구조의 평면도이나, 층구조가 잘아는 바와같이, 절연층을 통하여 내부층이 보이는 것으로 도시되어 있다. 도면중, 다른 도면과 같은 부분에는 동일 부호를 부기하여 설명을 생략한다. 21은 집속전극, 22는 게이트 전극라인, 23은 캐소드 전극라인, 24는 콘택트홀이다.

도 1 내지 도 3을 참조하여 설명한 제 1실시형태의 FEC에 있어서는 게이트 전극라인(2)을 절연층(12; 도 2)상층에 형성하고, 캐소드 전극라인(4)을 절연층(12)하층에 형성하였다. 이에 비해, 이 실시형태의 FEC에 있어서는 캐소드 전극라인(23)을 상층에 게이트 전극라인(22)을 하층에 형성하고, 캐소드 전극라인(23) 및 게이트 전극라인(22)을 형성하는 층을 반대로 하였다. 그 때문에, 게이트 전극라인(22)은 평면도상에서는 도 1표시의 결선(7)과 게이트전극라인(22)을 합친 것 같은 형상이고, 제 1층간 접속부인 콘택트홀(5a)에 의해 게이트전극(6)에 접속된다. 또, 콘형상 이미터(11)는 저항층(3) 및 제 2층간 접속부이고 비교적 넓은 영역에 걸친 콘택트 홀(24)을 통하여 상층에 설치된 캐소드 전극라인(23)에 전기적으로 접속된다.

이와같이 게이트전극(6)주위를 완전하게 둘러싸는 집속전극(21) 및 수직방향으로 뻗는 캐소드 전극라인(23)은 상층에 설치되고, 게이트 전극라인(22)은 하층에 설치된다. 따라서, 게이트 전극라인(22)은 집속전극(21)을 회피하여 그 게이트전극(6)에 결선할 수 있음과 동시에 캐소드 전극라인(23)과 교차하여 수평방향으로 뻗어 배선될 수 있다. 그 결과, 이 제 2실시형태에 있어서도 전자빔의 누출이 없어지고, 프로세스가 평이하고 원하는 빔스포트 지름을 얻을 수 있다. 작성프로세스는 도 3을 참조하여 설명한 제 1실시형태와 비교하여 게이트 전극라인(2)제조와 캐소드 전극라인(4)의 제조순서를 바꾸거나, 콘택트홀을 바꾸는 것만으로 전체로서는 거의 동일하다. 또, 저항층(3)을 게이트 전극라인(22)상에 그 전체길이에 걸쳐 남겨두어도 된다.

도 4 표시구성은 도 1과 같이 게이트전극(6)의 1블록분을 모식적으로 표시한 것으로, 3색의 컬러표시를 할 경우는 각 컬러별 3블록을 수평방향으로 인접시켜서 1개의 발광단위로 한다. 인접한 게이트전극(6)을 각각 둘러싸는 집속전극(1)은 수직방향으로 뻗은 집속전극(1)의 전극라인으로 상호접속된다. 또는 인접한 액자부분 상하가 일체화되어 전체가 수직방향으로 뻗는 전극라인으로 하고, 그 안에 게이트전극(6)을 둘러싸는 구형의 개구가 병렬한 형상으로 하여도 된다.

상기 설명은 도 1, 도 2에 있어서, 콘형상 이미터(11)는 저항층(3)을 통하여 캐소드 전극라인(4)과 전기적으로 접속하였다. 그러나, 콘형상 이미터(11)를 캐소드 전극라인(4)과 전기적으로 접속하기 위해서는 저항층(3)을 통하지 않고 양자를 직접 접속하는 구조로 하거나, 저항층(3)외에 금속층 등을 통하여 전기적으로 접속하게 하여도 된다. 또, 도 4에 있어서도 콘형상 이미터를 캐소드 전극라인(24)과 전기적으로 접속하기 위하여 저항층(3)을 통하지 않고 콘택트홀(24)만을 통하여 양자를 전기적으로 접속하게 하거나, 저항층(3)외에 금속층 등을 통하여 전기적으로 접속하게 하여도 된다.

상기 설명은 가는 폭의 구형상 게이트전극으로 하였으나, 반드시 이에 한정되지 않고, 원형상으로 배치되고 그 주위를 집속전극으로 둘러싸는 것으로 하여도 된다. 집속전극은 게이트 전극 주위를 완전히 둘러쌀 필요는 반드시 없고, 일부분에서 둘러싼 것이 끊겨 있어도 전자빔이 누출하지 않은 정도로 주위를 둘러싸고 있어도 된다.

상기 설명은 고전압형 전계방출소자에 대하여 예시하였으나, 저전압형 전계방출소자에 있어서도 적용가능하며, 집속전극을 설치하여 전자빔의 집속도를 향상시키거나 집속전압을 제어하여 집속도를 제어하기가 가능하다.

상기 설명은 집속전극을 갖는 전계방출소자에 대하여 설명하였으나, 게이트전극 주위에 다른 전극이나 구조물 등을 설치할 경우에도 본 발명을 적용할 수 있다.

상기 설명으로 분명한 바와같이, 본 발명에 따르면, 게이트전극 주위에 전극이나 구조물 등을 제약없이 설치할 수 있는 효과가 있다.

게이트전극 주위에 집속전극을 형성함으로써, 전자빔 누출이 없어지고 원하는 빔스포트지름을 얻을 수 있게 된다. 종래의 2단 게이트형에 비해 층구성이 적기 때문에 작성프로세스가 평이하다는 효과가 있다.

Claims

절연층, 그 절연층 상층에 형성된 게이트전극, 상기 절연층 및 상기 게이트전극에 형성된 개구부, 그 개구부내에 형성된 이미터, 게이트 전극라인 및 캐소드 전극라인을 갖는 전계방출소자에 있어서, 상기 절연층 상층에 상기 게이트 전극라인이 형성되고, 상기 절연층 하층에 결선이 형성되고, 상기 게이트전극은 제 1의 층간 접속부를 통하여 상기 결선과 전기적으로 접속되고, 상기 게이트 전극라인은 제 2의 층간 접속부를 통하여 상기 결선과 전기적으로 접속되고, 상기 절연층 상층으로서 상기 게이트 전극 주위에 집속전극이 형성된 것을 특징으로 하는 전계방출소자.
절연층, 그 절연층 상층에 형성된 게이트전극, 상기 절연층 및 상기 게이트전극에 형성된 개구부, 그 개구부내에 형성된 이미터, 게이트 전극라인 및 캐소드 전극라인을 갖는 전계방출소자에 있어서, 상기 절연층 상층에 상기 캐소드 전극라인이 형성되고, 상기 절연층 하층에 상기 게이트 전극라인이 형성되고, 상기 게이트 전극은 제 1의 층간 접속부를 통하여 상기 게이트 전극라인과 전기적으로 접속되고, 상기 이미터는 제 2의 층간 접속부를 통하여 상기 캐소드 전극라인과 전기적으로 접속되고, 상기 절연층 상층으로서 상기 게이트 전극 주위에 집속전극이 형성된 것을 특징으로 하는 전계방출소자.