JPH08185817A - 電界放出陰極アレイ及びその作製方法 - Google Patents
電界放出陰極アレイ及びその作製方法Info
- Publication number
- JPH08185817A JPH08185817A JP21595A JP21595A JPH08185817A JP H08185817 A JPH08185817 A JP H08185817A JP 21595 A JP21595 A JP 21595A JP 21595 A JP21595 A JP 21595A JP H08185817 A JPH08185817 A JP H08185817A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- electrode
- field emission
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】作製の工数をできるだけ少なくするとともに、
作製段階での電界放出陰極の損壊を防ぐことのできるア
レイ構造及びその作製方法を提供するを目的としてい
る。 【構成】基板２１によって支持された第１電極層２１、
第１電極層上に設けられた多数の錘状の電界放出陰極２
５、各電界放出陰極に対応する電極孔２６１を有した第
２電極層２６、及び、第１電極層と第２電極層とを隔て
る絶縁層２４を有した電界放出陰極アレイ２２であっ
て、第２電極層２６が電極孔２６１よりも幅ｗの大きい
開口部２６２を有しており、絶縁層２４の上面の全面が
第２電極層２６によって覆われてなる。
作製段階での電界放出陰極の損壊を防ぐことのできるア
レイ構造及びその作製方法を提供するを目的としてい
る。 【構成】基板２１によって支持された第１電極層２１、
第１電極層上に設けられた多数の錘状の電界放出陰極２
５、各電界放出陰極に対応する電極孔２６１を有した第
２電極層２６、及び、第１電極層と第２電極層とを隔て
る絶縁層２４を有した電界放出陰極アレイ２２であっ
て、第２電極層２６が電極孔２６１よりも幅ｗの大きい
開口部２６２を有しており、絶縁層２４の上面の全面が
第２電極層２６によって覆われてなる。
Description
【０００１】
【産業上の利用分野】本発明は、多数の電界放出陰極を
集積化した電界放出陰極アレイ及びその作製方法に関す
る。
集積化した電界放出陰極アレイ及びその作製方法に関す
る。
【０００２】電界放出（冷陰極放出ともいう）を利用し
た表示装置（ＦＥＤ：ＦｉｅｌｄＥｍｉｔｔｅｒ Ｄｉ
ｓｐｌａｙ）は、高精細で高輝度の表示が可能であり、
次世代の表示デバイスとして注目されている。また、電
界放出は、高速演算素子への応用が期待されている。
た表示装置（ＦＥＤ：ＦｉｅｌｄＥｍｉｔｔｅｒ Ｄｉ
ｓｐｌａｙ）は、高精細で高輝度の表示が可能であり、
次世代の表示デバイスとして注目されている。また、電
界放出は、高速演算素子への応用が期待されている。
【０００３】
【従来の技術】電界放出陰極アレイ（ＦＥＡ：Ｆｉｅｌ
ｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ）は、本発明の実施例
を示す図３のように、エミッタ電極層（カソード電極）
２３、エミッタ電極層２３の上に配列された多数の錘状
の電界放出陰極（エミッタ）２５、エミッタ２５を露出
させる電極孔２６１を有したゲート電極層２６、及び電
極層間の絶縁層２４とから構成されている。なお、エミ
ッタ２５はエミッタティップと呼称されることもある。
ｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ）は、本発明の実施例
を示す図３のように、エミッタ電極層（カソード電極）
２３、エミッタ電極層２３の上に配列された多数の錘状
の電界放出陰極（エミッタ）２５、エミッタ２５を露出
させる電極孔２６１を有したゲート電極層２６、及び電
極層間の絶縁層２４とから構成されている。なお、エミ
ッタ２５はエミッタティップと呼称されることもある。
【０００４】例えば１０-7〜１０-8Ｔｏｒｒの真空中に
ＦＥＡを配置した状態で、エミッタ電極層２３とゲート
電極層２６との間に電圧を印加すると、ゲート電極層２
６と各エミッタ２５の先端との間に大きな電界が発生
し、それによってエミッタ２５の先端から電子が放出さ
れる。
ＦＥＡを配置した状態で、エミッタ電極層２３とゲート
電極層２６との間に電圧を印加すると、ゲート電極層２
６と各エミッタ２５の先端との間に大きな電界が発生
し、それによってエミッタ２５の先端から電子が放出さ
れる。
【０００５】ＦＥＡにおいては、微細加工技術を用いて
多数のエミッタ２５を設けることによって、すなわち構
成を冗長とすることによって、動作の信頼性が高められ
ている。
多数のエミッタ２５を設けることによって、すなわち構
成を冗長とすることによって、動作の信頼性が高められ
ている。
【０００６】一方、従来において、エミッタ２５とゲー
ト電極層２６との短絡が生じた場合であっても、ＦＥＡ
の機能が完全に消失しないようにするための手法が提案
されている（特開平５−１４４３７０号）。
ト電極層２６との短絡が生じた場合であっても、ＦＥＡ
の機能が完全に消失しないようにするための手法が提案
されている（特開平５−１４４３７０号）。
【０００７】図８は従来のＦＥＡ９０の要部の斜視図で
ある。ＦＥＡ９０では、エミッタの配置領域が複数のブ
ロックに分けられ、各ブロック毎にゲート電極層９６に
Ｃ字状（周方向の一箇所で途切れた環状）の仕切り開口
部９６２が設けられている。
ある。ＦＥＡ９０では、エミッタの配置領域が複数のブ
ロックに分けられ、各ブロック毎にゲート電極層９６に
Ｃ字状（周方向の一箇所で途切れた環状）の仕切り開口
部９６２が設けられている。
【０００８】仕切り開口部９６２によって囲まれた領域
内の電極孔９６１で短絡が生じ、それによってゲート電
極層９６を流れる電流が過大になると、仕切り開口部９
６２の内側と外側とを結ぶ幅小の橋部９６Ｃが溶断す
る。その結果、短絡の生じたブロックは動作不能となる
が、他のブロックは正常に動作することができる。つま
り、短絡部分が電気的に分離される。
内の電極孔９６１で短絡が生じ、それによってゲート電
極層９６を流れる電流が過大になると、仕切り開口部９
６２の内側と外側とを結ぶ幅小の橋部９６Ｃが溶断す
る。その結果、短絡の生じたブロックは動作不能となる
が、他のブロックは正常に動作することができる。つま
り、短絡部分が電気的に分離される。
【０００９】図９は従来のＦＥＡ９０の作製方法を示す
図である。なお、図９（Ａ）〜（Ｆ）は各作製段階にお
ける図８のＩＸ矢視方向の断面構造を示している。従来
は以下の手順でＦＥＡ９０が作製されていた。
図である。なお、図９（Ａ）〜（Ｆ）は各作製段階にお
ける図８のＩＸ矢視方向の断面構造を示している。従来
は以下の手順でＦＥＡ９０が作製されていた。
【００１０】絶縁性の基板９１の上にエミッタ電極層９
３を形成した後、基板９１の全面を覆うように絶縁層９
４とゲート電極層９６とを順に積層する。絶縁層９４と
ゲート電極層９６とを一括してパターニングし、ゲート
電極層９６に所定数の電極孔９６１を設けるとともに、
絶縁層９４に透孔９４１を形成する〔図９（Ａ）〕。そ
して、ウェットエッチングなどによって透孔９４１を拡
げる〔図９（Ｂ）〕。
３を形成した後、基板９１の全面を覆うように絶縁層９
４とゲート電極層９６とを順に積層する。絶縁層９４と
ゲート電極層９６とを一括してパターニングし、ゲート
電極層９６に所定数の電極孔９６１を設けるとともに、
絶縁層９４に透孔９４１を形成する〔図９（Ａ）〕。そ
して、ウェットエッチングなどによって透孔９４１を拡
げる〔図９（Ｂ）〕。
【００１１】基板９１を回転させながら基板面に対して
傾斜した方向に成膜物質を堆積させる成膜方法によっ
て、電極孔９６１内のエミッタ電極層９３を覆わないよ
うに、ゲート電極層９６の上にリフトオフ用の犠牲層９
７を設ける。そして、電子放出材料９５ａを蒸着してエ
ミッタ９５を形成する〔図９（Ｃ）〕。このとき、堆積
が進むにつれて電極孔９６１が徐々に塞がることから、
錘状のエミッタ９５が得られる。
傾斜した方向に成膜物質を堆積させる成膜方法によっ
て、電極孔９６１内のエミッタ電極層９３を覆わないよ
うに、ゲート電極層９６の上にリフトオフ用の犠牲層９
７を設ける。そして、電子放出材料９５ａを蒸着してエ
ミッタ９５を形成する〔図９（Ｃ）〕。このとき、堆積
が進むにつれて電極孔９６１が徐々に塞がることから、
錘状のエミッタ９５が得られる。
【００１２】次に、リフトオフを容易化するために電極
孔９６１の周辺以外の犠牲層９７を露出させ〔図９
（Ｄ）〕、犠牲層９７を選択的に溶解するエッチング液
を用いて犠牲層９７とともに不要の電子放出材料９５ａ
を取り除く〔図９（Ｅ）〕。
孔９６１の周辺以外の犠牲層９７を露出させ〔図９
（Ｄ）〕、犠牲層９７を選択的に溶解するエッチング液
を用いて犠牲層９７とともに不要の電子放出材料９５ａ
を取り除く〔図９（Ｅ）〕。
【００１３】その後、ゲート電極層９６をＦＥＡ９０の
用途に応じた平面形状にパターニングし、それと同時に
上述の仕切り開口部９６１を形成する。
用途に応じた平面形状にパターニングし、それと同時に
上述の仕切り開口部９６１を形成する。
【００１４】
【発明が解決しようとする課題】従来では、エミッタ９
５を形成した後の段階で、不要の電子放出材料９５ａを
取り除くリフトオフ工程に先立って、フォトリソグラフ
ィ法によって犠牲層９７上の電子放出材料層９５ａをパ
ターニングして犠牲層９７の一部を露出させる必要があ
った。
５を形成した後の段階で、不要の電子放出材料９５ａを
取り除くリフトオフ工程に先立って、フォトリソグラフ
ィ法によって犠牲層９７上の電子放出材料層９５ａをパ
ターニングして犠牲層９７の一部を露出させる必要があ
った。
【００１５】このため、ＦＥＡ９０の作製工数が多いと
いう問題があった。また、エミッタ９５と同じ材質の電
子放出材料層９５ａをパターニングすることから、エミ
ッタ９５を保護するレジストに欠陥が生じた場合に、エ
ミッタ９５の損壊が発生するおそれがある、という問題
もあった。
いう問題があった。また、エミッタ９５と同じ材質の電
子放出材料層９５ａをパターニングすることから、エミ
ッタ９５を保護するレジストに欠陥が生じた場合に、エ
ミッタ９５の損壊が発生するおそれがある、という問題
もあった。
【００１６】本発明は、これらの問題に鑑みてなされた
もので、作製の工数をできるだけ少なくするとともに、
作製段階での電界放出陰極（エミッタ）の損壊を防ぐこ
とを目的としている。
もので、作製の工数をできるだけ少なくするとともに、
作製段階での電界放出陰極（エミッタ）の損壊を防ぐこ
とを目的としている。
【００１７】
【課題を解決するための手段】請求項１の発明の電界放
出陰極アレイは、基板によって支持された第１電極層、
前記第１電極層上に設けられた多数の錘状の電界放出陰
極、前記各電界放出陰極に対応する電極孔を有した第２
電極層、及び、前記第１電極層と前記第２電極層とを隔
てる絶縁層を有した電界放出陰極アレイであって、前記
第２電極層が前記電極孔よりも幅の大きい開口部を有し
ており、前記絶縁層の上面の全面が前記第２電極層によ
って覆われてなる。
出陰極アレイは、基板によって支持された第１電極層、
前記第１電極層上に設けられた多数の錘状の電界放出陰
極、前記各電界放出陰極に対応する電極孔を有した第２
電極層、及び、前記第１電極層と前記第２電極層とを隔
てる絶縁層を有した電界放出陰極アレイであって、前記
第２電極層が前記電極孔よりも幅の大きい開口部を有し
ており、前記絶縁層の上面の全面が前記第２電極層によ
って覆われてなる。
【００１８】請求項２の発明の電界放出陰極アレイは、
前記第２電極層が、平面形状が周方向の一箇所で途切れ
た略環状であり且つ幅が電極孔の外径よりも大きい複数
個の仕切り開口部を有し、前記各仕切り開口部における
周方向の両端間の部分である橋部の幅が当該第２電極層
における他の部分の幅よりも小さくなるようにパターニ
ングされており、前記絶縁層が、上面の全面が前記第２
電極層によって覆われるようにパターニングされてお
り、前記電界放出陰極が、前記各仕切り開口部で囲まれ
た領域の中に配置されてなる。
前記第２電極層が、平面形状が周方向の一箇所で途切れ
た略環状であり且つ幅が電極孔の外径よりも大きい複数
個の仕切り開口部を有し、前記各仕切り開口部における
周方向の両端間の部分である橋部の幅が当該第２電極層
における他の部分の幅よりも小さくなるようにパターニ
ングされており、前記絶縁層が、上面の全面が前記第２
電極層によって覆われるようにパターニングされてお
り、前記電界放出陰極が、前記各仕切り開口部で囲まれ
た領域の中に配置されてなる。
【００１９】請求項３の発明の電界放出陰極アレイは、
前記第２電極層の前記各橋部と前記第１電極層との間に
空隙が設けられてなる。請求項４の発明の作製方法は、
基板によって支持された第１電極層の上に、絶縁材料層
と導電材料層とを順に積層する工程と、前記絶縁材料層
及び前記導電材料層を同一のエッチングマスクを用いて
部分的に除去することによって、多数の電極孔と当該電
極孔よりも幅が大きい開口部とを有した第２電極層を形
成するとともに、上面の全面が前記第２電極層によって
覆われた絶縁層を形成する工程と、前記各電極孔の内側
の前記第１電極層の表面を覆わないように、前記第２電
極層の上面を覆う薄膜を形成する工程と、電子放出材料
を堆積させて前記各電極孔の内側に錘状の電界放出陰極
を形成する工程と、前記薄膜とともに不要の電子放出材
料を除去する工程と、を含む電界放出陰極アレイの作製
方法である。
前記第２電極層の前記各橋部と前記第１電極層との間に
空隙が設けられてなる。請求項４の発明の作製方法は、
基板によって支持された第１電極層の上に、絶縁材料層
と導電材料層とを順に積層する工程と、前記絶縁材料層
及び前記導電材料層を同一のエッチングマスクを用いて
部分的に除去することによって、多数の電極孔と当該電
極孔よりも幅が大きい開口部とを有した第２電極層を形
成するとともに、上面の全面が前記第２電極層によって
覆われた絶縁層を形成する工程と、前記各電極孔の内側
の前記第１電極層の表面を覆わないように、前記第２電
極層の上面を覆う薄膜を形成する工程と、電子放出材料
を堆積させて前記各電極孔の内側に錘状の電界放出陰極
を形成する工程と、前記薄膜とともに不要の電子放出材
料を除去する工程と、を含む電界放出陰極アレイの作製
方法である。
【００２０】請求項５の発明の作製方法は、基板によっ
て支持された第１電極層の上に、絶縁材料層と導電材料
層とを順に積層する工程と、前記絶縁材料層及び前記導
電材料層を同一のエッチングマスクを用いて部分的に除
去することによって、平面形状が周方向の一箇所で途切
れた略環状である複数個の仕切り開口部と、前記仕切り
開口部で囲まれ且つ内径が当該仕切り開口部の幅よりも
小さい電極孔とを有し、前記各仕切り開口部における周
方向の両端間の部分である橋部の幅が当該第２電極層に
おける他の部分の幅よりも小さい第２電極層を形成する
とともに、上面の全面が前記第２電極層によって覆われ
た絶縁層を形成する工程と、前記電極孔の内側の前記第
１電極層の表面を覆わないように、前記第２電極層の上
面を覆う薄膜を形成する工程と、電子放出材料を堆積さ
せて前記電極孔の内側に錘状の電界放出陰極を形成する
工程と、前記薄膜とともに不要の電子放出材料を除去す
る工程と、を含む電界放出陰極アレイの作製方法であ
る。
て支持された第１電極層の上に、絶縁材料層と導電材料
層とを順に積層する工程と、前記絶縁材料層及び前記導
電材料層を同一のエッチングマスクを用いて部分的に除
去することによって、平面形状が周方向の一箇所で途切
れた略環状である複数個の仕切り開口部と、前記仕切り
開口部で囲まれ且つ内径が当該仕切り開口部の幅よりも
小さい電極孔とを有し、前記各仕切り開口部における周
方向の両端間の部分である橋部の幅が当該第２電極層に
おける他の部分の幅よりも小さい第２電極層を形成する
とともに、上面の全面が前記第２電極層によって覆われ
た絶縁層を形成する工程と、前記電極孔の内側の前記第
１電極層の表面を覆わないように、前記第２電極層の上
面を覆う薄膜を形成する工程と、電子放出材料を堆積さ
せて前記電極孔の内側に錘状の電界放出陰極を形成する
工程と、前記薄膜とともに不要の電子放出材料を除去す
る工程と、を含む電界放出陰極アレイの作製方法であ
る。
【００２１】請求項５の発明の作製方法は、前記絶縁層
の形成に際して、前記絶縁材料層における前記橋部の下
方の部分を除去する電界放出陰極アレイの作製方法であ
る。
の形成に際して、前記絶縁材料層における前記橋部の下
方の部分を除去する電界放出陰極アレイの作製方法であ
る。
【００２２】
【作用】第２導電層及び絶縁層に、電極孔よりも幅（開
口幅）の大きい開口部を設けることにより、リフトオフ
用の薄膜の上に電子放出材料を堆積させたとしても、開
口部の側面において薄膜が部分的に露出する。したがっ
て、堆積した電子放出材料からなる層をパターニングし
て薄膜を露出させる特別の工程が不要になる。
口幅）の大きい開口部を設けることにより、リフトオフ
用の薄膜の上に電子放出材料を堆積させたとしても、開
口部の側面において薄膜が部分的に露出する。したがっ
て、堆積した電子放出材料からなる層をパターニングし
て薄膜を露出させる特別の工程が不要になる。
【００２３】開口部の平面形状が略環状であれば、その
開口部の内側と外側とを結ぶ橋部は、短絡が発生した場
合に溶断するヒューズとして機能する。
開口部の内側と外側とを結ぶ橋部は、短絡が発生した場
合に溶断するヒューズとして機能する。
【００２４】
【実施例】図５は本発明に係るＦＥＡ２２を有したＦＥ
Ｄ１の内部構造を示す部分斜視図である。
Ｄ１の内部構造を示す部分斜視図である。
【００２５】図５に例示したＦＥＤ１は、ガラス板１１
を基体とする前面側パネル１０と、ガラス板２１を基体
とする背面側パネル２０とから構成されており、フルカ
ラーのマトリクス表示が可能なフラット形表示装置であ
る。両パネル１０，２０は、約１００μｍの間隙を設け
て対向配置されている。内部の間隙は１０-7〜１０-8Ｔ
ｏｒｒの真空であり、間隙寸法は図示しないビーズスペ
ーサの点在配置によって均一化されている。
を基体とする前面側パネル１０と、ガラス板２１を基体
とする背面側パネル２０とから構成されており、フルカ
ラーのマトリクス表示が可能なフラット形表示装置であ
る。両パネル１０，２０は、約１００μｍの間隙を設け
て対向配置されている。内部の間隙は１０-7〜１０-8Ｔ
ｏｒｒの真空であり、間隙寸法は図示しないビーズスペ
ーサの点在配置によって均一化されている。
【００２６】前面側パネル１０の内面に蛍光膜１２及び
フラッシュゲッタ１９が設けられ、背面側パネル２０の
内面に蛍光膜１２を励起するためのＦＥＡ２２が配置さ
れている。蛍光膜１２の配置パターンは、フルカラー表
示のための３原色（Ｒ，Ｇ，Ｂ）が一方向について交互
に入れ替わるストライプパターンとされ、帯状の各蛍光
膜１２とガラス板１１との間には、透明導電膜からなる
図示しないアノード電極が設けられている。
フラッシュゲッタ１９が設けられ、背面側パネル２０の
内面に蛍光膜１２を励起するためのＦＥＡ２２が配置さ
れている。蛍光膜１２の配置パターンは、フルカラー表
示のための３原色（Ｒ，Ｇ，Ｂ）が一方向について交互
に入れ替わるストライプパターンとされ、帯状の各蛍光
膜１２とガラス板１１との間には、透明導電膜からなる
図示しないアノード電極が設けられている。
【００２７】背面側パネル２０においては、ガラス板２
１上に配列された帯状のエミッタ電極層（カソード電
極）２３と、蛍光膜１２と同一方向に延びる帯状のゲー
ト電極層２６とによって電極マトリクスが構成されてい
る。エミッタ電極層２３及びゲート電極層２６は、絶縁
層２４を介して交差し、その各交差部にマトリクス表示
の単位発光領域を画定するＦＥＡ２２が形成されてい
る。単位発光領域の大きさは、例えば１００μｍ角程度
である。
１上に配列された帯状のエミッタ電極層（カソード電
極）２３と、蛍光膜１２と同一方向に延びる帯状のゲー
ト電極層２６とによって電極マトリクスが構成されてい
る。エミッタ電極層２３及びゲート電極層２６は、絶縁
層２４を介して交差し、その各交差部にマトリクス表示
の単位発光領域を画定するＦＥＡ２２が形成されてい
る。単位発光領域の大きさは、例えば１００μｍ角程度
である。
【００２８】図１は本発明に係るＦＥＡ２２の平面図、
図２はＦＥＡ２２の表面構造を示す部分斜視図、図３は
ＦＥＡ２２の断面構造を示す部分斜視図である。まず、
図３において、ＦＥＡ２２は、エミッタ電極層２３と電
気的に一体化された円錐状のエミッタ（電界放出陰極）
２５、エミッタ２５を露出させる円形の電極孔２６１を
有したゲート電極層２６、及びエミッタ２５の周囲に空
隙を形成し且つゲート電極層２６との絶縁を保つための
絶縁層２４から構成されている。
図２はＦＥＡ２２の表面構造を示す部分斜視図、図３は
ＦＥＡ２２の断面構造を示す部分斜視図である。まず、
図３において、ＦＥＡ２２は、エミッタ電極層２３と電
気的に一体化された円錐状のエミッタ（電界放出陰極）
２５、エミッタ２５を露出させる円形の電極孔２６１を
有したゲート電極層２６、及びエミッタ２５の周囲に空
隙を形成し且つゲート電極層２６との絶縁を保つための
絶縁層２４から構成されている。
【００２９】エミッタ２５とゲート電極層２６との間に
所定の電圧を印加すると、エミッタ２５の先端部で電界
放出が生じる。したがって、例えばライン順次形式でエ
ミッタ電極層２３とゲート電極層２６とを選択し、特定
のＦＥＡ２２から電子ビームを射出させることにより、
ＦＥＡ２２と対向する蛍光膜１２を選択的に発光させる
ことができる。
所定の電圧を印加すると、エミッタ２５の先端部で電界
放出が生じる。したがって、例えばライン順次形式でエ
ミッタ電極層２３とゲート電極層２６とを選択し、特定
のＦＥＡ２２から電子ビームを射出させることにより、
ＦＥＡ２２と対向する蛍光膜１２を選択的に発光させる
ことができる。
【００３０】さて、図１のように、ＦＥＡ２２において
は、電極孔２６１の配置領域が複数（図の例では１６）
のブロックに分けられ、ゲート電極層２６には各ブロッ
ク毎に仕切り開口部２６２が設けられている。仕切り開
口部２６２の平面形状は、角張ったＣ字状（周方向の一
箇所で途切れた略環状）である。
は、電極孔２６１の配置領域が複数（図の例では１６）
のブロックに分けられ、ゲート電極層２６には各ブロッ
ク毎に仕切り開口部２６２が設けられている。仕切り開
口部２６２の平面形状は、角張ったＣ字状（周方向の一
箇所で途切れた略環状）である。
【００３１】電極孔２６１は、ゲート電極層２６におけ
る仕切り開口部２６２で囲まれた内側部分２６Ａに設け
られている。電極孔２６１の直径は例えば１μｍであ
る。なお、図では１つの内側部分２６Ａに９個の電極孔
２６１が設けられているが、実際には１００個程度の電
極孔２６１が設けられている。
る仕切り開口部２６２で囲まれた内側部分２６Ａに設け
られている。電極孔２６１の直径は例えば１μｍであ
る。なお、図では１つの内側部分２６Ａに９個の電極孔
２６１が設けられているが、実際には１００個程度の電
極孔２６１が設けられている。
【００３２】内側部分２６Ａは、仕切り開口部２６２に
おける周方向の両端の間の部分である橋部２６Ｃを介し
て、仕切り開口部２６２の外側の配線導体部分２６Ｂと
繋がっている。
おける周方向の両端の間の部分である橋部２６Ｃを介し
て、仕切り開口部２６２の外側の配線導体部分２６Ｂと
繋がっている。
【００３３】橋部２６Ｃの幅ｇは、例えば０．６μｍで
あり、ゲート電極層２６における他のどの部分よりも小
さい。したがって、エミッタ２５とゲート電極層２６と
の間で短絡が生じると、その短絡が生じた内側部分２６
Ａに対応する橋部２６Ｃが溶断し、短絡箇所が電気的に
分離され、他のブロックのエミッタ２５とゲート電極層
２６との間の電位差が保たれる。つまり、１つのブロッ
クは動作不能となるが、他のブロックは短絡の影響を受
けない。
あり、ゲート電極層２６における他のどの部分よりも小
さい。したがって、エミッタ２５とゲート電極層２６と
の間で短絡が生じると、その短絡が生じた内側部分２６
Ａに対応する橋部２６Ｃが溶断し、短絡箇所が電気的に
分離され、他のブロックのエミッタ２５とゲート電極層
２６との間の電位差が保たれる。つまり、１つのブロッ
クは動作不能となるが、他のブロックは短絡の影響を受
けない。
【００３４】また、ＦＥＡ２２では、図２のように、絶
縁層２４に仕切り開口部２６２とほぼ同一平面形状の開
口部（透孔）２４２が設けられており、ゲート電極層２
６の橋部２６Ｃの下方に空隙３０Ａが形成されている。
縁層２４に仕切り開口部２６２とほぼ同一平面形状の開
口部（透孔）２４２が設けられており、ゲート電極層２
６の橋部２６Ｃの下方に空隙３０Ａが形成されている。
【００３５】橋部２６Ｃの下方に空隙３０Ａ（ＦＥＡ２
２の動作時は真空）が存在すると、熱伝導による熱の発
散が極めて少ないことから、橋部２６Ｃが迅速に昇温し
て溶断する。したがって、より確実に短絡時の損傷範囲
を局所化することができる。
２の動作時は真空）が存在すると、熱伝導による熱の発
散が極めて少ないことから、橋部２６Ｃが迅速に昇温し
て溶断する。したがって、より確実に短絡時の損傷範囲
を局所化することができる。
【００３６】次に、以上の構成のＦＥＡ２２の作製方法
を説明する。図４は本発明のＦＥＡ２２の作製方法を示
す図である。なお、図４（Ａ）〜（Ｅ）は各作製段階の
ＦＥＡ２２における図１のＩＶ矢視方向の断面構造を示
している。
を説明する。図４は本発明のＦＥＡ２２の作製方法を示
す図である。なお、図４（Ａ）〜（Ｅ）は各作製段階の
ＦＥＡ２２における図１のＩＶ矢視方向の断面構造を示
している。
【００３７】まず、ガラス板２１の表面を一様に覆うモ
リブデンシリサイド膜を成膜し、図５に示したように帯
状にパターニングしてエミッタ電極層２３を形成する。
次に、ガラス板２１によって支持されたエミッタ電極層
２３の上に、厚さ０．７μｍの二酸化珪素からなる絶縁
層２４ａと、厚さ０．３μｍのモリブデンシリサイドか
らなる導電層２６ａとを順に積層する。さらに、導電層
２６ａの上に所定パターンのレジスト層６０を設ける
〔図１（Ａ）〕。
リブデンシリサイド膜を成膜し、図５に示したように帯
状にパターニングしてエミッタ電極層２３を形成する。
次に、ガラス板２１によって支持されたエミッタ電極層
２３の上に、厚さ０．７μｍの二酸化珪素からなる絶縁
層２４ａと、厚さ０．３μｍのモリブデンシリサイドか
らなる導電層２６ａとを順に積層する。さらに、導電層
２６ａの上に所定パターンのレジスト層６０を設ける
〔図１（Ａ）〕。
【００３８】レジスト層６０をエッチングマスクとし
て、ＲＩＥ法によって導電層２６ａと絶縁層２４ａとを
一括にパターニングし、電極孔２６１及び仕切り開口部
２６２を有した上述のゲート電極層２６と、エミッタ電
極層２３を露出させるための透孔２４１ａ，２４２ａを
有した絶縁層２４ｂとを形成する〔図１（Ｂ）〕。透孔
２４１ａは電極孔２６１に対応し、透孔２４２ａは仕切
り開口部２６２に対応する。透孔２４１ａ，２４２ａ内
ではエミッタ電極層２３が露出することから、絶縁層２
４ｂの上面の全面がゲート電極層２６によって覆われる
ことになる。ここで、仕切り開口部２６２の幅ｗは、電
極孔２６１の径（１μｍ）よりも十分に大きい値（例え
ば３μｍ）に選定されている。
て、ＲＩＥ法によって導電層２６ａと絶縁層２４ａとを
一括にパターニングし、電極孔２６１及び仕切り開口部
２６２を有した上述のゲート電極層２６と、エミッタ電
極層２３を露出させるための透孔２４１ａ，２４２ａを
有した絶縁層２４ｂとを形成する〔図１（Ｂ）〕。透孔
２４１ａは電極孔２６１に対応し、透孔２４２ａは仕切
り開口部２６２に対応する。透孔２４１ａ，２４２ａ内
ではエミッタ電極層２３が露出することから、絶縁層２
４ｂの上面の全面がゲート電極層２６によって覆われる
ことになる。ここで、仕切り開口部２６２の幅ｗは、電
極孔２６１の径（１μｍ）よりも十分に大きい値（例え
ば３μｍ）に選定されている。
【００３９】続いて、フッ酸などによって絶縁層２４ｂ
を選択的にエッチングすることによって、ゲート電極層
２６における上述の橋部２６Ｃの下方に空隙３０Ａを形
成する〔図１（Ｃ）〕。このとき、透孔２４１ａ，２４
２ａは、それぞれ径が増大して透孔２４１，２４２とな
り、絶縁層２４ｂは絶縁層２４となる。
を選択的にエッチングすることによって、ゲート電極層
２６における上述の橋部２６Ｃの下方に空隙３０Ａを形
成する〔図１（Ｃ）〕。このとき、透孔２４１ａ，２４
２ａは、それぞれ径が増大して透孔２４１，２４２とな
り、絶縁層２４ｂは絶縁層２４となる。
【００４０】次に、基板（ガラス板２１）を回転させな
がら基板面に対して傾斜した方向に成膜物質を堆積させ
る公知の成膜方法によって、電極孔２６１内のエミッタ
電極層２３を覆わないように、ゲート電極層２６の上に
酸化マグネシウムからなるリフトオフ用の犠牲層２７を
設ける。そして、犠牲層２７の上に図の真上方向からニ
ッケルなどの電子放出材料を蒸着してエミッタ２５を形
成する〔図１（Ｄ）〕。このとき、電子放出材料の堆積
が進むにつれて電極孔２６１が徐々に塞がることから、
錘状のエミッタ２５が得られる。また、仕切り開口部２
６２の内部にも電子放出材料が堆積するものの、仕切り
開口部２６２の幅ｗが電極孔２６１の径よりも大きいこ
とから、仕切り開口部２６２は塞がらず、絶縁層２４の
透孔２４２の側面を覆う犠牲層２７が露出したまま残
る。
がら基板面に対して傾斜した方向に成膜物質を堆積させ
る公知の成膜方法によって、電極孔２６１内のエミッタ
電極層２３を覆わないように、ゲート電極層２６の上に
酸化マグネシウムからなるリフトオフ用の犠牲層２７を
設ける。そして、犠牲層２７の上に図の真上方向からニ
ッケルなどの電子放出材料を蒸着してエミッタ２５を形
成する〔図１（Ｄ）〕。このとき、電子放出材料の堆積
が進むにつれて電極孔２６１が徐々に塞がることから、
錘状のエミッタ２５が得られる。また、仕切り開口部２
６２の内部にも電子放出材料が堆積するものの、仕切り
開口部２６２の幅ｗが電極孔２６１の径よりも大きいこ
とから、仕切り開口部２６２は塞がらず、絶縁層２４の
透孔２４２の側面を覆う犠牲層２７が露出したまま残
る。
【００４１】なお、例えばモリブデン、珪素、ニッケル
を順に蒸着することによって、電流制御用の高抵抗層
（珪素）を含む多層構造のエミッタ２５を形成すること
ができる。
を順に蒸着することによって、電流制御用の高抵抗層
（珪素）を含む多層構造のエミッタ２５を形成すること
ができる。
【００４２】そして、エミッタ２５を設けたガラス板２
１を酢酸水溶液内に浸漬する。これによって、犠牲層２
７が露出部分から溶け出し、犠牲層２７とともにゲート
電極層２６上の不要の電子放出材料２５ａが取り除かれ
る〔図１（Ｅ）〕。
１を酢酸水溶液内に浸漬する。これによって、犠牲層２
７が露出部分から溶け出し、犠牲層２７とともにゲート
電極層２６上の不要の電子放出材料２５ａが取り除かれ
る〔図１（Ｅ）〕。
【００４３】その後、ゲート電極層２６をエミッタ電極
層２３と直交する帯状にパターニングし（図５参照）、
ＦＥＤ１の単位発光領域に対応するＦＥＡ２２を完成す
る。以上の作製方法によれば、電極孔２６１の形成と同
時に仕切り開口部２６２を形成し、且つ、仕切り開口部
２６２の幅ｗを電極孔２６１の径より大きい値としたの
で、電子放出材料を堆積させてエミッタ２５を形成した
後に、リフトオフ用の犠牲層２７を部分的に露出させる
ための特別の工程を行う必要がない。すなわち、レジス
ト塗布、パターン露光、現像、電子放出材料層２５ａの
エッチングという一連のリソグラフィ処理が不要にな
り、その分だけ従来よりも少ない工数でＦＥＡ２２を作
製することができる。また、エミッタ２５と同質の電子
放出材料層２５ａの選択エッチング工程がないことか
ら、エミッタ２５の損壊が防止される。
層２３と直交する帯状にパターニングし（図５参照）、
ＦＥＤ１の単位発光領域に対応するＦＥＡ２２を完成す
る。以上の作製方法によれば、電極孔２６１の形成と同
時に仕切り開口部２６２を形成し、且つ、仕切り開口部
２６２の幅ｗを電極孔２６１の径より大きい値としたの
で、電子放出材料を堆積させてエミッタ２５を形成した
後に、リフトオフ用の犠牲層２７を部分的に露出させる
ための特別の工程を行う必要がない。すなわち、レジス
ト塗布、パターン露光、現像、電子放出材料層２５ａの
エッチングという一連のリソグラフィ処理が不要にな
り、その分だけ従来よりも少ない工数でＦＥＡ２２を作
製することができる。また、エミッタ２５と同質の電子
放出材料層２５ａの選択エッチング工程がないことか
ら、エミッタ２５の損壊が防止される。
【００４４】図６は他の実施例のＦＥＡ２２ｓの平面図
である。ＦＥＡ２２ｓでは、短絡時の損傷を局所化する
開口部は設けられていない。しかし、ＦＥＡ２２ｓのゲ
ート電極層２６ｓには、多数の電極孔２６１とともに、
電極孔２６１より径の大きい円形開口部２６２ｓが設け
られている。
である。ＦＥＡ２２ｓでは、短絡時の損傷を局所化する
開口部は設けられていない。しかし、ＦＥＡ２２ｓのゲ
ート電極層２６ｓには、多数の電極孔２６１とともに、
電極孔２６１より径の大きい円形開口部２６２ｓが設け
られている。
【００４５】円形開口部２６２ｓは、上述の実施例と同
様に、不要の電子放出材料層を除去するリフトオフ用の
犠牲層を部分的に露出させるために設けられており、電
極孔２６１が並ぶ電子放出面内に点在配置されている。
様に、不要の電子放出材料層を除去するリフトオフ用の
犠牲層を部分的に露出させるために設けられており、電
極孔２６１が並ぶ電子放出面内に点在配置されている。
【００４６】また、図６の例では、ＦＥＡ２２ｓ内のゲ
ート電極層２６ｓと一体の配線導体部２６Ｄｓ、すなわ
ちＦＥＤ１において隣接する各ＦＥＡ２２ｓ内のゲート
電極層２６ｓを連結する電極層にも、犠牲層の溶解を迅
速化するための開口部２６２Ｃが設けられている。
ート電極層２６ｓと一体の配線導体部２６Ｄｓ、すなわ
ちＦＥＤ１において隣接する各ＦＥＡ２２ｓ内のゲート
電極層２６ｓを連結する電極層にも、犠牲層の溶解を迅
速化するための開口部２６２Ｃが設けられている。
【００４７】なお、図６はゲート電極層２６ｓが帯状に
パターニングされた後の状態を示しているが、パターニ
ング前のいわゆるベタ膜状の導電層２６ａ〔図４（Ａ）
参照〕に電極孔２６１及び円形開口部２６２ｓを形成す
る段階で、ＦＥＡ２２ｓの周囲の適所に任意形状の開口
部を形成しておき、それによって犠牲層の溶解を迅速化
することができる。
パターニングされた後の状態を示しているが、パターニ
ング前のいわゆるベタ膜状の導電層２６ａ〔図４（Ａ）
参照〕に電極孔２６１及び円形開口部２６２ｓを形成す
る段階で、ＦＥＡ２２ｓの周囲の適所に任意形状の開口
部を形成しておき、それによって犠牲層の溶解を迅速化
することができる。
【００４８】上述の実施例においては、複数個の仕切り
開口部２６２を互いの間に間隔を設けて配置した例を挙
げたが、仕切り開口部２６２で囲まれる領域が橋部２６
Ｃを介して仕切り開口部２６２の外側と繋がっておれば
よく、例えば図７のように複数個の仕切り開口部２６２
が連続していてもよい。
開口部２６２を互いの間に間隔を設けて配置した例を挙
げたが、仕切り開口部２６２で囲まれる領域が橋部２６
Ｃを介して仕切り開口部２６２の外側と繋がっておれば
よく、例えば図７のように複数個の仕切り開口部２６２
が連続していてもよい。
【００４９】その他、各部の形状、寸法、材質、配置関
係などについて、種々の変更が可能である。
係などについて、種々の変更が可能である。
【００５０】
【発明の効果】請求項１乃至請求項３の発明によれば、
作製の工数を低減することができる。請求項２の発明に
よれば、短絡が発生した場合に短絡箇所を電気的に分離
することができる。
作製の工数を低減することができる。請求項２の発明に
よれば、短絡が発生した場合に短絡箇所を電気的に分離
することができる。
【００５１】請求項３の発明によれば、短絡が発生した
場合により迅速に短絡箇所を電気的に分離することがで
きる。請求項４乃至請求項６の発明によれば、作製工数
の低減による歩留りの向上を図ることができ、しかも作
製段階での電界放出陰極の損傷を防ぐことができる。
場合により迅速に短絡箇所を電気的に分離することがで
きる。請求項４乃至請求項６の発明によれば、作製工数
の低減による歩留りの向上を図ることができ、しかも作
製段階での電界放出陰極の損傷を防ぐことができる。
【００５２】請求項５の発明によれば、短絡が発生した
場合に損傷範囲を局所化するための仕切り開口部を有し
た電界放出陰極を、従来よりも少ない工数で作製するこ
とができる。
場合に損傷範囲を局所化するための仕切り開口部を有し
た電界放出陰極を、従来よりも少ない工数で作製するこ
とができる。
【図１】本発明に係るＦＥＡの平面図である。
【図２】ＦＥＡの表面構造を示す部分斜視図である。
【図３】ＦＥＡの断面構造を示す部分斜視図である。
【図４】本発明のＦＥＡの作製方法を示す図である。
【図５】本発明に係るＦＥＡを有したＦＥＤの内部構造
を示す部分斜視図である。
を示す部分斜視図である。
【図６】他の実施例のＦＥＡの平面図である。
【図７】仕切り開口部の配置の変形例を示す平面図であ
る。
る。
【図８】従来のＦＥＡの要部の斜視図である。
【図９】従来のＦＥＡの作製方法を示す図である。
２１ ガラス板（基板） ２２，２２ｓ ＦＥＡ（電界放出陰極アレイ） ２３ エミッタ電極層（第１電極層） ２４ 絶縁層 ２４ａ 絶縁層（絶縁材料層） ２５ エミッタ（電界放出陰極） ２５ａ 電子放出材料層（電子放出材料） ２６ ゲート電極層（第２電極層） ２６ａ 導電層（導電材料層） ２６Ｃ 橋部 ２７ 犠牲層（薄膜） ３０Ａ 空隙 ６０ レジスト層（エッチングマスク） ２６１ 電極孔 ２６２ 仕切り開口部 ２６２ｓ 円形開口部（開口部） ｇ 幅（橋部の幅） ｗ 幅（開口部の幅）
Claims (6)
- 【請求項１】基板によって支持された第１電極層、前記
第１電極層上に設けられた多数の錘状の電界放出陰極、
前記各電界放出陰極に対応する電極孔を有した第２電極
層、及び、前記第１電極層と前記第２電極層とを隔てる
絶縁層を有した電界放出陰極アレイであって、 前記第２電極層は、前記電極孔よりも幅が大きい開口部
を有しており、 前記絶縁層は、上面の全面が前記第２電極層によって覆
われるようにパターニングされてなることを特徴とする
電界放出陰極アレイ。 - 【請求項２】基板によって支持された第１電極層、前記
第１電極層上に設けられた多数の錘状の電界放出陰極、
前記各電界放出陰極に対応する電極孔を有した第２電極
層、及び、前記第１電極層と前記第２電極層とを隔てる
絶縁層を有した電界放出陰極アレイであって、 前記第２電極層は、平面形状が周方向の一箇所で途切れ
た略環状であり且つ幅が前記電極孔の内径よりも大きい
複数個の仕切り開口部を有し、前記各仕切り開口部にお
ける周方向の両端間の部分である橋部の幅が当該第２電
極層における他の部分の幅よりも小さくなるようにパタ
ーニングされており、 前記絶縁層は、上面の全面が前記第２電極層によって覆
われるようにパターニングされており、 前記電界放出陰極は、前記各仕切り開口部で囲まれた領
域の中に配置されてなることを特徴とする電界放出陰極
アレイ。 - 【請求項３】前記第２電極層の前記各橋部と前記第１電
極層との間に空隙が設けられてなる請求項２記載の電界
放出陰極アレイ。 - 【請求項４】基板によって支持された第１電極層の上
に、絶縁材料層と導電材料層とを順に積層する工程と、 前記絶縁材料層及び前記導電材料層を同一のエッチング
マスクを用いて部分的に除去することによって、多数の
電極孔と当該電極孔よりも幅が大きい開口部とを有した
第２電極層を形成するとともに、上面の全面が前記第２
電極層によって覆われた絶縁層を形成する工程と、 前記各電極孔の内側の前記第１電極層の表面を覆わない
ように、前記第２電極層の上面を覆う薄膜を形成する工
程と、 電子放出材料を堆積させて前記各電極孔の内側に錘状の
電界放出陰極を形成する工程と、 前記薄膜とともに不要の電子放出材料を除去する工程
と、 を含むことを特徴とする電界放出陰極アレイの作製方
法。 - 【請求項５】基板によって支持された第１電極層の上
に、絶縁材料層と導電材料層とを順に積層する工程と、 前記絶縁材料層及び前記導電材料層を同一のエッチング
マスクを用いて部分的に除去することによって、平面形
状が周方向の一箇所で途切れた略環状である複数個の仕
切り開口部と、前記仕切り開口部で囲まれ且つ内径が当
該仕切り開口部の幅よりも小さい電極孔とを有し、前記
各仕切り開口部における周方向の両端間の部分である橋
部の幅が当該第２電極層における他の部分の幅よりも小
さい第２電極層を形成するとともに、上面の全面が前記
第２電極層によって覆われた絶縁層を形成する工程と、 前記電極孔の内側の前記第１電極層の表面を覆わないよ
うに、前記第２電極層の上面を覆う薄膜を形成する工程
と、 電子放出材料を堆積させて前記電極孔の内側に錘状の電
界放出陰極を形成する工程と、 前記薄膜とともに不要の電子放出材料を除去する工程
と、 を含むことを特徴とする電界放出陰極アレイの作製方
法。 - 【請求項６】前記絶縁層の形成に際して、前記絶縁材料
層における前記橋部の下方の部分を除去する請求項５記
載の電界放出陰極アレイの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21595A JPH08185817A (ja) | 1995-01-05 | 1995-01-05 | 電界放出陰極アレイ及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21595A JPH08185817A (ja) | 1995-01-05 | 1995-01-05 | 電界放出陰極アレイ及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08185817A true JPH08185817A (ja) | 1996-07-16 |
Family
ID=11467744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21595A Withdrawn JPH08185817A (ja) | 1995-01-05 | 1995-01-05 | 電界放出陰極アレイ及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08185817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329438B1 (ko) * | 1997-10-02 | 2002-05-09 | 니시무로 아츠시 | 전계방출소자 |
-
1995
- 1995-01-05 JP JP21595A patent/JPH08185817A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100329438B1 (ko) * | 1997-10-02 | 2002-05-09 | 니시무로 아츠시 | 전계방출소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003520386A (ja) | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 | |
| JP2001357773A (ja) | カーボンナノチューブを利用した電界放出アレイ及びその製造方法 | |
| JPH10312886A (ja) | 有機ｅｌディスプレイとその製造方法 | |
| JP2699827B2 (ja) | 電界放出カソード素子 | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| US7594841B2 (en) | Carbon nanotube field emitter array and method for fabricating the same | |
| JPH10308162A (ja) | 電界放出素子 | |
| US5932962A (en) | Electron emitter elements, their use and fabrication processes therefor | |
| JP2001085167A (ja) | 有機ｅｌ素子およびその製造方法 | |
| JP4134361B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| JPH08185817A (ja) | 電界放出陰極アレイ及びその作製方法 | |
| JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP3186578B2 (ja) | 電界放出素子及びその製造方法 | |
| JP2737618B2 (ja) | 電界放出形電子源 | |
| JP3267418B2 (ja) | 電界放出カソード素子 | |
| JP4228256B2 (ja) | 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 | |
| JP3173494B2 (ja) | 集束電極を具備する電界放出型陰極の製造方法 | |
| JPH0817365A (ja) | 電界放出装置及びその製造方法 | |
| JP2000067736A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JP3526462B2 (ja) | 電界放出型陰極装置 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP3752808B2 (ja) | 電界電子放出素子 | |
| JP2000123713A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JP2001143602A (ja) | 電界放出型冷陰極及びその製造方法 | |
| KR100504791B1 (ko) | 전계방출소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |