JPH08185817A - 電界放出陰極アレイ及びその作製方法 - Google Patents

電界放出陰極アレイ及びその作製方法

Info

Publication number
JPH08185817A
JPH08185817A JP21595A JP21595A JPH08185817A JP H08185817 A JPH08185817 A JP H08185817A JP 21595 A JP21595 A JP 21595A JP 21595 A JP21595 A JP 21595A JP H08185817 A JPH08185817 A JP H08185817A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
electrode
field emission
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21595A
Other languages
English (en)
Inventor
Tadashi Nakatani
忠司 中谷
Keiichi Betsui
圭一 別井
Shinya Fukuda
晋也 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21595A priority Critical patent/JPH08185817A/ja
Publication of JPH08185817A publication Critical patent/JPH08185817A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】作製の工数をできるだけ少なくするとともに、
作製段階での電界放出陰極の損壊を防ぐことのできるア
レイ構造及びその作製方法を提供するを目的としてい
る。 【構成】基板21によって支持された第1電極層21、
第1電極層上に設けられた多数の錘状の電界放出陰極2
5、各電界放出陰極に対応する電極孔261を有した第
2電極層26、及び、第1電極層と第2電極層とを隔て
る絶縁層24を有した電界放出陰極アレイ22であっ
て、第2電極層26が電極孔261よりも幅wの大きい
開口部262を有しており、絶縁層24の上面の全面が
第2電極層26によって覆われてなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多数の電界放出陰極を
集積化した電界放出陰極アレイ及びその作製方法に関す
る。
【0002】電界放出(冷陰極放出ともいう)を利用し
た表示装置(FED:FieldEmitter Di
splay)は、高精細で高輝度の表示が可能であり、
次世代の表示デバイスとして注目されている。また、電
界放出は、高速演算素子への応用が期待されている。
【0003】
【従来の技術】電界放出陰極アレイ(FEA:Fiel
d Emitter Array)は、本発明の実施例
を示す図3のように、エミッタ電極層(カソード電極)
23、エミッタ電極層23の上に配列された多数の錘状
の電界放出陰極(エミッタ)25、エミッタ25を露出
させる電極孔261を有したゲート電極層26、及び電
極層間の絶縁層24とから構成されている。なお、エミ
ッタ25はエミッタティップと呼称されることもある。
【0004】例えば10-7〜10-8Torrの真空中に
FEAを配置した状態で、エミッタ電極層23とゲート
電極層26との間に電圧を印加すると、ゲート電極層2
6と各エミッタ25の先端との間に大きな電界が発生
し、それによってエミッタ25の先端から電子が放出さ
れる。
【0005】FEAにおいては、微細加工技術を用いて
多数のエミッタ25を設けることによって、すなわち構
成を冗長とすることによって、動作の信頼性が高められ
ている。
【0006】一方、従来において、エミッタ25とゲー
ト電極層26との短絡が生じた場合であっても、FEA
の機能が完全に消失しないようにするための手法が提案
されている(特開平5−144370号)。
【0007】図8は従来のFEA90の要部の斜視図で
ある。FEA90では、エミッタの配置領域が複数のブ
ロックに分けられ、各ブロック毎にゲート電極層96に
C字状(周方向の一箇所で途切れた環状)の仕切り開口
部962が設けられている。
【0008】仕切り開口部962によって囲まれた領域
内の電極孔961で短絡が生じ、それによってゲート電
極層96を流れる電流が過大になると、仕切り開口部9
62の内側と外側とを結ぶ幅小の橋部96Cが溶断す
る。その結果、短絡の生じたブロックは動作不能となる
が、他のブロックは正常に動作することができる。つま
り、短絡部分が電気的に分離される。
【0009】図9は従来のFEA90の作製方法を示す
図である。なお、図9(A)〜(F)は各作製段階にお
ける図8のIX矢視方向の断面構造を示している。従来
は以下の手順でFEA90が作製されていた。
【0010】絶縁性の基板91の上にエミッタ電極層9
3を形成した後、基板91の全面を覆うように絶縁層9
4とゲート電極層96とを順に積層する。絶縁層94と
ゲート電極層96とを一括してパターニングし、ゲート
電極層96に所定数の電極孔961を設けるとともに、
絶縁層94に透孔941を形成する〔図9(A)〕。そ
して、ウェットエッチングなどによって透孔941を拡
げる〔図9(B)〕。
【0011】基板91を回転させながら基板面に対して
傾斜した方向に成膜物質を堆積させる成膜方法によっ
て、電極孔961内のエミッタ電極層93を覆わないよ
うに、ゲート電極層96の上にリフトオフ用の犠牲層9
7を設ける。そして、電子放出材料95aを蒸着してエ
ミッタ95を形成する〔図9(C)〕。このとき、堆積
が進むにつれて電極孔961が徐々に塞がることから、
錘状のエミッタ95が得られる。
【0012】次に、リフトオフを容易化するために電極
孔961の周辺以外の犠牲層97を露出させ〔図9
(D)〕、犠牲層97を選択的に溶解するエッチング液
を用いて犠牲層97とともに不要の電子放出材料95a
を取り除く〔図9(E)〕。
【0013】その後、ゲート電極層96をFEA90の
用途に応じた平面形状にパターニングし、それと同時に
上述の仕切り開口部961を形成する。
【0014】
【発明が解決しようとする課題】従来では、エミッタ9
5を形成した後の段階で、不要の電子放出材料95aを
取り除くリフトオフ工程に先立って、フォトリソグラフ
ィ法によって犠牲層97上の電子放出材料層95aをパ
ターニングして犠牲層97の一部を露出させる必要があ
った。
【0015】このため、FEA90の作製工数が多いと
いう問題があった。また、エミッタ95と同じ材質の電
子放出材料層95aをパターニングすることから、エミ
ッタ95を保護するレジストに欠陥が生じた場合に、エ
ミッタ95の損壊が発生するおそれがある、という問題
もあった。
【0016】本発明は、これらの問題に鑑みてなされた
もので、作製の工数をできるだけ少なくするとともに、
作製段階での電界放出陰極(エミッタ)の損壊を防ぐこ
とを目的としている。
【0017】
【課題を解決するための手段】請求項1の発明の電界放
出陰極アレイは、基板によって支持された第1電極層、
前記第1電極層上に設けられた多数の錘状の電界放出陰
極、前記各電界放出陰極に対応する電極孔を有した第2
電極層、及び、前記第1電極層と前記第2電極層とを隔
てる絶縁層を有した電界放出陰極アレイであって、前記
第2電極層が前記電極孔よりも幅の大きい開口部を有し
ており、前記絶縁層の上面の全面が前記第2電極層によ
って覆われてなる。
【0018】請求項2の発明の電界放出陰極アレイは、
前記第2電極層が、平面形状が周方向の一箇所で途切れ
た略環状であり且つ幅が電極孔の外径よりも大きい複数
個の仕切り開口部を有し、前記各仕切り開口部における
周方向の両端間の部分である橋部の幅が当該第2電極層
における他の部分の幅よりも小さくなるようにパターニ
ングされており、前記絶縁層が、上面の全面が前記第2
電極層によって覆われるようにパターニングされてお
り、前記電界放出陰極が、前記各仕切り開口部で囲まれ
た領域の中に配置されてなる。
【0019】請求項3の発明の電界放出陰極アレイは、
前記第2電極層の前記各橋部と前記第1電極層との間に
空隙が設けられてなる。請求項4の発明の作製方法は、
基板によって支持された第1電極層の上に、絶縁材料層
と導電材料層とを順に積層する工程と、前記絶縁材料層
及び前記導電材料層を同一のエッチングマスクを用いて
部分的に除去することによって、多数の電極孔と当該電
極孔よりも幅が大きい開口部とを有した第2電極層を形
成するとともに、上面の全面が前記第2電極層によって
覆われた絶縁層を形成する工程と、前記各電極孔の内側
の前記第1電極層の表面を覆わないように、前記第2電
極層の上面を覆う薄膜を形成する工程と、電子放出材料
を堆積させて前記各電極孔の内側に錘状の電界放出陰極
を形成する工程と、前記薄膜とともに不要の電子放出材
料を除去する工程と、を含む電界放出陰極アレイの作製
方法である。
【0020】請求項5の発明の作製方法は、基板によっ
て支持された第1電極層の上に、絶縁材料層と導電材料
層とを順に積層する工程と、前記絶縁材料層及び前記導
電材料層を同一のエッチングマスクを用いて部分的に除
去することによって、平面形状が周方向の一箇所で途切
れた略環状である複数個の仕切り開口部と、前記仕切り
開口部で囲まれ且つ内径が当該仕切り開口部の幅よりも
小さい電極孔とを有し、前記各仕切り開口部における周
方向の両端間の部分である橋部の幅が当該第2電極層に
おける他の部分の幅よりも小さい第2電極層を形成する
とともに、上面の全面が前記第2電極層によって覆われ
た絶縁層を形成する工程と、前記電極孔の内側の前記第
1電極層の表面を覆わないように、前記第2電極層の上
面を覆う薄膜を形成する工程と、電子放出材料を堆積さ
せて前記電極孔の内側に錘状の電界放出陰極を形成する
工程と、前記薄膜とともに不要の電子放出材料を除去す
る工程と、を含む電界放出陰極アレイの作製方法であ
る。
【0021】請求項5の発明の作製方法は、前記絶縁層
の形成に際して、前記絶縁材料層における前記橋部の下
方の部分を除去する電界放出陰極アレイの作製方法であ
る。
【0022】
【作用】第2導電層及び絶縁層に、電極孔よりも幅(開
口幅)の大きい開口部を設けることにより、リフトオフ
用の薄膜の上に電子放出材料を堆積させたとしても、開
口部の側面において薄膜が部分的に露出する。したがっ
て、堆積した電子放出材料からなる層をパターニングし
て薄膜を露出させる特別の工程が不要になる。
【0023】開口部の平面形状が略環状であれば、その
開口部の内側と外側とを結ぶ橋部は、短絡が発生した場
合に溶断するヒューズとして機能する。
【0024】
【実施例】図5は本発明に係るFEA22を有したFE
D1の内部構造を示す部分斜視図である。
【0025】図5に例示したFED1は、ガラス板11
を基体とする前面側パネル10と、ガラス板21を基体
とする背面側パネル20とから構成されており、フルカ
ラーのマトリクス表示が可能なフラット形表示装置であ
る。両パネル10,20は、約100μmの間隙を設け
て対向配置されている。内部の間隙は10-7〜10-8
orrの真空であり、間隙寸法は図示しないビーズスペ
ーサの点在配置によって均一化されている。
【0026】前面側パネル10の内面に蛍光膜12及び
フラッシュゲッタ19が設けられ、背面側パネル20の
内面に蛍光膜12を励起するためのFEA22が配置さ
れている。蛍光膜12の配置パターンは、フルカラー表
示のための3原色(R,G,B)が一方向について交互
に入れ替わるストライプパターンとされ、帯状の各蛍光
膜12とガラス板11との間には、透明導電膜からなる
図示しないアノード電極が設けられている。
【0027】背面側パネル20においては、ガラス板2
1上に配列された帯状のエミッタ電極層(カソード電
極)23と、蛍光膜12と同一方向に延びる帯状のゲー
ト電極層26とによって電極マトリクスが構成されてい
る。エミッタ電極層23及びゲート電極層26は、絶縁
層24を介して交差し、その各交差部にマトリクス表示
の単位発光領域を画定するFEA22が形成されてい
る。単位発光領域の大きさは、例えば100μm角程度
である。
【0028】図1は本発明に係るFEA22の平面図、
図2はFEA22の表面構造を示す部分斜視図、図3は
FEA22の断面構造を示す部分斜視図である。まず、
図3において、FEA22は、エミッタ電極層23と電
気的に一体化された円錐状のエミッタ(電界放出陰極)
25、エミッタ25を露出させる円形の電極孔261を
有したゲート電極層26、及びエミッタ25の周囲に空
隙を形成し且つゲート電極層26との絶縁を保つための
絶縁層24から構成されている。
【0029】エミッタ25とゲート電極層26との間に
所定の電圧を印加すると、エミッタ25の先端部で電界
放出が生じる。したがって、例えばライン順次形式でエ
ミッタ電極層23とゲート電極層26とを選択し、特定
のFEA22から電子ビームを射出させることにより、
FEA22と対向する蛍光膜12を選択的に発光させる
ことができる。
【0030】さて、図1のように、FEA22において
は、電極孔261の配置領域が複数(図の例では16)
のブロックに分けられ、ゲート電極層26には各ブロッ
ク毎に仕切り開口部262が設けられている。仕切り開
口部262の平面形状は、角張ったC字状(周方向の一
箇所で途切れた略環状)である。
【0031】電極孔261は、ゲート電極層26におけ
る仕切り開口部262で囲まれた内側部分26Aに設け
られている。電極孔261の直径は例えば1μmであ
る。なお、図では1つの内側部分26Aに9個の電極孔
261が設けられているが、実際には100個程度の電
極孔261が設けられている。
【0032】内側部分26Aは、仕切り開口部262に
おける周方向の両端の間の部分である橋部26Cを介し
て、仕切り開口部262の外側の配線導体部分26Bと
繋がっている。
【0033】橋部26Cの幅gは、例えば0.6μmで
あり、ゲート電極層26における他のどの部分よりも小
さい。したがって、エミッタ25とゲート電極層26と
の間で短絡が生じると、その短絡が生じた内側部分26
Aに対応する橋部26Cが溶断し、短絡箇所が電気的に
分離され、他のブロックのエミッタ25とゲート電極層
26との間の電位差が保たれる。つまり、1つのブロッ
クは動作不能となるが、他のブロックは短絡の影響を受
けない。
【0034】また、FEA22では、図2のように、絶
縁層24に仕切り開口部262とほぼ同一平面形状の開
口部(透孔)242が設けられており、ゲート電極層2
6の橋部26Cの下方に空隙30Aが形成されている。
【0035】橋部26Cの下方に空隙30A(FEA2
2の動作時は真空)が存在すると、熱伝導による熱の発
散が極めて少ないことから、橋部26Cが迅速に昇温し
て溶断する。したがって、より確実に短絡時の損傷範囲
を局所化することができる。
【0036】次に、以上の構成のFEA22の作製方法
を説明する。図4は本発明のFEA22の作製方法を示
す図である。なお、図4(A)〜(E)は各作製段階の
FEA22における図1のIV矢視方向の断面構造を示
している。
【0037】まず、ガラス板21の表面を一様に覆うモ
リブデンシリサイド膜を成膜し、図5に示したように帯
状にパターニングしてエミッタ電極層23を形成する。
次に、ガラス板21によって支持されたエミッタ電極層
23の上に、厚さ0.7μmの二酸化珪素からなる絶縁
層24aと、厚さ0.3μmのモリブデンシリサイドか
らなる導電層26aとを順に積層する。さらに、導電層
26aの上に所定パターンのレジスト層60を設ける
〔図1(A)〕。
【0038】レジスト層60をエッチングマスクとし
て、RIE法によって導電層26aと絶縁層24aとを
一括にパターニングし、電極孔261及び仕切り開口部
262を有した上述のゲート電極層26と、エミッタ電
極層23を露出させるための透孔241a,242aを
有した絶縁層24bとを形成する〔図1(B)〕。透孔
241aは電極孔261に対応し、透孔242aは仕切
り開口部262に対応する。透孔241a,242a内
ではエミッタ電極層23が露出することから、絶縁層2
4bの上面の全面がゲート電極層26によって覆われる
ことになる。ここで、仕切り開口部262の幅wは、電
極孔261の径(1μm)よりも十分に大きい値(例え
ば3μm)に選定されている。
【0039】続いて、フッ酸などによって絶縁層24b
を選択的にエッチングすることによって、ゲート電極層
26における上述の橋部26Cの下方に空隙30Aを形
成する〔図1(C)〕。このとき、透孔241a,24
2aは、それぞれ径が増大して透孔241,242とな
り、絶縁層24bは絶縁層24となる。
【0040】次に、基板(ガラス板21)を回転させな
がら基板面に対して傾斜した方向に成膜物質を堆積させ
る公知の成膜方法によって、電極孔261内のエミッタ
電極層23を覆わないように、ゲート電極層26の上に
酸化マグネシウムからなるリフトオフ用の犠牲層27を
設ける。そして、犠牲層27の上に図の真上方向からニ
ッケルなどの電子放出材料を蒸着してエミッタ25を形
成する〔図1(D)〕。このとき、電子放出材料の堆積
が進むにつれて電極孔261が徐々に塞がることから、
錘状のエミッタ25が得られる。また、仕切り開口部2
62の内部にも電子放出材料が堆積するものの、仕切り
開口部262の幅wが電極孔261の径よりも大きいこ
とから、仕切り開口部262は塞がらず、絶縁層24の
透孔242の側面を覆う犠牲層27が露出したまま残
る。
【0041】なお、例えばモリブデン、珪素、ニッケル
を順に蒸着することによって、電流制御用の高抵抗層
(珪素)を含む多層構造のエミッタ25を形成すること
ができる。
【0042】そして、エミッタ25を設けたガラス板2
1を酢酸水溶液内に浸漬する。これによって、犠牲層2
7が露出部分から溶け出し、犠牲層27とともにゲート
電極層26上の不要の電子放出材料25aが取り除かれ
る〔図1(E)〕。
【0043】その後、ゲート電極層26をエミッタ電極
層23と直交する帯状にパターニングし(図5参照)、
FED1の単位発光領域に対応するFEA22を完成す
る。以上の作製方法によれば、電極孔261の形成と同
時に仕切り開口部262を形成し、且つ、仕切り開口部
262の幅wを電極孔261の径より大きい値としたの
で、電子放出材料を堆積させてエミッタ25を形成した
後に、リフトオフ用の犠牲層27を部分的に露出させる
ための特別の工程を行う必要がない。すなわち、レジス
ト塗布、パターン露光、現像、電子放出材料層25aの
エッチングという一連のリソグラフィ処理が不要にな
り、その分だけ従来よりも少ない工数でFEA22を作
製することができる。また、エミッタ25と同質の電子
放出材料層25aの選択エッチング工程がないことか
ら、エミッタ25の損壊が防止される。
【0044】図6は他の実施例のFEA22sの平面図
である。FEA22sでは、短絡時の損傷を局所化する
開口部は設けられていない。しかし、FEA22sのゲ
ート電極層26sには、多数の電極孔261とともに、
電極孔261より径の大きい円形開口部262sが設け
られている。
【0045】円形開口部262sは、上述の実施例と同
様に、不要の電子放出材料層を除去するリフトオフ用の
犠牲層を部分的に露出させるために設けられており、電
極孔261が並ぶ電子放出面内に点在配置されている。
【0046】また、図6の例では、FEA22s内のゲ
ート電極層26sと一体の配線導体部26Ds、すなわ
ちFED1において隣接する各FEA22s内のゲート
電極層26sを連結する電極層にも、犠牲層の溶解を迅
速化するための開口部262Cが設けられている。
【0047】なお、図6はゲート電極層26sが帯状に
パターニングされた後の状態を示しているが、パターニ
ング前のいわゆるベタ膜状の導電層26a〔図4(A)
参照〕に電極孔261及び円形開口部262sを形成す
る段階で、FEA22sの周囲の適所に任意形状の開口
部を形成しておき、それによって犠牲層の溶解を迅速化
することができる。
【0048】上述の実施例においては、複数個の仕切り
開口部262を互いの間に間隔を設けて配置した例を挙
げたが、仕切り開口部262で囲まれる領域が橋部26
Cを介して仕切り開口部262の外側と繋がっておれば
よく、例えば図7のように複数個の仕切り開口部262
が連続していてもよい。
【0049】その他、各部の形状、寸法、材質、配置関
係などについて、種々の変更が可能である。
【0050】
【発明の効果】請求項1乃至請求項3の発明によれば、
作製の工数を低減することができる。請求項2の発明に
よれば、短絡が発生した場合に短絡箇所を電気的に分離
することができる。
【0051】請求項3の発明によれば、短絡が発生した
場合により迅速に短絡箇所を電気的に分離することがで
きる。請求項4乃至請求項6の発明によれば、作製工数
の低減による歩留りの向上を図ることができ、しかも作
製段階での電界放出陰極の損傷を防ぐことができる。
【0052】請求項5の発明によれば、短絡が発生した
場合に損傷範囲を局所化するための仕切り開口部を有し
た電界放出陰極を、従来よりも少ない工数で作製するこ
とができる。
【図面の簡単な説明】
【図1】本発明に係るFEAの平面図である。
【図2】FEAの表面構造を示す部分斜視図である。
【図3】FEAの断面構造を示す部分斜視図である。
【図4】本発明のFEAの作製方法を示す図である。
【図5】本発明に係るFEAを有したFEDの内部構造
を示す部分斜視図である。
【図6】他の実施例のFEAの平面図である。
【図7】仕切り開口部の配置の変形例を示す平面図であ
る。
【図8】従来のFEAの要部の斜視図である。
【図9】従来のFEAの作製方法を示す図である。
【符号の説明】
21 ガラス板(基板) 22,22s FEA(電界放出陰極アレイ) 23 エミッタ電極層(第1電極層) 24 絶縁層 24a 絶縁層(絶縁材料層) 25 エミッタ(電界放出陰極) 25a 電子放出材料層(電子放出材料) 26 ゲート電極層(第2電極層) 26a 導電層(導電材料層) 26C 橋部 27 犠牲層(薄膜) 30A 空隙 60 レジスト層(エッチングマスク) 261 電極孔 262 仕切り開口部 262s 円形開口部(開口部) g 幅(橋部の幅) w 幅(開口部の幅)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板によって支持された第1電極層、前記
    第1電極層上に設けられた多数の錘状の電界放出陰極、
    前記各電界放出陰極に対応する電極孔を有した第2電極
    層、及び、前記第1電極層と前記第2電極層とを隔てる
    絶縁層を有した電界放出陰極アレイであって、 前記第2電極層は、前記電極孔よりも幅が大きい開口部
    を有しており、 前記絶縁層は、上面の全面が前記第2電極層によって覆
    われるようにパターニングされてなることを特徴とする
    電界放出陰極アレイ。
  2. 【請求項2】基板によって支持された第1電極層、前記
    第1電極層上に設けられた多数の錘状の電界放出陰極、
    前記各電界放出陰極に対応する電極孔を有した第2電極
    層、及び、前記第1電極層と前記第2電極層とを隔てる
    絶縁層を有した電界放出陰極アレイであって、 前記第2電極層は、平面形状が周方向の一箇所で途切れ
    た略環状であり且つ幅が前記電極孔の内径よりも大きい
    複数個の仕切り開口部を有し、前記各仕切り開口部にお
    ける周方向の両端間の部分である橋部の幅が当該第2電
    極層における他の部分の幅よりも小さくなるようにパタ
    ーニングされており、 前記絶縁層は、上面の全面が前記第2電極層によって覆
    われるようにパターニングされており、 前記電界放出陰極は、前記各仕切り開口部で囲まれた領
    域の中に配置されてなることを特徴とする電界放出陰極
    アレイ。
  3. 【請求項3】前記第2電極層の前記各橋部と前記第1電
    極層との間に空隙が設けられてなる請求項2記載の電界
    放出陰極アレイ。
  4. 【請求項4】基板によって支持された第1電極層の上
    に、絶縁材料層と導電材料層とを順に積層する工程と、 前記絶縁材料層及び前記導電材料層を同一のエッチング
    マスクを用いて部分的に除去することによって、多数の
    電極孔と当該電極孔よりも幅が大きい開口部とを有した
    第2電極層を形成するとともに、上面の全面が前記第2
    電極層によって覆われた絶縁層を形成する工程と、 前記各電極孔の内側の前記第1電極層の表面を覆わない
    ように、前記第2電極層の上面を覆う薄膜を形成する工
    程と、 電子放出材料を堆積させて前記各電極孔の内側に錘状の
    電界放出陰極を形成する工程と、 前記薄膜とともに不要の電子放出材料を除去する工程
    と、 を含むことを特徴とする電界放出陰極アレイの作製方
    法。
  5. 【請求項5】基板によって支持された第1電極層の上
    に、絶縁材料層と導電材料層とを順に積層する工程と、 前記絶縁材料層及び前記導電材料層を同一のエッチング
    マスクを用いて部分的に除去することによって、平面形
    状が周方向の一箇所で途切れた略環状である複数個の仕
    切り開口部と、前記仕切り開口部で囲まれ且つ内径が当
    該仕切り開口部の幅よりも小さい電極孔とを有し、前記
    各仕切り開口部における周方向の両端間の部分である橋
    部の幅が当該第2電極層における他の部分の幅よりも小
    さい第2電極層を形成するとともに、上面の全面が前記
    第2電極層によって覆われた絶縁層を形成する工程と、 前記電極孔の内側の前記第1電極層の表面を覆わないよ
    うに、前記第2電極層の上面を覆う薄膜を形成する工程
    と、 電子放出材料を堆積させて前記電極孔の内側に錘状の電
    界放出陰極を形成する工程と、 前記薄膜とともに不要の電子放出材料を除去する工程
    と、 を含むことを特徴とする電界放出陰極アレイの作製方
    法。
  6. 【請求項6】前記絶縁層の形成に際して、前記絶縁材料
    層における前記橋部の下方の部分を除去する請求項5記
    載の電界放出陰極アレイの作製方法。
JP21595A 1995-01-05 1995-01-05 電界放出陰極アレイ及びその作製方法 Withdrawn JPH08185817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21595A JPH08185817A (ja) 1995-01-05 1995-01-05 電界放出陰極アレイ及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21595A JPH08185817A (ja) 1995-01-05 1995-01-05 電界放出陰極アレイ及びその作製方法

Publications (1)

Publication Number Publication Date
JPH08185817A true JPH08185817A (ja) 1996-07-16

Family

ID=11467744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21595A Withdrawn JPH08185817A (ja) 1995-01-05 1995-01-05 電界放出陰極アレイ及びその作製方法

Country Status (1)

Country Link
JP (1) JPH08185817A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329438B1 (ko) * 1997-10-02 2002-05-09 니시무로 아츠시 전계방출소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329438B1 (ko) * 1997-10-02 2002-05-09 니시무로 아츠시 전계방출소자

Similar Documents

Publication Publication Date Title
JP2003520386A (ja) 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法
JP2001357773A (ja) カーボンナノチューブを利用した電界放出アレイ及びその製造方法
JP2699827B2 (ja) 電界放出カソード素子
JPH0729484A (ja) 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法
US7594841B2 (en) Carbon nanotube field emitter array and method for fabricating the same
JPH10308162A (ja) 電界放出素子
US5932962A (en) Electron emitter elements, their use and fabrication processes therefor
JP2001085167A (ja) 有機el素子およびその製造方法
JPH08185817A (ja) 電界放出陰極アレイ及びその作製方法
JPH07122179A (ja) 電界放出カソード及び電界放出カソードの製造方法
JP3186578B2 (ja) 電界放出素子及びその製造方法
JPH11120898A (ja) 薄膜型電子源およびそれを用いた表示装置
JP2737618B2 (ja) 電界放出形電子源
JP3267418B2 (ja) 電界放出カソード素子
JP4228256B2 (ja) 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置
JP3173494B2 (ja) 集束電極を具備する電界放出型陰極の製造方法
JPH0817365A (ja) 電界放出装置及びその製造方法
JP2000067736A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP3526462B2 (ja) 電界放出型陰極装置
JP2743794B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
JP3752808B2 (ja) 電界電子放出素子
JP2000123713A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP2001143602A (ja) 電界放出型冷陰極及びその製造方法
KR100504791B1 (ko) 전계방출소자 및 그의 제조방법
JP3062637B2 (ja) 蛍光表示管の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305