JP3186578B2 - 電界放出素子及びその製造方法 - Google Patents
電界放出素子及びその製造方法Info
- Publication number
- JP3186578B2 JP3186578B2 JP11115296A JP11115296A JP3186578B2 JP 3186578 B2 JP3186578 B2 JP 3186578B2 JP 11115296 A JP11115296 A JP 11115296A JP 11115296 A JP11115296 A JP 11115296A JP 3186578 B2 JP3186578 B2 JP 3186578B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- gate
- cathode
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/92—Means forming part of the display panel for the purpose of providing electrical connection to it
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出素子及び
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）（以下、ＦＥＣ
という）と呼んでいる。
【０００３】近年、半導体加工技術を駆使して、ミクロ
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子を蛍光面に照射することによ
ってフラットな表示装置や各種の電子装置を構成する素
子として期待されている。
ンサイズの電界放出カソードからなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子を蛍光面に照射することによ
ってフラットな表示装置や各種の電子装置を構成する素
子として期待されている。
【０００４】このような電界放出素子の製造方法の１つ
としてスピントの開発した回転斜め蒸着方法（米国特許
３７８９４７１号明細書）が知られている。スピント
（SPINDT）法を採用したＦＥＣの製造工程の一例を図１
０（ａ）（ｂ）（ｃ）に示す。まず、図１０（ａ）に図
示するように、ガラス等の基板２１上に、金属層からな
るストライプ状のカソード２２、２２、２２・・・を蒸
着及びパターニングにより形成し、さらにカソード２２
を覆うようにシリコンを熱酸化させて形成した絶縁層
（ＳｉＯ2 層）２３を蒸着し、次に、その上にニオブ等
の金属層からなるゲート層を蒸着等により形成する。
としてスピントの開発した回転斜め蒸着方法（米国特許
３７８９４７１号明細書）が知られている。スピント
（SPINDT）法を採用したＦＥＣの製造工程の一例を図１
０（ａ）（ｂ）（ｃ）に示す。まず、図１０（ａ）に図
示するように、ガラス等の基板２１上に、金属層からな
るストライプ状のカソード２２、２２、２２・・・を蒸
着及びパターニングにより形成し、さらにカソード２２
を覆うようにシリコンを熱酸化させて形成した絶縁層
（ＳｉＯ2 層）２３を蒸着し、次に、その上にニオブ等
の金属層からなるゲート層を蒸着等により形成する。
【０００５】さらに、ゲート層上にフォトレジスト（図
示せず）を塗布した後、図１０（ｂ）に示すように、カ
ソード２２とほぼ垂直に交差するようにゲート２４、２
４をパターニングする。このパターニングを行った後に
エッチングを行い、ゲート２４に開口部２５、２５、２
５・・・を形成する。この後、図示しないが、基板２１
を回転させながら、基板面に対して斜め方向からアルミ
ニウムを回転蒸着させることにより剥離層の蒸着を行
う。すると、剥離層は開口部２５の中には蒸着されずに
ゲート２４の表面にのみ選択的に蒸着されるようにな
る。
示せず）を塗布した後、図１０（ｂ）に示すように、カ
ソード２２とほぼ垂直に交差するようにゲート２４、２
４をパターニングする。このパターニングを行った後に
エッチングを行い、ゲート２４に開口部２５、２５、２
５・・・を形成する。この後、図示しないが、基板２１
を回転させながら、基板面に対して斜め方向からアルミ
ニウムを回転蒸着させることにより剥離層の蒸着を行
う。すると、剥離層は開口部２５の中には蒸着されずに
ゲート２４の表面にのみ選択的に蒸着されるようにな
る。
【０００６】さらに、この剥離層の上から、例えばモリ
ブデンを堆積させると、剥離層の上に堆積層が堆積さ
れ、開口部２５の中に、エミッタがコーンの形状で堆積
する。この後、ゲート２４上の剥離層及び堆積層をエッ
チングにより除去し、ゲート２４の保護膜を形成するた
めの保護膜層２６を蒸着し、図１０（ｃ）に示されてい
るように、パターニングを行い保護膜２６ａを形成する
とともに、ゲート２４とカソード２２の端子出しを行う
ことにより、カソード端子２２ａ及びゲート端子２４ａ
を形成する。この保護膜２６ａの上には、カソード基板
２１と、このカソード基板２１の上にアノード基板を離
隔して支持するとともに、両基板で形成される間隙が真
空状態に保たれるように封着するためのシールが配置さ
れることになる。
ブデンを堆積させると、剥離層の上に堆積層が堆積さ
れ、開口部２５の中に、エミッタがコーンの形状で堆積
する。この後、ゲート２４上の剥離層及び堆積層をエッ
チングにより除去し、ゲート２４の保護膜を形成するた
めの保護膜層２６を蒸着し、図１０（ｃ）に示されてい
るように、パターニングを行い保護膜２６ａを形成する
とともに、ゲート２４とカソード２２の端子出しを行う
ことにより、カソード端子２２ａ及びゲート端子２４ａ
を形成する。この保護膜２６ａの上には、カソード基板
２１と、このカソード基板２１の上にアノード基板を離
隔して支持するとともに、両基板で形成される間隙が真
空状態に保たれるように封着するためのシールが配置さ
れることになる。
【０００７】図１１は保護膜２６ａが形成されたカソー
ド基板２１及びアノード基板２９の一部を拡大して断面
的に示す図である。この図において、カソード基板２１
上にカソード２２が形成されており、このカソード２２
の上には抵抗層が形成されている。そして、この抵抗層
上にコーン状のエミッタ２７が形成されている。さら
に、カソード２２上に絶縁層２３を介してゲ−ト２４が
設けられており、ゲート２２に設けられた丸い開口部２
５からコーン状のエミッタ２７の先端部分が臨んでい
る。
ド基板２１及びアノード基板２９の一部を拡大して断面
的に示す図である。この図において、カソード基板２１
上にカソード２２が形成されており、このカソード２２
の上には抵抗層が形成されている。そして、この抵抗層
上にコーン状のエミッタ２７が形成されている。さら
に、カソード２２上に絶縁層２３を介してゲ−ト２４が
設けられており、ゲート２２に設けられた丸い開口部２
５からコーン状のエミッタ２７の先端部分が臨んでい
る。
【０００８】このように形成された面放出型のＦＥＣに
おいて、ゲート２４とカソード２２との間に数十ボルト
の駆動電圧ＶGEを印加すると、エミッタ２７から電子が
放出され、エミッタ２７から放出された電子は、ゲート
２４上に離隔して配置され、アノード電圧ＶA の印加さ
れたアノード２９により捕集される。この場合、アノー
ド２９上に蛍光体を設けておくと、アノード２９に捕集
された電子により蛍光体が励起され発光させることがで
きる。
おいて、ゲート２４とカソード２２との間に数十ボルト
の駆動電圧ＶGEを印加すると、エミッタ２７から電子が
放出され、エミッタ２７から放出された電子は、ゲート
２４上に離隔して配置され、アノード電圧ＶA の印加さ
れたアノード２９により捕集される。この場合、アノー
ド２９上に蛍光体を設けておくと、アノード２９に捕集
された電子により蛍光体が励起され発光させることがで
きる。
【０００９】また、ＦＥＣ素子は電子の走行が空間中で
あるため、その動作は真空の環境中で行われるように、
カソード基板２１とアノード基板２９はシール２８によ
って封止されている。さらに、シール２８は先程図１０
（ｃ）で説明した保護膜２６ａの上に配置される。これ
によって、シール２８によるゲート２４の酸化還元、マ
イグレーション等による断線を防止することができるよ
うになっている。
あるため、その動作は真空の環境中で行われるように、
カソード基板２１とアノード基板２９はシール２８によ
って封止されている。さらに、シール２８は先程図１０
（ｃ）で説明した保護膜２６ａの上に配置される。これ
によって、シール２８によるゲート２４の酸化還元、マ
イグレーション等による断線を防止することができるよ
うになっている。
【００１０】
【発明が解決しようとする課題】ところが、保護膜２６
ａは、図１０（ｂ）に示したように、絶縁層２３上にゲ
ート２４をパターニングした後に、その上から保護膜層
２６を蒸着し、この保護膜層２６をパターニングするこ
とによって作製されるので、保護膜２６ａのみを作製す
る工程が必要になる。さらに図１０（ｃ）に示されてい
るようにカソード端子２２ａ、及びゲート端子２４ａは
それぞれ異なる層に形成されているので、端子出しを行
う場合は別工程のパターニングを行う必要がある。した
がって、保護膜２６ａを作製した後に、カソード端子２
２ａとゲート端子２４ａをそれぞれ別工程のパターニン
グで形成することになり、製造工程が煩雑になるという
問題がある。
ａは、図１０（ｂ）に示したように、絶縁層２３上にゲ
ート２４をパターニングした後に、その上から保護膜層
２６を蒸着し、この保護膜層２６をパターニングするこ
とによって作製されるので、保護膜２６ａのみを作製す
る工程が必要になる。さらに図１０（ｃ）に示されてい
るようにカソード端子２２ａ、及びゲート端子２４ａは
それぞれ異なる層に形成されているので、端子出しを行
う場合は別工程のパターニングを行う必要がある。した
がって、保護膜２６ａを作製した後に、カソード端子２
２ａとゲート端子２４ａをそれぞれ別工程のパターニン
グで形成することになり、製造工程が煩雑になるという
問題がある。
【００１１】
【課題を解決するための手段】本発明はこのような問題
点を解決するためになされたもので、電界放出カソード
基板と、該電界放出カソード基板と離隔されて封着され
ているアノード基板によって構成されている電界放出素
子において、前記電界放出カソード基板上の同一平面に
形成されたカソード電極及びゲート端子と、前記カソー
ド電極の上に絶縁層を介して形成されたゲートライン
と、前記絶縁層及びゲートラインに設けられた開口部
と、前記開口部内に形成され電子を放出するコーン状の
エミッタと、前記ゲート端子とゲートラインを接続する
コンタクトホールを備え、前記ゲート端子上に形成され
た前記絶縁層が前記アノード基板を封着する際のシール
の保護膜となるように電界放出素子を構成する。
点を解決するためになされたもので、電界放出カソード
基板と、該電界放出カソード基板と離隔されて封着され
ているアノード基板によって構成されている電界放出素
子において、前記電界放出カソード基板上の同一平面に
形成されたカソード電極及びゲート端子と、前記カソー
ド電極の上に絶縁層を介して形成されたゲートライン
と、前記絶縁層及びゲートラインに設けられた開口部
と、前記開口部内に形成され電子を放出するコーン状の
エミッタと、前記ゲート端子とゲートラインを接続する
コンタクトホールを備え、前記ゲート端子上に形成され
た前記絶縁層が前記アノード基板を封着する際のシール
の保護膜となるように電界放出素子を構成する。
【００１２】また、電界放出カソード基板と、該電界放
出カソード基板と離隔されて封着されているアノード基
板によって構成されている電界放出素子の製造方法にお
いて、前記電界放出カソード基板上の同一平面に端部が
カソード端子を形成するカソード電極、及びゲート端子
を形成する工程、前記カソード電極、及びゲート端子の
上に絶縁層を形成する工程、前記絶縁層上にコンタクト
ホールを形成する工程、前記絶縁層の上にゲート電極を
形成し、エミッタを形成するための開口部を形成する工
程、前記絶縁層の上に剥離層を形成し、前記開口部の内
部にエミッタを形成する工程、前記剥離層を剥離した後
に、絶縁層をパターニングすることによって前記カソー
ド端子と前記ゲート端子の端子出しを行うとともに、前
記ゲート端子上に形成された絶縁層が前記アノード基板
を封着する際の保護膜として形成する工程とから電界放
出素子を製造する。電界放出素子を製造する。さらに、
前記コンタクトホールは、電界放出エミッタの内部に形
成されている開口部よりも大きい径を有して形成する。
また、前記コンタクトホールに形成される導電膜が、斜
め蒸着により形成するようにする。
出カソード基板と離隔されて封着されているアノード基
板によって構成されている電界放出素子の製造方法にお
いて、前記電界放出カソード基板上の同一平面に端部が
カソード端子を形成するカソード電極、及びゲート端子
を形成する工程、前記カソード電極、及びゲート端子の
上に絶縁層を形成する工程、前記絶縁層上にコンタクト
ホールを形成する工程、前記絶縁層の上にゲート電極を
形成し、エミッタを形成するための開口部を形成する工
程、前記絶縁層の上に剥離層を形成し、前記開口部の内
部にエミッタを形成する工程、前記剥離層を剥離した後
に、絶縁層をパターニングすることによって前記カソー
ド端子と前記ゲート端子の端子出しを行うとともに、前
記ゲート端子上に形成された絶縁層が前記アノード基板
を封着する際の保護膜として形成する工程とから電界放
出素子を製造する。電界放出素子を製造する。さらに、
前記コンタクトホールは、電界放出エミッタの内部に形
成されている開口部よりも大きい径を有して形成する。
また、前記コンタクトホールに形成される導電膜が、斜
め蒸着により形成するようにする。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。まず図１にしたがい、本発明の実施の形態の電界
放出素子の構成を説明し、さらに図２乃至図８で図１に
示す電界放出素子の製造工程を説明する。図１は本実施
形態の電界放出素子の一部を示す外観斜視図である。ガ
ラス等の基板１上に、金属層からなるカソード端子２
ａ、２ａ、２ａ・・・及びゲート端子３、３、３・・・
が同一平面上に形成され、さらにカソード端子２ａ、ゲ
ート端子３を覆うようにシリコンを熱酸化させて形成し
た絶縁層（ＳｉＯ2 層）４が形成されている。また、カ
ソード端子２ａ、２ａ、２ａ・・・は絶縁層４の内部に
延長されカソード電極を形成している。
する。まず図１にしたがい、本発明の実施の形態の電界
放出素子の構成を説明し、さらに図２乃至図８で図１に
示す電界放出素子の製造工程を説明する。図１は本実施
形態の電界放出素子の一部を示す外観斜視図である。ガ
ラス等の基板１上に、金属層からなるカソード端子２
ａ、２ａ、２ａ・・・及びゲート端子３、３、３・・・
が同一平面上に形成され、さらにカソード端子２ａ、ゲ
ート端子３を覆うようにシリコンを熱酸化させて形成し
た絶縁層（ＳｉＯ2 層）４が形成されている。また、カ
ソード端子２ａ、２ａ、２ａ・・・は絶縁層４の内部に
延長されカソード電極を形成している。
【００１４】絶縁層４の上には前記カソード電極と直交
して交差するように、例えばニオブ等の金属層からなる
ゲートライン８、８、８・・・が形成されており、後述
するようにコンタクトホール５、５、５・・・によって
ゲートライン８、８、８・・・とゲート端子３、３・・
・が接続されている。また、ゲートライン８、８、８・
・・には、絶縁層４を貫通している開口部７、７、７・
・・が形成され、その内部、すなわち前記カソード電極
上にコーン状のエミッタ（図示せず）が形成されている
して交差するように、例えばニオブ等の金属層からなる
ゲートライン８、８、８・・・が形成されており、後述
するようにコンタクトホール５、５、５・・・によって
ゲートライン８、８、８・・・とゲート端子３、３・・
・が接続されている。また、ゲートライン８、８、８・
・・には、絶縁層４を貫通している開口部７、７、７・
・・が形成され、その内部、すなわち前記カソード電極
上にコーン状のエミッタ（図示せず）が形成されている
【００１５】保護膜９はゲート端子３の上に形成された
絶縁層４を利用して作製されている。したがって、保護
膜９は絶縁層４と同時に作製することができるので、保
護膜９のみを作製する工程を省略することができる。さ
らにカソード端子２ａ及びゲート端子３ａも基板１上の
同一の平面上に形成されているので、端子出しのパター
ニングも１回で済むようになる。
絶縁層４を利用して作製されている。したがって、保護
膜９は絶縁層４と同時に作製することができるので、保
護膜９のみを作製する工程を省略することができる。さ
らにカソード端子２ａ及びゲート端子３ａも基板１上の
同一の平面上に形成されているので、端子出しのパター
ニングも１回で済むようになる。
【００１６】次に図２乃至図８にしたがい図１に示した
電界放出素子の製造工程を説明する。まず、図２の斜視
図及び図３の断面図に示されているように、基板１上に
カソードライン２、２、２・・・を形成し、このカソー
ドライン２、２、２に対して直交するようにゲート端子
３、３、３・・・を形成する。後述するように、このカ
ソードライン２、２、２・・・の端部がカソード端子２
ａ、２ａ、２ａとなる。
電界放出素子の製造工程を説明する。まず、図２の斜視
図及び図３の断面図に示されているように、基板１上に
カソードライン２、２、２・・・を形成し、このカソー
ドライン２、２、２に対して直交するようにゲート端子
３、３、３・・・を形成する。後述するように、このカ
ソードライン２、２、２・・・の端部がカソード端子２
ａ、２ａ、２ａとなる。
【００１７】次に、図４の外観斜視図及び図５の断面図
に示されているように、絶縁層４及びコンタクトホール
５、５、５・・・を形成する。すなわち、カソードライ
ン２、２、２・・・及びゲート端子３の上に絶縁層４を
形成して、その後パターニングによってゲート端子３上
にコンタクトホール５、５、５・・・を形成する。な
お、コンタクトホール５は、図示されているようにゲー
ト端子３毎に個別に形成しても良いし、全てのゲート端
子３にかかるように連続して形成してもよい。また、こ
のコンタクトホール５の径は、後述するエミッタが形成
される開口部の径に比較して大きくなる様に形成する。
に示されているように、絶縁層４及びコンタクトホール
５、５、５・・・を形成する。すなわち、カソードライ
ン２、２、２・・・及びゲート端子３の上に絶縁層４を
形成して、その後パターニングによってゲート端子３上
にコンタクトホール５、５、５・・・を形成する。な
お、コンタクトホール５は、図示されているようにゲー
ト端子３毎に個別に形成しても良いし、全てのゲート端
子３にかかるように連続して形成してもよい。また、こ
のコンタクトホール５の径は、後述するエミッタが形成
される開口部の径に比較して大きくなる様に形成する。
【００１８】このようにして絶縁層４及びコンタクトホ
ール５を形成した後、図６の外観斜視図及び図７（ａ）
の断面図に示されているように、例えばスパッタによっ
てゲート膜６を作製して、エミッタを形成するための開
口部７、７、７・・・を形成する。また、予め図４、図
５に示した状態で開口部７を形成しておき、回転斜め蒸
着によってゲート膜６を作製しても良い。この場合、コ
ンタクトホール５を開口部７より大きい寸法とすること
により、ゲート膜６は開口部７の内部に蒸着されず、コ
ンタクトホール５の内面及び側面に蒸着されることにな
る。
ール５を形成した後、図６の外観斜視図及び図７（ａ）
の断面図に示されているように、例えばスパッタによっ
てゲート膜６を作製して、エミッタを形成するための開
口部７、７、７・・・を形成する。また、予め図４、図
５に示した状態で開口部７を形成しておき、回転斜め蒸
着によってゲート膜６を作製しても良い。この場合、コ
ンタクトホール５を開口部７より大きい寸法とすること
により、ゲート膜６は開口部７の内部に蒸着されず、コ
ンタクトホール５の内面及び側面に蒸着されることにな
る。
【００１９】このゲート膜６がコンタクトホール５の側
面部にも蒸着されることによって、ゲート膜６とゲート
端子３が接続されることになる。しかし、コンタクトホ
ール５の側面部の傾斜角度が急な場合、図７（ｂ）の一
部拡大図に示されているように開口部５の端部５ａ、５
ａで接触不良を起す場合があり、これによってゲート膜
６とゲート端子３が導通不良を起す場合がある。
面部にも蒸着されることによって、ゲート膜６とゲート
端子３が接続されることになる。しかし、コンタクトホ
ール５の側面部の傾斜角度が急な場合、図７（ｂ）の一
部拡大図に示されているように開口部５の端部５ａ、５
ａで接触不良を起す場合があり、これによってゲート膜
６とゲート端子３が導通不良を起す場合がある。
【００２０】そこで、図８（ａ）の側面図に示されてい
るように、ゲート膜６の上からニオブ等を回転斜め蒸着
することによりゲート膜８ａを形成する。つまり、ゲー
トライン８はゲート膜６とゲート膜８ａによる２層構造
で構成されることになる。これにより、図８（ｂ）に示
されているように、ゲート膜８ａによってゲート端子３
との接続状態が良好になり、導通不良を防止することが
できるようになる。
るように、ゲート膜６の上からニオブ等を回転斜め蒸着
することによりゲート膜８ａを形成する。つまり、ゲー
トライン８はゲート膜６とゲート膜８ａによる２層構造
で構成されることになる。これにより、図８（ｂ）に示
されているように、ゲート膜８ａによってゲート端子３
との接続状態が良好になり、導通不良を防止することが
できるようになる。
【００２１】この後、図示は省略するが、ゲート膜８ａ
の上に回転斜め蒸着により剥離層をカソード基板１の表
面上に形成し、さらにその上から、コーン層を堆積する
ことによって開口部７、７、７・・・の内部にエミッタ
コーンを形成する。この場合、ゲート膜８ａを回転斜め
蒸着で形成することにより、開口部７の開口を小さくす
ることができる。したがってゲートライン８とこの図に
は示されていないエミッタの距離を短くすることがで
き、エミッタから電子が放出しやすくなり電界強度を大
きくすることができる。そして、剥離層とともに剥離層
上のコーン層を剥離した後に、絶縁層４をパターニング
することによってカソード端子２ａとゲート端子３の端
子出しを行うとともに、絶縁層４の一部を利用した保護
膜９が形成され、図１に示したような電界放出素子が形
成される。そして例えば図９の一部断面図に示されてい
るように、アノード基板１０を支持するシール１１を保
護膜９上に形成することができるようになる。
の上に回転斜め蒸着により剥離層をカソード基板１の表
面上に形成し、さらにその上から、コーン層を堆積する
ことによって開口部７、７、７・・・の内部にエミッタ
コーンを形成する。この場合、ゲート膜８ａを回転斜め
蒸着で形成することにより、開口部７の開口を小さくす
ることができる。したがってゲートライン８とこの図に
は示されていないエミッタの距離を短くすることがで
き、エミッタから電子が放出しやすくなり電界強度を大
きくすることができる。そして、剥離層とともに剥離層
上のコーン層を剥離した後に、絶縁層４をパターニング
することによってカソード端子２ａとゲート端子３の端
子出しを行うとともに、絶縁層４の一部を利用した保護
膜９が形成され、図１に示したような電界放出素子が形
成される。そして例えば図９の一部断面図に示されてい
るように、アノード基板１０を支持するシール１１を保
護膜９上に形成することができるようになる。
【００２２】図２乃至図８に示したように電界放出素子
を形成することにより、絶縁層４の一部を保護膜９とし
て利用することで、保護膜９のみを作製する工程を省略
することができ、さらに、カソード端子２ａとゲート端
子３の端子出しを同時に行うことができるので、製造工
程が簡略化を図ることができる。
を形成することにより、絶縁層４の一部を保護膜９とし
て利用することで、保護膜９のみを作製する工程を省略
することができ、さらに、カソード端子２ａとゲート端
子３の端子出しを同時に行うことができるので、製造工
程が簡略化を図ることができる。
【００２３】また、本発明は、例えば図９に示されてい
るように、ゲート端子３のみではなく電界放出素子にお
けるＣＯＧ（Chip On Glass ）の配線等、その他の配線
の接続にも応用することができる。この場合、図示され
ているように、基板１上にゲート端子３と共に例えば接
続子１２を形成し、さらにコンタクトホール５と共にコ
ンタクトホール５ｂ、５ｃをパターニングして、図２乃
至図８で説明した製造工程を経ることで、絶縁層４ａ、
４ｂ、端子８ｂ、８ｃを形成することができる。このよ
うな電界放出素子を形成した場合、上記したようにゲー
ト端子８ａの端子出しと共に、例えばコンタクトホール
５ｂを介してチップ１３とＦＥＣの配線及びコンタクト
ホール５ｃを介して他の部品とチップ１３との配線を行
うこともできるようになる。
るように、ゲート端子３のみではなく電界放出素子にお
けるＣＯＧ（Chip On Glass ）の配線等、その他の配線
の接続にも応用することができる。この場合、図示され
ているように、基板１上にゲート端子３と共に例えば接
続子１２を形成し、さらにコンタクトホール５と共にコ
ンタクトホール５ｂ、５ｃをパターニングして、図２乃
至図８で説明した製造工程を経ることで、絶縁層４ａ、
４ｂ、端子８ｂ、８ｃを形成することができる。このよ
うな電界放出素子を形成した場合、上記したようにゲー
ト端子８ａの端子出しと共に、例えばコンタクトホール
５ｂを介してチップ１３とＦＥＣの配線及びコンタクト
ホール５ｃを介して他の部品とチップ１３との配線を行
うこともできるようになる。
【００２４】さらに、本発明は上記実施の形態で説明し
た製造工程に限定されるものではない。例えば、まずエ
ミッタを形成するための開口部、及びこの開口部より径
の大きいコンタクトホールを同時にパターニングし、そ
の後、斜め蒸着によりコンタクトホールの内部のみに導
通層を形成する。そしてその上層に斜め蒸着で剥離層を
形成し、この剥離層の上から正蒸着でコーン層を堆積さ
せて開口部内にエミッタを形成することによっても、本
発明の電界放出素子を構成することが可能である。
た製造工程に限定されるものではない。例えば、まずエ
ミッタを形成するための開口部、及びこの開口部より径
の大きいコンタクトホールを同時にパターニングし、そ
の後、斜め蒸着によりコンタクトホールの内部のみに導
通層を形成する。そしてその上層に斜め蒸着で剥離層を
形成し、この剥離層の上から正蒸着でコーン層を堆積さ
せて開口部内にエミッタを形成することによっても、本
発明の電界放出素子を構成することが可能である。
【００２５】
【発明の効果】以上、説明したように本発明は、カソー
ド電極とゲート電極の間に形成される絶縁層の一部を保
護膜として用いることで、保護膜のみを作製する工程を
省略することができる。また、基板上にカソード端子と
ゲート端子を同一平面上に同時に形成しておくことによ
り、端子出しを１回のエッチングで行うことができるよ
うになる。また、各端子間は絶縁層によって隔離されて
いるので、リーク電流を防止することができるという利
点がある。
ド電極とゲート電極の間に形成される絶縁層の一部を保
護膜として用いることで、保護膜のみを作製する工程を
省略することができる。また、基板上にカソード端子と
ゲート端子を同一平面上に同時に形成しておくことによ
り、端子出しを１回のエッチングで行うことができるよ
うになる。また、各端子間は絶縁層によって隔離されて
いるので、リーク電流を防止することができるという利
点がある。
【図１】本発明の実施の形態の電界放出素子の外観斜視
図である。
図である。
【図２】本発明の実施の形態の電界放出素子の製造工程
を説明する斜視図である。
を説明する斜視図である。
【図３】図２に示す電界放出素子を断面的に示す図であ
る。
る。
【図４】図２に続く本実施の形態の電界放出素子の製造
工程を説明する斜視図である。
工程を説明する斜視図である。
【図５】図４に示す電界放出素子を断面的に示す図であ
る。
る。
【図６】図４に続く本実の施形態の電界放出素子の製造
工程を説明する斜視図である。
工程を説明する斜視図である。
【図７】図６に示す電界放出素子を断面的に示す図であ
る。
る。
【図８】図６に続く本実施の形態の電界放出素子の製造
工程を説明する斜視図である。
工程を説明する斜視図である。
【図９】本発明の実施の形態の電界放出素子を断面的に
示す図である。
示す図である。
【図１０】従来の電界放出素子の製造工程を説明する斜
視図である。
視図である。
【図１１】従来の電界放出素子を断面的に示す図であ
る。
る。
【符号の説明】 １ 基板 ２ カソード電極 ２ａ カソード端子 ３ ゲート端子 ４ 絶縁層 ５ コンタクトホール ６、８ａ ゲート膜 ７ 開口部 ８ ゲートライン ９ 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新山 剛宏 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 渡辺 照男 千葉県茂原市大芝629 双葉電子工業株 式会社内 (72)発明者 片山 実 千葉県茂原市大芝629 双葉電子工業株 式会社内 (56)参考文献 特開 平７−230943（ＪＰ，Ａ) 特開 平８−83579（ＪＰ，Ａ) 特開 平７−201273（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 1/304 H01J 9/02
Claims (5)
- 【請求項１】 電界放出カソード基板と、該電界放出カ
ソード基板と離隔されて封着されているアノード基板に
よって構成されている電界放出素子において、 前記電界放出カソード基板上の同一平面に形成されたカ
ソード電極及びゲート端子と、 前記カソード電極の上に絶縁層を介して形成されたゲー
トラインと、 前記絶縁層及びゲートラインに設けられた開口部と、 前記開口部内に形成された電子を放出するコーン状のエ
ミッタと、 前記ゲート端子とゲートラインを接続するコンタクトホ
ールと、 を備え、前記ゲート端子上に形成された前記絶縁層が前
記アノード基板を封着する際のシールの保護膜として構
成されていることを特徴とする電界放出素子。 - 【請求項２】 前記コンタクトホールは、前記開口部よ
りも大きい径を有して形成されていることを特徴とする
請求項１に記載の電界放出素子。 - 【請求項３】 電界放出カソード基板と、該電界放出カ
ソード基板と離隔されて封着されているアノード基板に
よって構成されている電界放出素子の製造方法におい
て、 前記電界放出カソード基板上の同一平面に端部がカソー
ド端子を形成するカソード電極、及びゲート端子を形成
する工程、 前記カソード電極、及びゲート端子 の上に絶縁層を形成
する工程、前記 絶縁層上にコンタクトホールを形成する工程、 前記絶縁層の上にゲート電極膜を形成し、さらにエミッ
タを形成するための開口部を形成する工程、前記ゲート電極膜の上に剥離層を形成し、前記開口部の
内部にエミッタを形成する工程 、前記剥離層を剥離した後に、絶縁層をパターニングする
ことによって前記カソード端子と前記ゲート端子の端子
出しを行うとともに、前記ゲート端子上に形成された絶
縁層を前記アノード基板を封着する際の保護膜として形
成する工程 、とからなる ことを特徴とする電界放出素子の製造方法。 - 【請求項４】 前記コンタクトホールは、電界放出エミ
ッタの内部に形成されている開口部よりも大きい径を有
して形成されていることを特徴とする請求項３に記載の
電界放出素子の製造方法。 - 【請求項５】 前記コンタクトホールに形成される導電
膜が、斜め蒸着により形成されていることを特徴とする
請求項３又は４に記載の電界放出素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11115296A JP3186578B2 (ja) | 1996-04-09 | 1996-04-09 | 電界放出素子及びその製造方法 |
| FR9704191A FR2747504B1 (fr) | 1996-04-09 | 1997-04-07 | Dispositif a emission de champ et son procede de fabrication |
| US08/834,924 US5911614A (en) | 1996-04-09 | 1997-04-07 | Field emission device and method for manufacturing same |
| KR1019970012781A KR100256396B1 (ko) | 1996-04-09 | 1997-04-08 | 전계방출소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11115296A JP3186578B2 (ja) | 1996-04-09 | 1996-04-09 | 電界放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283011A JPH09283011A (ja) | 1997-10-31 |
| JP3186578B2 true JP3186578B2 (ja) | 2001-07-11 |
Family
ID=14553789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11115296A Expired - Fee Related JP3186578B2 (ja) | 1996-04-09 | 1996-04-09 | 電界放出素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5911614A (ja) |
| JP (1) | JP3186578B2 (ja) |
| KR (1) | KR100256396B1 (ja) |
| FR (1) | FR2747504B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111156A (ja) * | 1997-10-02 | 1999-04-23 | Futaba Corp | 電界放出素子 |
| JP3619085B2 (ja) | 1999-02-18 | 2005-02-09 | キヤノン株式会社 | 画像形成装置、その製造方法及び記憶媒体 |
| KR100317362B1 (ko) * | 1999-12-18 | 2001-12-24 | 구자홍 | 전계방출소자 및 그 제조방법 |
| KR100370030B1 (ko) * | 2000-10-06 | 2003-01-30 | 엘지전자 주식회사 | 평판표시소자 및 그 제조 방법 |
| KR100658666B1 (ko) * | 2001-02-16 | 2006-12-15 | 삼성에스디아이 주식회사 | 카본 나노튜브 에미터를 갖는 전계 방출 표시소자 |
| KR100813833B1 (ko) * | 2002-08-23 | 2008-03-17 | 삼성에스디아이 주식회사 | 전자 발광 소자와 그 제조방법 |
| KR100759414B1 (ko) * | 2006-07-31 | 2007-09-20 | 삼성에스디아이 주식회사 | 발광 장치 및 이 발광 장치를 백라이트 유닛으로 사용하는액정 표시장치 |
| JP4831009B2 (ja) * | 2007-07-27 | 2011-12-07 | 双葉電子工業株式会社 | 集束型電界放出カソードと電界放出型表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0581376A1 (en) * | 1992-07-28 | 1994-02-02 | Koninklijke Philips Electronics N.V. | Gas discharge lamps and method for fabricating same by micromachining technology |
| AU5897494A (en) * | 1992-12-23 | 1994-07-19 | Microelectronics And Computer Technology Corporation | Triode structure flat panel display employing flat field emission cathodes |
| US5578903A (en) * | 1995-01-11 | 1996-11-26 | Pixtel International | External electric connections for flat display screens |
| US5594297A (en) * | 1995-04-19 | 1997-01-14 | Texas Instruments Incorporated | Field emission device metallization including titanium tungsten and aluminum |
| US5844360A (en) * | 1995-08-31 | 1998-12-01 | Institute For Advanced Engineering | Field emmission display with an auxiliary chamber |
-
1996
- 1996-04-09 JP JP11115296A patent/JP3186578B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-07 FR FR9704191A patent/FR2747504B1/fr not_active Expired - Fee Related
- 1997-04-07 US US08/834,924 patent/US5911614A/en not_active Expired - Lifetime
- 1997-04-08 KR KR1019970012781A patent/KR100256396B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100256396B1 (ko) | 2000-05-15 |
| FR2747504B1 (fr) | 1999-05-21 |
| FR2747504A1 (fr) | 1997-10-17 |
| KR970071897A (ko) | 1997-11-07 |
| JPH09283011A (ja) | 1997-10-31 |
| US5911614A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5663608A (en) | Field emission display devices, and field emisssion electron beam source and isolation structure components therefor | |
| KR100403060B1 (ko) | 전자방출장치용 저항기 및 그 제조방법 | |
| US6008576A (en) | Flat display and process for producing cathode plate for use in flat display | |
| JP3999276B2 (ja) | 電荷散逸型電界放射デバイス | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| US6133678A (en) | Field emission element | |
| JP3186578B2 (ja) | 電界放出素子及びその製造方法 | |
| JP2002528858A (ja) | 真空ブリッジ集束構造を有するフィールド・エミッション・デバイス | |
| JPH06223707A (ja) | シリコン電界放出素子及びその製造方法 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| US6045426A (en) | Method to manufacture field emission array with self-aligned focus structure | |
| EP0564926B1 (en) | Cold cathode | |
| JPH11120898A (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| JP2007503686A (ja) | 有機電子デバイスの製造方法および有機電子デバイス | |
| JP3084768B2 (ja) | 電界放出型陰極装置 | |
| US5955832A (en) | Vacuum envelope having niobium oxide gate electrode structure | |
| JP4831009B2 (ja) | 集束型電界放出カソードと電界放出型表示装置 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP4058187B2 (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
| KR100504791B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| JP2000268703A (ja) | 電界放出デバイス | |
| KR100448480B1 (ko) | 전계 방출 소자 및 그의 제조방법 | |
| JP2002203469A (ja) | 冷陰極電子装置 | |
| JP2007287426A (ja) | 画像表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |