JP4058187B2 - 電子源基板、画像表示装置及び電子源基板の製造方法 - Google Patents
電子源基板、画像表示装置及び電子源基板の製造方法 Download PDFInfo
- Publication number
- JP4058187B2 JP4058187B2 JP4902699A JP4902699A JP4058187B2 JP 4058187 B2 JP4058187 B2 JP 4058187B2 JP 4902699 A JP4902699 A JP 4902699A JP 4902699 A JP4902699 A JP 4902699A JP 4058187 B2 JP4058187 B2 JP 4058187B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electrode
- groove
- electron source
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【発明の属する技術分野】
本発明は電子源基板、画像表示装置及び電子源基板の製造方法に関し、特に、表面伝導型電子放出素子を2次元平面上に複数個配設した電子源基板及びそれを用いた画像表示装置並びに電子源基板の製造方法に関する。
【0002】
【従来の技術】
従来、電子放出素子としては、熱電子源と冷陰極電子源の2種類が知られている。上記冷陰極電子源には、電界放出型(以下、EFと記す)、金属/絶縁層/金属(以下、MIMと記す)や、表面伝導型電子放出素子等がある。
【0003】
EF型の例としては、W.P.Dyke&W.W.Dolan,"Fieldemission",Advance in Electron Physics,8,89,(1956)等が知られている。
MIM型の例としては、C.A.Mead,"Tunnel-emissionamplifier,J,Appl.Phys,32,646(1961)等が知られている。
【0004】
表面伝導型電子放出素子の例としては、M.I.Elinson,Radio Eng.Electron Phys.,10,(1965)等がある。上記表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。
【0005】
上記表面伝導型電子放出素子としては、上記、Elinson等によるSnO2 薄膜を用いたもの、Au薄膜によるもの[G.Dittmer:"Thin Solid Films",9,317(1972)],In2 O3 /SnO2 薄膜によるもの[M.Hartwell and C.G.Fonstad:"IEEE Trans .ED.Conf.",519,(1975)]、カーボン薄膜によるもの[荒木 久 他:真空、第26巻、第1号、22ページ(1983)]等が報告されている。
【0006】
これらの表面伝導型電子放出素子の典型的な素子構成として、上述のM.Hartwellの素子構成を図14に示す。図14において、901は絶縁性基板である。902は、電子放出部形成用薄膜で、スパッタリングで形成されたH型形状の金属酸化物等からなり、後述のフォーミングと呼ばれる通電処理により電子放出部905が形成される。
【0007】
従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に電子放出部形成用薄膜902を予めフォーミングと呼ばれる通電処理によって電子放出部905を形成するのが一般的であった。
【0008】
すなわち、フォーミングとは、上記電子放出部形成用薄膜902の両端に電圧を印加し電子放出部形成用薄膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部905を形成することである。なお、電子放出部905は電子放出部形成用薄膜902の一部に亀裂が発生し、その亀裂付近から電子放出が行われる場合もある。
【0009】
【発明が解決しようとする課題】
図15に従来法による電子源基板の製造方法の工程フローを示す。図15において、51は電子放出部、52は第1導体層、53は層間絶縁層、54は第2導体層、55は電子放出部形成用の膜である。
【0010】
従来法の場合、層間絶縁層53の形成は、連続した凹型部分をもつパターンを第1導体層52の上に直接印刷する方法を実施している。この方法でも、電子源基板の製造は可能であるが、スクリーン印刷は、基板とスクリーンの間隔をある一定距離に保ち、ペーストがスクリーンメッシュを通過して基板に塗布するようにする印刷方法である。
【0011】
このため、印刷時に基板とスクリーンとが密着していない場合、印刷回数を重ねると、必然的にスクリーンメッシュの裏側にペーストがある程度回り込み、ペーストの残りがスクリーンメッシュの裏に付着してしまう問題があった。
【0012】
また、連続印刷を実施していると、上記ペーストの残りが次の基板に加算されて印刷されてしまい、ダレ等のパターン乱れの原因となっていた。上記ダレが大きくなってくると、層間絶縁層パターンのコンタクト部分がつぶれる傾向になり、歩留まりが低下してしまう問題があった。
【0013】
本発明は上述の問題点にかんがみ、表面伝導型電子放出素子を用いた電子源基板、及びそれを用いた画像表示装置を歩留まり良く製造できるようにすることを目的とする。
【0014】
【課題を解決するための手段】
本発明の電子源基板の製造方法は、絶縁性基板と、該絶縁性基板上に設けられた、複数の第1導体層及び前記複数の第1導体層と交差する複数の第2導体層と、各々が前記複数の第1導体層のうちの一つと前記複数の第2導体層のうちの一つとに接続された複数の電子放出素子と、を備える電子源基板の製造方法であって、(A)複数の溝を備える絶縁性基板上に、各々の電極対を構成する一方の電極の一部が前記複数の溝のうちの何れか一つの溝内に配置されるように、複数の電極対を設ける工程と、(B)前記溝内に配置された前記一方の電極の一部と接続するように、前記複数の溝の各々の内部に第1導体層を少なくとも1層形成する工程と、(C)前記第1導体層を覆うように、前記溝内に層間絶縁層を少なくとも1層形成する工程と、(D)前記層間絶縁層上に、前記複数の第1導体層と交差し、且つ、前記電極対を構成する他方の電極の一部と接続するように、第2導体層を複数形成する工程と、(E)前記複数の電極対の各々を構成する一方の電極と他方の電極との間に電子放出部を設ける工程とを順次行うことを特徴とする。
また、本発明の電子源基板の製造方法の他の特徴とするところは、前記溝を、機械的切削工法を用いて形成することを特徴とする。
また、本発明の電子源基板の製造方法のその他の特徴とするところは、前記溝を、砥粒を用いたサンドブラスト工法を用いて形成することを特徴とする。
また、本発明の電子源基板の製造方法その他の特徴とするところは、前記電子放出部を設ける工程は、電子放出部形成用薄膜を設ける工程と、該電子放出部形成用薄膜に通電処理を施す工程とを有することを特徴とする。
【0015】
本発明の電子源基板は、(A)絶縁性基板の所定の位置に設けられた溝と、(B)前記溝の近傍に設けられており、一方の電極と他方の電極とから構成され、該一方の電極の一部が前記溝内に配置されている電極対と、(C)前記溝内に配置されている前記一方の電極の前記一部に接続し、前記溝内に設けられた第1導体層と、(D)前記第1導体層を覆い前記溝内に少なくとも1層設けられた層間絶縁層と、(E)前記層間絶縁層上に配置され、前記第1導体層と交差し、前記電極対を構成する他方の電極の一部と接続する第2導体層と、(F)前記電極対の間に設けられた電子放出部とを具備することを特徴とする。
【0016】
本発明の画像表示装置は、電子源基板と、該電子源基板から放出された電子の照射により発光する蛍光体とを備える画像表示装置であって、前記電子源基板が(A)絶縁性基板の所定の位置に設けられた溝と、(B)前記溝の近傍に設けられており、一方の電極と他方の電極とから構成され、該一方の電極の一部が前記溝内に配置されている電極対と、(C)前記溝内に配置されている前記一方の電極の前記一部に接続し、前記溝内に設けられた第1導体層と、(D)前記第1導体層を覆い前記溝内に少なくとも1層設けられた層間絶縁層と、(E)前記層間絶縁層上に配置され、前記第1導体層と交差し、前記電極対を構成する他方の電極の一部と接続する第2導体層と、(F)前記電極対の間に設けられた電子放出部とを具備することを特徴とする。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明を説明する。
図1に、本発明の実施形態による画像表示装置で用いられる、冷陰極電子ビーム源である表面伝導型電子放出素子を用いた電子源基板の構成図(上面図及び断面図)を示し、図2に、本発明による電子源基板の製造方法の工程フロー図を示す。
【0018】
図1(a)及び(b)において、1は絶縁性基板10に形成される溝、2は電子放出部近傍の薄膜電極、3は第1導体層、4は層間絶縁層、5は第2導体層、6は電子放出部形成用薄膜である。
【0019】
以下、図2の工程フローの説明図を参照して本実施形態による電子源基板の製造方法を詳細に説明する。
まず、本実施の形態の特徴である溝1を、予め洗浄された絶縁性基板10に形成する(図2(a))。溝1の形成方法は、機械的切削方法、砥粒によるサンドブラスト方法、もしくはエッチング法等がある。もちろん、これらの方法に限定されるものではない。溝1の位置は、第1導体層3が形成される位置に合わせて形成する必要がある。
【0020】
次に、溝1が形成された絶縁性基板10に、左右の長さが異なる構造をもった電子放出部近傍電極2を形成する(図2(b))。上記電子放出部近傍電極2は、電子放出部形成用薄膜6と第1導体層3、及び第2導体層5とのオーム性接触を良好にするために設けられるものである。
【0021】
さらに詳しくは、上記電子放出部形成用薄膜6は、配線用の導体層と比べて著しく薄い膜であるために「ヌレ性」、「膜厚保持性」等の問題を回避するために設けているものである。
【0022】
したがって、配線用の第1導体層3、第2導体層5を、たとえばスパッタリング法により薄膜にて構成する場合は、電子放出部近傍電極2を必ずしも設ける必要はなく、配線導体(配線層)と同時に形成することが可能である。
【0023】
電子放出部近傍電極2の形成方法としては、真空蒸着法、スパッタリング法、プラズマCVD法等の真空系を用いる方法や、溶媒に金属成分及びガラス成分を混合した厚膜ペーストを印刷し、その後で焼成することにより形成する厚膜印刷法がある。
【0024】
次に、本発明の第2の特徴である、埋めこみ形状の第1導体層3を形成する(図2(c))。第1導体層3を形成する方法としては、電子放出部近傍電極2の形成方法と同様の形成方法が適用可能ではあるが、第1導体層3の場合には、電子放出部近傍電極2とは異なり、膜厚は厚い方が電気抵抗を低減できるので有利である。
【0025】
そこで、厚膜印刷法を用いるのが有利である。もちろん、薄膜配線の適用も可能であるが、膜厚を厚くするには成膜に多大な時間が必要である。又、本実施の形態のように埋めこみ形状を実現するのは、実質的には、薄膜での形成は、可能ではあるが、高度な技術を必要とする問題がある。
【0026】
次に、本実施の形態の第3の特徴である、埋めこみ形状の層間絶縁層4を形成する(図2(d))。層間絶縁層4は、第1導体層3を完全に覆うようにして、形成することが重要である。
【0027】
上記層間絶縁層4の構成材料は、絶縁性を保てるものであればよく、たとえば、金属成分を含有しない厚膜ペーストであってよい。本実施の形態では、第1導体層3が、溝1の中に埋めこむように形成されるため、層間絶縁層形成時に段差が発生しない。
【0028】
したがって、上記層間絶縁層4のダレ、等のパターン乱れが軽減され、良好な、絶縁層パターンの形成が可能となり、層間絶縁層を介した、第2導体層5と、電子放出部近傍電極2との接続信頼性を向上させることができる。
【0029】
次に、第2導体層5を形成する(図2(e))。この第2導体層5を形成する方法は、第1導体層2を形成する方法と同様の方法が適用可能である。ここでも、本実施の形態の特徴が生かされる。すなわち、層間絶縁層4についても、絶縁性基板10に形成された溝1内に埋めこむようにして形成されるため、第2導体層形成時においても、絶縁性基板10に段差を可及的に小さくすることができ、良好な印刷配線パターンの実現が可能となる。
【0030】
最後に、電子放出部形成用薄膜6を形成して冷陰極電子ビーム源用の素子(1素子分)が完成する。電子放出部形成用薄膜6の成膜方法および電子放出部分(表面伝導型電子放出素子)の形成方法は、従来の方法をそのまま適用することが可能である(後述)。
【0031】
なお、図1及び図2では、1素子部分のみを図示したが、これを複数個、同時に形成することで、単純マトリクス構成の電子源基板の構成が完成する。表面伝導型電子放出素子の代表的な構成、製造方法および特性については、たとえば特開平2−56822号公報に開示されている。
【0032】
以下に、本実施形態に係わる表面伝導型電子放出素子の基本的な構成と製造方法および特性について概説する。図3は、本実施の形態にかかわる典型的な電子放出素子の構成を示す図面である。
【0033】
図3において、31は絶縁性基板、35と36は素子電極、34は電子放出部形成用薄膜、33は電子放出部である。本実施形態における、電子放出部33を含む電子放出部形成用薄膜34のうち電子放出部33としては、粒径が数nmの電気伝導性粒子からなり、電子放出部33を含む電子放出部形成用薄膜用薄膜34のうち電子放出部33以外の部分は、微粒子膜よりなる。
【0034】
なお、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散した状態のみならず、微粒子が互いに隣接あるいは重なり合った状態(島状も含む)の膜をさす。
【0035】
電子放出部を含む電子放出部形成用薄膜34の構成原紙又は分子の具体例としては、Pd、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、PdO、SnO2 、In3 O3 、PbO、Sb2 O3 等の酸化物、HfB2 、ZrB2 、LaB6 、CeB6 、YB4 、GdB4 等のホウ化物、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、さらにはカーボン、AgMg、NiCu、PbSn等である。
【0036】
また、電子放出部形成用薄膜34の形成方法としては、真空蒸着法、スパッタリング法、化学的気相成長法、分散塗布法、ディッピング法、スピナー法等がある。
【0037】
電子放出部形成用薄膜放出部33を有する電子放出部形成用薄膜放出素子の形成方法としては様々な方法が考えられるが、その一例を図4に示す。34は電子放出部形成用薄膜である。
【0038】
以下、図3、図4および図5を参照しつつ、素子の形成方法を説明する。
以下の説明は、単一の素子の形成方法を説明したものであるが、既述の本実施の形態の実施形態による新規な電子源基板の製造方法にも適用されるものである。
【0039】
(1)絶縁性基板1を洗剤、純水および有機溶剤により十分に洗浄後、真空蒸着技術、フォトリソグラフィー技術により上記絶縁性基板1の面上に素子電極35、36を形成する(図4(a))。素子電極35、36の材料としては電気伝導性を有するものであれば、どのようなものであってもかまわないが、たとえばニッケル金属があげられる。
【0040】
素子電極35、36の寸法については、例えば、素子電極間隔Lは2μm、素子電極長さWは300μm、素子電極35、36の膜厚dは100nmである。素子電極(電子放出部近傍電極)35、36の形成方法として、厚膜印刷法をもちいても一向にさしつかえない。印刷法の場合の材料としては有機金属ペースト(MOD)等がある。
【0041】
(2)絶縁性基板31上に設けられた素子電極35と36との間に、素子電極35と36を形成した絶縁性基板31上に有機金属溶液を塗布して放置することにより、有機金属薄膜を形成する。
【0042】
尚、有機金属溶液とは、上記Pd、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属を主元素とする有機化合物の溶液である。この後、有機金属薄膜を加熱焼成処理してリフトオフ、エッチング等によりパターニングし、電子放出部形成用薄膜34を形成する(図4(b))。
【0043】
(3)続いて、フォーミングとよばれる通電処理により素子電極35、36間に電圧を印加することにより、電子放出部形成用薄膜34の部分に構造の変化した電子放出部33が形成される(図4(c))。
【0044】
この通電処理により電子放出部形成用薄膜34を局所的に破壊、変形もしくは変質でしめ、構造の変化した部位を電子放出部33と呼ぶ。先に説明したように電子放出部33は金属微粒子で構成されている事が観察された。
【0045】
フォーミング処理中の電圧波形を図5に示す。図5中、T1およびT2はそれぞれ電圧波形のパルス幅とパルス間隔であり、T1を1マイクロ秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒、三角波の(フォーミングジのピーク電圧)は4Vから10V程度とし、フォーミング処理は真空雰囲気下で数十秒間で適宜設定した。
【0046】
以上、説明した電子放出部を形成する際に、素子の電極間の三角波パルスを印加してフォーミング処理を行っているが、素子の電極間に印加する波形は三角波に限定することはなく、矩形波など所望の波形を用いてもよく、その波高値およびパルス幅、パルス間隔等についても上述の値に限るものではなく、電子放出部が良好に形成されれば所望の値を選択することができる。
【0047】
上記の素子構成をもち上記の製造方法によって作製された本実施形態にかかわる電子放出素子の基本特性について、図6及び図7を参照して説明する。
図6は、図3で示した構成を有する素子の電子放出特性を測定するための測定評価装置の概略構成図である。
【0048】
図6において、31は絶縁性基板、35、36は素子電極、34は電子放出部形成用薄膜、33は電子放出部を示す。また、61は素子に素子電圧Vfを印加するための電源、60は素子電極35、36間の電子放出部33を含む電子放出部形成用薄膜34を流れる素子電流Ifをを測定するための電流計、64は素子の電子放出部より放出される放出電流Ieを捕捉するためのアノード電極、63はアノード電極64に電圧を印加するための高圧電源、62は素子の電子放出部33より放出される放出電流Ieを測定するための電流計である。
【0049】
電子放出素子の上記素子電流If、放出電流Ieの測定にあたっては、素子電極35、36に電源61と電流計60とを接続し、上記電子放出素子の上方に電源63と電流計62を接続したアノード電極64を配置している。
【0050】
また、本電子放出素子およびアノード電極64は真空装置65内に設置され、その真空装置には排気ポンプ66および真空計等の真空装置に必要な機器が具備されており、所望の真空下にて本素子の測定評価を行えるようになっている。なお、アノード電極64の電圧は1〜10kV、アノード電極64と電子放出素子との距離Hは3〜8mmの範囲で測定した。
【0051】
図6に示した測定評価装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の典型的な例を図7に示す。なお、図7は任意単位で示されており、放出電流Ieは素子電流Ifのおよそ1000分の1程度である。図7からも明らかなように、本電子放出素子は放出電流Ieに対して3つの特性を有する。
【0052】
第1に、本素子はある電圧(閾値電圧とよぶ、図7中のVth)以上の素子電圧を印加すると、急激に放出電流Ieが増加し、一方、閾値電圧以下では放出電流Ieがほとんど検出されない。すなわち、放出電流Ieに対する明確な閾値電圧Vthを持った非線形素子である。
【0053】
第2に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieが素子電圧Vfで制御できる。
第3に、アノード電極64に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。
【0054】
以上のような特性を有するため、本実施の形態にかかわる電子放出素子は、多方面への応用が期待される。また、素子電流Ifは素子電圧Vfに対して単調増加する(MI)特性の例を示したが、kのほかにも、素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗(VCNR)特性を示す場合もある。
【0055】
この場合も電子放出素子は上述した3つの特性を有する。なお、予め電導性微粒子を分散して構成した表面伝導型電子放出素子においては、上記本実施形態の基本的な素子構成の、基本的な製造方法の一部を変更しても構成できる。
【0056】
また、本実施形態による電子源基板が適用されるカラー画像表示装置の代表的な構成としては、まず、図8に示すように上記特開平2−56822号公報に開示された製造方法により作製される電子放出素子を複数個、基板101上に形成する。
【0057】
上記基板101をリアプレート102上に固定した後、基板101の5mm上方にフェースプレート110(ガラス基板107の内面に蛍光体膜108とメタルバック109が形成されて構成される)を支持枠103を介して配置し、フェースプレート110、支持枠103、リアプレート102の接合部にフリットガラスを塗布し、大気中もしくは窒素雰囲気中にて400℃乃至500℃で10分間以上焼成することで封着した。
【0058】
また、リアプレート102への基板1010の固定もフリットガラスにて行った。図8において、33は電子放出部、105、106は夫々X方向およびY方向の素子電極である。
【0059】
なお、ここではフェースプレート110、支持枠103、リアプレート102で外囲器111を構成したが、リアプレート102は主に基板101の強度を補強する目的で設けられるため、基板101自体で十分な強度をもつ場合には、別体のリアプレート102は不要であり、基板101に直接、支持枠103を封着し、フェースプレート110、支持枠103、基板101にて外囲器111を構成する。また、蛍光体膜108の内面側には通常メタルバック109が設けられる。
【0060】
メタルバック109を設置する目的は、蛍光体のうち内面側への光をフェースプレート110側へ鏡面反射する事により輝度を向上すること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージからの蛍光体を保護することなどである。
【0061】
メタルバック109は、蛍光体膜作成後、蛍光体膜の内面の平滑処理(通常フィルミングとよばれる)を来ない、その後Alを真空蒸着することで作成する。更に、フェースプレート110の蛍光体膜108の電気電導性を高めるため、蛍光体膜108の外面側に透明電極(図示せず)が設けられる場合もある。
【0062】
上述の封着を行う際、カラー画像表示装置の場合には、各色に対応する蛍光体と電子放出素子との位置合わせを十分に行う必要がある。このようにして作成されるガラス容器内の雰囲気を十分に行う必要がある。
【0063】
このようにして作成されるガラス容器内の雰囲気を排気管(図示せず)を通じて真空ポンプにて排気し、十分な真空度に達した後、容器外端子D0x1〜D0xmとD0y1からDoynを通じ素子電極105、106間に電圧を印加し上述のフォーミング処理を実施して、電子放出部33を形成し電子放出素子を作成する。
【0064】
最後に、10−6Torr程度の真空度にて、排気管を熱して溶着し外囲器の封止を行い完成する。さらに、封止後に真空度を維持するために、ゲッター処理なる工程を実施する。これは、封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱とにより、画像表示装置の所定の位置(図示せず)に配設されたゲッターを加熱してゲッター蒸着膜を形成する処理である。ゲッターとしては、通常、Ba等が主成分であり、上記蒸着膜の吸着作用により真空度を維持するものである。
【0065】
以上のような製造方法により構成される画像表示装置において、各電子放出素子には容器外端子D0x1〜D0xm乃至D0y1〜D0ynを通じて電圧を印加することにより電子放出させる。
【0066】
すなわち、走査線に対応する容器外端子D0x1〜D0xmには画像信号の1水平期間づつ順次電圧が印加され、容器外端子D0y1〜D0ynには水平期間に選択された走査線の画像信号の強度に応じた信号電圧が印加される。
【0067】
したがって、選択された容器外端子D0xi(1≦i≦m)に接続される各電子放出素子の両端に画像信号の強度に応じた電圧が印加され、画像信号の強度に応じた電子が放出される。なお、容器外端子D0x1〜D0xmと容器外端子D0y1〜D0ynとは逆であってもよい。
【0068】
また、高圧端子Hvを通じメタルバック109または透明電極に数kV以上の高圧を印加し電子ビームを加速して蛍光体膜108に衝突させて蛍光体を励起・発光させることにより画像が形成される。もちろん、これらの構成は画像表示装置を作成する上で必要な構成の概略であり、各部材の材料等は上述の内容に限るものではない。
【0069】
蛍光体膜108は、モノクローム表示の場合には蛍光体にのみからなるが、カラー表示の場合は、図9に示すように、蛍光体の配列によりブラックストライプあるいはブラックマトリクスと呼ばれる黒色部材12と蛍光体13とで構成される。黒色部材12を設ける目的は、カラー表示の場合に必要となる3原色蛍光体の、各蛍光体13の塗り分け部分を黒くすることで混色等を目立たなくすること、蛍光体膜108における外光反射によるコントラストの低下を抑制することである。上記黒色材料としては、通常、黒鉛を主成分とするものが多いが、電気伝導性があり、光の透過および反射が少ない材料であれば、これに限るものではない。
【0070】
ガラス基板107に蛍光体を塗布する方法としては、モノクロームの場合には沈殿法、印刷法等がある。カラーでは、スラリー法等がある。もちろん、カラーにおいて印刷法を用いることも可能である。次に、実施例を示して、電子源基板、特に表面伝導型電子放出素子を用いた画像表示装置における電子源基板を本発明により製造する方法について説明する。
【0071】
(第1の実施例)
以下、本発明の第1の実施例を、図10及び図11を参照して説明する。図10は構成図、図11は作製プロセスを説明する工程図である。
【0072】
まず、洗浄されたガラス基板(ここでは、ソーダライムガラス基板を使用)に、第1導体層及び層間絶縁層を埋めこみ形成するための、溝501を形成する。ここでは、溝501の形成方法として、砥粒を用いたサンドブラスト法を適用した。
【0073】
まず、絶縁性基板に、ドライフィルムを吸着させ、所望のフォトマスクを介して、露光することにより、第1導体層503を形成する位置に相当する部分にパターンを形成する。そして、このパターンを現像した後で、細かい砥粒をパターン上に塗布し、サンドブラスト装置のノズルよより噴射される高圧空気によって、ガラス基板に溝501を形成する(図11(a))。
【0074】
次に、電子放出部近傍電極502を形成する。本実施例では、膜の成膜方法としては、スクリーン印刷法を使用した。ここで使用した厚膜ペースト材料は、MODペーストで、金属成分はPtである。印刷の方法はスクリーン印刷法である。
【0075】
スクリーン印刷を行った後、70℃で10分乾燥し、次に本焼を実施する。この時の焼成温度は550℃であり、ピーク保持時間は8分である。このようにして印刷、焼成を行った後の膜厚は、〜0.3μmであった。電子放出部近傍電極502のパターンは、左右の長さが異なるなパターンである。(図11(b))。
【0076】
次に、本発明の第2の特徴である、第1導体層503を、溝501に埋めこむようにして形成する(図11(c))。第1導体層503の形成方法は、スクリーン印刷法を用いた。印刷に使用した材料は、導体成分としてAgを含有したスクリーン印刷用ペーストである。
【0077】
この第1導体層503は、溝501に埋め込むようにして形成することから、溝501に沿って流れ込むようにして膜が形成される。これにより、印刷位置マージンが従来よりも増大するという二次的な効果もある。
【0078】
次に、層間絶縁層504を形成する(図11(d))。層間絶縁層504を形成するためのペースト材料は、PbOを主成分としてガラスバインダーと樹脂を混合したペーストである。焼成温度は480℃であり、ピーク保持時間は10分である。また、通常、層間絶縁層504は上下層間の絶縁性を十分確保するために、印刷、焼成を総計で最低3回実施する。厚膜ペーストにより形成される膜は通常ポーラスな膜である。
【0079】
このため、1回印刷、焼成後、再度印刷を実施し、1回目の膜のポーラス状態を埋めこむようにして2回目、3回目の膜を印刷、焼成するようにした。このようにすると、絶縁性が十分確保されることになるので、本実施例もこれに従った。したがって、印刷する層の数は、絶縁性を考慮して増減される。
【0080】
また、層間絶縁層504は、第1導体層503を覆うようにして、かつ、溝501に埋めこむようにして形成する。これにより、層間絶縁層504を形成した後の基板は、従来の方法と比べて、段差が少なくなり、後で形成される第2導体層505の形成が容易となる。
【0081】
最後に、第2導体層505を形成する(図11(e))。第2導体層505の形成方法は、厚膜スクリーン印刷法を用いた。以上で、マトリクス配線の部分が完成する。もちろん、ペースト材料、印刷方法等は、この実施例に記したものに限るものではない。
【0082】
配線完成後、電子放出部(不図示)を形成する。上記電子放出部の形成は、まず、上記印刷方法で形成された電子放出部への電子放出部近傍電極502の上層に有機パラジウム(CCP4230、奥野製薬工業(株)製)をスピンナーにより回転塗布後、300℃で10分間の加熱処理を実施しPdからなる電子放出部形成用薄膜506を形成する。
【0083】
このようにして形成された電子放出部形成用薄膜506は、Pdを主元素とする微粒子から構成され、その膜厚は10nm、シート抵抗値は5×10の4乗Ω/□であった。シート抵抗値は長さと幅が等しい導体の単位長さ換算の抵抗値として定義される。
【0084】
なお、ここで述べる微粒子膜としては複数の微粒子が集合した膜であり、その微細構造としては微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは、重なり合った状態(島状も含む)の膜をもさし、その粒径とは、上記状態で粒子形状が認識可能な微粒子についての径をいう。
【0085】
このパラジウム膜をフォトリソグラフィー法を用いて、パターニングすることによりフォーミング前までの素子の製造工程が完了する。フォーミング方法は、従来の方法を導入する事が可能であり、本実施例では、以下の条件とした(図5参照)。
【0086】
図5中、T1およびT2は電圧波形のパルス幅とパルス間隔であり、本実施例ではT1を1ミリ秒、T2を10ミリ秒とし、三角波の波高値(フォーミング時のピーク電圧)は14Vとしフォーミング処理は約1×10−6乗Torrの真空雰囲気下で60秒間実施した。このようにして作製された電子放出部は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は3nmであった。
【0087】
次に、すべての表面伝導型電子放出素子のフォーミングが終了後、1×10−6Torr程度の真空度で排気管(図示せず)をガスバーナーで熱して溶着して外囲器の封止を行った。
【0088】
最後に、封止後の真空度を維持するために、ゲッター処理を実施する。これはm、封止を行う直前に高周波加熱等の加熱法により、画像表示装置内の所定の位置(図示せず)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターはBa等を主成分とするものである。
【0089】
以上のようにして完成した本発明の画像表示装置において、各電子放出素子には、容器外端子D0x1乃至D0xm、D0y1乃至D0ynを通じて、走査信号および偏重信号を信号発生手段(図示せず)により、それぞれ印加することにより、電子放出させ、高圧端子Hvを通じて、メタルバック膜に数kVの高圧を印加し、電子ビームを加速して蛍光体膜に衝突、励起、発光させることで画像を表示させる。
【0090】
(第2の実施例)
以下同様に、図12及び図13を参照しつつ第2の実施例を説明する。。
まず、洗浄されたガラス基板(ここでは、ソーダライムガラス基板を使用)に、第1導体層603及び層間絶縁層604を埋めこみ形成するための、溝601を形成する。ここでは、溝601の形成方法として、フォトリソ+エッチング法を適用した。
【0091】
上記フォトリソ+エッチング法は、まず、絶縁性ガラス基板に、ドライフィルムを吸着させ、所望のフォトマスクを介して、露光することにより、第1導体層603を形成する位置に相当する部分にパターンを形成する。パターンを現像後、フッ酸により一定時間エッチングすることにより、ガラス基板に溝601を形成する(図13(a))。
【0092】
次に、電子放出部近傍電極602を形成する。本実施例では、膜の成膜方法としては、スパッタリング法を用いた。膜の構成材料は、Ti/Ptである。さらに、電子放出部近傍電極602のパターンは、左右の長さが異なるパターンである。(図13(b))。
【0093】
本実施例では、電子放出部近傍電極602の形成方法として薄膜形成法を用いるため、溝601の段差部分をうまくカバーしつつ膜を形成する必要がある。すなわち、第1の実施例のように印刷法を適用する場合は、段差カバーは容易であるが、薄膜形成の場合には、細心の注意が必要である。
【0094】
具体的には、ガラス基板を傾けてスパッタリングすることにより、溝601の壁面にも膜が形成されるので、段差カバーが可能となる。この後の工程は、第1の実施例と同様であり、配線完成後に上記電子放出部近傍電極602の上層に電子放出部形成用薄膜606を形成する。
【0095】
このようにして形成された電子放出部形成用薄膜606は、Pdを主元素とする微粒子から構成され、その膜厚は10nm、シート抵抗値は5x10の4乗Ω/□であった。シート抵抗値は長さと幅が等しい導体の単位長さ換算の抵抗値として定義される。
【0096】
(第3の実施例)
次に、本発明の第3の実施例を、図12及び図13を参照しつつ、同様に説明する。
まず、洗浄されたガラス基板(ここでは、ソーダライムガラス基板を使用)に、第1導体層603及び層間絶縁層604を埋めこみ形成するための、溝601を形成する。ここでは、溝601の形成方法として、フォトリソ+エッチング法を適用した。
【0097】
フォトリソ+エッチング法の場合、まず、絶縁性基板にドライフィルムを吸着させ、所望のフォトマスクを介して、露光することにより、第1導体層603を形成する位置に相当する部分にパターンを形成する。そして、上記パターンを現像した後、フッ酸により一定時間エッチングすることにより、ガラス基板に溝601を形成する(図13(a))。
【0098】
次に、電子放出部近傍電極602を形成する。本実施例では、膜の成膜方法としては、スクリーン印刷法を使用した。ここで使用した厚膜ペースト材料は、MODペーストで、金属成分はPtである。印刷の方法はスクリーン印刷法である。印刷の後、70℃で10分乾燥し、次に本焼を実施する。
【0099】
本焼の焼成温度は550℃で、ピーク保持時間は8分である。印刷、焼成後の膜厚は、〜0.3μmであった。電子放出部近傍電極602のパターンは、左右の長さが異なるパターンである。(図13(b))。
【0100】
次に、第1導体層603を形成する。本実施例では、第1の実施例のパターンを拡張し、電子放出部近傍電極602の短い側に接触させるように、第1導体層603のパターンに突起パターン606を設けた(図13(c))。
【0101】
上記突起パターン606を設けることにより、電子放出部近傍電極602の形成法において、実施例2のような細工を施さずに成膜しても、電子放出部近傍電極602と第1導体層603との接触が確実になる。この後の工程は、第1の実施例と同様であり、配線完成後に上記電子放出部近傍電極502の上層に電子放出部形成用薄膜607を形成する(図13(e))。
【0102】
(本発明の他の実施形態)
本発明は複数の機器(例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタ等)から構成されるシステムに適用しても1つの機器からなる装置に適用しても良い。
【0103】
また、上述した実施形態の機能を実現するように各種のデバイスを動作させるように、上記各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、上記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ(CPUあるいはMPU)に格納されたプログラムに従って上記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【0104】
また、この場合、上記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体、およびそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記憶媒体は本発明を構成する。かかるプログラムコードを記憶する記憶媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
【0105】
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているOS(オペレーティングシステム)あるいは他のアプリケーションソフト等の共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【0106】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【0107】
【発明の効果】
以上説明したように、本発明によれば、単純マトリクス構成の配線構造(マトリクス配線)において、絶縁性基板に溝を設け、ここに第1導体層及び層間絶縁層を埋めこむようにして形成したので、層間絶縁層形成時に問題となった第1導体層による段差に起因した層間絶縁層パターンの形成不良を著しく軽減することができた。
【0108】
また、本発明の他の特徴によれば、第1導体層を覆うようにして層間絶縁層を埋めこみ形成するようにしたので、層間絶縁層のパターンを凹字形状にしなくて、単純なストライプパターンで済ますことができ、これにより、形成可能となって作製が容易となる。
【0109】
また、本発明のその他の特徴によれば、層間絶縁層をも埋めこんで形成するようのしたので、第2導体層を形成する時に、絶縁性基板の段差を十分に低くすることができ、配線ダレによる不良、印刷不良によるカスレ等を大幅に軽減することができる。
【0110】
また、本発明のその他の特徴によれば、絶縁性基板とスクリーン版との間の空隙をせばめることができるので、版裏へのペーストの回り込みを軽減することができ、連続印刷性を向上することができる。これにより、高歩留まりで信頼性の高い電子源基板の作製が可能となる。
【0111】
また、本発明のその他の特徴によれば、本発明によれば、画像表示装置の中でも、表面伝導型電子放出素子を用いた単純マトリクス方式の画像表示装置において、また特に厚膜印刷法を用いた製造方法において、優れた効果をもたらすものである。
【図面の簡単な説明】
【図1】本発明の実施形態による電子源基板の表面伝導型電子放出素子部分の斜視図である。
【図2】本発明の実施形態による電子源基板の製造方法の工程フローを示す工程図である。
【図3】表面伝導型電子放出素子の典型的な構成を示す図である。
【図4】表面伝導型電子放出素子の作製方法のプロセス工程を示す図である。
【図5】本発明によるフォーミングの典型的な波形を示す図である。
【図6】素子の駆動回路構成例を示す図である。
【図7】本発明による表面伝導型電子放出素子の典型的な特性を示す図である。
【図8】本発明による画像表示装置の斜視図である。
【図9】図8の蛍光体膜108のパターン図である。
【図10】本発明の実施例1による電子源基板の表面伝導型電子放出素子部分の構成図である。
【図11】本発明の実施例1による電子源基板の製造方法の工程フローを示す工程図である。
【図12】本発明の実施例2による電子源基板の表面伝導型電子放出素子部分の構成図である。
【図13】本発明の実施例2による電子源基板の製造方法の工程フローを示す工程図である。
【図14】従来例による表面伝導型電子放出素子の平面図である。
【図15】従来例による電子源基板上の冷陰極電子ビーム源用の素子の平面図である。
【符号の説明】
1 溝
2 電子放出部近傍の薄膜電極
3 第1導体層
4 層間絶縁層
5 第2導体層
6 電子放出部形成用薄膜
Claims (6)
- 絶縁性基板と、該絶縁性基板上に設けられた、複数の第1導体層及び前記複数の第1導体層と交差する複数の第2導体層と、各々が前記複数の第1導体層のうちの一つと前記複数の第2導体層のうちの一つとに接続された複数の電子放出素子と、を備える電子源基板の製造方法であって、
(A)複数の溝を備える絶縁性基板上に、各々の電極対を構成する一方の電極の一部が前記複数の溝のうちの何れか一つの溝内に配置されるように、複数の電極対を設ける工程と、
(B)前記溝内に配置された前記一方の電極の一部と接続するように、前記複数の溝の各々の内部に第1導体層を少なくとも1層形成する工程と、
(C)前記第1導体層を覆うように、前記溝内に層間絶縁層を少なくとも1層形成する工程と、
(D)前記層間絶縁層上に、前記複数の第1導体層と交差し、且つ、前記電極対を構成する他方の電極の一部と接続するように、第2導体層を複数形成する工程と、
(E)前記複数の電極対の各々を構成する一方の電極と他方の電極との間に電子放出部を設ける工程と、
を順次行うことを特徴とする電子源基板の製造方法。 - 前記溝を、機械的切削工法を用いて形成することを特徴とする請求項1に記載の電子源基板の製造方法。
- 前記溝を、砥粒を用いたサンドブラスト工法を用いて形成することを特徴とする請求項1に記載の電子源基板の製造方法。
- 前記電子放出部を設ける工程は、電子放出部形成用薄膜を設ける工程と、該電子放出部形成用薄膜に通電処理を施す工程とを有することを特徴とする請求項1〜3の何れか1項に記載の電子源基板の製造方法。
- (A)絶縁性基板の所定の位置に設けられた溝と、
(B)前記溝の近傍に設けられており、一方の電極と他方の電極とから構成され、該一方の電極の一部が前記溝内に配置されている電極対と、
(C)前記溝内に配置されている前記一方の電極の前記一部に接続し、前記溝内に設けられた第1導体層と、
(D)前記第1導体層を覆い前記溝内に少なくとも1層設けられた層間絶縁層と、
(E)前記層間絶縁層上に配置され、前記第1導体層と交差し、前記電極対を構成する他方の電極の一部と接続する第2導体層と、
(F)前記電極対の間に設けられた電子放出部と、
を具備することを特徴とする電子源基板。 - 電子源基板と、該電子源基板から放出された電子の照射により発光する蛍光体とを備える画像表示装置であって、
前記電子源基板が請求項5に記載の電子源基板であることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4902699A JP4058187B2 (ja) | 1999-02-25 | 1999-02-25 | 電子源基板、画像表示装置及び電子源基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4902699A JP4058187B2 (ja) | 1999-02-25 | 1999-02-25 | 電子源基板、画像表示装置及び電子源基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000251680A JP2000251680A (ja) | 2000-09-14 |
JP2000251680A5 JP2000251680A5 (ja) | 2006-04-06 |
JP4058187B2 true JP4058187B2 (ja) | 2008-03-05 |
Family
ID=12819601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4902699A Expired - Fee Related JP4058187B2 (ja) | 1999-02-25 | 1999-02-25 | 電子源基板、画像表示装置及び電子源基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4058187B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003308798A (ja) * | 2002-04-17 | 2003-10-31 | Toshiba Corp | 画像表示装置および画像表示装置の製造方法 |
JP2009294449A (ja) | 2008-06-05 | 2009-12-17 | Canon Inc | 気密容器並びに該気密容器を用いた画像表示装置およびそれらの製造方法 |
-
1999
- 1999-02-25 JP JP4902699A patent/JP4058187B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000251680A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP4058187B2 (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
JP3200270B2 (ja) | 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法 | |
JP3397738B2 (ja) | 電子源および画像形成装置 | |
JP3740296B2 (ja) | 画像形成装置 | |
JPH08162001A (ja) | 電子源基板、電子源、画像形成装置及びそれらの製造方法 | |
JP4147072B2 (ja) | 電子源基板とその製造方法、並びに該電子源基板を用いた画像表示装置 | |
JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JPH09245694A (ja) | 電子源基板、その製造方法、及び画像表示装置 | |
JP3305169B2 (ja) | 電子線発生装置および該電子線発生装置を用いた画像形成装置 | |
JP3387710B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
JP3044434B2 (ja) | 電子源の製造方法及び画像形成装置 | |
JP2000251681A (ja) | 電子源基板、画像表示装置、電子源基板の製造方法及び記憶媒体 | |
JPH08180800A (ja) | 電子源及び画像表示装置の製造方法 | |
JP2002216616A (ja) | 電子源基板、画像表示装置、及びこれらの製造方法 | |
JP3207990B2 (ja) | 平板型画像形成装置 | |
JP2930275B2 (ja) | 表面伝導型電子放出素子の製造方法 | |
JPH09245690A (ja) | マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置 | |
JPH09245693A (ja) | 電子源基板、その製造方法、及び画像表示装置 | |
JP2001351548A (ja) | 平板型画像形成装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |