JP3459705B2 - 電子源基板の製造方法、及び画像形成装置の製造方法 - Google Patents
電子源基板の製造方法、及び画像形成装置の製造方法Info
- Publication number
- JP3459705B2 JP3459705B2 JP18711195A JP18711195A JP3459705B2 JP 3459705 B2 JP3459705 B2 JP 3459705B2 JP 18711195 A JP18711195 A JP 18711195A JP 18711195 A JP18711195 A JP 18711195A JP 3459705 B2 JP3459705 B2 JP 3459705B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electron
- electrodes
- manufacturing
- source substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
その応用である表示装置等の画像形成装置にかかわり、
特に表面伝導型電子放出素子を多数個備える電子源基板
及びそれを組み込んだ表示装置等の画像形成装置及びそ
の製造方法に関する。
と冷陰極電子源の2種類が知られている。冷陰極電子源
には、電界放出型(以下、FEと記す)、金属/絶縁層
/金属型(以下、MIMと記す)や表面伝導型電子放出
素子等がある。
an, “Field emission”, Advancein Electron Physici
s, 8, 89 (1956)或いはC.A.Spindt, “Physical Proper
ties of thin-film field emission cathodes with mol
ybdenium ”, J.Appl.Phys., 47, 5248 (1976) 等が知
られている。
tunnel-emission amplifier, J. Appl. Phys., 32, 646
(1961) が知られている。
I.Elinson, Radio Eng. Electron Phys., 10, (1965)]
等がある。
れた小面積の薄膜に、膜面に平行に電流を流すことによ
り、電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記Elinson 等によ
るSnO2 薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films", 9, 317 (1972)]、In2
O3 /SnO2 薄膜によるもの[M.Hartwell and C.G.
Fonstad: “IEEE Trans. ED Conf.”,519 (1975)]、カ
ーボン薄膜によるもの[荒木久他:真空、第26巻、第
1号、22ページ(1983)]等が報告されている。
な素子構成として、前述のM.Hartwellの素子構成を図4
に示す。同図において1は、基板である。2は電子放出
部形成用薄膜で、スパッタリングで形成されたH型形状
の金属酸化物薄膜等からなり、後述するフォーミングと
呼ばれる通電処理により電子放出部3が形成される。な
お、図中の素子電極間隔L1は、0.5〜1.0mm、
W’は、0.1mmで設定されている。又、電子放出部
3の位置及び形状については、不明であるので模式図と
して表わした。
おいては、電子放出を行う前に電子放出部形成用薄膜2
を予めフォーミングと呼ばれる通電処理することによっ
て、電子放出部3を形成するのが一般的であった。すな
わち、通電フォーミングとは、前記電子放出部形成用薄
膜2の両端に直流電圧、或いは非常にゆっくりとした昇
電圧、例えば1V/分程度を印加通電し、導電性薄膜を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部3を形成することである。な
お電子放出部3は電子放出部形成用薄膜2の一部に亀裂
が発生し、その亀裂付近から電子放出が行われる。以
下、フォーミングにより発生した電子放出部を含む電子
放出部形成用薄膜を電子放出部を含む薄膜4と呼ぶ。
子放出素子は、上述の電子放出部を含む薄膜4に電圧を
印加し、素子表面に沿って電流を流すことにより、上述
の電子放出部3より電子を放出せしめるものである。
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加せしめることである。
製造も容易であることから、大面積にわたり多数の素子
を配列形成できる利点がある。そこでこの特徴を生かせ
るようないろいろな応用が研究されている。例えば、荷
電ビーム源、画像形成装置等の表示装置等が挙げられ
る。
明したような表面伝導型電子放出素子を多数配列して画
像形成装置として大面積化するには以下のような問題点
がある。前記表面伝導型電子放出素子の製造工程におい
て電極や配線パターンを加工する場合、基板上に電極及
び配線材料の金属薄膜を成膜し、これを通常のフォトリ
ソグラフィー、エッチング技術を用いてパターン加工し
て電極や配線パターンが形成される。しかしながら、例
えば、40cm角以上の大型基板上にフォトリソグラフ
ィー、エッチング技術により電子放出素子を製造する場
合、蒸着装置をはじめ、露光装置、エッチング装置等を
含む大型製造設備が必要となり、このために莫大な費用
がかかるだけでなく、基板を大型化する場合、製造装置
自体の大型化が困難で製造方法上、或いはコスト上の問
題があった。また、大面積化することで電極数の増加、
配線の増加及び複雑化が生じ、これにより工程数が増
え、断線や短絡等の欠陥が発生し易くなり、歩留まりが
低下する等の問題がある。本発明は、かかる従来の問題
を鑑みて、表面伝導型電子放出素子を複数設置した電子
源基板及び画像形成装置の製造方法において、安価で、
工程数が少なく、また電極と配線部分の構成を簡略化す
ることにより、相互の電気的接続部分の信頼性の向上が
図れ、より高密度な画素配列による高品位な画像が実現
可能な表面伝導型電子放出素子を複数設置した電子源基
板の製造方法、及び画像形成装置の製造方法を提供する
ことを目的とする。
するために、複数の第1の配線と、該複数の第1の配線
の各々に直交するように配置された複数の第2の配線
と、前記第1の配線と第2の配線の直交する付近に配設
された、各々が互いに対向する素子電極を有する複数の
電子放出素子と、前記第1の配線と第2の配線とを絶縁
するための絶縁層とを有しており、前記対向する素子電
極のうちの一方の素子電極が前記第2の配線と接続され
るとともに、前記対向する素子電極のうちの他方の素子
電極が前記第1の配線と接続された単純マトリクス方式
の電子源基板の製造方法において、前記絶縁層を、 前記
複数の第1の配線の各々の上であって、かつ前記第2の
配線と直交する部分に、前記一方の素子電極が前記第2
の配線と接続されるように前記一方の素子電極各々の上
部で切り欠いた形状を有して層間絶縁層を形成する工程
と、前記互いに対向する素子電極の、前記一方の素子電
極が前記第2の配線と接続される側とは反対側の端部と
前記第1の配線とを横断して覆うように、補完絶縁層を
形成する工程と、 によって形成することを特徴とする電
子源基板の製造方法を提案する。
において、第1の配線、第2の配線、絶縁層、又は素子
電極の形成に厚膜印刷法を用いることを特徴とする電子
源基板の製造方法である。
の第1の配線の各々に直交するように配置された複数の
第2の配線と、前記第1の配線と第2の配線の直交する
付近に配設された、各々が互いに対向する素子電極を有
する複数の電子放出素子と、前記第1の配線と第2の配
線とを絶縁するための絶縁層とを有しており、前記対向
する素子電極のうちの一方の素子電極が前記第2の配線
と接続されるとともに、前記対向する素子電極のうちの
他方の素子電極が前記第1の配線と接続された単純マト
リクス方式の電子源基板と、前記電子源基板のそれぞれ
の電子放出素子と対向して配設した電子ビームの照射に
より可視光を発する蛍光体からなる画素とを少なくとも
有する画像形成装置の製造方法であって、 前記電子源基
板が上記本発明の電子源基板の製造方法によって製造さ
れることことを特徴とする画像形成装置の製造方法であ
る。
側配線を具備する単純マトリックス構成の配線構造にお
いて、配線を電極に接触することを防ぐための補完絶縁
層を設けることにより、 1.走査側配線と信号側配線の間の絶縁、及び素子電極
とコンタクトの信頼性が向上する。 2.上側配線(走査側もしくは信号側)の層間絶縁層に
対するアライメントずれに対する許容度が拡大される。 3.上側配線(走査側もしくは信号側)による素子電極
間のショートが減少できるため、高密度電子放出素子の
配置が可能となる。
りの向上による製造コストの低減が図れ、また画像形成
装置に応用する際には高精細な画像表示が可能となる。
する。
成例を示す。又、図12に本発明の電子源基板の製造工
程のフロー図の一例を示す。図中10,11は素子電
極、12は第1の配線層、13は第2の配線層で、これ
らの配線層12、13によって絶縁性基板1上にX方
向、及びY方向の単純マトリックス構成の配線を構成し
ている。14は補完絶縁層で、素子電極10、11の一
端側及び第1の配線層12を横断して覆って形成されて
おり、第1の配線層12及び素子電極11と第2の配線
層13とが接触することを防いでいる。15は前記補完
絶縁層14を一部覆って各素子電極10間に形成された
層間絶縁層で、第1の配線層12と第2の配線層13を
基板表面と垂直な方向に電気的に分離している。16は
電子放出部形成用薄膜である。
子及び電子源基板の製造方法につき説明する。
電極10、11を形成する(図12(a))。これら電
極10、11は後述する電子放出部を含む薄膜と配線層
12、13とのオーム接触を良好にするために設けるも
のである。通常、電子放出部を含む薄膜は、配線用の導
体層12、13と比べて著しく薄い膜であるため、「ヌ
レ性」、「段差保持性」等の問題を回避するために設け
ているものである。配線用の導体層を、例えばスパッタ
リング法等により薄膜にて構成する場合は、必ずしも設
ける必要はなく、配線導体と同時に形成することが可能
である。
蒸着法、スパッタリング法、プラズマCVD法等の真空
系を用いる方法や、溶媒に金属成分及びガラス成分を混
合した厚膜ペーストを印刷、焼成することにより形成す
る厚膜印刷法がある。本発明の効果を最大限に引き出す
方法としては、フォトリソ工程を必要としない厚膜印刷
法があり、これを用いることにより最も工程の短縮が図
られる。しかしながら電子放出部近傍の電極は膜厚が薄
いことが望ましい。そこで厚膜印刷法を用いる際使用す
るペーストとしては、有機金属化合物により構成された
所謂MODペーストを使用することが好ましい。もちろ
ん、これ以外の成膜方法を用いても差し支えなく、ま
た、構成材料としては、電気伝導性のある材料であれ
ば、特に限定されるものではない。さらに、本発明の
内、最も簡単な工程を構成する場合には、電子放出部近
傍の電極、さらには外部回路との接続用電極(不図示)
との部分を同時に形成することが可能である。この場合
も、厚膜印刷法を用いることが簡便であるが、もちろん
スパッタリング法等により成膜し、フォトリソ法により
パターンを形成しても良い。
(b))。配線層の形成方法には、電子放出部近傍の電
極の形成方法と同様の形成方法が適用可能であるが、配
線層の場合には、電極部分と異なり、膜厚は厚い方が電
気抵抗を低減でき有利である。そこで、厚膜印刷法を用
いるのが有利である。もちろん、薄膜配線の適用も可能
であるが、膜厚を厚くするのには長時間を必要とする。
と第2の配線層13とを基板表面に対して平行な方向で
分離するための補完絶縁層14を形成する(図12
(c))。形成方としては、電子放出部近傍電極の形成
方法と同様の形成方法が適用可能であるが、本発明の効
果を最大限に引き出すには厚膜印刷法が好ましい。この
絶縁層14を設けることにより、層間絶縁層15と第2
の配線層13のアライメントが多少ずれたとしても、第
2の配線層13と素子電極10,11及び第2の配線層
13と第1の配線層12の接触が妨げられる。
13は層間絶縁層にコンタクトホール又は開口部を設け
てこの部分を通して電気的に接続されていたが、層間絶
縁層を厚膜印刷法を用いて形成すると絶縁ペーストのだ
れのためにコンタクトホール或いは開口部がつぶれやす
く、十分なコンタクトがとれにくいという問題点があっ
た。しかし、本発明の特徴である第1の配線層12と第
2の配線層13を基板表面に対して平行方向で分離する
ための補完絶縁層14を設けることにより、第2の配線
層13と素子電極10のコンタクトをとるための層間絶
縁層15の形状の自由度を大きくすることができる。例
えば、図12(d)に示すように層間絶縁層15を素子
電極10の上部で切り欠いて存在しないような形状にす
ることで第2の配線層13と素子電極10のコンタクト
が確実になり、また、本発明の特徴である第1の配線層
と第2の配線層を基板表面に対して平行な方向で分離す
るための補完絶縁層14の存在により、素子のY方向で
のショートを防ぐことができる。
3を基板表面と垂直な方向に分離するための層間絶縁層
15を形成する(図12(d))。図2では一例として
第1の配線層と第2の配線層を基板表面に対して平行な
方向で分離するための補完絶縁層14を形成した後に層
間絶縁層15を形成しているが、層間絶縁層15を先に
形成した後に第1の配線層と第2の配線層を基板表面に
対して平行な方向で分離するための補完絶縁層14を形
成しても、もちろん構わない。形成法としては第1の配
線層と同様な形成方法が適用可能である。
上に形成する(図12(e))。この第2の配線層は層
間絶縁層15の素子電極10上の切り欠いた不連続部分
において素子電極10と接続している。形成方法として
は第1の配線層と同様な形成方法が適用可能である。
して、電子放出素子用の素子(1素子分)が完成する
(図12(f))。成膜方法及び電子放出部分(表面伝
導型電子放出素子)の形成方法は、従来の方法をそのま
ま適用することが可能である(後述)。
これを複数個、同時に形成するようにすることで、単純
マトリクス構成の電子源基板の構成が完成する。
子放出素子の基本的な構成と製造方法及びその特徴(例
えば、特開平2−56822等を参考にして)について
概説する。
構成、及び製法の特徴は、次のようなものが挙げられ
る。 (1)フォーミングと呼ばれる通電処理前の電子放出部
形成用薄膜は、微粒子分散体を分散し形成された微粒子
からなる薄膜、或いは、有機金属等を加熱焼成し形成さ
れた微粒子からなる薄膜等で、基本的には、微粒子より
構成される。 (2)フォーミングと呼ばれる通電処理後の電子放出部
を含む薄膜は、電子放出部、電子放出部を含む薄膜とと
もに基本的には微粒子より構成される。
係わる基本的な表面伝導型電子放出素子の構成を示す平
面図及び断面図である。図5を用いて、本発明に係わる
素子の基本的な構成を説明するが、本発明の電子源基板
及び画像形成装置では後述するように、この表面伝導型
電子放出素子を多数個、同一基体上に配線電極とともに
形成しているものである。
出部、4は電子放出部を含む薄膜、5と6は素子電極で
ある。
ス、Na等の不純物含有量を減少したガラス、青板ガラ
ス、青板ガラス上にスパッタ法等によりSiO2 (絶縁
層)を積層したガラス基板等及びアルミナ等のセラミッ
ク等が挙げられる。
般的な導電体が用いられ、例えばNi,Cr,Au,M
o,W,Pt,Ti,Al,Cu,Pd等の金属或いは
合金及びPd,Ag,Au,RuO2 ,Pd−Ag等の
金属或いは金属酸化物とガラス等から構成される印刷導
体、In2 O3 −SnO2 等の透明導電体及びポリシリ
コン等の半導体材料が挙げられる。素子電極間隔L1
は、数オングストロームより数百マイクロメートルであ
り、素子電極の製法の基本となるフォトリソグラフィー
技術、すなわち、露光機の性能とエッチング法等、及び
素子電極間に印加する電圧と電子放出し得る電界強度等
により設定されるが、好ましくは、数マイクロメートル
より数十マイクロメートルである。素子電極長さW1、
素子電極5,6の膜厚dは、電極の抵抗値、後述する
X,Y配線との結線、多数配置された電子源の配置等の
観点から適宜設計され、通常は素子電極長さW1は、数
マイクロメートルより数百マイクロメートルであり、素
子電極5,6の膜厚dは,数百オングストロームより数
千オングストロームである。
子電極5,6上に形成された電子放出部を含む薄膜4
は、電子放出部3を含むものであるが、図5(b)に示
された場合に限られず、素子電極5,6上に形成されな
い場合もある。すなわち、絶縁性基板1上に、後述する
電子放出部形成用薄膜2、対向する素子電極5,6上に
設置されない場合もある。すなわち、絶縁性基板1上
に、図5(b)に示された場合だけでなく、素子電極
5,6の電極順に積層構成した場合である。また、対向
する素子電極5と素子電極6間の全部が、製法によって
は、電子放出部として機能する場合もある。この電子放
出部を含む薄膜4の膜厚は、数オングストロームより数
千オングストロームである。この膜厚は素子電極5,6
へのステップカバレージ、電子放出部3と素子電極5,
6間の抵抗値及び電子放出部3の導電性微粒子の粒径、
後述する通電処理条件等によって、適宜設定される。そ
の抵抗値は103 より107 オーム/□のシート抵抗値
を示す。電子放出部を含む薄膜4を構成する材料の具体
例を挙げるならば、Pd,Pt,Ru,Ag,Au,T
i,In,Cu,Cr,Fe,Zn,Sn,Ta,W,
Pb等の金属、PdO,SnO2 ,In2 O3 ,Pb
O,Sb2 O3 等の酸化物、HfB2 ,ZrB2 ,La
B6 ,CeB6 ,YB4 ,GdB4 等のホウ化物、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、TiN,ZrN,HfN等の窒化物、Si,Ge等
の半導体、カーボン等が挙げられる。
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子の互いに
隣接、或いは重なり合った状態(島状も含む)の膜を指
しており、微粒子の粒径は数オングストロームから数千
オングストロームであり、好ましくは10オングストロ
ームから200オングストロームである。
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数オングスト
ロームから数百オングストロームの粒径の導電性微粒子
を有することもある。この導電性微粒子は電子放出部を
含む薄膜4を構成する物質の少なくとも一部の元素を含
んでいる。また、電子放出部3及びその近傍の電子放出
部を含む薄膜4は炭素及び炭素化合物を有することもあ
る。
方法としては様々な方法が考えられるがその一例を図6
に示す。2は電子放出部形成用薄膜で、例えば微粒子膜
が挙げられる。
び図6に基づいて説明する。 (1) 絶縁性基板1を洗剤、純水及び有機溶剤により
十分に洗浄後、真空蒸着法、スパッタ法等により素子電
極材料を堆積後、フォトリソグラフィー技術により該絶
縁性基板1の表面に素子電極5,6を形成する(図6
(a))。 (2) 絶縁性基板1上に設けられた素子電極5と6の
間の、素子電極5と6を形成した絶縁性基板上に有機金
属溶液を塗布して放置することにより、有機金属薄膜を
形成する。なお、有機金属溶液とは、前記Pd,Ru,
Ag,Au,Ti,In,Cu,Cr,Fe,Zn,S
n,Ta,W,Pb等の金属を主元素とする有機化合物
の溶液である。この後、有機金属薄膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
電子放出部形成用薄膜2を形成する(図6(b))。
説明したが、これに限るものではなく、真空蒸着法、ス
パッタ法、化学的気相堆積法、分散塗布法、デッピング
法、スピナー法等によって形成される場合もある。 (3) 続いて、フォーミングと呼ばれる通電処理を行
う。通電フォーミングは素子電極5,6間に不図示の電
源によって電圧を加えることにより通電を行い、電子放
出部形成用薄膜2を局所的に破壊、変形もしくは変質せ
しめ、構造を変化させた部位を形成させるものである。
この局所的に構造変化させた部位を電子放出部3と呼ぶ
(図6(c))。さきに説明したように、電子放出部3
は導電性微粒子で構成されていることを本出願人らは観
察している。
例を図7に示す。
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図7(a))とパルス波高値を増加させながら、電圧
パルスを印加する場合(図7(b))とがある。まず、
パルス波高値の一定電圧とした場合(図7(a))につ
いて説明する。
波形のパルス幅とパルス間隔であり、T1を1マイクロ
秒〜10ミリ秒、T2を10マイクロ秒〜100ミリ秒
とし、三角波の波高値(通電フォーミング時のピーク電
圧)は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば10-5torr程度の真空雰
囲気下で、数秒から数十分印加する。なお、素子の電極
間に印加する波形は三角波に限定することはなく、矩形
波等所望の波形を用いても良い。その波高値及びパルス
幅、パルス間隔等についても上述の値に限ることなく、
電子放出部が良好に形成されるような所望の値を選択す
ることができる。
(a)と同様であり、三角波の波高値(通電フォーミン
グ時のピーク電圧)を、例えば0.1Vステップ程度ず
つ増加させて適当な真空雰囲気下で印加する。なお、こ
の場合通電フォーミング処理はパルス間隔T2中に、電
子放出部形成用薄膜2を局所的に破壊、変形しない程度
の電圧、例えば0.1V程度の電圧を印加しながら素子
電流を測定してその抵抗値を求め、例えば1Mオーム以
上の抵抗を示したときに通電フォーミングを終了する。
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば10-4〜10-5torr程度の真空度で、
通電フォーミング同様、パルス波高値が一定の電圧パル
スを繰り返し印加する処理のことであり、真空中に存在
する有機物質に起因する炭素もしくは炭素化合物を電子
放出部形成用薄膜上に堆積させ、素子電流If、放出電
流Ieを著しく変化させる処理である。活性化工程は素
子電流Ifと放出電流Ieを測定しながら、例えば放出
電流Ieが飽和した時点で終了する。また、印加する電
圧パルスは動作駆動電圧で行うことが好ましい。
グラファイト(単、多結晶双方を指す)、非晶質カーボ
ン(非晶質カーボン及び多結晶グラファイトとの混合物
を指す)であり、その膜厚は500オングストローム以
下が好ましく、より好ましくは300オングストローム
以下である。
ング工程、活性化工程における真空度よりも高い真空度
の雰囲気下において動作駆動させることが好ましい。ま
た、さらに高い真空度の雰囲気下で80℃〜150℃の
加熱後、動作駆動させることが望ましい。なお、フォー
ミング工程、活性化処理した真空度より高い真空度と
は、例えば約10-6以上の真空度であり、より好ましく
は超高真空系であり、新たに炭素もしくは炭素化合物が
電子放出部形成用薄膜上に殆ど堆積しない真空度であ
る。このようにすることによって素子電流If、放出電
流Ieを安定化させることが可能になる。
って作成された本発明に係わる電子放出素子の基本特性
について図8及び図9を用いて説明する。
子放出特性を測定するための測定評価装置の概略構成図
である。図8において1は絶縁性基板、5,6は素子電
極、4は電子放出部を含む薄膜、3は電子放出部を示
す。また、91は素子に素子電圧Vfを印加するための
電源、90は素子電極5,6間の電子放出部を含む薄膜
4を流れる素子電流Ifを測定するための電流計、94
は素子の電子放出部3より放出される放出電流Ieを捕
捉するためのアノード電極、93はアノード電極94に
電圧を印加するための高圧電源、92は素子の電子放出
部3より放出される放出電流Ieを測定するための電流
計である。電子放出素子の上記素子電流If、放出電流
Ieの測定にあたっては、素子電極5,6に電源91と
電流計90とを接続し、該電子放出素子の上方に電源9
3と電流計92とを接続したアノード電極94を配置し
ている。また、本電子放出素子及びアノード電極94は
真空装置内に配置され、その真空装置には排気ポンプ及
び真空計等の真空装置に必要な機器が具備されており、
所望の真空下にて本素子の測定評価を行えるようになっ
ている。なお、アノード電極の電圧は1〜10kV、ア
ノード電極と電子放出素子との距離Hは3〜8mmの範
囲で測定できる。
る放出電流Ie及び素子電流Ifと素子電圧Vfの関係
の典型的な例を図9に示す。なお、図9は任意単位で示
されており、放出電流Ieは素子電流Ifのおよそ10
00分の1程度である。図9から明らかなように、本電
子放出素子は放出電流Ieに対して3つの特性を有す
る。
ぶ、図9中のVth)以上の素子電圧を印加すると、急
激に放出電流Ieが増加する。一方、閾値電圧以下では
放出電流Ieが殆ど検出されない。すなわち、放出電流
Ieに対する明確な閾値電圧Vthをもった非線形素子
である。
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
荷量は、素子電圧Vfを印加する時間により制御でき
る。
係わる電子放出素子は他方面への応用が期待される。ま
た、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図9に示したが、この他にも、素
子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても構成できる。
置について述べる。
数の表面伝導型電子放出素子を基板上に並列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置(以下梯子型配置
電子源基板と呼ぶ)や、表面伝導型電子放出素子の一対
の素子電極にそれぞれX方向配線、Y方向配線を接続し
た単純マトリクス配置(以下マトリクス型配置電子源基
板と呼ぶ)が挙げられる。なお、梯子型配置電子源基板
を有する画像形成装置には電子放出素子からの電子の飛
翔を制御する電極である制御電極(グリッド電極)を必
要とする。
の構成について図10を用いて説明する。111は絶縁
性基板、112はX方向配線、113はY方向配線、1
14は表面伝導型電子放出素子、115は結線である。
同図において、絶縁性基板111は、前述したガラス等
であり、その大きさ及びその厚みは、表面電導型電子放
出素子の個数及び個々の素子の設計上の形状、及び電子
源の使用時の容器の一部を構成する場合には、その容器
を真空に保持するための条件等に依存して適宜設定され
る。
2,・・・・,Dxmからなり、絶縁性基板111上
に、所望のパターンニングされた導電性金属等からな
り、多数の表面伝導型素子にほぼ均等な電圧が供給され
るように、材料、膜厚、配線幅等が設定される。Y方向
配線113は、Dy1,Dy2,・・・,Dynのn本
の配線よりなり、X方向配線112と同様に、所望のパ
ターンニングされた導電性金属等からなり、多数の表面
伝導型電子放出素子にほぼ均等な電圧が供給されるよう
に、材料、膜厚、配線幅等が設定される。これらm本の
X方向配線112とn本のY方向配線113間には、不
図示の層間絶縁層が設置され、電気的に分離されて、マ
トリクス配線を構成する。なお、このm,nは、共に正
の整数である。 不図示の層間絶縁層は、SiO2 等で
あり、X方向配線112を形成した絶縁性基板111の
全面或いは一部に所望の形状で形成され、特に、X方向
配線112とY方向配線113の交差部の電位差に耐え
得るように、膜厚、材料、製法が適宜設定される。ま
た、X方向配線112とY方向配線113は、それぞれ
外部端子として引き出されている。なお、m本のX方向
配線112の上にn本のY方向配線113を、層間絶縁
層を介して設置した例で説明したが、n本のY方向配線
113の上にm本のX方向配線112を、層間絶縁層を
介して設置する場合もある。
子放出素子114の対向する素子電極(不図示)のそれ
ぞが、Dx1,Dx2,・・・Dxmのm本のX方向配
線112と、Dy1,Dy2,・・・Dynのn本のY
方向配線113とに、結線115によって電気的に接続
されているものである。
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部或いは全部が同一であっても、
またそれぞれ異なってもよく、Ni,Cr,Au,M
o,W,Pt,Ti,Al,Cu,Pd等の金属或いは
合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等
の金属、或いは金属酸化物とガラス等から構成される印
刷導体、In2 O3 −SnO2 等の透明導体、及びポリ
シリコン等の半導体材料等より適宜選択される。また表
面伝導型電子放出素子は、絶縁性基板111或いは、不
図示の層間絶縁層上どちらに形成してもよい。
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加する不図示の走査信号印
加手段と電気的に接続されている。一方、Y方向配線1
13には、Y方向に配列する表面伝導型電子放出素子1
14の列の各列を任意に変調するための変調信号を印加
する不図示の変調信号発生手段と電気的に接続されてい
る。
される駆動電圧は、当該素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成により、単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
リクス配置の電子源を用いた画像形成装置について、図
2、図3を用いて説明する。図2は画像形成装置の基本
構成図であり、図3は該画像形成装置に用いられ、画素
を構成する蛍光膜のパターンである。
放出素子を基板上に作成した電子源基板、34は電子放
出素子、35,36は表面伝導型電子放出素子の一対の
素子電極と接続されたX方向配線及びY方向配線であ
る。32は電子源基板31を固定したリアプレート、4
0はガラス基板37の内面の蛍光膜38とメタルバック
39等が形成されたフェースプレート、33は支持枠で
あり、リアプレート32、支持枠33及びフェースプレ
ート40にフリットガラス等を塗布し、大気中或いは窒
素中で400〜500℃で10分以上焼成することで封
着して外囲器41を構成する。
ート40、支持枠33、リアプレート32で構成したが
リアプレート32は主に電子源基板31の強度を補強す
る目的で設けられるため、電子源基板31自体で十分な
強度を持つ場合は別体のリアプレート32は不要であ
り、電子源基板31に直接、支持枠33を封着し、フェ
ースプレート40、支持枠33、電子基板31、外囲器
41を構成してもよい。更には、フェースプレート4
0、リアプレート32間にスペーサーと呼ばれる耐大気
圧支持部材を設置することで大気圧に対する十分な強度
をもつ外囲器41にすることもできる。
は、モノクロームの場合は蛍光体のみからなる。カラー
の蛍光膜38の場合は、図3に示されるように蛍光体4
3の配列と、その間隙を埋めるブラックストライプ或い
はブラックマトリクス等と呼ばれる黒色部材42とで構
成される。ブラックストライプ、ブラックマトリクスが
設けられる目的は、カラー表示の場合、必要となる三原
色蛍光体の各蛍光体43間の塗り分け部を黒くすること
で混色等を目立たなくすることと、蛍光膜38における
外光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料だけではなく、光の
透過及び反射が少ない材料であればこれに限られるもの
ではない。
法はモノクローム、カラーによらず、沈澱法や印刷法等
が用いられる。
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側へ向かう光をフェー
スプレート40側へ鏡面反射することにより輝度を向上
すること、電子ビーム加速電圧を印加するための電極と
して作用すること、外囲器内で発生した負イオンの衝突
による蛍光体43のダメージからの保護等である。メタ
ルバック39は、蛍光膜38作成後、蛍光膜38の内面
側表面の平滑化処理(通常フィルミングと呼ばれる)を
行い、その後Alを真空蒸着法等で堆積することにより
作成できる。フェースプレート40には、さらに蛍光膜
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)を設けてもよい。
蛍光体と電子放出素子とを対応させなくてはならないた
め、十分な位置合わせを行う必要がある。
-7torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するためにゲッ
ター処理を行う場合もある。これは外囲器41の封止を
行う直前、或いは封止後の抵抗加熱、或いは高周波加熱
等の加熱法により、外囲器41内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ba等が主成分であり、
該蒸着膜の吸着作用により、例えば1×10-5ないしは
1×10-7torrの真空度を維持するものである。な
お、表面伝導型電子放出素子のフォーミング以降の工程
は適宜設定される。
成装置において、各電子放出素子には、容器外端子Dx
1〜Dxm,Dy1〜Dynを通じ、電圧を印加するこ
とにより、電子放出させ、高圧端子Hvを通じ、メタル
バック39或いは透明電極(不図示)に数kV以上の高
圧を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起、発光させることで画像を表示することができ
る。
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば、各部材の材料等、詳細な部分は上述内容
に限られるものではなく、画像形成装置の用途に適する
よう適宜選択する。
を作成し、これを用いて画像形成装置を作成したもので
ある。
る。図12は作成プロセスを説明する工程図である。
ライムガラス基板を使用)に、素子電極10,11を形
成する。本実施例では、膜の成膜方法としては、厚膜印
刷法を使用した。ここで使用した厚膜ペースト材料は、
MODペーストで、金属成分はAuである。印刷の方法
はスクリーン印刷法であった。印刷後、110℃で20
分間乾燥し、次に本焼成を実施した。焼成温度は580
℃で、ピーク保持時間は約8分間である。印刷、焼成後
の膜厚は、0.3μmであった。
接続用引出電極(不図示)を形成する。このことにより
工程が1工程短縮される。
例では厚膜スクリーン印刷法を用いた。ペースト材料は
ノリタケ(株)NP−4028Aを用いた。
3を基板表面に対して平行な方向で分離するための補完
絶縁層14を厚膜スクリーン印刷法を用いて形成した。
この補完絶縁層14は素子電極10、11の一端側を覆
い、更に第1の配線層12を横断して覆うものであっ
た。ペーストはPbOを主成分としてガラスバインダー
を混合したもので、焼成温度は580℃、ピーク保持時
間は8分間である。
配線層と第2の配線層を基板表面と垂直な方向に分離す
るための層間絶縁層15を形成した。この絶縁層15は
各素子電極10の間に形成され、その一部は素子電極1
0の側面に重なっていた。ペーストはPbOを主成分と
してガラスバインダーを混合したもので、焼成温度は5
80℃、ピーク保持時間は8分間であった。十分な絶縁
性を確保するために印刷−焼成を2回繰り返して形成し
た。
配線層13を形成した。この第2の配線層は絶縁層15
に形成されている不連続部を通じて素子電極10と接続
している。形成方法は厚膜スクリーン印刷法を用い、上
記と同様の方法で形成した。
た。もちろんペースト材料、印刷方法等はここに記した
ものに限るものではない。
形成した。まず、上記印刷方法で形成された、電子放出
部への素子電極10、11の上層に有機パラジウム(C
CP4230、奥野製薬(株)製)をスピンナーにより
回転塗布後、300℃で10分間加熱処理を行いPdか
らなる電子放出部形成用薄膜16を形成した。このよう
にして形成された電子放出形成用薄膜16は、Pdを主
元素とする微粒子から構成され、その膜厚は10nm、
シート抵抗値は5×10E4Ω/□であった。なお、こ
こで述べる微粒子膜としては複数の微粒子が集合した膜
であり、その微細構造としては微粒子が個々の分散配置
した状態のみならず、微粒子が互いに隣接、或いは、重
なり合った状態(島状も含む)の膜をも指し、その粒径
とは、前記状態で粒子形状が認識可能な微粒子について
の径をいう。
法を用いて、パターニングすることによりフォーミング
前までの素子の製造工程が完了する。
板を用いて画像形成装置を構成した例を、図2と図3を
用いて説明する。
電子源基板31をリアプレート32上に固定した後、基
板31の5mm上方に、フェースプレート40(ガラス
基板37の内面に蛍光膜38とメタルバック39が形成
されて構成される)を支持枠33を介し配置し、フェー
スプレート40、支持枠33、リアプレート32の接合
部にフリットガラスを塗布し、大気中或いは窒素雰囲気
中で400℃ないし500℃で10分間焼成することで
封着した(図2参照)。また、リアプレート32への基
板31の固定もフリットガラスで行った。
5,36はそれぞれX方向及びY方向の配線である。
体のみから成るが、本実施例では蛍光体はストライプ形
状(図3参照)を採用し、先にブラックストライプ42
を形成し、その間隙部に各蛍光体43を塗布し、蛍光膜
38を作製した。ブラックストライプの材料は、通常よ
く用いられている黒鉛を主成分とする材料を用いた。
スラリー法を用いた。
ルバック39が設けられる。メタルバックは、蛍光膜作
製後、蛍光膜の内面側表面の平滑化処理(通常、フィル
ミングと呼ばれる)を行い、その後、Alを真空蒸着す
ることで作製した。
38の導電性を高めるため、蛍光膜38の外面側に透明
電極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。以上のようにして完成
したガラス容器内の雰囲気を排気管(図示せず)を通じ
真空ポンプにて排気し、十分な真空度に達した後、容器
外端子Dx1〜DxmとDy1〜Dynを通じ、電子放
出素子34の素子電極間に電圧を印加し、電子放出部形
成用薄膜2を通電処理(フォーミング処理)することに
より、電子放出部3を作成した。フォーミング処理の電
圧波形を図7に示す。
幅とパルス間隔であり、本実施例ではT1を1ミリ秒、
T2を10ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は14Vとし、フォーミング処理は約
1×10-6torrの真空雰囲気下で60秒間行った。
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30オングストローム
であった。
示の排気管をガスバーナーで熱することで溶着し外囲器
の封止を行った。
ゲッター処理を行った。これは封止後に抵抗加熱によ
り、画像形成装置内の所定の位置(不図示)に配置され
たゲッターを加熱し、蒸着膜を形成する処理である。ゲ
ッターはBaが主成分であった。該蒸着膜の吸着作用に
より、例えば1×10-5ないし1×10-7torrの真
空度を維持するものである。
置において、各表面伝導型電子放出素子には、容器外端
子Dx1〜Dxm,Dy1〜Dynを通じ、走査信号及
び変調信号を不図示の信号発生手段によりそれぞれ印加
することにより、電子放出させ、高圧端子Hvを通じて
メタルバック39に数kV以上の高圧を印加し、電子ビ
ームを加速して、蛍光膜38に衝突させ、励起、発光さ
せることで画像を表示した。
X,Yマトリクス状に多数の表面伝導型電子放出素子を
配置することができ、大画面の画像形成装置の作成に適
している。
とコンタクトの信頼性が向上する。
層間絶縁層に対するアライメントずれに対する許容度が
拡大される。
よる素子電極間のショートが減少できるため、高密度な
電子放出素子の配置が可能となる。
りの向上による製造コストの低減が図れ、また画像形成
装置に応用する際には高精細な画像表示が可能となる。
配線して形成した電子源基板の概略構成図である。
き斜視図である。
置における蛍光膜の構成例を示す図である。
ある。
態様例を示す概略構成図で、(a)は平面図、(b)は
側面図である。
伝導型電子放出素子の製造工程の一例を示す概略的な断
面図ある。
素子の通電フォーミングの電圧波形の一例を示す波形図
である。
評価用回路を示す概略構成図である。
すグラフである。
クス配線して構成した電子源基板の概略説明図である。
部切欠き斜視部である。
工程図である。
容器外端子 133 グリッド電極130と接続されたG1,G
2,・・・Gnからなる容器外端子 134 電子源基板
Claims (3)
- 【請求項1】 複数の第1の配線と、該複数の第1の配
線の各々に直交するように配置された複数の第2の配線
と、前記第1の配線と第2の配線の直交する付近に配設
された、各々が互いに対向する素子電極を有する複数の
電子放出素子と、前記第1の配線と第2の配線とを絶縁
するための絶縁層とを有しており、前記対向する素子電
極のうちの一方の素子電極が前記第2の配線と接続され
るとともに、前記対向する素子電極のうちの他方の素子
電極が前記第1の配線と接続された単純マトリクス方式
の電子源基板の製造方法において、前記絶縁層を、 前記複数の第1の配線の各々の上であって、かつ前記第
2の配線と直交する部分に、前記一方の素子電極が前記
第2の配線と接続されるように前記一方の素子電極各々
の上部で切り欠いた形状を有して層間絶縁層を形成する
工程と、 前記互いに対向する素子電極の、前記一方の素子電極が
前記第2の配線と接続される側とは反対側の端部と前記
第1の配線とを横断して覆うように、補完絶縁層を形成
する工程と、 によって形成する ことを特徴とする電子源基板の製造方
法。 - 【請求項2】 請求項1に記載の電子源基板の製造方法
において、前記第1の配線、第2の配線、絶縁層、又は
素子電極の形成に厚膜印刷法を用いることを特徴とする
電子源基板の製造方法。 - 【請求項3】 複数の第1の配線と、該複数の第1の配
線の各々に直交するように配置された複数の第2の配線
と、前記第1の配線と第2の配線の直交する付近に配設
された、各々が互いに対向する素子電極を有する複数の
電子放出素子と、前記第1の配線と第2の配線とを絶縁
するための絶縁層とを有しており、前記対向する素子電
極のうちの一方の素子電極が前記第2の配線と接続され
るとともに、前記対向する素子電極のうちの他方の素子
電極が前記第1の配線と接続された単純マトリクス方式
の電子源基板と、前記電子源基板のそれぞれの電子放出
素子と対向して配設した電子ビームの照射により可視光
を発する蛍光体からなる画素とを少なくとも有する画像
形成装置の製造方法であって、 前記電子源基板が請求項1または2に記載の製造方法に
よって製造されること を特徴とする画像形成装置の製造
方法 。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18711195A JP3459705B2 (ja) | 1995-07-24 | 1995-07-24 | 電子源基板の製造方法、及び画像形成装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18711195A JP3459705B2 (ja) | 1995-07-24 | 1995-07-24 | 電子源基板の製造方法、及び画像形成装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0935627A JPH0935627A (ja) | 1997-02-07 |
JP3459705B2 true JP3459705B2 (ja) | 2003-10-27 |
Family
ID=16200302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18711195A Expired - Fee Related JP3459705B2 (ja) | 1995-07-24 | 1995-07-24 | 電子源基板の製造方法、及び画像形成装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3459705B2 (ja) |
-
1995
- 1995-07-24 JP JP18711195A patent/JP3459705B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0935627A (ja) | 1997-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3217629B2 (ja) | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 | |
JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP3397520B2 (ja) | 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法 | |
JP3222338B2 (ja) | 電子源および画像形成装置の製造方法 | |
JPH08162001A (ja) | 電子源基板、電子源、画像形成装置及びそれらの製造方法 | |
JP3387710B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP3507454B2 (ja) | 平板型画像形成装置の製造方法 | |
JP4058187B2 (ja) | 電子源基板、画像表示装置及び電子源基板の製造方法 | |
JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3372715B2 (ja) | 画像形成装置 | |
JPH09283061A (ja) | 画像形成装置およびその製造方法 | |
JPH09245690A (ja) | マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置 | |
JP3450581B2 (ja) | 配線基板および画像形成装置の製造方法 | |
JP3207990B2 (ja) | 平板型画像形成装置 | |
JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
JP3459720B2 (ja) | 電子源の製造方法および画像形成装置の製造方法 | |
JP3478807B2 (ja) | 平板型画像形成装置及びその製造方法 | |
JPH08180800A (ja) | 電子源及び画像表示装置の製造方法 | |
JP3044434B2 (ja) | 電子源の製造方法及び画像形成装置 | |
JPH09245694A (ja) | 電子源基板、その製造方法、及び画像表示装置 | |
JPH09219142A (ja) | 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置 | |
JPH09219147A (ja) | 電子源の製造方法、該方法により製造される電子源及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |