JP3450533B2 - 電子源基板および画像形成装置の製造方法 - Google Patents
電子源基板および画像形成装置の製造方法Info
- Publication number
- JP3450533B2 JP3450533B2 JP20243195A JP20243195A JP3450533B2 JP 3450533 B2 JP3450533 B2 JP 3450533B2 JP 20243195 A JP20243195 A JP 20243195A JP 20243195 A JP20243195 A JP 20243195A JP 3450533 B2 JP3450533 B2 JP 3450533B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- wiring
- layer
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
応用である表示装置等の画像形成装置に関する。
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型(以下、FEと称する)、金属/絶縁層/金
属型(以下、MIMと称する)や、表面伝導型電子放出
素子等がある。
P. Dyke and W. W. Dolan, "Field emission", Advance
in Electron Physics, 8, 89(1956))に記載のもの、S
pindtの報告(C. A. Spindt, "Physical Properties of
thin-film field emission cathodes with molybdeniu
m cones", J. Appl. Phys., 47, 5248(1976))に記載の
もの等が知られている。
A. Mead, "The tunnel-emission amplifier", J. Appl.
Phys., 32, 646(1961))に記載のもの等が知られてい
る。
リンソンの報告(M. I. Elinson, Radio Eng. Electron
Phys., 10(1965))に記載のもの等がある。
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。
記のエリンソンの報告に記載のSnO2薄膜を用いたも
の、Au薄膜によるもの(G. Dittmer,"Thin Solid Fil
ms",9, 317(1972))、In2O3/SnO2薄膜によるも
の(M. Hartwell and C. G. Fonstad,"IEEE Trans. ED
Conf.", 519(1975))、カーボン薄膜によるもの(荒木
ら,真空,第26巻,第1号,22頁(1983))な
どが報告されている。
な素子構成として前述のハートウェル(Hartwell)の素
子の構成を図5に示す。同図において、1は基板であ
る。2は電子放出部形成用薄膜で、スパッタリングで形
成されたH型形状の金属酸化物薄膜等からなり、後述の
通電フォーミングと呼ばれる通電処理により電子放出部
3が形成される。なお、図中の素子電極間隔L1は、
0.5〜1.0mm、W’は、0.1mmで設定されて
いる。なお、電子放出部3の位置および形状については
不明であるので模式図として表わした。
おいては、電子放出をおこなう前に電子放出部形成用薄
膜2を予めフォーミングと呼ばれる通電処理によって電
子放出部3を形成するのが一般的であった。即ち、通電
フォーミングとは、前記電子放出部形成用薄膜2の両端
に直流電圧あるいは非常にゆっくりとした昇電圧、例え
ば1V/分程度を印加通電し、導電性薄膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部3を形成することである。なお、電子放
出部3は電子放出部形成用薄膜2の一部に亀裂が発生
し、その亀裂付近から電子放出が行われる。以下、フォ
ーミングにより発生した電子放出部を含む電子放出部形
成用薄膜を電子放出部を含む薄膜(図中4)と呼ぶ。前
記フォーミング処理をした表面伝導型電子放出素子は、
上述の電子放出部を含む薄膜4に電圧を印加し、素子表
面に電流を流すことにより、上述の電子放出部3より電
子を放出せしめるものである。
に、「活性化」と呼ばれる工程が導入されている。この
目的は、フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電しつづけるこ
とによって、電子放出量を増加せしめることである。
製造も容易であることから、それを大面積にわたり多数
配列形成できるという利点を有している。そこでこの特
徴を生かすべく各種の応用が研究されている。例えば、
荷電ビーム源、画像形成装置等の表示装置等への応用が
あげられる。
法が用いられることがある。これは導電性ペーストや絶
縁性ペーストをスクリーンを通して直接パターン印刷し
た後、焼成して電極配線パターンや絶縁膜を形成する方
法であり、この印刷法によるパターニングは大面積基板
に対応可能であり、1基板当りの処理時間もホトリソ技
術に比べて短く、低コストにできる。
明したような表面伝導型電子放出素子を画像形成装置と
して大面積化するには以下のような問題点がある。
クや導電性ペースト、絶縁性ペーストの流動性、転写性
等に起因して印刷パターンが変形しやすいことから、パ
ターンの寸法精度が低かった。そのため、場合によって
は第2層目の配線パターンの位置ずれやダレにより、素
子電極と短絡を生じてしまっていた。また、そのため
に、画像形成装置としては欠陥の生じることがあった。
行われたものであって、その目的とするところは、電子
源基板形成において、配線形成時の素子電極との短絡を
低減して電気的接続部分の信頼性向上を実現し、その電
子源基板を用いる画像形成装置において、より高密度な
画素配列による高品位な画像を得られるようにすること
にある。
極と第2の素子電極からなる素子電極対を有する電子放
出素子と、該電子放出素子を駆動するための互いに交差
する第1層の配線と第2層の配線とを有する電子源基板
の製造方法において、 1)基板上に複数の素子電極対を形成する工程、 2)第1層の配線を形成する工程、 3)該第1層の配線と前記素子電極対の一方の第1の素
子電極を接続する工程、 4)前記第1層の配線と前記第2層の配線との交差部に
おいて両配線を絶縁する帯状絶縁層であって、交差部お
よびその近傍以外の帯状の中央部分が開口している絶縁
層を、前記第1層の配線と交差するように形成する工
程、 5)前記第2層の配線を、前記帯状絶縁層の幅以下の幅
で、該絶縁層上に形成する工程、 6)前記第2層の配線と前記素子電極対の第2の素子電
極とを接続する工程、および 7)前記素子電極対を有する電子放出素子を形成する工
程を含むことを特徴とする電子源基板の製造方法に関す
る。また本発明は、このような製造方法で製造される電
子源基板と、画像が形成される領域を備えた基板とを対
向させ、支持枠を介して接合する工程、両基板の間の空
間を減圧状態とする工程、前記電子源基板に画像形成用
の駆動回路を接続する工程を含む画像形成装置の製造方
法に関する。
細に説明する。
基板の代表的な素子構造を示す。
手順を示した。この図2では、不図示の基板上に電子放
出素子を3個×3個の計9個、マトリクス状に配線と共
に形成した例を示した。図中、11および12は一対の
素子電極、13は第1層の配線、14は第1層の層間絶
縁膜、15は第2層の層間絶縁膜、16は第2層の配
線、17は電子放出部形成用薄膜である。
造方法を詳細に説明する。
電極の印刷・焼成を行い、素子電極11・12からなる
素子電極対を形成する(図2(a))。本電極は電子放
出部薄膜と配線とのオーム接触を良好にするために設け
られるものである。通常、電子放出部薄膜は、配線用の
導体層と比ベて著しく薄い膜であるために「ヌレ性」、
「段差保持性」等の問題を回避するために設けているも
のである。従って、スパッタリング法等によって配線用
の導体層を薄膜にて構成する場合は、電子放出部薄膜の
形成は必ずしも別個に行う必要はなく、配線導体と同時
に形成することが可能である。
パッタリング法、プラズマCVD法等の真空系を用いる
方法や、触媒に金属成分およびガラス成分を混合した厚
膜ペーストを印刷、焼成することにより形成する厚膜印
刷法がある。
必要としない厚膜印刷法を用いる場合に工程の短縮が最
も顕著である。しかしながら、電子放出部近傍の電極は
膜厚が小さいことが望ましい。そこで、厚膜印刷法を用
いる場合はその際使用するペーストとして有機金属化合
物を含有するMODペーストを使用することが好まし
い。もちろん、これ以外の成膜方法を用いてもさしつか
えなく、また、構成材料としては、電気伝導性のある材
料であれば特に限定されるものではない。
(b))。配線の形成は、素子電極11および12の形
成と同様の方法を適用して行うことが可能であるが、配
線の場合には、電極部分と異なり、膜厚は厚い方が電気
抵抗を低減できて有利である。そこで、厚膜印刷法を用
いるのが有利である。当然のことながら、薄膜配線の適
用も可能であるが、膜厚を厚くするには時間が必要とな
り、不利である。
成する(図2(c))。この層間絶縁膜は、図2(c)
のように第1層の配線に直交する形で形成され、第1層
の配線との交差部にあるX方向のパターン(交差部にお
いて第1層の配線を完全にカバーする必要があるため、
その交差部およびその近傍を含めた大きさを持ったパタ
ーンとする)で連結された2本のY方向パターンから成
る梯子形状とする。この絶縁膜は、絶縁性を保てる材料
からなるものであればよい。例えば、SiO2薄膜、金
属成分を含まない厚膜ペーストによる膜等が挙げられ
る。
第1層の層間絶縁膜上に形成して、絶縁性を確実とする
(図2(d))。
(e))。このとき、配線16の形成は、前記第1層の
層間絶縁層14の梯子型状の2本のY方向パターンの間
の領域で、前記の第2層の層間絶縁膜15を介して行
う。さらに、その第2層の配線16の形成と同時に素子
電極11とその配線16との接続も行う。形成方法は、
第1層の配線と同様の方法が適用可能である。このよう
に、第1層の絶縁膜の2本のY方向パターンの中に第2
層の配線を設けることにより、絶縁層が土手の役割を果
して、第2層の配線形成時にだれによる素子電極との短
絡が防止される。また、このような方法によれば、第2
層の配線形成と同時に、その配線と素子電極との接続が
行われることから、接続パターンを設ける必要がなく、
工程数の低減が可能である。
子源用の電子放出素子(3個×3個の計9個)が完成す
る(図2(f))。成膜方法および電子放出部(表面伝
導型電子放出素子)の形成方法は、従来の方法をそのま
ま適用することが可能である(後述)。
これを複数個、同時に形成するようにすることで、単純
マトリクス構成の電子源を作製することができる。
導型電子放出素子を用いた単純マトリクス方式の画像形
成装置において優れた効果をもたらすものであり、また
厚膜印刷法を用いた画像形成装置の製造方法において優
れた効果をもたらすものである。
出素子の基本的な構成、その製造方法および特徴(例え
ば、特開平2−56822等を参考にして)について概
説する。
おいては、 1)フォーミングと呼ばれる通電処理前の電子放出部形
成用薄膜は、微粒子分散体を分散し形成された微粒子か
らなる薄膜、あるいは有機金属等を加熱焼成し形成され
た微粒子からなる薄膜等、基本的には、微粒子より構成
され、 2)フォーミングと呼ばれる通電処理後の電子放出部を
含む薄膜は、電子放出部、電子放出部を含む薄膜とも基
本的には微粒子より構成される。
発明にかかわる基本的な表面伝導型電子放出素子の構成
を示す平面図および断面図である。図6を用いて、本発
明にかかわる素子の基本的な構成を説明するが、本発明
の電子源および画像形成装置では後述するように、この
表面伝導型電子放出素子を多数個、同一基体上に配線電
極と共に形成しているものである。
子電極、4は電子放出部を含む薄膜、3は電子放出部で
ある。
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等により形成したSiO2(絶縁
体層)を積層したガラス基板等およびアルミナ等のセラ
ミックス等があげられる。
は一般的な導電体が用いられ、例えば、Ni、Cr、A
u、Mo、W、Pt、Ti、Al、Cu、Pd、Ag、
Ru、Ta、Pb、Zr、Hf、Sb、La等の金属、
あるいはこれらの金属の合金、ならびにPd、Ag、A
u、RuO2、Pd−Ag等の金属または金属酸化物と
ガラス等から構成される印刷導体、In2O3−SnO2
等の透明導電体およびポリシリコン等の半導体材料等が
挙げられる。
り、素子電極の製法の基本となるフォトリソグラフィー
技術、即ち、露光機の性能とエッチング方法等や、素子
電極間に印加する電圧と電子放出し得る電界強度等によ
り設定されるが、好ましくは、数μm〜より数十μmで
ある。素子電極長さW1、素子電極5および6の膜厚d
は、電極の抵抗値、後述するX、Y配線との結線、多数
配置された電子源の配置上の間題より適宜設計され、通
常は、素子電極長さW1は、数μm〜数百μmであり、
素子電極5および6の膜厚dは、数百Å〜数千Åであ
る。
電極対5・6間および素子電極対5・6上に設けられた
電子放出部を含む薄膜4は、電子放出部3を含むが、図
7(b)に示された場合だけでなく、素子電極5および
6上には設けられない場合もある。すなわち、絶縁性基
板1上に、先述した電子放出部形成用薄膜、対向する素
子電極対5・6の順に積層される場合もあり得る。ま
た、製法によっては、対向する素子電極対5・6間の間
隔部全体が電子放出部として機能する場合もある。この
電子放出部を含む薄膜4の膜厚は、数Å〜数千Åであ
り、素子電極5および6へのステップカバレージ、電子
放出部3と素子電極5・6間の抵抗値および電子放出部
3の導電性微粒子の粒径、後述する通電処理条件等によ
って適宜設定される。その抵抗値は、103〜107Ω/
□のシート抵抗値を示す。
しては、Pd、Pt、Ru、Ag、Au、Ti、In、
Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属;PdO、SnO2、In2O3、PbO、Sb2O3等
の酸化物;HfB2、ZrB2、LaB6、CeB6、YB
4、GdB4等の硼化物;TiC、ZrC、HfC、Ta
C、SiC、WC等の炭化物;TiN、ZrN、HfN
等の窒化物;Si、Ge等の半導体;カーボン等を挙げ
ることができる。
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は10Å〜200Åである。
一部に形成された高抵抗の亀裂であり、通電フォーミン
グ等により形成される。また、亀裂内には数Å〜数百Å
の粒径の導電性微粒子を有することもある。この導電性
微粒子は電子放出部を含む薄膜4を構成する物質の少な
くとも一部の元素を含んでいる。また、電子放出部3お
よびその近傍の電子放出部を含む薄膜4は炭素または炭
素化合物を有することもある。
方法としては様々な方法が考えられるが、その1例を図
7に示す。2は電子放出部形成用薄膜で例えば微粒子膜
が挙げられる。
明を図6および図7に基づいて説明する。
溶剤により十分に洗浄後、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、フォトリソグラフィー技術
により、その絶縁性基板1の面上に素子電極5および6
を形成する(図7(a))。
5と6の間に有機金属溶液を塗布して放置することによ
り、有機金属薄膜を形成する。なおここで言う有機金属
溶液とは、前記Pd,Ru,Ag,Au,Ti,In,
Cu,Cr,Fe,Zn,Sn,Ta,W,Pb等の金
属を構成元素とする有機化合物の溶液である。この後、
有機金属薄膜を加熱焼成処理し、リフトオフ、エッチン
グ等によりパターニングし、電子放出部形成用薄膜2を
形成する(図7(b))。
明したが、これに限るものではなく、真空蒸着法、スパ
ッタ法、化学的気相堆積法、分散塗布法、ディッピング
法、スピナー法等によって形成される場合もある。
処理を行う。通電フォーミングは素子電極5・6間に不
図示の電源により通電を行い、電子放出部形成用薄膜2
を局所的に破壊、変形もしくは変質せしめ、構造を変化
させた部位を形成させるものである。この局所的に構造
変化させた部位を電子放出部3と呼ぶ(図7(c))。
先に説明したように、電子放出部3は導電性微粒子で構
成されていることを本発明者は観察している。
例を図8に示す。
ルス波高値が一定の電圧パルスを連続的に印加する場合
(図8(a))と、パルス波高値を増加させながら電圧
パルスを印加する場合(図8(b))とがある。まず、
パルス波高値を一定電圧とした場合(図8(a))につ
いて説明する。
形のパルス幅とパルス間隔であり、T1を1μ秒〜10
ミリ秒、T2を10μ秒〜100ミリ秒とし、三角波の
波高値(通電フォーミング時のピーク電圧)は表面伝導
型電子放出素子の形態に応じて適宜選択し、適当な真空
度、例えば1×10-5Torr程度の真空雰囲気下で、
数秒〜数十分印加する。なお、素子の電極間に印加する
波形は三角波に限定する必要はなく、矩形波など所望の
波形を用いてもよい。また、その波高値およびパルス幅
・パルス間隔等についても上述の値に限ることなく、電
子放出部が良好に形成されれば所望の値を選択すること
ができる。
(a)の場合と同様であり、三角波の波高値(通電フォ
ーミング時のピーク電圧)は、例えば0.1Vステップ
程度ずつ増加させ適当な真空雰囲気下で印加する。
は、パルス間隔T2中に、電子放出部形成用薄膜2を局
所的に破壊・変形しない程度の電圧、例えば0.1V程
度の電圧で、素子電流を測定し、抵抗値を求め、例えば
1MΩ以上の抵抗を示した時に通電フォーミング終了と
する。
性化工程と呼ぶ処理を施すことが望ましい。
Torr程度の真空度で、通電フォーミング同様、パル
ス波高値が一定の電圧パルスを繰返し印加する処理のこ
とであり、真空中に存在する有機物質に起因する炭素も
しくは炭素化合物を薄膜上に堆積させ素子電流If、放
出電流Ieを著しく変化させる処理である。活性化工程
は素子電流Ifと放出電流Ieを測定しながら、例えば、
放出電流Ieが飽和した時点で終了する。また、印加す
る電圧パルスは動作駆動電圧で行うことが好ましい。
は、グラファイト(単結晶および多結晶の両方を指
す。)、非晶質カーボン(非晶質カーボンおよび多結晶
グラファイトの混合物を指す)であり、その膜厚は50
0Å以下が好ましく、より好ましくは300Å以下であ
る。
ォーミング工程、活性化工程における真空度よりも高い
真空度の雰囲気下に置いて動作駆動させるのがよい。ま
た、さらに高い真空度の雰囲気下で、80℃〜150℃
の加熱後に動作駆動させることが望ましい。
した真空度より高い真空度とは、例えば約10-6Tor
r以上の真空度であり、より好ましくは超高真空系であ
り、新たに炭素もしくは炭素化合物が導電薄膜上にほと
んど堆積しない真空度である。こうすることによって、
素子電流If、放出電流Ieを安定化させることが可能と
なる。
って作成された本発明に関わる電子放出素子の基本特性
について図9および図10を用いて説明する。
子放出特性を測定するための測定評価装置の概略構成図
である。図9において、1は絶縁性基板、5および6は
素子電極、4は電子放出部を含む薄膜、3は電子放出部
を示す。また、91は素子に素子電圧Vfを印加するた
めの電源、90は素子電極5・6間の電子放出部を含む
薄膜4を流れる素子電流Ifを測定するための電流計、
94は素子の電子放出部より放出される放出電流Ieを
捕捉するためのアノード電極、93はアノード電極94
に電圧を印加するための高圧電源、92は素子の電子放
出部3より放出される放出電流Ieを測定するための電
流計である。電子放出素子の上記素子電流Ifおよび放
出電流Ieの測定にあたっては、素子電極5および6に
電源91と電流計90とを接続し、その電子放出素子の
上方に高圧電源93と電流計92とを接続したアノード
電極94を配置している。また、本電子放出素子および
アノード電極94は真空装置内に配置され、その真空装
置には排気ポンプおよび真空計等の真空装置に必要な機
器が具備されており、所望の真空下にて本素子の測定評
価を行えるようになっている。なお、アノード電極の電
圧は1〜10kV、アノード電極と電子放出素子との距
離Hは3〜8mmの範囲で測定した。
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関係
の典型的な例を図10に示す。なお、図10は任意単位
で示されており、放出電流Ieは素子電流Ifのおよそ1
000分の1程度である。図からも明らかなように、本
電子放出素子は放出電流Ieに対して3つの特性を有す
る。
と呼ぶ。図10中のVth)以上の素子電圧を印加する
と、急激に放出電流Ieが増加する。一方、閾値電圧よ
り低い電圧では放出電流Ieはほとんど検出されない。
すなわち、放出電流Ieに対する明確な閾値電圧Vthを
持った非線形素子である。
するため、放出電流Ieは素子電圧Vfで制御できる。
荷量は、素子電圧Vfを印加する時間により制御でき
る。
関わる電子放出素子は、他方面への応用が期待される。
また、素子電流Ifは素子電圧Vfに対して単調に増加す
る(M1)特性の例を図10に示したが、この他にも、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗
(VCNR)特性を示す場合もある。この場合も電子放
出素子は上述した3つの特性を有する。なお、予め導電
性微粒子を分散して構成した表面伝導型電子放出素子に
おいては、前記本発明の基本的な素子構成の基本的な製
造方法の一部を変更しても作製できる。
について述ベる。
数の表面伝導型電子放出素子を基板上に配列することに
より形成される。表面伝導型電子放出素子の配列の方式
には表面伝導型電子放出素子を並列に配置し、個々の素
子の両端を配線で接続する梯子型配置や、表面伝導型電
子放出素子の一対の素子電極にそれぞれX方向配線、Y
方向配線を接続した単純マトリクス配置(以下、マトリ
クス型配置電子源基板と呼ぶ)があげられるが、本発明
はマトリクス型配置電子源基板に関するものである。
板の構成について図11を用いて説明する。111は絶
縁性基板、112はX方向配線、113はY方向配線、
114は表面伝導型電子放出素子、115は結線であ
る。同図において、絶縁性基板111は、前述したガラ
ス等であり、その大きさおよび厚みは、表面伝導型電子
放出素子の個数および個々の素子の設計上の形状、さら
には電子源の使用時に容器の一部を構成する場合には、
その容器を真空に保持するための条件等に依存して適宜
設定される。m本のX方向配線112はDx1、Dx2・
・・Dxmからなり、絶縁性基板111上に、所定の形
状にパターニングされた導電性金属等からなり、多数の
表面伝導型電子放出素子にほぼ均等な電圧が供給される
ように、材料、膜厚、配線幅等が設定される。Y方向配
線113は、Dy1、Dy2・・・Dynのn本の配線よ
りなり、X方向配線112と同様に所定の形状にパター
ニングされた導電性金属等からなり、多数の表面伝導型
電子放出素子にほぼ均等な電圧が供給されるように、材
料、膜厚、配線幅等が設定される。
方向配線113の間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されて、マトリクス配線を構成する。
なお、このm、nは共に正の整数である。不図示の層間
絶縁層は、SiO2等からなる層であり、X方向配線1
12を形成した絶縁性基板111の全面または一部に所
定の形状で形成され、特にX方向配線112とY方向配
線113の交差部の電位差に耐え得るように、膜厚、材
料、製法が適宜設定される。また、X方向配線112と
Y方向配線113は、それぞれ外部端子として引き出さ
れている。
上にn本のY方向配線113を層間絶縁層を介して設置
した例で説明しているが、n本のY方向配線113の上
にm本のX方向配線112を層間絶縁層を介して設置す
ることもできる。
子放出素子114の対向する素子電極(不図示)がDx
1、Dx2・・・Dxmのm本のX方向配線112と、D
y1、Dy2・・・Dynのn本のY方向配線113と結
線115によって電気的に接続されているものである。
方向配線113と結線115と素子電極の導電性金属
は、その構成元素の一部または全部が同一であっても異
なってもよく、Ni、Cr、Au、Mo、W、Pt、T
i、Al、Cu、Pd等の金属またはそれらの合金;P
d、Ag、Au、RuO2、Pd−Ag等の金属または
金属酸化物とガラス等から構成される印刷導体;In2
O3−SnO2等の透明導体およびポリシリコン等の半導
体材料等より適宜選択される。また表面伝導型電子放出
素子は、絶縁性基板111あるいは不図示の層間絶縁層
上のどちらに形成してもよい。
に配列する表面伝導型電子放出素子114の行を任意に
走査するための走査信号を印加するための不図示の走査
信号発生手段が電気的に接続されている。一方Y方向配
線113には、Y方向に配列する表面伝導型電子放出素
子114の列の各列を任意に変調するための変調信号を
印加するための不図示の変調信号発生手段が電気的に接
続されている。
される駆動電圧は、その素子に印加される走査信号と変
調信号の差電圧として供給されるものである。上記の構
成において単純なマトリクス配線だけで個別の素子を選
択して独立に駆動可能になる。
トリクス配置の電子源を用いた画像形成装置について、
図3および図4を用いて説明する。図3は画像形成装置
の基本構成図であり、図4はその画像形成装置に用いら
れる蛍光膜のパターンである。
放出素子を基板上に作成した電子源基板、34は電子放
出素子に相当し、35および36は表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線およbび
Y方向配線である。32は電子源基板31を固定したリ
アプレート、40はガラス基板37の内面の蛍光膜38
とメタルバック39等が形成されたフェースプレート、
33は支持枠であり、リアプレート32、支持枠33お
よびフェースプレート40にフリットガラス等を塗布
し、大気中あるいは窒素中で400〜500℃で10分
以上焼成することで封着して外囲器41を構成する。
ト40、支持枠33、リアプレート32で構成される
が、リアプレート32は主に電子源基板31の強度を補
強する目的で設けられることから、電子源基板31自体
で十分な強度を持つ場合は別体のリアプレート32は不
要であり、電子源基板31に直接、支持枠33を封着
し、フェースプレート40、支持枠33および電子源基
板31で外囲器41を構成しても良い。さらには、フェ
ースプレート40とリアプレート32の間にスペーサー
と呼ばれる耐大気圧支持部材を設置することで大気圧に
対して十分な強度を持つ外囲器41にすることもでき
る。
はモノクロームの場合は蛍光体のみからなるが、カラー
の蛍光膜38の場合は、図4に示されるように、蛍光体
43の配列によりブラックストライプあるいはブラック
マトリクスなどと呼ばれる黒色部材42と蛍光体43と
で構成される。ブラックストライプ、ブラックマトリク
スが設けられる目的は、カラー表示の場合、必要となる
三原色蛍光体の各蛍光体43間の塗り分け部を黒くする
ことで混色等を目立たなくすることと、蛍光膜38にお
ける外光反射によるコントラストの低下を抑制すること
である。ブラックストライプの材料としては通常、良く
用いられている黒鉛を主成分とする材料だけでなく、光
の透過および反射が少ない材料であればこれに限るもの
ではない。
法は、モノクロームかカラーかによらず、沈殿法や印刷
法が用いられる。
バック39が設けられる。メタルバック39の目的は、
蛍光体43に照射された電子が帯電するのを防止するこ
と、蛍光体43の発光のうち内面側への光をフェースプ
レート40側へ鏡面反射することにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用させること、外囲器内で発生した負イオンの衝突
によるダメージからの蛍光体43の保護等である。メタ
ルバック39は、蛍光膜38作製後に蛍光膜38の内面
側表面の平滑化処理(通常、フィルミングと呼ばれる)
を行い、その後、Alを真空蒸着等で堆積することで作
製できる。フェースプレート40には、さらに蛍光膜3
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)を設けてもよい。
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行う必要がある。
-7Torr程度の真空度にされ、封止が行われる。ま
た、外囲器41の封止後の真空度を維持するために、ゲ
ッター処理を行う場合もある。これは、外囲器41の封
止を行う直前、あるいは封止後に抵抗加熱、高周波加熱
等の加熱法により、外囲器41内の所定の位置(不図
示)に配置されたゲッターを加熱し、蒸着膜を形成する
処理である。ゲッターは通常、Ba等が主成分であり、
その蒸着膜の吸着作用により、例えば1×10-5〜1×
10-7Torrの真空度を維持するものである。なお、
表面伝導型電子放出素子のフォーミング以降の工程は適
宜設定される。
形成装置において、各電子放出素子には、容器外端子D
x1〜Dxm、Dy1〜Dynを通じ、電圧を印加すること
により電子放出させ、高圧端子Hvを通じ、メタルバッ
ク39あるいは透明電極(不図示)に数kV以上の高圧
を印加し、電子ビームを加速し、蛍光膜38に衝突さ
せ、励起・発光させることで画像を表示することができ
る。
る好適な画像形成装置を作成する上で必要な概略構成で
あり、例えば各部材の材料等、詳細な部分は上述内容に
限られるものではなく、画像形成装置の用途に適するよ
う適宜選択する。
装置のみならずテレビ会議システム、コンピュータ等の
表示装置に適した画像形成装置を提供することができ
る。さらには本発明の電子源を、感光性ドラム等で構成
された光プリンタとしての画像形成装置として用いるこ
ともできる。
ような構成を有する電子源基板およびそれを用いる画像
形成装置の作製について、図2に基づいて説明する。図
2に示すように、本例では、不図示の基板上に対して電
子放出素子を、配線とともに3×3個の計9個のマトリ
クス状に形成した。
ソーダライムガラス基板を使用)に、一対の素子電極1
1および12を形成した。本実施例では、膜の成膜方法
として厚膜印刷法を使用した。ここで使用した厚膜ペー
スト材料はMODペーストで、金属成分はAuである。
刷の後、70℃で10分乾燥し、次に本焼成を実施し
た。焼成温度は550℃で、ピーク保持時間は約8分で
ある。印刷、焼成後のパターンは350×150μm、
厚みは約0.3μmであった(図2(a))。
片側に各々接続形成する。ここでは第1層配線13の形
成方法として、厚膜スクリーン印刷法を用いた。使用し
た厚膜ペースト材料はAgペーストで、金属部分はAg
である。所定のパターンでスクリーン印刷を行った後、
110℃で20分の乾燥を行い、550℃でピーク保持
時間15分の焼成を行って、幅100μm、厚み12μ
mの第1層の配線13を形成した(図2(b))。
た。この層間絶縁膜14は、X方向とY方向の両パター
ンからなる梯子型形状とした。本実施例では厚膜スクリ
ーン印刷法を用いて形成した。ペースト材料は、PdO
を主成分としてガラスバインダーを混合したペ−ストで
ある。焼成温度は550℃で、ピーク保持時間は約15
分である。所定のパターンでバインダーをスクリーン印
刷した後、焼成を行ったところ、焼成後のパターン幅は
X方向が500μm、Y方向が60μmの2本のパター
ンで梯子形状となっており、厚みは約15μmの層であ
った。なおその際、第1層の配線13上に第1層の層間
絶縁膜14のX方向パターンが位置するように形成を行
った(図2(c))。
た。通常、絶縁層は上下層間の絶縁性を確保するため
に、印刷と焼成を2回ずつ実施する。これは、厚膜ペー
ストにより形成される膜は通常ポーラスな膜であるから
である。そのため、1回の印刷・焼成の後、再度印刷を
行って、1回目の膜のポーラス状態を埋め込むようにし
て2回目の膜を印刷、焼成する。これにより、絶縁性が
確保されることになる。本実施例では、絶縁性を必要と
する第1層の配線13と後に形成する第2層の配線の交
差部近傍のみに第2層の層間絶縁膜15を形成した。形
成方法、ペースト材料は第1層の層間絶縁膜14と同じ
で、厚膜スクリーン印刷法、ガラスペースト法を用い
た。焼成温度は550℃、ピーク保持時間は約15分で
あった。所定のパターンにスクリーン印刷・焼成後のパ
ターンは、500×500μm、厚み約15μmであっ
た。なお、交差部の絶縁層のトータルの厚みは、約30
μmであった(図2(d))。
とき、配線16の形成は、前記第1層の層間絶縁層14
の梯子型状の2本のY方向パターンの間に第1層の配線
13と第2層の配線16の交差部に形成した第2層の層
間絶縁膜15を介して行われている。さらに、第2層の
配線16の形成と同時に素子電極11とその配線16と
の接続も行われた。形成方法としては、厚膜スクリーン
印刷法を用いた。使用した厚膜ペースト材料はAgペー
ストで、金属部分はAgである。所定のパターンでスク
リーン印刷の後、110℃で20分の乾燥を行った後、
550℃でピーク保持時間15分の焼成を行って幅30
0μm、厚み10μmの第2層の配線16を得た(図2
(e))。
した。まず、上記印刷法で形成された、電子放出部への
通電用の素子電極11および12の上層に有機パラジウ
ム(CCP4230;奥野製薬工業(株)製)をスピナ
ーにより回転塗布後、300℃で10分間の加熱処理を
行い、Pdからなる電子放出部形成用薄膜17を形成し
た。このようにして形成された電子放出部形成用薄膜1
7は、Pdを主元素とする微粒子から構成され、その、
膜厚は10nm、シート抵抗値は5×104Ω/□であ
った。なお、ここで述べる微粒子膜は、複数の微粒子が
集合した膜であり、その微細構造としては微粒子が個々
に分散配置した状態のみならず、微粒子が互いに隣接あ
るいは重なり合った状態(島状も含む)の膜をもさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。
法を用いて、パターニングすることにより、フォーミン
グ前までの素子の製造工程が完了した(図2(f))。
製したところ、第2層の配線形成時のだれによる素子電
極との短絡は生じなかった。
製した電子源を使用して画像形成装置を得た。これにつ
いて図3、図4および図8を用いて説明する。
子放出素子を形成した電子源基板31をリアプレート3
2上に固定した後、基板31の5mm上方に、フェース
プレート40(ガラス基板37の内面に蛍光膜38とメ
タルバック39が形成されて構成される)を支持枠33
を介し配置し、フェースプレート40、支持枠33、リ
アプレート32の接合部にフリットガラスを塗布し、4
50℃で10分間焼成することで封着した(図3参
照)。また、リアプレート32への基板31の固定もフ
リットガラスで行った。
および36はそれぞれX方向およびY方向の配線であ
る。
体のみから成るが、本実施例では蛍光体はストライプ形
状(図4参照)を採用し、先にブラックストライプを形
成し、その間隙部に各蛍光体を塗布し、蛍光膜38を作
製した。ブラックストライプの材料は、通常良く用いら
れている黒鉛を主成分とする材料を用いた。
スラリー法を用いた。
ルバック39が設けられる。本例では、メタルバック
は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行ない、その後、
Alを真空蒸着することで作製した。
8の導電性を高めるため、蛍光膜38の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導電性が得られたので省
略した。
色蛍光体と電子放出素子とを対応させなくてはいけない
ため、十分な位置合わせを行なった。
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1〜Dxm
とDy1〜Dynを通じ、電子放出素子34の素子電極間
に電圧を印加し、電子放出部形成用薄膜2を通電処理
(フォーミング処理)することにより、電子放出部3を
作成した。フォーミング処理の電圧波形を図8に示す。
幅とパルス間隔であり、本実施例ではT1を1ミリ秒、
T2を10ミリ秒とし、三角波の波高値(フォーミング
時のピーク電圧)は14Vとし、フォーミング処理は約
1×10-6Torrの真空雰囲気下で60秒間行なっ
た。
ジウム元素を主成分とする微粒子が分散配置された状態
となり、その微粒子の平均粒径は30Åであった。
不図示の排気管をガスバーナーで熱することで溶着し、
外囲器の封止を行なった。
ゲッター処理を行なった。ゲッター処理とは、封止を行
なう直前、あるいは封止後に抵抗加熱、あるいは高周波
加熱等の加熱法により、画像形成装置内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、その蒸着膜の吸着作用により、例えば1×10-5〜
1×10-7Torrの真空度を維持するものである。
成装置において、各表面伝導型電子放出素子には、容器
外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号お
よび変調信号を不図示の信号発生手段によりそれぞれ印
加することにより、電子放出させ、高圧端子Hvを通じ
て、メタルバック39に5kVの高圧を印加し、電子ビ
ームを加速して、蛍光膜38に衝突させ、励起・発光さ
せることで画像を表示した。その結果、欠陥のない良好
な画質の画像が得られた。
製方法に従って、アレイ状発光素子を作製し、それを感
光性ドラム上に配置することにより、良好な電子写真記
録装置を構成することができた。
素子を作成した場合においても同様の効果を得ることが
できる。
によれば、電子源基板の配線形成時に素子電極の短絡を
防止できることから、それを画像形成装置に用いた場合
に画素欠陥が低減して、高い画質の画像を得ることがで
きる。さらに、本発明の方法によれば、基板上にX−Y
マトリクス状に多数の表面伝導型電子放出素子を配置す
ることが容易で、大画面の画像形成装置に好適な電子源
基板を得ることができる。
模式的平面図である。
程図である。
切り欠き斜視図である。
(a)はブラックストライプの設けられたもの、(b)
はブラックマトリクスの設けられたものの図である。
式的平面図である。
出素子の1例の構成を示す示す模式図であり、(a)は
平面図、(b)は断面図である。
子製造時の通電フォーミングにおける電圧波形を示すグ
ラフであり、(a)はパルス波高値が一定の場合、
(b)はパルス波高値が増加する場合である。
評価装置の概略構成図である。
示す図である。
クス配線して構成した電子源基板の概略図である。
Claims (8)
- 【請求項1】 第1の素子電極と第2の素子電極からな
る素子電極対を有する電子放出素子と、該電子放出素子
を駆動するための互いに交差する第1層の配線と第2層
の配線とを有する電子源基板の製造方法において、 1)基板上に複数の素子電極対を形成する工程、 2)第1層の配線を形成する工程、 3)該第1層の配線と前記素子電極対の一方の第1の素
子電極を接続する工程、 4)前記第1層の配線と前記第2層の配線との交差部に
おいて両配線を絶縁する帯状絶縁層であって、交差部お
よびその近傍以外の帯状の中央部分が開口している絶縁
層を、前記第1層の配線と交差するように形成する工
程、 5)前記第2層の配線を、前記帯状絶縁層の幅以下の幅
で、該絶縁層上に形成する工程、 6)前記第2層の配線と前記素子電極対の第2の素子電
極とを接続する工程、および 7)前記素子電極対を有する電子放出素子を形成する工
程を含むことを特徴とする電子源基板の製造方法。 - 【請求項2】 前記帯状絶縁層を形成した後に、該絶縁
層上に前記交差部およびその近傍を覆う絶縁層をさらに
形成する請求項1記載の製造方法。 - 【請求項3】 前記第1層の配線と第1の素子電極との
接続を、第1層の配線の形成と同時に行う請求項1また
は2記載の製造方法。 - 【請求項4】 前記第2層の配線と第2の素子電極との
接続を、第2層の配線の形成と同時に行う請求項1また
は2記載の製造方法。 - 【請求項5】 前記帯状絶縁層の開口部に前記第2の素
子電極の一端が位置するように、前記第2の素子電極お
よび前記帯状絶縁層の形状を設定し、前記第2層の配線
を形成したときに前記開口部を通して前記第2層の配線
と前記第2の素子電極との接続が行われる請求項4記載
の製造方法。 - 【請求項6】 前記電子放出素子を形成する工程が、前
記素子電極対の間に導電性薄膜を形成し、通電処理によ
って該薄膜の一部に電子放出部を形成して、電子放出素
子として表面伝導型電子放出素子を形成する工程である
請求項1ないし5のいずれかに記載の製造方法。 - 【請求項7】 前記素子電極対、第1層の配線、第2層
の配線および絶縁層の形成を印刷法で行う請求項1ない
し6のいずれかに記載の電子源基板の製造方法。 - 【請求項8】 請求項1ないし7のいずれかに記載の方
法で製造される電子源基板と、画像が形成される領域を
備えた基板とを対向させ、支持枠を介して接合する工
程、両基板の間の空間を減圧状態とする工程、前記電子
源基板に画像形成用の駆動回路を接続する工程を含む画
像形成装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20243195A JP3450533B2 (ja) | 1995-08-08 | 1995-08-08 | 電子源基板および画像形成装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20243195A JP3450533B2 (ja) | 1995-08-08 | 1995-08-08 | 電子源基板および画像形成装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0950760A JPH0950760A (ja) | 1997-02-18 |
JP3450533B2 true JP3450533B2 (ja) | 2003-09-29 |
Family
ID=16457409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20243195A Expired - Lifetime JP3450533B2 (ja) | 1995-08-08 | 1995-08-08 | 電子源基板および画像形成装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3450533B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269255A (ja) * | 2005-03-24 | 2006-10-05 | Seiko Epson Corp | 電子放出素子及び電子放出素子の製造方法、並びに表示装置及び電子機器 |
-
1995
- 1995-08-08 JP JP20243195A patent/JP3450533B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0950760A (ja) | 1997-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3217629B2 (ja) | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 | |
JP3372720B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3450533B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JP3200270B2 (ja) | 表面伝導型電子放出素子、電子源、及び、画像形成装置の製造方法 | |
JP3332673B2 (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 | |
JP3222338B2 (ja) | 電子源および画像形成装置の製造方法 | |
JP3387710B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
JP3372759B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置の製造方法 | |
JP3450565B2 (ja) | 電子源基板および画像形成装置の製造方法 | |
JPH08162001A (ja) | 電子源基板、電子源、画像形成装置及びそれらの製造方法 | |
JP3459705B2 (ja) | 電子源基板の製造方法、及び画像形成装置の製造方法 | |
JP3423524B2 (ja) | 電子放出素子の製造方法 | |
JP3402891B2 (ja) | 電子源および表示パネル | |
JP3507454B2 (ja) | 平板型画像形成装置の製造方法 | |
JPH09245690A (ja) | マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置 | |
JP3459720B2 (ja) | 電子源の製造方法および画像形成装置の製造方法 | |
JP3450581B2 (ja) | 配線基板および画像形成装置の製造方法 | |
JP3450425B2 (ja) | 電子源およびその製造方法、ならびに画像形成装置 | |
JP3472033B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
JPH09219142A (ja) | 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置 | |
JP3478807B2 (ja) | 平板型画像形成装置及びその製造方法 | |
JP3207990B2 (ja) | 平板型画像形成装置 | |
JPH09219163A (ja) | 配線形成方法、該方法により形成したマトリクス配線、電子源の製造方法、電子源及び画像表示装置 | |
JPH08180800A (ja) | 電子源及び画像表示装置の製造方法 | |
JPH09219147A (ja) | 電子源の製造方法、該方法により製造される電子源及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |