JP3752808B2 - 電界電子放出素子 - Google Patents
電界電子放出素子 Download PDFInfo
- Publication number
- JP3752808B2 JP3752808B2 JP32353197A JP32353197A JP3752808B2 JP 3752808 B2 JP3752808 B2 JP 3752808B2 JP 32353197 A JP32353197 A JP 32353197A JP 32353197 A JP32353197 A JP 32353197A JP 3752808 B2 JP3752808 B2 JP 3752808B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- electron extraction
- electron
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の属する技術分野】
本発明は電界放出によって電子を放出する電界電子放出素子の構造に関するものである。
【0002】
【従来の技術】
近年、平板形表示装置などの電子源として電界放射型の電子放出素子が採用されてきている。平板形表示装置では面積の比較的大きい発光面に対して電子線を均一に照射することが要求されるから、この種の用途に用いる電子放出素子では、多数の電界放射型の陰極をアレイ状に配列した冷陰極アレイとして形成することが考えられている(Technical Digest of IVMC 91,Nagahama 1991,p.50、(社)日本電子工業振興協会、真空マイクロエレクトロニクス調査報告書I,1992年3月、p.37等参照)。
【0003】
電界放射型の電子放出素子の一例を図11〜図13に示す。図11は電子放出素子のカソード側の構成を示す平面図であり、図12はその部分拡大図である。また、図13は図12の断面構造を示している。この電子放出素子は、図13に示すように、カソード基板7上に導電性のべース電極2、絶縁体層5および電子引き出し電極3(以下ゲート電極3と称す)が積層されたものに、ゲート電極3および絶縁体層5が部分的に積層されずベース電極2まで達する穴が形成されており、この穴にベース電極2と抵抗層6を介して電気的に接続されたエミッタ4を配置してある。エミッタ4は図12に示すように星型に形成されている。このエミッタ4の先端部はゲート電極3の穴の端部から約1μm以下の微小空隙を隔てた位置となるよう配置されている。前述したように、エミッタ4は一つのべース電極2上に複数個が配置され、図11に示すように、アレイ状をなしている。
【0004】
上記構造の電界電子放出素子において、ベース電極2に対して数10V〜数100V程度の正の電圧をゲート電極3に印加すると、ベース電極2と電気的に接続されたエミッタ4とゲート電極3の間に108 V/m以上の高電界がかかり、電界電子放出によってエミッタ4の先端から電子が放出される。このとき電界電子放出素子に対向して、アノード電極(図示せず)を設置し、アノード電極にべース電極2に対して正の電圧を印加しておくことで、エミッタ4の先端から放出された電子をアノード電極側に引き出すことができる。
【0005】
上記構造の電界電子放出素子の作成方法の一例を図14〜図17をもとに説明する。まず、図14に示すように、ガラス等の絶縁性基板7の上にクロムなどの金属層を形成し、パターニングすることでベース電極2を形成する。続いて、ベース電極2を形成した上から、抵抗層6、エミッタ4、剥離層9を形成し、これら剥離層9、エミッタ4、抵抗層6をエミッタ形状にパターニングして図15の構造とする。続いて、図16に示すように、絶縁体層5、ゲート電極3を上から形成し、図17に示すように、剥離層9を除去することで、エミッタ4を露出させ、電界放出素子を作製する。
【0006】
【発明が解決しようとする課題】
従来の電界電子放出素子においては、一組のゲート電極3とベース電極2に複数のエミッタ4を配置しており、すべてのエミッタ4がベース電極2と電気的にも接続している。もし、エミッタ4の一つでもゲート電極3と短絡を起こした場合、ベース電極2とゲート電極3の間に電圧を印加できなくなり、すべてのエミッタ4からの電子放出が停止してしまう。ここで、エミッタ4とゲート電極3の短絡の原因としては、次のようなものがある。
【0007】
▲1▼一つのエミッタ4が著しい電子放出を起こして、ジュール加熱によってエミッタ物質が蒸発し、飛散した物質がゲート電極3とエミッタ4の残部に電気的なブリッジを形成する。
▲2▼電界電子放出素子を設置している空間の真空の劣化によって、エミッタ4とゲート電極3の間で放電が生じ、エミッタ4の一部やゲート電極3の一部が蒸発し、飛散した物質が電気的なブリッジを形成する。
▲3▼何らかの粉体が表面に付着し、エミッタ4とゲート電極3の間にブリッジを形成する。
【0008】
このような短絡による機能停止の問題を解決する方法の一つとして、特開平5−299010号に提案された方法がある。これは、図18に示すように、ゲート電極3を幹線と分割部にパターニングすることによって、ゲート電極3を分割し、個々の分割部にはエミッタ4を一つずつ配置している。個々のゲート電極3の分割部は、細い溶断部8を介してゲート電極3の幹線に接続し、すべてのゲート電極3の分割部は電気的に接続された状態となっている。ゲート電極3をこのような構造とすることで、仮にエミッタ4の一つが何らかの原因でゲート電極3と短絡を起こした場合、短絡電流は溶断部8を経由して流れるため、ジュール加熱によって細くなっている溶断部8の温度が上昇し、溶融し切断される。溶断部8が切断されると、エミッタ4と短絡を起こした部分のゲート電極3(分割部)が全体のゲート電極3(幹線)から分離されるため、残りのゲート電極3は短絡状態から解放され、全体的な機能停止を免れることができる。
【0009】
しかしながら、ゲート電極3をパターニングにより平面的な細線部分を作製して溶断部8とする方法では、十分な感度を有した溶断部を形成するために、非常に細い線幅部分を形成しなければならず、作製が困難である。もし、十分に細い線幅が形成できなかった場合は、溶断部の感度が低くなり、ある程度の抵抗値を有した短絡が発生した場合には、溶断部が切断されずに、電界電子放出素子全体が動作を停止してしまうおそれがある。
【0010】
本発明はこのような問題に鑑みてなされたものであり、その目的とするところは、電界放出によって電子を放出する電子放出素子において、電子引き出しのための高電圧が印加される電極間が短絡しても、電子放出素子の全体が機能停止に陥ることを防止することにある。
【0011】
【課題を解決するための手段】
請求項1の発明によれば、上記の課題を解決するために、図5及び図6に示すように、絶縁性基板7上に形成したベース電極2上に絶縁体層5を介して電子引き出しのためのゲート電極3を積層し、該ゲート電極3と絶縁体層5に、前記ベース電極2まで至る複数の凹所を設けるとともに、該凹所内のそれぞれにエミッタ4を突設し、該エミッタ4を微小空隙を介して前記ゲート電極3に近接配置して前記ベース電極2と前記ゲート電極3との間に電圧を印加することにより、ゲート電極3とエミッタ4との間に形成される強電界によりそれぞれのエミッタ4から電子を放出させるようにした電子放出素子において、ベース電極2の端部断面構造をなだらかとし、ゲート電極3に段差を生じさせる段差作製部9をベース電極2と同じ層にベース電極2とは別に形成し、段差作製部9の端部は略垂直な断面構造とすることで、段差作製部9上のゲート電極3に膜厚の薄い部分を作り込むことで、易溶断部8を形成したことを特徴とするものである。また、請求項2の発明によれば、図7及び図8に示すように、ゲート電極3に段差を生じさせる段差作製部9をベース電極2上に形成した第1の絶縁層上に形成し、第1の絶縁層と段差作製部9の上に第2の絶縁層を介してゲート電極3を積層し、段差作製部9の上のゲート電極3に膜厚の薄い部分を作り込むことで易溶断部8を形成したことを特徴とするものである。
【0012】
【発明の実施の形態】
本発明の前提となる基本構成を図1及び図2に示す。ゲート電極3のパターニングにより、図1に示すように、ゲート電極3を幹線と分割部とに分割し、溶断部8を介してすべてのゲート電極3を接続するが、図2に示すように、ゲート電極3の膜厚を薄くすることによって溶断部8を形成するものである。もちろん、溶断部8は膜厚を薄くするだけではなく、図1に示すように、パターニングによって平面的にも細くする構造を兼ね備えていても構わない。ゲート電極3の分割部分一つに対して配置されるエミッタ4の個数も一つに限定するものではなく、複数個を配置しても構わない。溶断部8の膜厚を薄くするために、本発明では、後述のようにゲート電極3の層よりも下側に段差部分を設けて、その段差部分の形状をゲート電極3の層に反映することで、ゲート電極3に段差部分を作製し、段差によって膜厚を薄くする。
【0013】
このように膜厚を薄くした部分を形成し、溶断部8とすることによって、一つのエミッタ4とゲート電極3が短絡した場合も、溶断部8で短絡したゲート電極3の部分を切り離すことができるから、全体的な電界電子放出素子の動作停止を防ぐことができるようになる。また、単に平面的に細い部分を設けることで溶断部8を作製する場合よりも、平面的にも細くかつ膜厚的にも薄い溶断部8を作製した場合の方が、溶断部8の感度が高くなり、素子全体の動作停止を免れる可能性が高くなる。さらに、以下に述べる各実施例のように、ゲート電極3よりも下側に段差部分を設け、その段差形状をゲート電極3に反映させることによって膜厚の薄い部分を作成する方法は、簡便であるという特長を有する。
【0014】
(比較例1)
本発明に対する比較例1を図3及び図4をもとに説明する。図3は電界電子放出素子のゲート電極3の一つの分割部およびエミッタ4について、平面構造を示したものであり、そのB−B線における断面構造を図4に示す。図3のゲート電極3の幹線には、他にもゲート電極3の分割部が溶断部8を介して接続されている。この比較例1の特徴は、図4に示すように、ベース電極2の端部の上にゲート電極3の溶断部8が配置される構造で、電界電子放出素子を作製したことにある。
【0015】
先に図14〜図17で説明したように、ベース電極2と抵抗層6とエミッタ4を作製した上から、絶縁層5とゲート電極3を形成する作製方法を採った場合、ゲート電極3は下側の凹凸形状を反映した形状となる。このため、ゲート電極3は溶断部8の部分でベース電極2の端部形状を反映した段差を有することになる。仮にベース電極2の膜厚を200nmとし、ゲート電極3の膜厚を300nmとした場合、段差部分には膜厚100nmの最薄部が形成されることになる。もし、エミッタ4の一つがゲート電極3と短絡を起こした場合、短絡電流のジュール加熱によって最薄部から溶断部8が容易に切断され、短絡部を全体から切り離すことができ、全体的な動作停止を免れることができる。これは、平面的に細線部を形成して溶断部8とする場合よりも、単純に考えて1/3の短絡電流で溶断が可能となっている。また、この構造の利点は単にベース電極2の端部とゲート電極3のパターンの配置を組み合わせるだけで、溶断部8の薄膜部を形成できるという簡便性にある。
【0016】
(実施例1)
本発明の実施例1を図5及び図6をもとに説明する。本実施例は、ベース電極2と同じ層に段差を生じさせる段差作製部9を作製し、その上に絶縁体層5とゲート電極3を作製したものである。ゲート電極3の溶断部8は、この段差を生じさせる段差作製部9の上に来るように配置している。段差作製部9の端部は垂直な断面構造となっているが、ベース電極2の端部はなだらかな断面構造としている。このためゲート電極3の断面形状は、ベース電極2の端面部ではなだらかであり、さほど膜厚が薄くなっている部分はないが、段差作製部9の上では段差を生じ、最薄部が形成される。
【0017】
また、この段差作製部9はベース電極2とは電気的に接続されていない。ベース電極の端部断面が垂直となっている場合、絶縁体層5にも最薄部が生じる。ベース電極2とゲート電極3の間には数10〜数100Vの電圧が印加されるために、電界電子放出素子を駆動する際に、この絶縁体層5の最薄部の電界が強くなり、絶縁破壊を引き起こすおそれがある。しかしながら、本実施例のようにベース電極2の端部断面構造をなだらかとし、別途に段差作製部9を設けることによって、絶縁体層5の最薄部を無くすことができ、絶縁破壊の発生を抑えることができる。
【0018】
(実施例2)
本発明の実施例2を図7及び図8をもとに説明する。本実施例は、段差作製部9を、ベース電極2と同層ではなく、絶縁体層5の途中に配置したものである。ゲート電極3と段差作製部9の間の絶縁体層5の厚さが薄いほど、ゲート電極3の断面形状は、段差作製部9の形状をより忠実に反映したものとなる。したがって、段差作製部9を絶縁体層5の途中に配置することで、ゲート電極3の段差をより鋭くし、最薄部をより精度よく作製することができる。
【0019】
(比較例2)
本発明に対する比較例2を図9及び図10をもとに説明する。本例は、段差作製部9を、ベース電極2と同層ではなく、ベース電極2のさらに下側に配置した例である。この比較例2においても、構造が簡単な実施例1と同様の効果を得ることができる。
【0020】
【発明の効果】
本発明は、電界放出によって電子を放出する電子放出素子において、電子引き出し層に膜厚の薄い部分を作り込むことで、易溶断部を形成したものであるから、短絡を生じた場合も、短絡部分を易溶断部で切り離すことで、全体的な電界電子放出素子の機能停止を防ぐことができる。また、膜厚の薄い部分を作り込むことにより、単に平面的なパターニングによって易溶断部を形成するよりも、易溶断部の感度を高くすることができる。さらに、電子引き出し層よりも下側の形状を反映させることで、電子引き出し層に段差部分を形成し、最薄部を設けることによって、簡便に薄膜溶断部を形成することができる。特に、請求項1の発明のように、ベース層の端部断面構造をなだらかとし、別途に段差作製部を設けることによって、絶縁体層の最薄部を無くすことができ、絶縁破壊の発生を抑えることができる。また、請求項2の発明のように、段差作製部を絶縁体層の途中に配置することで、ゲート電極の段差をより鋭くし、最薄部をより精度よく作製することができる。
【図面の簡単な説明】
【図1】 本発明の前提となる基本構成を示す平面図である。
【図2】 図1のA−A線についての断面図である。
【図3】 本発明に対する比較例1を示す平面図である。
【図4】 図3のB−B線についての断面図である。
【図5】 本発明の第1実施例を示す平面図である。
【図6】 図5のC−C線についての断面図である。
【図7】 本発明の第2実施例を示す平面図である。
【図8】 図7のD−D線についての断面図である。
【図9】 本発明に対する比較例2を示す平面図である。
【図10】 図9のE−E線についての断面図である。
【図11】 従来の電界電子放出素子を示す平面図である。
【図12】 図11の一部分を拡大して示した平面図である。
【図13】 従来の電界電子放出素子の断面図である。
【図14】 従来の電界電子放出素子の第1の製造工程を示す斜視図である。
【図15】 従来の電界電子放出素子の第2の製造工程を示す斜視図である。
【図16】 従来の電界電子放出素子の第3の製造工程を示す斜視図である。
【図17】 従来の電界電子放出素子の第4の製造工程を示す斜視図である。
【図18】 従来の電界電子放出素子の部分的な短絡による全体の機能停止を防止するための構造を示す平面図である。
【符号の説明】
2 ベース電極
3 ゲート電極
4 エミッタ
5 絶縁体層
6 抵抗層
7 基板
8 溶断部
Claims (2)
- 絶縁性基板上に形成したベース層上に絶縁層を介して電子引き出し層を積層し、該電子引き出し層と絶縁層に、前記ベース層まで至る複数の凹所を設けるとともに、該凹所内のそれぞれにエミッタ部を突設し、該エミッタ部を微小空隙を介して前記電子引き出し層に近接配置して前記ベース層と前記電子引き出し層との間に電圧を印加することにより、電子引き出し層とエミッタ部との間に形成される強電界によりそれぞれのエミッタ部から電子を放出させるようにした電子放出素子において、ベース層の端部断面構造をなだらかとし、電子引き出し層に段差を生じさせる段差作製部をベース層と同じ層にベース層とは別に形成し、段差作製部の端部は略垂直な断面構造とすることで、段差作製部上の電子引き出し層に膜厚の薄い部分を作り込むことで、易溶断部を形成したことを特徴とする電界電子放出素子。
- 絶縁性基板上に形成したベース層上に絶縁層を介して電子引き出し層を積層し、該電子引き出し層と絶縁層に、前記ベース層まで至る複数の凹所を設けるとともに、該凹所内のそれぞれにエミッタ部を突設し、該エミッタ部を微小空隙を介して前記電子引き出し層に近接配置して前記ベース層と前記電子引き出し層との間に電圧を印加することにより、電子引き出し層とエミッタ部との間に形成される強電界によりそれぞれのエミッタ部から電子を放出させるようにした電子放出素子において、電子引き出し層に段差を生じさせる段差作製部をベース層上に形成した第1の絶縁層上に形成し、第1の絶縁層と段差作製部の上に第2の絶縁層を介して電子引き出し層を積層し、段差作製部の上の電子引き出し層に膜厚の薄い部分を作り込むことで易溶断部を形成したことを特徴とする電界電子放出素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32353197A JP3752808B2 (ja) | 1997-11-25 | 1997-11-25 | 電界電子放出素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32353197A JP3752808B2 (ja) | 1997-11-25 | 1997-11-25 | 電界電子放出素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11162324A JPH11162324A (ja) | 1999-06-18 |
JP3752808B2 true JP3752808B2 (ja) | 2006-03-08 |
Family
ID=18155747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32353197A Expired - Fee Related JP3752808B2 (ja) | 1997-11-25 | 1997-11-25 | 電界電子放出素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3752808B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010003042A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 전계 방출 표시 소자 |
KR20060000751A (ko) * | 2004-06-29 | 2006-01-06 | 삼성에스디아이 주식회사 | 전자방출소자 및 이를 이용한 전자방출 표시장치 |
-
1997
- 1997-11-25 JP JP32353197A patent/JP3752808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11162324A (ja) | 1999-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0684478A (ja) | マイクロポイント放出陰極電子源及びこの電子源を使用する電界放出励起陰極線ルミネセンス表示装置 | |
KR100225561B1 (ko) | 전계방출형 전자원 | |
JP2699827B2 (ja) | 電界放出カソード素子 | |
US5902165A (en) | Field emission device with over-etched gate dielectric | |
US6060841A (en) | Field emission element | |
JP2007227380A (ja) | 放射スクリーン用のナノチューブを有するカソード構造 | |
JP3066573B2 (ja) | 電界放出型表示素子 | |
JP3752808B2 (ja) | 電界電子放出素子 | |
US5932962A (en) | Electron emitter elements, their use and fabrication processes therefor | |
JP2001229805A (ja) | 電界放出カソードならびに電界放出型表示装置 | |
US6045426A (en) | Method to manufacture field emission array with self-aligned focus structure | |
JP2737618B2 (ja) | 電界放出形電子源 | |
KR100274865B1 (ko) | 전계방사형 음극 및 그 제조방법 | |
JP2000268707A (ja) | 電界放出素子及びその製造方法 | |
JPH08115677A (ja) | 冗長導体電子ソース | |
JPH09283011A (ja) | 電界放出素子及びその製造方法 | |
JP3232195B2 (ja) | 電子放出素子 | |
JP3526462B2 (ja) | 電界放出型陰極装置 | |
JP2007503686A (ja) | 有機電子デバイスの製造方法および有機電子デバイス | |
JP3269236B2 (ja) | 電界放出形電子源 | |
JPH05144370A (ja) | 微小電界放出陰極アレイ | |
JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
JPH0963461A (ja) | 電子放出素子 | |
JP3601275B2 (ja) | 電界電子放出素子 | |
JP2000348601A (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |