JPH08115677A - 冗長導体電子ソース - Google Patents
冗長導体電子ソースInfo
- Publication number
- JPH08115677A JPH08115677A JP27506895A JP27506895A JPH08115677A JP H08115677 A JPH08115677 A JP H08115677A JP 27506895 A JP27506895 A JP 27506895A JP 27506895 A JP27506895 A JP 27506895A JP H08115677 A JPH08115677 A JP H08115677A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- electron source
- conductors
- grid element
- extraction grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 冗長導体電子ソースを提供すること。
【解決手段】 電子ソースは、冗長導体抽出グリッド１
７と冗長列導体３８，３９を有するように形成される。
グリッド１７は、列導体３８，３９の上に位置する複数
の導体ストリップ２１，２２を有する。グリッド１７の
１つの導体ストリップ２１，２２が、下に位置する導体
に対して短絡する場合でも、短絡していない導体は使用
可能な状態にある。同様に、列導体３８，３９はそれぞ
れ、グリッド１７の下に位置する複数の列導体ストリッ
プ１４，２５，４１，４２を有する。１つの列導体スト
リップ１４，２５，４１，４２がグリッド１７に対して
短絡する場合でも、短絡していない列導体ストリップは
使用可能な状態にある。
７と冗長列導体３８，３９を有するように形成される。
グリッド１７は、列導体３８，３９の上に位置する複数
の導体ストリップ２１，２２を有する。グリッド１７の
１つの導体ストリップ２１，２２が、下に位置する導体
に対して短絡する場合でも、短絡していない導体は使用
可能な状態にある。同様に、列導体３８，３９はそれぞ
れ、グリッド１７の下に位置する複数の列導体ストリッ
プ１４，２５，４１，４２を有する。１つの列導体スト
リップ１４，２５，４１，４２がグリッド１７に対して
短絡する場合でも、短絡していない列導体ストリップは
使用可能な状態にある。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子放出表示デバイスに
関し、さらに詳しくは電子放出ソース（electron emiss
ion source）の新規の抽出グリッド（extraction grid
）に関する。
関し、さらに詳しくは電子放出ソース（electron emiss
ion source）の新規の抽出グリッド（extraction grid
）に関する。
【従来の技術】電界放出デバイス（ＦＥＤ）は、技術上
よく知られており、通常は、画像表示装置を含む広範な
用途に採用される。ＦＥＤの例に、１９９２年８月２５
日にRobert C. Kaneに付与された米国特許第５，１４
２，１８４号がある。ＦＥＤは通常、少なくとも２つの
電極，陰極導体，およびゲートまたは抽出グリッドを採
用する。一般に、抽出グリッドと陰極導体は、直角を成
して形成されて、放出チップまたはエミッタからの電子
放出を刺激するための、行と列のアドレス指定の利用を
容易にする。陰極導体と抽出グリッドは通常、誘電体層
によって電気的に分離される。ＦＥＤの形成中、ピンホ
ールが誘電体層内に形成でき、その結果、抽出グリッド
と陰極導体の間に電気的短絡が生じる。この電気的短絡
のために、陰極導体と抽出グリッドは、同一の電位に強
制され、これにより、エミッタの列と行が励磁されるの
を阻む。エミッタの列が短絡すると画像を生成できない
ため、このような電気的短絡を有して形成される表示装
置は通常、短絡したエミッタが位置するところが、暗
部、または連続的な輝線として現れる。
よく知られており、通常は、画像表示装置を含む広範な
用途に採用される。ＦＥＤの例に、１９９２年８月２５
日にRobert C. Kaneに付与された米国特許第５，１４
２，１８４号がある。ＦＥＤは通常、少なくとも２つの
電極，陰極導体，およびゲートまたは抽出グリッドを採
用する。一般に、抽出グリッドと陰極導体は、直角を成
して形成されて、放出チップまたはエミッタからの電子
放出を刺激するための、行と列のアドレス指定の利用を
容易にする。陰極導体と抽出グリッドは通常、誘電体層
によって電気的に分離される。ＦＥＤの形成中、ピンホ
ールが誘電体層内に形成でき、その結果、抽出グリッド
と陰極導体の間に電気的短絡が生じる。この電気的短絡
のために、陰極導体と抽出グリッドは、同一の電位に強
制され、これにより、エミッタの列と行が励磁されるの
を阻む。エミッタの列が短絡すると画像を生成できない
ため、このような電気的短絡を有して形成される表示装
置は通常、短絡したエミッタが位置するところが、暗
部、または連続的な輝線として現れる。
【０００２】
【発明が解決しようとする課題】したがって、抽出グリ
ッドが陰極導体に対して短絡しても、変わらずに機能す
る電子ソースを有することが望ましい。
ッドが陰極導体に対して短絡しても、変わらずに機能す
る電子ソースを有することが望ましい。
【０００３】
【実施例】図１は、冗長導体を備えた新規の電子ソース
を有する電界放出表示装置１０の拡大断面図を概略的に
示したものである。電子ソースは、抽出グリッド１７
と、電子ソースの列導体のための新規の冗長導体モデル
を含む。後に図２で検討してより明らかになるように、
グリッド１７は、図１に示す抽出素子２７などの複数の
抽出素子を有する。装置１０は、装置１０の他の部分が
その上に形成される基板１１を有する。基板１１は通
常、絶縁材料または半絶縁材料であり、たとえば誘電体
層を有するシリコンまたはガラスである。好適な実施例
では、基板１１はガラスである。装置１０の電子ソース
は抵抗層を含み、この層は一般に、以下に示すような抵
抗セクション１２など、基板１１の上にある複数の抵抗
セクションとして形成される。複数の抵抗セクションは
通常、安定抵抗器として利用される。電子ソースはまた
列導体を有し、これは、第１列導体ストリップ（column
conductor strip）１４を含み、このストリップは、セ
クション１２の上に形成されるエミッタ１３と、外部電
圧源（図示せず）との間に、電気接点を設けるのに利用
される。図３を見ると分かるように、電子ソースは、第
２列導体ストリップ２５を含み、これは、図１には示さ
れていない。図１に示す部分には、エミッタ１３だけが
示されているが、電子ソースは後に示すように、複数の
エミッタ１３を有する。グリッド１７は誘電体層１６の
上に配置されて、グリッド１７を基板１１，ストリップ
１４，およびセクション１２からから電気的に分離す
る。グリッド１７は、放出開口部１５を有し、これは、
エミッタ１３に対して実質的に中央にあって、電子がエ
ミッタ１３から、遠い位置に配置された陽極１８へと移
動して、その上に画像を形成できるようにする。エミッ
タ１３と向かい合う陽極１８の表面は通常、燐でコーテ
ィングされて、電子が陽極１８に当たると表示を行う。
を有する電界放出表示装置１０の拡大断面図を概略的に
示したものである。電子ソースは、抽出グリッド１７
と、電子ソースの列導体のための新規の冗長導体モデル
を含む。後に図２で検討してより明らかになるように、
グリッド１７は、図１に示す抽出素子２７などの複数の
抽出素子を有する。装置１０は、装置１０の他の部分が
その上に形成される基板１１を有する。基板１１は通
常、絶縁材料または半絶縁材料であり、たとえば誘電体
層を有するシリコンまたはガラスである。好適な実施例
では、基板１１はガラスである。装置１０の電子ソース
は抵抗層を含み、この層は一般に、以下に示すような抵
抗セクション１２など、基板１１の上にある複数の抵抗
セクションとして形成される。複数の抵抗セクションは
通常、安定抵抗器として利用される。電子ソースはまた
列導体を有し、これは、第１列導体ストリップ（column
conductor strip）１４を含み、このストリップは、セ
クション１２の上に形成されるエミッタ１３と、外部電
圧源（図示せず）との間に、電気接点を設けるのに利用
される。図３を見ると分かるように、電子ソースは、第
２列導体ストリップ２５を含み、これは、図１には示さ
れていない。図１に示す部分には、エミッタ１３だけが
示されているが、電子ソースは後に示すように、複数の
エミッタ１３を有する。グリッド１７は誘電体層１６の
上に配置されて、グリッド１７を基板１１，ストリップ
１４，およびセクション１２からから電気的に分離す
る。グリッド１７は、放出開口部１５を有し、これは、
エミッタ１３に対して実質的に中央にあって、電子がエ
ミッタ１３から、遠い位置に配置された陽極１８へと移
動して、その上に画像を形成できるようにする。エミッ
タ１３と向かい合う陽極１８の表面は通常、燐でコーテ
ィングされて、電子が陽極１８に当たると表示を行う。
【０００４】図２は、図１に示す抽出グリッド１７の一
部の拡大平面図を概略的に示したものである。同一の参
照番号を有する図２の素子は、同一のものである。装置
１０（図１）は、図１で指摘したように、複数のエミッ
タ１３を有する。エミッタ１３はグループ単位で表示さ
れていて、各グループは第１画素領域２８や第２画素領
域３６などの画素領域内にある。１つの画素領域内にあ
るエミッタを利用して、陽極１８の上に単一画素画像を
形成する（図１）。画素領域２８，３６は通常、後に図
３に示すように、抽出グリッド１７がエミッタ１３と
（ストリップ１４，２５を含む列導体などの）関連する
列導体の上に位置するところに発生する。グリッド１７
は、電気的に分離されている複数の導体として形成され
ており、グリッド１７の１つの導体と、ストリップ１４
または２５（図３）のいずれかとの間で短絡が生じて
も、グリッド１７の他の導体を機能させるようになって
いる。これを達成するため、グリッド１７は、各画素領
域内に複数の抽出素子を有し、各画素領域では、少なく
とも１つの抽出素子が一般に、グリッド１７の複数の導
体の１つと電気的に接続される。グリッド１７の複数の
各導体は、各画素内に、このような複数の抽出素子を有
することができる。
部の拡大平面図を概略的に示したものである。同一の参
照番号を有する図２の素子は、同一のものである。装置
１０（図１）は、図１で指摘したように、複数のエミッ
タ１３を有する。エミッタ１３はグループ単位で表示さ
れていて、各グループは第１画素領域２８や第２画素領
域３６などの画素領域内にある。１つの画素領域内にあ
るエミッタを利用して、陽極１８の上に単一画素画像を
形成する（図１）。画素領域２８，３６は通常、後に図
３に示すように、抽出グリッド１７がエミッタ１３と
（ストリップ１４，２５を含む列導体などの）関連する
列導体の上に位置するところに発生する。グリッド１７
は、電気的に分離されている複数の導体として形成され
ており、グリッド１７の１つの導体と、ストリップ１４
または２５（図３）のいずれかとの間で短絡が生じて
も、グリッド１７の他の導体を機能させるようになって
いる。これを達成するため、グリッド１７は、各画素領
域内に複数の抽出素子を有し、各画素領域では、少なく
とも１つの抽出素子が一般に、グリッド１７の複数の導
体の１つと電気的に接続される。グリッド１７の複数の
各導体は、各画素内に、このような複数の抽出素子を有
することができる。
【０００５】好適な実施例では、グリッド１７の複数の
導体は、第１導体ストリップ２１を含み、これは、画素
領域２８，３６の端部と、実質的に平行で、導体ストリ
ップ２１から距離２９の（矢印で示す）間隔を置いた第
２導体ストリップ２２の付近に配置される。距離２９
は、約１２から２５ミクロンで、所望の画素密度を得る
ようにする。ストリップ２１，２２は、スイッチング時
間を最小限に抑えるべく低い抵抗を有するために、また
画素の大きさに合わせるために、幅が約２から１００ミ
クロンである。ストリップ２２は、ストリップ２１の反
対にある画素領域２８，３６の端部付近に配置されてい
る。画素領域２８の中で、グリッド１７は、第１抽出素
子２３（破線の四角で示す）と第２抽出素子２６（同様
に破線の四角で示す）を有する。素子２３は、エミッタ
１３の上に位置する導体ストリップ２１の部分に形成さ
れ、素子２６は、ストリップ２２に隣接しており、また
実質的に平行である。素子２６は、ストリップ２１の
「Ｌ字」形導体の導体張り出し部分によって、ストリッ
プ２１と電気的に接続される。第３抽出素子２７（破線
の四角で示す）は、エミッタ１３の上に位置する導体ス
トリップ２２の一部によって形成され、第４抽出素子２
４（破線の四角で示す）は、ストリップ２１と隣接し、
かつこれに対して実質的に平行であり、ストリップ２１
と素子２６の間にある。素子２４は、ストリップ２２の
「Ｌ」字型導体張り出し部分によってストリップ２２と
電気的に接続される。そのため、素子２６は、素子２３
から第２の距離３７にあり、素子２４は素子２３から第
３の距離３８にあって、距離３７は距離２９より小さ
く、距離３８は距離３７より小さくなるようにする。素
子２３，２４，２６，２７は他の形状をとることもで
き、たとえば、各導体ストリップ２１，２２は、導体ス
トリップ２１，２２それぞれから突き出している大きな
四角のみをを有することもできる。各素子２３，２４，
２６，２７は複数の放出開口部１５を有し、この中で、
各開口部は、図１で指摘したように、複数のエミッタ１
３の中の１つのエミッタに対応する。
導体は、第１導体ストリップ２１を含み、これは、画素
領域２８，３６の端部と、実質的に平行で、導体ストリ
ップ２１から距離２９の（矢印で示す）間隔を置いた第
２導体ストリップ２２の付近に配置される。距離２９
は、約１２から２５ミクロンで、所望の画素密度を得る
ようにする。ストリップ２１，２２は、スイッチング時
間を最小限に抑えるべく低い抵抗を有するために、また
画素の大きさに合わせるために、幅が約２から１００ミ
クロンである。ストリップ２２は、ストリップ２１の反
対にある画素領域２８，３６の端部付近に配置されてい
る。画素領域２８の中で、グリッド１７は、第１抽出素
子２３（破線の四角で示す）と第２抽出素子２６（同様
に破線の四角で示す）を有する。素子２３は、エミッタ
１３の上に位置する導体ストリップ２１の部分に形成さ
れ、素子２６は、ストリップ２２に隣接しており、また
実質的に平行である。素子２６は、ストリップ２１の
「Ｌ字」形導体の導体張り出し部分によって、ストリッ
プ２１と電気的に接続される。第３抽出素子２７（破線
の四角で示す）は、エミッタ１３の上に位置する導体ス
トリップ２２の一部によって形成され、第４抽出素子２
４（破線の四角で示す）は、ストリップ２１と隣接し、
かつこれに対して実質的に平行であり、ストリップ２１
と素子２６の間にある。素子２４は、ストリップ２２の
「Ｌ」字型導体張り出し部分によってストリップ２２と
電気的に接続される。そのため、素子２６は、素子２３
から第２の距離３７にあり、素子２４は素子２３から第
３の距離３８にあって、距離３７は距離２９より小さ
く、距離３８は距離３７より小さくなるようにする。素
子２３，２４，２６，２７は他の形状をとることもで
き、たとえば、各導体ストリップ２１，２２は、導体ス
トリップ２１，２２それぞれから突き出している大きな
四角のみをを有することもできる。各素子２３，２４，
２６，２７は複数の放出開口部１５を有し、この中で、
各開口部は、図１で指摘したように、複数のエミッタ１
３の中の１つのエミッタに対応する。
【０００６】グリッド１７は、画素領域３６内に、それ
ぞれ素子２３，２４，２６，２７と同様である抽出素子
３１，３２，３３，３４を有する。図１に示す装置１０
の部分は、素子２７を切断した断面図であって、図１の
断面図には、ストリップ１４に近いエミッタ１３を含む
ようにしている。
ぞれ素子２３，２４，２６，２７と同様である抽出素子
３１，３２，３３，３４を有する。図１に示す装置１０
の部分は、素子２７を切断した断面図であって、図１の
断面図には、ストリップ１４に近いエミッタ１３を含む
ようにしている。
【０００７】ストリップ２１または２２が下の陰極導体
に対して短絡する場合には、外部グリッド電圧（図示せ
ず）が、ストリップ２１，２２の残りの短絡していない
ストリップに印加されて、陽極１８（図１）の上に画像
を呈することができる。ストリップ２１，２２の短絡し
たストリップは利用されない。短絡は、すべての外部電
子機器（図示せず）を表示装置１０に接続する前に、装
置１０（図１）を試験するときに、判定できる。
に対して短絡する場合には、外部グリッド電圧（図示せ
ず）が、ストリップ２１，２２の残りの短絡していない
ストリップに印加されて、陽極１８（図１）の上に画像
を呈することができる。ストリップ２１，２２の短絡し
たストリップは利用されない。短絡は、すべての外部電
子機器（図示せず）を表示装置１０に接続する前に、装
置１０（図１）を試験するときに、判定できる。
【０００８】図３は、電気的短絡が発生したときに、装
置１０の使用を容易にする、新規の冗長陰極導体３９，
４０を概略的に示したものである。図１および図２と同
じ図３の素子には同一の参照番号が付される。導体４０
はストリップ１４とストリップ２５を含み、これらは、
実質的に平行で、領域２８の向かい合う側面に沿ってい
る。複数の抵抗セクション１２，１９，２０，３０は、
領域２８内のストリップ１４と２５との間の基板１１の
上に形成される。セクション１２，１９，２０，３０
は、それぞれ、抽出素子２７，２６，２４，２３（図
２）の下に位置するようなパターンで形成される。セク
ション１２，１９，２０，３０は、当業者には周知のよ
うに、一体型の抵抗層を適用し、この層をエッチングす
ることによって形成できる。ストリップ１４はセクショ
ン１２，２０を、それぞれ素子２７，２４に対応するパ
ターンで接続し、一方、ストリップ２５は、セクション
１９，３０を、それぞれ素子２６，２３に対応するパタ
ーンで接続する。ついでエミッタ１３が、セクション１
２，１９，２０，３０の上に形成される。図を簡素化す
るため、図３の各セクション１２，１９，２０，３０の
上では、６つのエミッタのみが示される。
置１０の使用を容易にする、新規の冗長陰極導体３９，
４０を概略的に示したものである。図１および図２と同
じ図３の素子には同一の参照番号が付される。導体４０
はストリップ１４とストリップ２５を含み、これらは、
実質的に平行で、領域２８の向かい合う側面に沿ってい
る。複数の抵抗セクション１２，１９，２０，３０は、
領域２８内のストリップ１４と２５との間の基板１１の
上に形成される。セクション１２，１９，２０，３０
は、それぞれ、抽出素子２７，２６，２４，２３（図
２）の下に位置するようなパターンで形成される。セク
ション１２，１９，２０，３０は、当業者には周知のよ
うに、一体型の抵抗層を適用し、この層をエッチングす
ることによって形成できる。ストリップ１４はセクショ
ン１２，２０を、それぞれ素子２７，２４に対応するパ
ターンで接続し、一方、ストリップ２５は、セクション
１９，３０を、それぞれ素子２６，２３に対応するパタ
ーンで接続する。ついでエミッタ１３が、セクション１
２，１９，２０，３０の上に形成される。図を簡素化す
るため、図３の各セクション１２，１９，２０，３０の
上では、６つのエミッタのみが示される。
【０００９】同様に、導体３９は領域３６内にあり、そ
れぞれストリップ１４，２５に対応する導体ストリップ
４１と導体ストリップ４２を含む。領域３６はまた、セ
クション１２，１９，２０，３０と同様で、それぞれ、
素子３４，３３，３２，３１のパターンに（図２）対応
するセクション４３，４４，４６，４７を有する。
れぞれストリップ１４，２５に対応する導体ストリップ
４１と導体ストリップ４２を含む。領域３６はまた、セ
クション１２，１９，２０，３０と同様で、それぞれ、
素子３４，３３，３２，３１のパターンに（図２）対応
するセクション４３，４４，４６，４７を有する。
【００１０】グリッド１７（図２）と図３の冗長導体陰
極導体を一緒に利用することにより、短絡が発生した場
合に使用可能ないくつかの接続を提供する。ストリップ
１４がストリップ２１（図２）に対して短絡する場合に
は、ストリップ２５とストリップ２２（図２）が、陽極
１８（図１）の上に画像を形成するのに依然使用でき
る。また、図３の冗長陰極導体を使用すると、冗長陰極
導体が、先行技術の単一導体抽出グリッドと共に使用さ
れる場合でも、先行技術の陰極導体に対して利点を持た
らす。このような場合、先行技術の抽出グリッドは、ス
トリップ１４または２５の１つと短絡する可能性がある
が、ストリップ１４，２５の短絡していないものは、電
子放出に使用可能の状態にある。たとえば、先行技術の
抽出グリッドがストリップ１４に対して短絡する場合に
は、ストリップ２５は短絡しない可能性がある。外部電
圧が先行技術の抽出グリッドに印加されるとき、抵抗セ
クション１２，２０上のストリップ１４とエミッタ１３
は、先行技術の抽出グリッドと同一の電位にある。しか
し、抵抗セクション１９，３０の上にあるストリップ２
５とエミッタ１３は異なる電位にあるので、セクション
１９，３０の上のエミッタ１３は電子を放出できる。
極導体を一緒に利用することにより、短絡が発生した場
合に使用可能ないくつかの接続を提供する。ストリップ
１４がストリップ２１（図２）に対して短絡する場合に
は、ストリップ２５とストリップ２２（図２）が、陽極
１８（図１）の上に画像を形成するのに依然使用でき
る。また、図３の冗長陰極導体を使用すると、冗長陰極
導体が、先行技術の単一導体抽出グリッドと共に使用さ
れる場合でも、先行技術の陰極導体に対して利点を持た
らす。このような場合、先行技術の抽出グリッドは、ス
トリップ１４または２５の１つと短絡する可能性がある
が、ストリップ１４，２５の短絡していないものは、電
子放出に使用可能の状態にある。たとえば、先行技術の
抽出グリッドがストリップ１４に対して短絡する場合に
は、ストリップ２５は短絡しない可能性がある。外部電
圧が先行技術の抽出グリッドに印加されるとき、抵抗セ
クション１２，２０上のストリップ１４とエミッタ１３
は、先行技術の抽出グリッドと同一の電位にある。しか
し、抵抗セクション１９，３０の上にあるストリップ２
５とエミッタ１３は異なる電位にあるので、セクション
１９，３０の上のエミッタ１３は電子を放出できる。
【００１１】よって、電子ソース内に電気的短絡があっ
ても、電子ソースの使用を容易にする新規の冗長導体電
子ソースを提供したことが認められよう。電子ソースの
抽出グリッドを複数の電気的に分離された導体ストリッ
プに形成することにより、短絡していないグリッド導体
を使用して、画像を生成できる。同様に、冗長陰極導体
を形成すると、陰極導体の短絡していない部分を使用し
て、画像を形成させるのを容易にする。したがって、短
絡した導体を有する表示装置を放棄せずに使用すること
ができるので、歩留まりを増加して、表示装置の費用を
低下できる。
ても、電子ソースの使用を容易にする新規の冗長導体電
子ソースを提供したことが認められよう。電子ソースの
抽出グリッドを複数の電気的に分離された導体ストリッ
プに形成することにより、短絡していないグリッド導体
を使用して、画像を生成できる。同様に、冗長陰極導体
を形成すると、陰極導体の短絡していない部分を使用し
て、画像を形成させるのを容易にする。したがって、短
絡した導体を有する表示装置を放棄せずに使用すること
ができるので、歩留まりを増加して、表示装置の費用を
低下できる。
【図１】 本発明による表示装置の拡大断面図を概略的
に示す。
に示す。
【図２】 本発明による抽出グリッドの一部の平面図を
概略的に示す。
概略的に示す。
【図３】 本発明による陰極導体の一部の平面図を概略
的に示す。
的に示す。
１０ 電界放出表示装置 １１ 基板 １２，１９，２０，３０ 抵抗セクション １３ エミッタ １４ 第１列導体ストリップ １５ 放出開口部 １６ 誘電体層 １７ 抽出グリッド １８ 陽極 ２１ 第１導体ストリップ ２２ 第２導体ストリップ ２３，２４，２６，２７ 抽出素子 ２５ 第２列導体ストリップ ２８，３６ 画素領域 ２９，３７，３８ 距離 ３１，３２，３３，３４ 抽出素子 ３９，４０ 冗長陰極導体 ４１，４２ 導体ストリップ ４３，４４，４６，４７ 抵抗セクション
Claims (5)
- 【請求項１】 冗長導体電子ソースであって：基板（１
１）の上にあり、電子ソースの画素領域（３６）内にあ
る第１抵抗セクション（４３）；前記基板（１１）の上
にあり、前記画素領域（３６）内にある第２抵抗セクシ
ョン（４４）であって、前記第１抵抗セクション（４
３）は前記第２抵抗セクション（４４）から電気的に分
離されている第２抵抗セクション（４４）；前記第１抵
抗セクション（４３）と電気的に結合される第１列導体
ストリップ（４１）；および前記第２抵抗セクション
（４４）と電気的に結合され、前記第１列導体ストリッ
プ（４３）から電気的に分離される第２列導体ストリッ
プ（４２）；によって構成されることを特徴とする冗長
導体電子ソース。 - 【請求項２】 冗長導体電子ソースであって：前記電子
ソースの画素領域（３６）内と同一平面内にある複数の
並置された導体（２１，２２）であって、前記複数の並
置された導体は電気的に分離される複数の並置導体（２
１，２２）；前記画素領域内にあって、前記並置された
複数の導体の第１導体（２１）と電気的に接続される第
１抽出グリッド素子（３１）であって、前記第１抽出グ
リッド素子は第１放出開口部（１５）を有する第１抽出
グリッド素子（３１）；および前記画素領域内にあっ
て、前記並置された複数の導体の第２導体（２２）と電
気的に接続される第２抽出グリッド素子（３４）であっ
て、前記第２抽出グリッド素子（３４）は、前記第１抽
出グリッド素子（３１）から電気的に分離され、前記第
２抽出グリッド素子は第２放出開口部（１５）を有する
第２抽出グリッド素子（３４）；によって構成されるこ
とを特徴とする冗長導体電子ソース。 - 【請求項３】 冗長導体電子ソースを形成する方法であ
って：前記電子ソースの第１平面内で、前記電子ソース
の画素領域（３６）内に複数の導体（４１，４２）を形
成して、前記複数の導体の第１導体（４１）を、前記電
子ソースの第２平面内にある導体（２２）に対して短絡
させても、前記複数の導体の残りの導体（４２）は、前
記第２平面内にある前記導体（２２）に対して短絡しな
いように形成する段階；によって構成されることを特徴
とする方法。 - 【請求項４】 さらに、前記画素領域（３６）内の前記
抽出グリッド素子（３４）に対して実質的に平行であ
り、前記第１抽出グリッド素子（３４）と電気的に接続
される第３抽出グリッド素子（３２）を含むことを特徴
とする請求項２記載の電子ソース。 - 【請求項５】 さらに、前記画素領域（３６）内の前記
第１抽出グリッド素子（３４）に対して実質的に平行
で、前記第２抽出グリッド素子（３３）と電気的に接続
される第４抽出グリッド素子（３１）を含むことを特徴
とする請求項４記載の電子ソース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/319,402 US5528098A (en) | 1994-10-06 | 1994-10-06 | Redundant conductor electron source |
| US319402 | 1994-10-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115677A true JPH08115677A (ja) | 1996-05-07 |
Family
ID=23242110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27506895A Pending JPH08115677A (ja) | 1994-10-06 | 1995-09-29 | 冗長導体電子ソース |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5528098A (ja) |
| EP (1) | EP0706198B1 (ja) |
| JP (1) | JPH08115677A (ja) |
| KR (1) | KR100371627B1 (ja) |
| DE (1) | DE69514606T2 (ja) |
| TW (1) | TW277137B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010003042A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 전계 방출 표시 소자 |
| US6297586B1 (en) | 1998-03-09 | 2001-10-02 | Kabushiki Kaisha Toshiba | Cold-cathode power switching device of field-emission type |
| JP2007264533A (ja) * | 2006-03-30 | 2007-10-11 | Futaba Corp | 電界放出形表示素子及びその駆動方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631518A (en) * | 1995-05-02 | 1997-05-20 | Motorola | Electron source having short-avoiding extraction electrode and method of making same |
| US5633561A (en) * | 1996-03-28 | 1997-05-27 | Motorola | Conductor array for a flat panel display |
| KR100400494B1 (ko) * | 2001-02-22 | 2003-10-08 | 주식회사 청구양행 | 컷트 파일 환편지 및 그 편성방법 |
| KR100455358B1 (ko) * | 2001-08-30 | 2004-11-12 | 채병기 | 슬라이버 환편지 제조장치 |
| ITTO20120993A1 (it) * | 2011-11-25 | 2013-05-26 | Selex Sistemi Integrati Spa | Dispositivo a catodo freddo emettitore di elettroni |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| US5142184B1 (en) * | 1990-02-09 | 1995-11-21 | Motorola Inc | Cold cathode field emission device with integral emitter ballasting |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| US5157309A (en) * | 1990-09-13 | 1992-10-20 | Motorola Inc. | Cold-cathode field emission device employing a current source means |
| KR100225561B1 (ko) * | 1993-11-29 | 1999-10-15 | 니시무로 아츠시 | 전계방출형 전자원 |
-
1994
- 1994-10-06 US US08/319,402 patent/US5528098A/en not_active Expired - Lifetime
-
1995
- 1995-09-15 TW TW084109657A patent/TW277137B/zh active
- 1995-09-25 DE DE69514606T patent/DE69514606T2/de not_active Expired - Fee Related
- 1995-09-25 EP EP95115024A patent/EP0706198B1/en not_active Expired - Lifetime
- 1995-09-29 JP JP27506895A patent/JPH08115677A/ja active Pending
- 1995-10-06 KR KR1019950034205A patent/KR100371627B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297586B1 (en) | 1998-03-09 | 2001-10-02 | Kabushiki Kaisha Toshiba | Cold-cathode power switching device of field-emission type |
| KR20010003042A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 전계 방출 표시 소자 |
| JP2007264533A (ja) * | 2006-03-30 | 2007-10-11 | Futaba Corp | 電界放出形表示素子及びその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69514606T2 (de) | 2000-08-31 |
| TW277137B (ja) | 1996-06-01 |
| EP0706198A1 (en) | 1996-04-10 |
| KR100371627B1 (ko) | 2003-03-26 |
| DE69514606D1 (de) | 2000-02-24 |
| EP0706198B1 (en) | 2000-01-19 |
| US5528098A (en) | 1996-06-18 |
| KR960015660A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
| KR100225561B1 (ko) | 전계방출형 전자원 | |
| US5621272A (en) | Field emission device with over-etched gate dielectric | |
| US6538391B1 (en) | Image display and a manufacturing method of the same | |
| JPH08236047A (ja) | 電気的に保護されたフラットディスプレイスクリーンの陽極 | |
| KR960019422A (ko) | 전자 방출 장치 및 그 제조 방법 | |
| KR960019421A (ko) | 전자 방출 장치 및 그 제조 방법 | |
| US5759078A (en) | Field emission device with close-packed microtip array | |
| KR100281814B1 (ko) | 전계방출소자 | |
| US5631518A (en) | Electron source having short-avoiding extraction electrode and method of making same | |
| JPH08115677A (ja) | 冗長導体電子ソース | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| US5889361A (en) | Uniform field emission device | |
| US5502347A (en) | Electron source | |
| US5633561A (en) | Conductor array for a flat panel display | |
| JP2001229805A (ja) | 電界放出カソードならびに電界放出型表示装置 | |
| US6417627B1 (en) | Matrix-addressable display with minimum column-row overlap and maximum metal line-width | |
| JPH07153369A (ja) | 電界放出形電子源 | |
| US5672933A (en) | Column-to-column isolation in fed display | |
| US7545088B2 (en) | Field emission device | |
| US20060202605A1 (en) | Image display device | |
| JP4220122B2 (ja) | マイクロチップ型電子ソースの製造方法 | |
| US5767619A (en) | Cold cathode field emission display and method for forming it | |
| JP3269236B2 (ja) | 電界放出形電子源 | |
| US5698933A (en) | Field emission device current control apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |