KR100274865B1 - 전계방사형 음극 및 그 제조방법 - Google Patents
전계방사형 음극 및 그 제조방법 Download PDFInfo
- Publication number
- KR100274865B1 KR100274865B1 KR1019930004093A KR930004093A KR100274865B1 KR 100274865 B1 KR100274865 B1 KR 100274865B1 KR 1019930004093 A KR1019930004093 A KR 1019930004093A KR 930004093 A KR930004093 A KR 930004093A KR 100274865 B1 KR100274865 B1 KR 100274865B1
- Authority
- KR
- South Korea
- Prior art keywords
- cathode layer
- layer
- cathode
- field emission
- deposited
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 전계방사형 음극 및 그 제조방법을 기시한다.
본 발명은, 기판의 상면에 소정패턴으로 형성된 캐소오드층과, 이 캐소오드 층의 상면에 적층되며 다수의 핀홀이 형성된 절연층과, 상기 핀홀의 내에 상기 캐소오드 층과 전기적으로 접속되는 전계방출 팁을 구비하여 된 전계방사형 음극 및 그 제조방법에 관한 것으로, 전계방출 팁의 단부를 환형의 형상으로 형상하는 것에 그 특징이 있으며 이는 종래의 전계방출 팁에 비하여 그 전자방출 표면적을 넓혀 전자의 방출특성을 향상시킬 수 있는 이점을 가진다.
Description
제1도는 종래 전계방사형 음극의 입단면도.
제2도는 제1도의 일부 발췌 확대 측면도.
제3도는 본 발명에 따른 전계방사형 음극의 입단면도.
제4도 (a) 내지 (f)는 본 발명에 따른 전계방사형 음극의 제조방법을 공정별로 나타내 보인 입단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 20 : 캐소오드 층
21, 22 : 제1, 2캐소오드 층 30 : 절연층
40 : 전계방출 팁 50 : 게이트 전극층
60 : 마스크 막
본 발명은 전계방사형 음극 및 그 제조방법에 관한 것으로서, 상세하게는 전자방출 면적이 보다 확장되어 높은 전자방출 특성을 얻을 수 있으며 팁의 마모를 극소화 할 수 있는 전계방사형 음극 및 그 제조방법에 관한 것이다.
일반적으로 각종 디스플레이, 마이크로 센서, 고속 스위칭 소자등에 사용되는 전계 방사형 음극은 제1도에 나타내 보인바와 같은 구조를 갖춘다. 즉, 기판(1)의 표면에는 케소오드(2)가 소정패턴으로 형성되고 이의 상부에는 소정의 패턴의 핀홀(3a)이 형성된 절연층(3)이 적층된다. 그리고 이 절연층(3)에 형성된 핀홀(3a)에 의해 노출된 기판상 캐소오드의 표면에 이 캐소오드(2)와 전기적으로 접속되는 침상의 전계방출 팁(4)이 형성된다. 그리고 상기 절연층(3)의 상면에는 상기 핀홀(3a)과 대응되는 부위에는 관통공(5a)이 형성된 스트라이프 상의 게이트전극(5)이 형성된다.
이와같이 구성된 종래의 전계방사형 음극에서, 상기 캐소오드(2)와 게이트전극에 소정전위의 전압이 인가되며, 고정전위의 전계효과에 의해, 상기 캐소오드의 표면에 형성된 전계방출 팁(4)으로부터 전자가 방출되게 된다.
그러나 상술한 바와 같은 종래 전계방사형 음극에서, 상기 캐소오드에 피착된 전계방출 팁이 단일의 침상으로 되어 있어 전자방출이 이루어 지는 표면의 면적이 매우적어서 방출되는 전자량이 매우 적다. 그리고 제2도에 나타내 보인바와 같이 사용중 전계방출 팁(4)의 단부가 파손된 경우에는 상기 전계방출 팁(4)의 단부로 부터의 전자방출 능력이 급격히 저하되는 문제점이 있다.
본 발명은 상기와 같은 종래 전계방사형 음극의 문제점을 해결하기 위하여 창출된 것으로서, 전자를 방출하는 전계방출 팁의 표면적을 확장하여 전자방출 특성을 향상시킬 수 있으며, 특히 전계방출 팁의 수명을 향상 시킬수 있는 전계방사형 음극을 제공함에 그 목적이 있다.
본 발명은, 상기 전계방사형 음극을 제조하기에 가장 적합한 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 기판의 상면에 소정의 패턴으로 형성된 캐소오드 층과, 이 캐소오드 층의 상면에 적층되며 다수의 핀홀이 형성된 절연층과, 상기 핀홀의 내에 상기 캐소오드 층과 전기적으로 접속되는 화산 분화구 형상의 전계방출 팁을 구비하여 된 전계방사형 음극에 있어서,
상기 캐소오드 층이 상기 기판의 표면에 전면적으로 피착되며 다수의 돌기가 마련된 제1캐소오드 층과, 제1캐소오드 층의 상면에 증착되며 상기 돌기의 표면에 형성된 부위가 전자를 방출하는 실질적인 전계방출 팁을 이루는 제2캐소오드 층을 구비하여 된 것에 그 특징이 있다.
본 발명의 전계방사형 음극을 제조하기에 가장 적합한 방법은 전계방사형 음극의 제조 방법에 있어서,
기판의 상면에 전면적으로 제1캐소오드 층과 마스크막을 순차적으로 증착하는 공정;
상기 마스크막을 식각 처리하여 소정패턴의 마스크막을 형성하는 공정;
상기 마스크막을 통해 제1캐소오드 층을 에칭하여 다수의 돌기를 형성하는 공정;
상기 제1캐소오드 층에 전면적으로 제2캐소오드 층을 증착하는 공정;
상기 제2캐소오드 층의 상면에 절연층과, 게이트 전극층을 순차적층하는 공정;
상기 게이트 전극층과 절연층을 제거하는 공정;
상기 제2캐소오드 층의 단부가 환형을 이루도록 상기 제1캐소오드 층을 습식 에칭하는 공정; 을 순차 포함하여 된 것에 그 특징이 있다.
이하 본 발명에 따른 전계방사형 음극의 바람직한 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제3도는 본 발명에 따른 전계방사형 음극의 단면도이고, 제4도(a) 내지 (f)는 본 발명에 따른 전계 방사형 음극의 제조공정을 나타내 보인 단면도이다.
이에 나타내 보인바와 같이 본 발명에 따른 전계방사형 음극은, 기판(10)의 상면에는 소정의 패턴의 캐소오드 층(20)이 형성된다. 그리고 이 캐소오드 층(20)의 상면에는 다수의 핀홀(31)이 형성된 절연층(30)이 적층된다. 이때 상기 핀홀(31)의 내에는 상기 캐소오드 층(20)과 전기적으로 접속되는 화산 분화구 형상의 전계방출 팁(40)이 마련된다. 그리고 상기 절연층(30)의 상면에는 상기 핀홀(31)과 대응되는 관통공(51)이 형성된 게이트 전극층(50)이 적층된다. 한편, 상기 캐소오드 층(20)은 상기 기판(10)의 상면에 전면적으로 증착되며 다수의 돌기(21a)가 마련된 제1캐소오드 층(21)과, 이 제1캐소오드 층(21)의 상면에 증착되며 그 단부가 환형의 개구부를 가짐으로써 실질 적으로 상기 전계방출 팁(40)을 이루는 제2캐소오드 층(20)을 구비한다.
그리고 상기와 같이 구성된 본 발명에 따른 전계방사형 음극의 제조방법을 제4도에 나타낸 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저 본 발명에 따른 전계방사형 음극의 제조방법은, 제4도(a)에 나타내 보인바와 같이 기판(10)의 상면에 제1캐소오드 층(21)을 전면적으로 증착하고 이 제1캐소오드 층(21)의 상면에 마스크막(60)을 전면적으로 증착한다. 그리고 제4도(b)에 나타내 보인바와 같이 상기 마스크막(60)이 소정패턴을 갖도록 식각 처리한다. 그리고 제4도(c)에 나타내 보인바와 같이 식각 처리에 의해 소정패턴을 가지는 마스크 막(60)을 통해 제1캐소오드 층(21)을 에칭하여 다수의 돌기(21a)를 형성한다. 이때 상기 제1캐소오드 층(21)의 돌기(21a)의 단부에는 상기 마스크 막(60)이 증착된 상태이다. 이 상태에서 제4도(d)에 나타내 보인바와 같이 상기 제1캐소오드 층(21)의 상면에 전면적으로 제2캐소오드 층(22)을 증착한다. 그리고 이 제2캐소오드 층(22)의 상면에 제4도(e)에 나타내 보인바와 같이 절연층(30)과 게이트 전극층(50)을 순차 적층한다. 이때 상기 제1캐소오드 층(21)에 제2캐소오드 층(22)을 증착하는 공정과, 상기 제2캐소오드 층(22)에 절연층(30)과 게이트 전극층(50)을 증착하는 공정을 행함에 있어서는 상기 제1캐소오드 층(21)이 그 상면에 도포된 기판(10)을 소정의 회전수단에 의해 일방향으로 회전시키면서 증착함이 바람직하다. 제2캐소오드 층(22)의 상면에 절연층(30) 및 게이트 전극층(50)을 증착하는 공정은 소정의 증착수단에 의해 상기 기판(10)에 수직되는 방향으로 증착함이 바람직하다.
이와 같은 상태에서 상기 제1캐소오드 층(21)의 돌기(21a)에 증착된 마스크막(60) 및 이 마스크 막(60)의 상부에 증착된 절연층(30) 및 게이트 전극층(50)을 제거한다. 그리고 제4도(f)에 나타내 보인바와 같이 제1캐소오드 층(21)에 도포된 제2캐소오드 층(22)의 단부가 환형의 개구부를 이루도록 제1캐소오드 층(21)의 돌기(21a)를 에칭 처리한다. 이에의해서 상기 제2캐소오드 층(22)의 단부는 환형의 개구부를 가지게 된다. 즉, 그 측면이 소정깊이 인입된 형상을 가지는 화산 분화구 형상의 전계방출 팁(40)이 형성된다.
상술한 바와 같이 전계방사형 음극의 제조방법에 의해 제조된 전계방사형 음극은 그 상단부가 환형의 돌기형상 즉, 그 상단부가 인입되고 그 가장자리는 첨예한 돌기부가 형성된 형상을 가지므로 종래 전계방출 팁에 비하여 그 전자방출 표면적을 매우 넓게 할 수 있으므로 전자의 방출특성을 향상시킬 수 있다. 그리고 각 장치에 상기 전계방사형 음극의 적용시 양이온에 의해 상기 전계방출 팁의 일부가 파손된다 하여도 첨예한 돌출부가 환형으로 형성되어 있으므로 전자의 방출이 가능하다.
상술한 바와 같이 본 발명에 따른 전계방사형 음극 및 그 제조방법은 전계방출 팁의 단부를 환형의 형상으로 형성함으로써 종래에 비하여 출력 전류 특성을 대폭 향상시킬 수 있으며, 특히 화상형성장치, 마이크로 센서, 스위치 소자 등에 적용시 이들 장치의 성능을 대폭 향상시킬 수 있는 이점이 있다.
Claims (3)
- 기판의 상면에 소정의 패턴으로 형성된 캐소오드 층과, 이 캐소오드 층의 상면에 적층되며 다수의 핀홀이 형성된 절연층과, 상기 핀홀의 내에 상기 캐소오드 층과 전기적으로 접속되는 전계방출 팁을 구비하여 된 전계방사형 음극에 있어서,상기 캐소오드 층이 상기 기판의 상면에 전면적으로 피착되며 다수의 돌기가 마련된 제1캐소오드 층과, 상기 제1캐소오드 층의 상면에 증착되어 상기 제1캐소오드 층의 돌기를 감싸도록 형성됨으로써 그 단부가 실질 적으로 상기 전계방출 팁을 이루는 제2캐소오드 층을 구비하여 된 것을 특징으로 하는 전계 방사형 음극.
- 전계방사형 음극의 제조방법에 있어서,기판의 상면에 전면적으로 소정 두께의 제1캐소오드 층과 마스크막을 순차적으로 증착하는 공정;상기 마스크막을 통해 제1캐소오드 층을 에칭하여 다수의 돌기를 형성하는 공정;상기 제1캐소오드 층에 전면적으로 제2캐소오드 층을 증착하는 공정;상기 제2캐소오드 층의 상면에 절연층과, 게이트 전극층을 순차적층하는 공정;상기 제1캐소오드 층에 형성된 돌기의 상부에 위치한 게이트 전극층과 절연층을 제거하는 공정;상기 제2캐소오드 층의 단부가 환형을 이루도록 상기 제1캐소오드 층의 돌기 부분을 습식 에칭하는 공정; 을 순차 포함하여 된 것을 특징으로 하는 전계방사형 음극의 제조방법.
- 제2항에 있어서,상기 제1캐소오드 층에 전면적으로 제2캐소오드 층을 증착하는 공정; 과, 상기 제2캐소오드 층의 상면에 절연층과 게이트 전극층을 순차적층하는 공정; 이 상기 제1캐소오드 층이 증착된 기판을 소정의 회전수단에 의해 일방향으로 회전 시키면서 이루어 진 것을 특징으로 하는 전계방사형 음극의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004093A KR100274865B1 (ko) | 1993-03-17 | 1993-03-17 | 전계방사형 음극 및 그 제조방법 |
JP04080594A JP3459675B2 (ja) | 1993-03-17 | 1994-03-11 | 電界放射形陰極及びその製造方法 |
US08/212,852 US5506476A (en) | 1993-03-17 | 1994-03-15 | Field emission cathode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930004093A KR100274865B1 (ko) | 1993-03-17 | 1993-03-17 | 전계방사형 음극 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940022666A KR940022666A (ko) | 1994-10-21 |
KR100274865B1 true KR100274865B1 (ko) | 2000-12-15 |
Family
ID=19352314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930004093A KR100274865B1 (ko) | 1993-03-17 | 1993-03-17 | 전계방사형 음극 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5506476A (ko) |
JP (1) | JP3459675B2 (ko) |
KR (1) | KR100274865B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5643032A (en) * | 1995-05-09 | 1997-07-01 | National Science Council | Method of fabricating a field emission device |
GB2349271B (en) * | 1998-07-23 | 2001-08-29 | Sony Corp | Cold cathode field emission device and cold cathode field emission display |
KR100585523B1 (ko) * | 1999-12-10 | 2006-06-02 | 엘지전자 주식회사 | 전계방출소자의 에미터의 제조방법 |
KR20070003467A (ko) * | 2005-07-02 | 2007-01-05 | 삼성전자주식회사 | 면광원장치와 이를 포함하는 액정표시장치 |
KR100943971B1 (ko) * | 2008-06-30 | 2010-02-26 | 한국과학기술원 | 탄소 미세 구조물을 갖는 전계방출 어레이 및 그 제조방법 |
US20120119315A1 (en) * | 2010-01-29 | 2012-05-17 | Fung Suong Ou | Sensing devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206123A (ja) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 電子放出素子およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662214A (en) * | 1970-04-13 | 1972-05-09 | Sperry Rand Corp | Gas discharge display apparatus utilizing hollow cathode light sources |
KR940007245B1 (ko) * | 1991-11-04 | 1994-08-10 | 삼성전관 주식회사 | 플라즈마 표시소자 |
-
1993
- 1993-03-17 KR KR1019930004093A patent/KR100274865B1/ko not_active IP Right Cessation
-
1994
- 1994-03-11 JP JP04080594A patent/JP3459675B2/ja not_active Expired - Fee Related
- 1994-03-15 US US08/212,852 patent/US5506476A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04206123A (ja) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 電子放出素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR940022666A (ko) | 1994-10-21 |
JPH06295660A (ja) | 1994-10-21 |
JP3459675B2 (ja) | 2003-10-20 |
US5506476A (en) | 1996-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3641963B2 (ja) | 有機el素子とその製造方法 | |
KR970023568A (ko) | 전계 방출 표시소자와 그 구동 방법 및 제조 방법 | |
KR100274865B1 (ko) | 전계방사형 음극 및 그 제조방법 | |
JP3066573B2 (ja) | 電界放出型表示素子 | |
JPH04249827A (ja) | 電界放出型カソードアレイの製造方法 | |
JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
JP3186578B2 (ja) | 電界放出素子及びその製造方法 | |
KR0181325B1 (ko) | 전계 방출 냉음극의 에이징 방법 | |
KR970071901A (ko) | 에미터로부터 방출된 전자상의 주위 전기 포텐셜 상태의 비균일 영향을 극소화시킬 수 있는 전계 방출 전자총 | |
JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
JP4228256B2 (ja) | 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置 | |
JP2007503686A (ja) | 有機電子デバイスの製造方法および有機電子デバイス | |
JP3084768B2 (ja) | 電界放出型陰極装置 | |
KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
US6409565B1 (en) | Reduced voltage field emission cathode and method for manufacturing same | |
JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
JP3752808B2 (ja) | 電界電子放出素子 | |
JP2907024B2 (ja) | 電子放出素子 | |
KR100434533B1 (ko) | 필드 에미터 어레이의 제조방법 | |
JPH04206124A (ja) | 電子放出素子の製造方法 | |
KR100257700B1 (ko) | 3극 에지형 다이아몬드 필드 에미터의 제조방법 | |
KR100274864B1 (ko) | 전계방사형 음극 및 그 제조방법 | |
KR100278504B1 (ko) | 다이아몬드박막다이오드형fed및그의제조방법 | |
KR100266224B1 (ko) | 전계방출 소자 및 그 제조방법과 그를 이용한전계방출 디스플레이 장치 | |
KR100397616B1 (ko) | 전계효과전자방출소자의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |