JPH04249827A - 電界放出型カソードアレイの製造方法 - Google Patents
電界放出型カソードアレイの製造方法Info
- Publication number
- JPH04249827A JPH04249827A JP2417501A JP41750190A JPH04249827A JP H04249827 A JPH04249827 A JP H04249827A JP 2417501 A JP2417501 A JP 2417501A JP 41750190 A JP41750190 A JP 41750190A JP H04249827 A JPH04249827 A JP H04249827A
- Authority
- JP
- Japan
- Prior art keywords
- cathodes
- cathode
- curvature
- voltage
- radius
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 13
- 238000001704 evaporation Methods 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 6
- 230000005855 radiation Effects 0.000 abstract description 9
- 239000011521 glass Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 230000008016 vaporization Effects 0.000 abstract 2
- 238000009834 vaporization Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、電界放出型カソード
アレイの製造方法に関し、例えばフラットパネルディス
プレイの製造に適用して好適なものである。
アレイの製造方法に関し、例えばフラットパネルディス
プレイの製造に適用して好適なものである。
【０００２】
【従来の技術】ミクロンオーダーのサイズのマイクロテ
ィップによる電界放出型カソードアレイを用いたフラッ
トパネルディスプレイの製造方法として、図２Ａ〜図２
Ｅに示すようなものが知られている。
ィップによる電界放出型カソードアレイを用いたフラッ
トパネルディスプレイの製造方法として、図２Ａ〜図２
Ｅに示すようなものが知られている。
【０００３】この製造方法によれば、図２Ａに示すよう
に、まず導電性のシリコン（Ｓｉ）基板１０１上に例え
ば熱酸化法やＣＶＤ法やスパッタリング法により二酸化
シリコン（ＳｉＯ２ ）膜１０２を形成した後、このＳ
ｉＯ２ 膜１０２上に例えばスパッタリング法や電子ビ
ーム蒸着法により例えばモリブデン（Ｍｏ）膜やニオブ
（Ｎｂ）膜などのゲート電極形成用の金属膜１０３を形
成する。この後、この金属膜１０３上に、形成すべきゲ
ート電極に対応した形状のレジストパターン１０４をリ
ソグラフィーにより形成する。
に、まず導電性のシリコン（Ｓｉ）基板１０１上に例え
ば熱酸化法やＣＶＤ法やスパッタリング法により二酸化
シリコン（ＳｉＯ２ ）膜１０２を形成した後、このＳ
ｉＯ２ 膜１０２上に例えばスパッタリング法や電子ビ
ーム蒸着法により例えばモリブデン（Ｍｏ）膜やニオブ
（Ｎｂ）膜などのゲート電極形成用の金属膜１０３を形
成する。この後、この金属膜１０３上に、形成すべきゲ
ート電極に対応した形状のレジストパターン１０４をリ
ソグラフィーにより形成する。
【０００４】次に、このレジストパターン１０４をマス
クとして金属膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングすることによって、
図２Ｂに示すように、ゲート電極１０５を形成する。こ
の後、レジストパターン１０４及びゲート電極１０５を
マスクとしてＳｉＯ２ 膜１０２をウエットエッチング
法またはドライエッチング法によりエッチングして、キ
ャビティ１０２ａを形成する。
クとして金属膜１０３をウエットエッチング法またはド
ライエッチング法によりエッチングすることによって、
図２Ｂに示すように、ゲート電極１０５を形成する。こ
の後、レジストパターン１０４及びゲート電極１０５を
マスクとしてＳｉＯ２ 膜１０２をウエットエッチング
法またはドライエッチング法によりエッチングして、キ
ャビティ１０２ａを形成する。
【０００５】次に、レジストパターン１０４を除去した
後、図２Ｃに示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Ａｌ）やニッケル（Ｎｉ）から成る剥離層１０６を形
成する。この後、基板表面に対して垂直な方向からカソ
ード形成用の材料として例えばＭｏを電子ビーム蒸着法
により蒸着する。これによって、キャビティ１０２ａの
内部のＳｉ基板１０１上にマイクロティップから成るカ
ソード（エミッタ）１０７が形成される。符号１０８は
剥離層１０６上に蒸着された金属膜を示す。
後、図２Ｃに示すように、基板表面に対して所定角度傾
斜した方向から電子ビーム蒸着法により斜め蒸着を行う
ことにより、ゲート電極１０５上に例えばアルミニウム
（Ａｌ）やニッケル（Ｎｉ）から成る剥離層１０６を形
成する。この後、基板表面に対して垂直な方向からカソ
ード形成用の材料として例えばＭｏを電子ビーム蒸着法
により蒸着する。これによって、キャビティ１０２ａの
内部のＳｉ基板１０１上にマイクロティップから成るカ
ソード（エミッタ）１０７が形成される。符号１０８は
剥離層１０６上に蒸着された金属膜を示す。
【０００６】次に、剥離層１０６をその上に形成された
金属膜１０８とともにリフトオフ法により除去し、図２
Ｄに示す状態とする。この後、図２Ｅに示すように、デ
ィスプレイの画面となるガラス板１０９上に蛍光体１１
０を形成したものをこの蛍光体１１０が内側にくるよう
にして上述のカソードアレイが形成されたＳｉ基板１０
１と対向させ、それらの間の空間を真空に保ったまま封
止する。このようにして、目的とするフラットパネルデ
ィスプレイが完成される。このフラットパネルディスプ
レイの動作時には、各カソード１０７には、例えば−５
０Ｖ程度の負電圧が印加される。
金属膜１０８とともにリフトオフ法により除去し、図２
Ｄに示す状態とする。この後、図２Ｅに示すように、デ
ィスプレイの画面となるガラス板１０９上に蛍光体１１
０を形成したものをこの蛍光体１１０が内側にくるよう
にして上述のカソードアレイが形成されたＳｉ基板１０
１と対向させ、それらの間の空間を真空に保ったまま封
止する。このようにして、目的とするフラットパネルデ
ィスプレイが完成される。このフラットパネルディスプ
レイの動作時には、各カソード１０７には、例えば−５
０Ｖ程度の負電圧が印加される。
【０００７】
【発明が解決しようとする課題】上述の従来のフラット
パネルディスプレイの製造方法において、蒸着法により
同時に形成される多数（例えば、数万個）のカソード１
０７の先端の曲率半径を全てそろえることは極めて難し
く、これらのカソード１０７の先端の曲率半径にわずか
なばらつきが生じるのは避け難い。
パネルディスプレイの製造方法において、蒸着法により
同時に形成される多数（例えば、数万個）のカソード１
０７の先端の曲率半径を全てそろえることは極めて難し
く、これらのカソード１０７の先端の曲率半径にわずか
なばらつきが生じるのは避け難い。
【０００８】一方、図３に示すように、一般にカソード
の先端の曲率半径とこのカソードに対する許容印加電圧
との間には一定の相関がある。図３において、Ｖｍｉｎ
は電流放射を行わせることができる最小電圧（絶対値
）であり、Ｖｍａｘ は放電を生じることなく電流放射
を行わせることができる最大電圧（絶対値）である。図
３からわかるように、カソードの先端の曲率半径が大き
くなるに従って、電流放射を行わせることができる電圧
は大きくなる。このため、例えば数万個のカソードのう
ちに一つだけ他のものより先端の曲率半径が小さいカソ
ードが存在すると、これらのカソードに徐々に負電圧を
印加した時、この先端の曲率半径が他のものよりも小さ
いカソードからのみ電流放射が始まる。そして、他のカ
ソードから電流放射が始まる時には、許容印加電圧を越
えてしまい、そのカソードは放電して先端が丸くなり、
電流放射が停止してしまうという問題がある。
の先端の曲率半径とこのカソードに対する許容印加電圧
との間には一定の相関がある。図３において、Ｖｍｉｎ
は電流放射を行わせることができる最小電圧（絶対値
）であり、Ｖｍａｘ は放電を生じることなく電流放射
を行わせることができる最大電圧（絶対値）である。図
３からわかるように、カソードの先端の曲率半径が大き
くなるに従って、電流放射を行わせることができる電圧
は大きくなる。このため、例えば数万個のカソードのう
ちに一つだけ他のものより先端の曲率半径が小さいカソ
ードが存在すると、これらのカソードに徐々に負電圧を
印加した時、この先端の曲率半径が他のものよりも小さ
いカソードからのみ電流放射が始まる。そして、他のカ
ソードから電流放射が始まる時には、許容印加電圧を越
えてしまい、そのカソードは放電して先端が丸くなり、
電流放射が停止してしまうという問題がある。
【０００９】このような問題を解決するために、各カソ
ードと電源との間に抵抗を設けて一定の電流以上の放射
が起きないようにする方法も提案されているが、この方
法は製造プロセス的に見て極めて困難であるという問題
がある。
ードと電源との間に抵抗を設けて一定の電流以上の放射
が起きないようにする方法も提案されているが、この方
法は製造プロセス的に見て極めて困難であるという問題
がある。
【００１０】従って、この発明の目的は、カソードアレ
イを構成する全てのカソードの先端の曲率半径を高い精
度でしかも容易にそろえることができる電界放出型カソ
ードアレイの製造方法を提供することにある。
イを構成する全てのカソードの先端の曲率半径を高い精
度でしかも容易にそろえることができる電界放出型カソ
ードアレイの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、導電性基板（１）上に複数のカソード
（４）が形成された電界放出型カソードアレイの製造方
法において、複数のカソード（４）を形成した後、複数
のカソード（４）に所定の電圧を印加することにより複
数のカソード（４）の先端から電界蒸発を起こさせるよ
うにしている。
に、この発明は、導電性基板（１）上に複数のカソード
（４）が形成された電界放出型カソードアレイの製造方
法において、複数のカソード（４）を形成した後、複数
のカソード（４）に所定の電圧を印加することにより複
数のカソード（４）の先端から電界蒸発を起こさせるよ
うにしている。
【００１２】
【作用】上述のように構成されたこの発明の電界放出型
カソードアレイの製造方法によれば、カソードアレイを
構成する複数のカソードの先端の曲率半径がそろってい
ない場合、これらのカソードに所定の電圧を印加すると
、まず先端の曲率半径が最も小さいカソードの先端から
電界蒸発が起こる。すなわち、このカソードの先端の表
面の原子がイオンとして取り除かれる。この電界蒸発に
より、このカソードの先端の曲率半径は次第に大きくな
る。そして、このカソードの先端の曲率半径が、先端の
曲率半径が次に小さいカソードの曲率半径に一致すると
、これらのカソードから電界蒸発が起き始める。
カソードアレイの製造方法によれば、カソードアレイを
構成する複数のカソードの先端の曲率半径がそろってい
ない場合、これらのカソードに所定の電圧を印加すると
、まず先端の曲率半径が最も小さいカソードの先端から
電界蒸発が起こる。すなわち、このカソードの先端の表
面の原子がイオンとして取り除かれる。この電界蒸発に
より、このカソードの先端の曲率半径は次第に大きくな
る。そして、このカソードの先端の曲率半径が、先端の
曲率半径が次に小さいカソードの曲率半径に一致すると
、これらのカソードから電界蒸発が起き始める。
【００１３】このようにして、先端の曲率半径が小さい
カソードから順次電界蒸発が起き、一定時間経過後には
カソードアレイを構成する全てのカソードの先端の曲率
半径が同一となる。これによって、カソードアレイを構
成する全てのカソードの先端の曲率半径を高い精度でし
かも容易にそろえることができる。そして、各カソード
からの電流放射の均一化を図ることができる。
カソードから順次電界蒸発が起き、一定時間経過後には
カソードアレイを構成する全てのカソードの先端の曲率
半径が同一となる。これによって、カソードアレイを構
成する全てのカソードの先端の曲率半径を高い精度でし
かも容易にそろえることができる。そして、各カソード
からの電流放射の均一化を図ることができる。
【００１４】
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。図１Ａ〜図１Ｃはこの発明の一実
施例によるフラットパネルディスプレイの製造方法を示
す断面図である。
照しながら説明する。図１Ａ〜図１Ｃはこの発明の一実
施例によるフラットパネルディスプレイの製造方法を示
す断面図である。
【００１５】この実施例においては、図２Ａ〜図２Ｅに
示す従来のフラットパネルディスプレイの製造方法と同
様にして、図１Ａに示すように、例えば導電性のＳｉ基
板１上に、キャビティ２ａを有する例えばＳｉＯ２ 膜
のような絶縁膜２、ゲート電極３及びマイクロティップ
から成るカソード４を形成する。
示す従来のフラットパネルディスプレイの製造方法と同
様にして、図１Ａに示すように、例えば導電性のＳｉ基
板１上に、キャビティ２ａを有する例えばＳｉＯ２ 膜
のような絶縁膜２、ゲート電極３及びマイクロティップ
から成るカソード４を形成する。
【００１６】今、このようにして形成された多数のカソ
ード４のうち、図２Ａ中、中央のカソードの先端の曲率
半径が例えば１８０Åで、他のカソードの先端の曲率半
径が例えば２００Åであり、中央のカソードだけが他の
カソードよりも先端の曲率半径が小さいものとする。
ード４のうち、図２Ａ中、中央のカソードの先端の曲率
半径が例えば１８０Åで、他のカソードの先端の曲率半
径が例えば２００Åであり、中央のカソードだけが他の
カソードよりも先端の曲率半径が小さいものとする。
【００１７】この実施例においては、まず、全てのカソ
ード４と電気的に接続された導電性のＳｉ基板１に、フ
ラットパネルディスプレイの動作時にカソード４に印加
する電圧（負電圧）と反対極性、すなわち正の電圧Ｖを
印加し、この電圧Ｖを０Ｖから中央のカソードの先端の
曲率半径に応じた電圧、例えば５００Ｖまで徐々に増加
させる。なお、この電圧Ｖを印加するための電圧印加手
段は、好適にはフラットパネルディスプレイに内蔵され
る。
ード４と電気的に接続された導電性のＳｉ基板１に、フ
ラットパネルディスプレイの動作時にカソード４に印加
する電圧（負電圧）と反対極性、すなわち正の電圧Ｖを
印加し、この電圧Ｖを０Ｖから中央のカソードの先端の
曲率半径に応じた電圧、例えば５００Ｖまで徐々に増加
させる。なお、この電圧Ｖを印加するための電圧印加手
段は、好適にはフラットパネルディスプレイに内蔵され
る。
【００１８】上述のようにして正の電圧Ｖをカソードア
レイに徐々に印加すると、図２Ａ中、他のものよりも先
端の曲率半径が小さい中央のカソードの先端から優先的
に電界蒸発が起き始め、この電界蒸発に伴いその先端の
曲率半径が次第に大きくなっていく。そして、図２Ｂに
示すように、この中央のカソードの先端の曲率半径は他
のカソードの先端の曲率半径と同一になる。すなわち、
全てのカソード４の先端の曲率半径が例えば２００Åに
そろう。この後、電圧Ｖを例えば６００Ｖまで増加させ
ると、全てのカソード４から電流放射が起き始めるよう
になる。そこで、この時点で電圧Ｖの印加を停止する。
レイに徐々に印加すると、図２Ａ中、他のものよりも先
端の曲率半径が小さい中央のカソードの先端から優先的
に電界蒸発が起き始め、この電界蒸発に伴いその先端の
曲率半径が次第に大きくなっていく。そして、図２Ｂに
示すように、この中央のカソードの先端の曲率半径は他
のカソードの先端の曲率半径と同一になる。すなわち、
全てのカソード４の先端の曲率半径が例えば２００Åに
そろう。この後、電圧Ｖを例えば６００Ｖまで増加させ
ると、全てのカソード４から電流放射が起き始めるよう
になる。そこで、この時点で電圧Ｖの印加を停止する。
【００１９】この後、図２Ｃに示すように、ディスプレ
イの画面となるガラス板５上に蛍光体６を形成したもの
をこの蛍光体６が内側にくるようにして上述のカソード
アレイが形成されたＳｉ基板１と対向させ、それらの間
の空間を真空に保ったまま封止する。これによって、目
的とするフラットパネルディスプレイが完成される。
イの画面となるガラス板５上に蛍光体６を形成したもの
をこの蛍光体６が内側にくるようにして上述のカソード
アレイが形成されたＳｉ基板１と対向させ、それらの間
の空間を真空に保ったまま封止する。これによって、目
的とするフラットパネルディスプレイが完成される。
【００２０】なお、以上は多数のカソード４のうちに一
つだけ先端の曲率半径が小さいものが存在する場合であ
るが、カソードアレイを構成するカソードの先端の曲率
半径がそろっていない全ての場合に、同様な手法を適用
することが可能である。この場合も、上述と同様にして
カソードアレイに電圧Ｖを印加していくと、先端の曲率
半径が小さいカソードから順次電界蒸発が起き始め、最
終的には全てのカソードの先端の曲率半径がそろうこと
になる。
つだけ先端の曲率半径が小さいものが存在する場合であ
るが、カソードアレイを構成するカソードの先端の曲率
半径がそろっていない全ての場合に、同様な手法を適用
することが可能である。この場合も、上述と同様にして
カソードアレイに電圧Ｖを印加していくと、先端の曲率
半径が小さいカソードから順次電界蒸発が起き始め、最
終的には全てのカソードの先端の曲率半径がそろうこと
になる。
【００２１】以上のように、この実施例によれば、カソ
ードアレイに正の電圧Ｖを印加することにより、先端の
曲率半径が小さいカソード４から優先的に電界蒸発を起
こさせるようにしているので、カソードアレイを構成す
る全てのカソード４の先端の曲率半径を高い精度でしか
も容易にそろえることができる。これによって、フラッ
トパネルディスプレイの輝度の不均一性をなくすことが
でき、高品質のフラットパネルディスプレイを実現する
ことができる。
ードアレイに正の電圧Ｖを印加することにより、先端の
曲率半径が小さいカソード４から優先的に電界蒸発を起
こさせるようにしているので、カソードアレイを構成す
る全てのカソード４の先端の曲率半径を高い精度でしか
も容易にそろえることができる。これによって、フラッ
トパネルディスプレイの輝度の不均一性をなくすことが
でき、高品質のフラットパネルディスプレイを実現する
ことができる。
【００２２】さらに、各カソード４に正の電圧Ｖを印加
して電界蒸発を起こさせるようにしていることから、こ
のカソード４の表面に付着した汚染物質を除去すること
ができる。これによって、カソード４から良好な電流放
射を行わせることができる。
して電界蒸発を起こさせるようにしていることから、こ
のカソード４の表面に付着した汚染物質を除去すること
ができる。これによって、カソード４から良好な電流放
射を行わせることができる。
【００２３】以上、この発明の一実施例について説明し
たが、この発明は、上述の実施例に限定されるものでは
なく、この発明の技術的思想に基づく各種の変形が可能
である。
たが、この発明は、上述の実施例に限定されるものでは
なく、この発明の技術的思想に基づく各種の変形が可能
である。
【００２４】例えば、上述の実施例で述べた各数値は単
なる例に過ぎず、これらの数値は必要に応じて変更可能
であることは言うまでもない。また、上述の実施例によ
るフラットパネルディスプレイのカソードアレイは、上
述の実施例で述べたものと異なる方法により形成するこ
とも可能である。さらに、カソードアレイは、上述の実
施例と異なる構造のものであってもよい。
なる例に過ぎず、これらの数値は必要に応じて変更可能
であることは言うまでもない。また、上述の実施例によ
るフラットパネルディスプレイのカソードアレイは、上
述の実施例で述べたものと異なる方法により形成するこ
とも可能である。さらに、カソードアレイは、上述の実
施例と異なる構造のものであってもよい。
【００２５】また、上述の実施例においては、フラット
パネルディスプレイの基板としてＳｉ基板１を用いてい
るが、Ｓｉ基板１以外の各種の導電性基板を用いること
が可能であり、例えばガラス基板やセラミック基板のよ
うな絶縁基板上に金属膜のような導体膜を全面または選
択的に形成したものを用いることも可能である。
パネルディスプレイの基板としてＳｉ基板１を用いてい
るが、Ｓｉ基板１以外の各種の導電性基板を用いること
が可能であり、例えばガラス基板やセラミック基板のよ
うな絶縁基板上に金属膜のような導体膜を全面または選
択的に形成したものを用いることも可能である。
【００２６】
【発明の効果】以上説明したように、この発明によれば
、複数のカソードの先端から電界蒸発を起こさせるよう
にしているので、カソードアレイを構成する全てのカソ
ードの先端の曲率半径を高い精度でしかも容易にそろえ
ることができる。そして、例えばフラットパネルディス
プレイを製造するような場合には、ディスプレイの輝度
の均一化を図ることができる。
、複数のカソードの先端から電界蒸発を起こさせるよう
にしているので、カソードアレイを構成する全てのカソ
ードの先端の曲率半径を高い精度でしかも容易にそろえ
ることができる。そして、例えばフラットパネルディス
プレイを製造するような場合には、ディスプレイの輝度
の均一化を図ることができる。
【図１】この発明の一実施例によるフラットパネルディ
スプレイの製造方法を説明するための断面図である。
スプレイの製造方法を説明するための断面図である。
【図２】従来のフラットパネルディスプレイの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】カソードの先端の曲率半径とカソードに対する
許容印加電圧との関係を示すグラフである。
許容印加電圧との関係を示すグラフである。
１ Ｓｉ基板
２ 絶縁膜
２ａ キャビティ
３ ゲート電極
４ カソード
Claims (1)
- 【請求項１】 導電性基板上に複数のカソードが形成
された電界放出型カソードアレイの製造方法において、
上記複数のカソードを形成した後、上記複数のカソード
に所定の電圧を印加することにより上記複数のカソード
の先端から電界蒸発を起こさせるようにしたことを特徴
とする電界放出型カソードアレイの製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
| EP91121877A EP0494425B1 (en) | 1990-12-28 | 1991-12-19 | A flat panel display apparatus |
| DE69132385T DE69132385T2 (de) | 1990-12-28 | 1991-12-19 | Verfahren zur Herstellung einer flachen Anzeigevorrichtung |
| EP96107447A EP0729171B1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| DE69130920T DE69130920T2 (de) | 1990-12-28 | 1991-12-19 | Flache Anzeigeeinrichtung |
| EP96101002A EP0714114A1 (en) | 1990-12-28 | 1991-12-19 | A method of manufacturing a flat panel display apparatus |
| KR1019910023846A KR100297881B1 (ko) | 1990-12-28 | 1991-12-23 | 플래트패널디스플레이 |
| US07/815,061 US5210462A (en) | 1990-12-28 | 1991-12-30 | Flat panel display apparatus and a method of manufacturing thereof |
| US07/902,736 US5209687A (en) | 1990-12-28 | 1992-06-23 | Flat panel display apparatus and a method of manufacturing thereof |
| KR1019990024256A KR100238708B1 (ko) | 1990-12-28 | 1999-06-25 | 플래트패널디스플레이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41750190A JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249827A true JPH04249827A (ja) | 1992-09-04 |
| JP3094459B2 JP3094459B2 (ja) | 2000-10-03 |
Family
ID=18525594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41750190A Expired - Fee Related JP3094459B2 (ja) | 1990-12-28 | 1990-12-28 | 電界放出型カソードアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094459B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994014182A1 (fr) * | 1992-12-04 | 1994-06-23 | Pixel International S.A. | Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus |
| US5509843A (en) * | 1993-05-19 | 1996-04-23 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing needle shaped materials and method for manufacturing a microemitter |
| US6144350A (en) * | 1996-01-16 | 2000-11-07 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, and method of manufacturing and adjusting the same |
| US6184851B1 (en) | 1995-10-03 | 2001-02-06 | Canon Kabushiki Kaisha | Image forming apparatus and method of manufacturing and adjusting the same |
| US6231412B1 (en) | 1996-09-18 | 2001-05-15 | Canon Kabushiki Kaisha | Method of manufacturing and adjusting electron source array |
| US6621475B1 (en) | 1996-02-23 | 2003-09-16 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof |
| US6821174B2 (en) | 2000-09-29 | 2004-11-23 | Canon Kabushiki Kaisha | Method of manufacturing image display apparatus |
| US6945838B2 (en) | 2001-03-07 | 2005-09-20 | Sony Corporation | Knocking processing method in flat-type display device, and knocking processing method in flat-panel display device-use substrate |
| WO2008029440A1 (fr) * | 2006-09-04 | 2008-03-13 | Life Technology Reserch Institute, INC. | Procédé de vieillissement d'un champ électrique pour un émetteur d'électrons |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437437B1 (ko) | 1994-03-18 | 2004-06-25 | 히다치 가세고교 가부시끼가이샤 | 반도체 패키지의 제조법 및 반도체 패키지 |
| JP3826120B2 (ja) | 2003-07-25 | 2006-09-27 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| JP4115410B2 (ja) | 2004-03-12 | 2008-07-09 | キヤノン株式会社 | 電子放出素子、電子源ならびに画像表示装置の製造方法および電子放出素子の駆動方法 |
-
1990
- 1990-12-28 JP JP41750190A patent/JP3094459B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994014182A1 (fr) * | 1992-12-04 | 1994-06-23 | Pixel International S.A. | Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus |
| FR2700217A1 (fr) * | 1992-12-04 | 1994-07-08 | Pixel Int Sa | Procédé de réalisation sur silicium, de cathodes émissives à micropointes pour écran plat de petites dimensions, et produits obtenus. |
| US5521461A (en) * | 1992-12-04 | 1996-05-28 | Pixel International | Method for producing microdot-emitting cathodes on silicon for compact flat screens and resulting products |
| US5509843A (en) * | 1993-05-19 | 1996-04-23 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing needle shaped materials and method for manufacturing a microemitter |
| US6184851B1 (en) | 1995-10-03 | 2001-02-06 | Canon Kabushiki Kaisha | Image forming apparatus and method of manufacturing and adjusting the same |
| US6144350A (en) * | 1996-01-16 | 2000-11-07 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, and method of manufacturing and adjusting the same |
| US6621475B1 (en) | 1996-02-23 | 2003-09-16 | Canon Kabushiki Kaisha | Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof |
| US6231412B1 (en) | 1996-09-18 | 2001-05-15 | Canon Kabushiki Kaisha | Method of manufacturing and adjusting electron source array |
| US6821174B2 (en) | 2000-09-29 | 2004-11-23 | Canon Kabushiki Kaisha | Method of manufacturing image display apparatus |
| US6945838B2 (en) | 2001-03-07 | 2005-09-20 | Sony Corporation | Knocking processing method in flat-type display device, and knocking processing method in flat-panel display device-use substrate |
| WO2008029440A1 (fr) * | 2006-09-04 | 2008-03-13 | Life Technology Reserch Institute, INC. | Procédé de vieillissement d'un champ électrique pour un émetteur d'électrons |
| JP4803760B2 (ja) * | 2006-09-04 | 2011-10-26 | 株式会社ライフ技術研究所 | 電子エミッタの電界エージング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3094459B2 (ja) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5209687A (en) | Flat panel display apparatus and a method of manufacturing thereof | |
| KR100297881B1 (ko) | 플래트패널디스플레이 | |
| EP0513777A2 (en) | Multiple electrode field electron emission device and process for manufacturing it | |
| KR100366694B1 (ko) | 다중팁전계방출소자의그제조방법 | |
| JPH04249827A (ja) | 電界放出型カソードアレイの製造方法 | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| JPH09219144A (ja) | 電界放出カソードとその製造方法 | |
| US5651713A (en) | Method for manufacturing a low voltage driven field emitter array | |
| JP3060928B2 (ja) | 電界放出カソードとその製造方法 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP3079352B2 (ja) | ＮｂＮ電極を用いた真空気密素子 | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| JPH0594760A (ja) | 電界放出素子 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| KR100238708B1 (ko) | 플래트패널디스플레이의 제조방법 | |
| JPH11317153A (ja) | 電子放出源製造方法 | |
| JPH04284325A (ja) | 電界放出型陰極装置 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| JPH1031956A (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JPH09223454A (ja) | 電界放出装置の構造と製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP4693980B2 (ja) | 電界電子放出素子の製造方法 | |
| KR100246254B1 (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| KR100274793B1 (ko) | 선형 전계방출 이미터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |