WO1994014182A1 - Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus - Google Patents
Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus Download PDFInfo
- Publication number
- WO1994014182A1 WO1994014182A1 PCT/FR1993/001191 FR9301191W WO9414182A1 WO 1994014182 A1 WO1994014182 A1 WO 1994014182A1 FR 9301191 W FR9301191 W FR 9301191W WO 9414182 A1 WO9414182 A1 WO 9414182A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- silicon
- base substrate
- layer
- produced
- deposited
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 29
- 239000010703 silicon Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011521 glass Substances 0.000 claims abstract description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000005136 cathodoluminescence Methods 0.000 claims abstract description 5
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 1
- 238000012806 monitoring device Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Definitions
- the present invention relates to a process for producing on silicon, emissive cathodes with microtips, for flat screens of small dimensions, as well as the products obtained by this process.
- It relates to the field of flat display screens based on the physical phenomenon of cathodoluminescence and the emission of electrons by field effect, and can be applied to all industrial sectors using small display or display screens , for example viewfinders for camcorders, calculators, control devices of all types, vehicles, clocks and watches, etc.
- Microtip screens are characterized by an electronic field effect emission from an extended flat cathode with microtips, a cold cathode with low consumption, a fast response time (1 ⁇ s), matrix addressing from the structure integrated tip-grid and light emission by low to medium voltage cathodoluminescence.
- Known microtip screens are vacuum tubes generally made up of two thin glass plates (approximately 1 mm) spaced 200 ⁇ m apart. The rigidity of the structure is ensured by spacers (balls of 200 ⁇ m for example) which make it possible to maintain the inter-electrode distance when the screen is placed under vacuum.
- the front plate or anode plate is covered with a transparent conductive layer and phosphors.
- the back plate or cathode plate comprises a matrix array of field effect emitters deposited by thin film techniques.
- Each light point (pixel) is associated with a cathodic emissive surface located opposite and made up of a large number of microtips (approximately 10,000 per mm 2 ). This emissive surface is defined by the intersection of a line (grid) and a column (cathode conductor) of the matrix.
- the large number of tips ensures a homogeneous emission between pixels (average effect) and eliminates the risks of point faults.
- a potential difference of less than 100 volts applied between line and column makes it possible to obtain an electric field at the top of the tip greater than 10 power 7 volts / cm, sufficient to cause the emission of electrons.
- a potential difference of 80 volts makes it possible to obtain a current density of 1 mA / mm 2 . This value is sufficient in a screen of 1000 lines controlled sequentially line by line to obtain a high luminance (400 Cd / m 2 ) with a low voltage phosphor (400 volts having a light output of 3 lm / watt.
- the voltage which must be modulated on the columns to go from black to white level is around 30 to 40 volts.
- the conventional structure of the cathode of a microtip screen comprises in particular, deposited successively on a glass or silicon substrate:
- resistive layer of silicon or other material A resistive layer of silicon or other material.
- Cold conductors consisting of a metal layer which can be deposited either below or above the resistive layer.
- An insulating layer Si or Si02 which constitutes the grid insulator.
- a metallic layer which constitutes the grid.
- holes are made in the insulating grid, by known etching techniques, in which the microtips are then produced.
- the method according to the present invention leads to an improvement in the characteristics, as well as to better manufacturing yields in the production of emissive cathodes for small flat screens of the microdot cathodoluminescence type and makes it possible to use the techniques known for production of components on silicon.
- the emissive cathodes from a monolithic base substrate made of silicon formed either of a thick wafer (300 microns or more), or of a thin layer of a few microns, deposited on an insulating substrate (alumina or glass), the silicon layer being "active" in both cases.
- FIG. 1 represents the cross section of an emissive cathode with microtips according to the invention
- Figure 2 is a top view of such a cathode showing a particular embodiment of the column conductors.
- the method according to the present invention is intended to produce emissive cathodes for flat screens of small dimensions with microtips, from a substrate . 1 of silicon base formed either of a thick slice (300 microns or more), or of a thin layer of a few microns, deposited on an insulating substrate (alumina or glass).
- the silicon layer can advantageously be used to implant active components such as depletion transistors, ensuring control and limitation of the current in the microtips.
- the manufacture of the emissive cathodes will be carried out using known techniques for the production of integrated components on silicon. The collectivization of the treatments also makes it possible to manufacture several cathodes at the same time on the same wafer, and to treat several wafers at the same time during the technological stages.
- the thick wafer will consist of a solid silicon wafer with a diameter of 100 to 200 mm (but not limiting), of the type commonly used for the manufacture of integrated circuits. She will be from type P or N and with an adapted resistivity, preferably high. It can also be made of an insulating substrate (glass, alumina, etc.) covered with a layer of silicon of approximately 1 micron, or else of any type of known substrate making it possible to produce silicon on insulator structures.
- the base substrate may be a plate of silicon, alumina, glass or the like.
- the thin layer itself will be crystalline (epitaxial layer) or polycrystalline, of high resistivity (from a few ohms0cm to 50 ohms0cm).
- the cleaning phases, at each stage of manufacture, are identical to those which precede the stages of the process in the production of integrated circuits. These are soaking in acid baths (phosphoric, hydrochloric, hydrofluoric, sulfuric), rinsing with deionized water, drying with a centrifuge or with alcohol vapor,
- Figure 1 we can see a partial section of an emissive cathode with microtips protected by depletion transistors, these being produced from the silicon substrate 1 in which are formed overdoped zones obtained by diffusion and constituting the sources 3 in contact with the column conductors 4, and the drains 5 supplying the microtips 2, as well as a grid insulation layer 6 of silica obtained by surface oxidation.
- the pinch electrode 7 is created by metallization above the gate insulation layer 6.
- the column conductors 4 are formed either by a metallic layer (aluminum for example), or by one or more zones diffused in the base silicon, or by the combination of the two techniques: diffused layer + metallic layer.
- the diffused layer can be extended over the entire surface of the column 9, to reduce its resistance. In this case, it is isolated from the upper structures by a thick oxide layer (1 to 2 microns) in which contact holes 10 are arranged with the upper layers.
- the scattered layer can also be limited to the surface of a pixel 11, the column 9 then being made up of overdoped areas in series with metallic areas 12 which interconnect the overdoped areas (FIG. 2).
- the column conductor 4 is a metallic layer, a structure could be used which separates the first emissive point by a desired distance (5 microns for example) from the column metallization.
- the column conductor is a diffused layer in the base silicon, the same principle can be used to produce the same effect.
- the two preceding principles make it possible to free a maximum emissive space. Indeed, in both cases the grip of the column conductor 4 on the surface of the pixel is reduced to making contact.
- the conductor being either under the emissive zone (diffused layer) or in the inter-pixel space (metal).
- the grid 8 (metallic) forming the line conductors can advantageously be covered by an insulating layer (silicon nitride, diamond carbon, Si02, or other). The isolation between grid 8 and anode is improved. This layer will usually be deposited before the holes and the microtips are made.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
La présente invention a pour objet un procédé de réalisation sur silicium, de cathodes émissives à micropointes, pour écran plat de petites dimensions, ainsi que les produits obtenus par ce procédé. Il consiste à réaliser les cathodes émissives à partir d'un substrat de base (1) monolithique en silicium formé soit d'une tranche épaisse (300 microns ou plus), soit d'une couche fine de quelques microns, déposée sur un substrat isolant (alumine ou verre), la couche de silicium étant 'active' dans les deux cas. Il concerne le domaine des écrans de visualisation plats basés sur le phénomène physique de cathodoluminescence et l'émission d'électrons par effet de champ, et peut s'appliquer à tous les secteurs industriels utilisant des écrans de visualisation ou d'affichage de faibles dimensions, par exemple viseurs de camescopes, calculatrices, appareils de contrôle de tous types, véhicules, horloges et montres, etc.
Description
PROCEDE DE REALISATION SUR SILICIUM, DE CATHODES EMISSIVES A MICROPOINTES, POUR ECRAN PLAT DE PETITES DIMENSIONS, ET PRODUITS OBTENUS
La présente invention a pour objet un procédé de réalisation sur silicium, de cathodes émissives à micropointes, pour écran plat de petites dimensions, ainsi que les produits obtenus par ce procédé.
Il concerne le domaine des écrans de visualisation plats basés sur le phénomène physique de cathodoluminescence et l'émission d'électrons par effet de champ, et peut s'appliquer à tous les secteurs industriels utilisant des écrans de visualisation ou d'affichage de faibles dimensions, par exemple viseurs de caméscopes, calculatrices, appareils de contrôle de tous types, véhicules, horloges et montres, etc.
Les écrans à micropointes sont caractérisés par une émission électronique par effet de champ à partir d'une cathode plane étendue à micropointes, une cathode froide à faible consommation, un temps de réponse rapide (1 μs ) , un adressage matriciel à partir de la structure intégrée pointe-grille et une émission lumineuse par cathodoluminescence basse à moyenne tension.
Les écrans à micropointes connus sont des tubes à vide constitués en général de deux plaques de verre mince (environ 1 mm) distantes de 200 μm. La rigidité de la structure est assurée par des espaceurs (billes de 200 μm par exemple) qui permettent de maintenir la distance interéleccrodes lorsque l'écran est mis sous vide.
La plaque avant ou plaque anode est recouverte d'une couche conductrice transparente et de luminophores .
La plaque arrière ou plaque cathode comporte un réseau matriciel d'émetteurs à effet de champ déposés par les techniques de couches minces .
A chaque point lumineux (pixel), est associé une surface émissive cathodique située vis-à- vis et constituée d'un grand nombre de micropointes (environ 10 000 par mm2). Cette surface émissive est définie par l'intersection d'une ligne (grille) et d'une colonne (conducteur cathodique) de la matrice.
Sous réserve de l'introduction d'un dispositif de limitation du courant dans les pointes, le grand nombre de pointes assure une émission homogène entre pixels (effet de moyenne) et élimine les risques de défauts ponctuels.
Grâce à la faible distance pointe-grille ( < 1 μm) et à l'effet amplificateur de la pointe, une différence de potentiel de moins de 100 volts appliquée entre ligne et colonne permet d'obtenir au sommet de la pointe, un champ électrique supérieur à 10 puissance 7 volts/cm, suffisant pour provoquer l'émission d'électrons . Pour fixer les ordres de grandeur, une différence de potentiel de 80 volts permet d'obtenir une densité de courant de 1 mA/mm2. Cette valeur est suffisante dans un écran de 1000 lignes commandé séquentiellement ligne par ligne pour obtenir une luminance élevée (400 Cd/m2) avec un luminophore basse tension (400 volts présentant un rendement lumineux de 3 lm/watt.
Compte tenu du seuil d'émission (40-50 volts), la tension qui doit être modulée sur les
colonnes pour passer du niveau noir au niveau blanc est de l'ordre de 30 à 40 volts.
La structure classique de la cathode d'un écran à micropointes comprend en particulier, déposées successivement sur un substrat de verre ou de silicium:
- Une couche d'isolation.
- Une couche résistive de silicium ou autre matériau. - Les "conducteurs colonne" constitués d'une couche métallique qui peut être déposée soit dessous soit dessus la couche résistive.
- Une couche isolante (Si ou Si02) qui constitue l'isolant de la grille. - Une couche métallique qui constitue la grille.
Après dépôt des susdites couches, il est pratiqué dans la grille isolante, par des techniques de gravure connues, des trous dans lesquels sont ensuite réalisées les micropointes.
Le procédé selon la présente invention conduit à une amélioration des caractéristiques, ainsi qu'à de meilleurs rendements de fabrication dans la réalisation de cathodes émissives pour écrans plats de petite taille du type à cathodoluminescence à micropointes et permet d'utiliser les techniques connues pour la réalisation de composants sur silicium.
II consiste à réaliser les cathodes émissives à partir d'un substrat de base monolithique en silicium formé soit d'une tranche épaisse (300 microns ou plus), soit d'une couche fine de quelques microns, déposée sur un substrat isolant (alumine ou
verre), la couche de silicium étant "active" dans les deux cas .
Sur les dessins schématiques annexés, donnés à titre d'exemple non limitatif d'une des formes de réalisation de l'objet de l'invention: la figure 1 représente la coupe transversale d'une cathode émissive à micropointes selon l'invention, et la figure 2 est une vue de dessus d'une telle cathode montrant une réalisation particulière des conducteurs de colonne.
Le procédé selon la présente invention est destiné à réaliser des cathodes émissives pour écrans plats de faibles dimensions à micropointes, à partir d'un substrat .1 de base en silicium formé soit d'une tranche épaisse (300 microns ou plus), soit d'une couche fine de quelques microns, déposée sur un substrat isolant (alumine ou verre). Dans les deux cas, la couche de silicium pourra avantageusement être utilisée pour implanter des composants actifs tels que transistors à déplétion, assurant le contrôle et la limitation du courant dans les micropointes . La fabrication des cathodes émissives sera effectuée grâce aux techniques connues pour la réalisation de composants intégrés sur silicium. La collectivisation des traitements permet en outre de fabriquer plusieurs cathodes à la fois sur la même tranche, et de traiter plusieurs tranches à la fois lors des étapes technologiques
La tranche épaisse sera constituée d'une plaquette de silicium massif d'un diamètre de 100 à 200 mm (mais pas limitatif), du type utilisé couramment pour la fabrication des circuits intégrés. Elle sera de
type P ou N et d'une résistivité adaptée, préférablement élevée. Elle pourra également être faite d'un substrat isolant (verre, alumine, etc..) recouvert d'une couche de silicium de 1 micron environ, ou bien de tout type de substrat connu permettant de réaliser des structures silicium sur isolant.
En ce qui concerne la couche mince de silicium, le substrat de base pourra être une plaque de silicium, d'alumine, de verre ou autre. La couche mince elle-même sera cristalline (couche épitaxiée) ou polycristalline, d'une résistivité élevée (de quelques ohms0cm à 50 ohms0cm) .
Les phases de nettoyages, à chaque étape de la fabrication, sont identiques à celles qui précèdent les étapes du procédé dans la réalisation des circuits intégrés. Ce sont des trempages dans des bains d'acide (phosphorique, chloridriques, fluorhydrique, sulfurique), des rinçages à l'eau désionisée, des séchages à la centrifugeuse ou à la vapeur d'alcool,
" l_*> -» • • •
Sur la figure 1 on peut voir une coupe partielle d'une cathode émissive à micropointes protégées par transistors à déplétion, ceux-ci étant réalisés à partir du substrat 1 en silicium dans lequel sont formées des zones surdopées obtenues par diffusion et constituant les sources 3 en contact avec les conducteurs de colonne 4, et les drains 5 alimentant les micropointes 2, ainsi qu'une couche d'isolation de grille 6 en silice obtenue par oxydation de surface. L'électrode de pincement 7 est créée par métallisation au-dessus de la couche d'isolation de grille 6.
Les conducteurs de colonnes 4 sont constitués soit par une couche métallique (aluminium par exemple), soit par une ou des zones diffusées dans le silicium de base, soit par la combinaison des deux techniques: couche diffusée + couche métallique.
L'utilisation d'une couche diffusée permet de limiter la hauteur du relief de la structure.
La couche diffusée peut être étendue sur toute la surface de la colonne 9, pour réduire sa résistance. Dans ce cas là, elle est isolée des structures supérieures par une couche d'oxyde épais (1 à 2 microns) dans laquelle on aménage des trous de prise de contact 10 avec les couches supérieures. La couche diffusée peut également être limitée à la surface d'un pixel 11, la colonne 9 étant alors constituée de zones surdopées en série avec des zones métalliques 12 qui interconnectent les zones surdopées (figure 2) .
Si le conducteur colonne 4 est une couche métallique, on pourra utiliser une structure qui écarte la première pointe émissive d'une distance voulue (5 microns par exemple) de la métallisation colonne.
Si le conducteur colonne est une couche diffusée dans le silicium de base, le même principe est utilisable pour produire le même effet.
Les deux principes précédents (utilisation d'une couche diffusée pour le conducteur de colonne et son alignement) permettent de libérer un espace émissif maximum. En effet, dans les deux cas l'emprise du conducteur de colonne 4 sur la surface du pixel est réduit à la prise de contact. Le conducteur étant soit sous la zone émissive (couche diffusée) soit dans l'espace inter-pixel (métal).
La grille 8 (métallique) formant les conducteurs de lignes peut avantageusement être recouverte par une couche isolante (Nitrure de Silicium, Carbone diamant, Si02, ou autre). L'isolement entre grille 8 et anode s'en trouve amélioré. Cette couche sera habituellement déposée avant la réalisation des trous et des micropointes.
Le positionnement des divers éléments constitutifs donne à l'objet de l'invention un maximum d'effets utiles qui n'avaient pas été, à ce jour, obtenus par des procédés similaires.
Claims
REVENDICATIONS
1°. Procédé de réalisation sur silicium, de cathodes émissives à micropointes, pour écran plat de petites dimensions, destiné à la réalisation d'écrans de visualisation plats basés sur le phénomène physique de cathodoluminescence et l'émission d'électrons par effet de champ pouvant s'appliquer à tous les secteurs industriels utilisant des écrans de visualisation ou d'affichage de faibles dimensions, caractérisé en ce que les cathodes émissives et en particulier les conducteurs de colonnes (4) et les conducteurs de ligne formant la grille (8) sont réalisées au moyen des techniques connues utilisées pour la réalisation de composants sur silicium, à partir d'un substrat de base (1) monolithique en silicium formé soit d'une tranche d'une épaisseur égale ou supérieure à 300 microns, soit d'une couche fine de quelques microns déposée sur un substrat isolant tel qu'alumine ou verre.
2°. Procédé selon la revendication 1, se caractérisant par le fait que plusieurs cathodes sont fabriquées en même temps sur une seule tranche de silicium.
3°. Procédé selon l'une quelconque des revendications précédentes, se caractérisant par le fait que des composants actifs tels que transistors à déplétion, assurant le contrôle et la limitation du courant dans les micropointes (2) sont implantés dans le substrat de base (1).
4°. Procédé selon l'une quelconque des revendications précédentes, se caractérisant par le fait que les conducteurs de colonnes (4) sont réalisés par une ou des zones diffusées dans le silicium du substrat de base (1)/ cette zone, ou ces zones pouvant être combinées à une couche métallique.
5°. Procédé selon l'une quelconque des revendications précédentes, se caractérisant par le fait qu'une couche isolante est déposée sur la grille (8) métallique formant les conducteurs de lignes.
6°. Dispositif de cathode émissive à micropointes pour écran plat de petites dimensions réalisée selon le procédé des revendications précédentes, se caractérisant par le fait qu'elle est réalisée sur un substrat de base (1) monolithique en silicium formé soit d'une tranche d'une épaisseur égale ou supérieure à 300 microns, soit d'une couche fine de quelques microns déposée sur un substrat isolant tel qu'alumine ou verre.
7°. Dispositif selon la revendication 6, l'une quelconque des revendications précédentes, se caractérisant par le fait que le contrôle et la limitation du courant dans les micropointes (2) est assuré par des composants actifs tels que transistors à déplétion implantés dans le substrat de base (1).
8°. Dispositif selon l'une quelconque des revendications 6 et 7, se caractérisant par le fait que les conducteurs de colonnes (4) sont constitués d'une ou plusieurs zones diffusées dans le silicium du
substrat de base (1), cette zone, ou ces zones pouvant être combinées à une couche métallique.
9°. Dispositif selon l'une quelconque des revendications 6 à 8, se caractérisant par le fait qu'une couche isolante est déposée sur la grille (8) métallique formant les conducteurs de lignes.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/256,977 US5521461A (en) | 1992-12-04 | 1993-12-03 | Method for producing microdot-emitting cathodes on silicon for compact flat screens and resulting products |
JP6513853A JPH07506457A (ja) | 1992-12-04 | 1993-12-03 | コンパクトフラットクスリーンのためのシリコン上のマイクロドット放出陰極を生成する方法及びその結果の生成物 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9214894A FR2700217B1 (fr) | 1992-12-04 | 1992-12-04 | Procédé de réalisation sur silicium, de cathodes émissives à micropointes pour écran plat de petites dimensions, et produits obtenus. |
FR92/14894 | 1992-12-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1994014182A1 true WO1994014182A1 (fr) | 1994-06-23 |
Family
ID=9436434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/FR1993/001191 WO1994014182A1 (fr) | 1992-12-04 | 1993-12-03 | Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus |
Country Status (5)
Country | Link |
---|---|
US (1) | US5521461A (fr) |
JP (1) | JPH07506457A (fr) |
CA (1) | CA2129354A1 (fr) |
FR (1) | FR2700217B1 (fr) |
WO (1) | WO1994014182A1 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0713236A1 (fr) * | 1994-11-18 | 1996-05-22 | Texas Instruments Incorporated | Dispositif émitteur d'électrons |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100351068B1 (ko) * | 1995-01-27 | 2003-01-29 | 삼성에스디아이 주식회사 | 전계방출표시장치및그제조방법 |
JP3135823B2 (ja) * | 1995-08-25 | 2001-02-19 | 株式会社神戸製鋼所 | 冷電子放出素子及びその製造方法 |
US5994834A (en) * | 1997-08-22 | 1999-11-30 | Micron Technology, Inc. | Conductive address structure for field emission displays |
US6064149A (en) * | 1998-02-23 | 2000-05-16 | Micron Technology Inc. | Field emission device with silicon-containing adhesion layer |
US7052350B1 (en) * | 1999-08-26 | 2006-05-30 | Micron Technology, Inc. | Field emission device having insulated column lines and method manufacture |
US6930446B1 (en) * | 1999-08-31 | 2005-08-16 | Micron Technology, Inc. | Method for improving current stability of field emission displays |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160740A (en) * | 1980-05-12 | 1981-12-10 | Sony Corp | Manufacture of thin-film field type cold cathode |
JPH03246852A (ja) * | 1990-02-26 | 1991-11-05 | Mitsubishi Electric Corp | 電界放出陰極の作製方法 |
JPH04249827A (ja) * | 1990-12-28 | 1992-09-04 | Sony Corp | 電界放出型カソードアレイの製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4163949A (en) * | 1977-12-27 | 1979-08-07 | Joe Shelton | Tubistor |
US5176557A (en) * | 1987-02-06 | 1993-01-05 | Canon Kabushiki Kaisha | Electron emission element and method of manufacturing the same |
GB8720792D0 (en) * | 1987-09-04 | 1987-10-14 | Gen Electric Co Plc | Vacuum devices |
US5228878A (en) * | 1989-12-18 | 1993-07-20 | Seiko Epson Corporation | Field electron emission device production method |
US5329207A (en) * | 1992-05-13 | 1994-07-12 | Micron Technology, Inc. | Field emission structures produced on macro-grain polysilicon substrates |
-
1992
- 1992-12-04 FR FR9214894A patent/FR2700217B1/fr not_active Expired - Fee Related
-
1993
- 1993-12-03 US US08/256,977 patent/US5521461A/en not_active Expired - Fee Related
- 1993-12-03 WO PCT/FR1993/001191 patent/WO1994014182A1/fr active Application Filing
- 1993-12-03 JP JP6513853A patent/JPH07506457A/ja active Pending
- 1993-12-03 CA CA002129354A patent/CA2129354A1/fr not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56160740A (en) * | 1980-05-12 | 1981-12-10 | Sony Corp | Manufacture of thin-film field type cold cathode |
JPH03246852A (ja) * | 1990-02-26 | 1991-11-05 | Mitsubishi Electric Corp | 電界放出陰極の作製方法 |
JPH04249827A (ja) * | 1990-12-28 | 1992-09-04 | Sony Corp | 電界放出型カソードアレイの製造方法 |
Non-Patent Citations (3)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 16, no. 037 (E - 1160) 29 January 1992 (1992-01-29) * |
PATENT ABSTRACTS OF JAPAN vol. 17, no. 022 (E - 1307) 14 January 1993 (1993-01-14) * |
PATENT ABSTRACTS OF JAPAN vol. 6, no. 047 (E - 099) 26 March 1982 (1982-03-26) * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0713236A1 (fr) * | 1994-11-18 | 1996-05-22 | Texas Instruments Incorporated | Dispositif émitteur d'électrons |
Also Published As
Publication number | Publication date |
---|---|
JPH07506457A (ja) | 1995-07-13 |
US5521461A (en) | 1996-05-28 |
FR2700217B1 (fr) | 1999-08-27 |
FR2700217A1 (fr) | 1994-07-08 |
CA2129354A1 (fr) | 1994-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030164350A1 (en) | Buffer layer in flat panel display | |
EP0461990A1 (fr) | Source d'électrons à cathodes émissives à micropointes | |
FR2568394A1 (fr) | Dispositif de visualisation par cathodoluminescence excitee par emission de champ | |
FR2724767A1 (fr) | Procede pour reduire le courant de fuite de jonctions dans un dispositif de visualisation a emission par effet de champ | |
WO1994014182A1 (fr) | Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus | |
EP0506528B1 (fr) | Structure de commande matricielle pour écran de visualisation | |
EP0893817B1 (fr) | Pompage ionique d'un écran plat à micropointes | |
EP0734042B1 (fr) | Anode d'écran plat de visualisation à bandes résistives | |
FR2759491A1 (fr) | Cathode froide a emission de champ et son procede de fabrication | |
EP0697710B1 (fr) | Procédé de fabrication d'une source d'électrons à micropointes | |
US6984535B2 (en) | Selective etching of a protective layer to form a catalyst layer for an electron-emitting device | |
EP0625277B1 (fr) | Ecran plat a micropointes protegees individuellement par dipole | |
EP1210721B1 (fr) | Ecran plat a emission de champ avec electrode de modulation | |
JP2001101965A (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
FR2716571A1 (fr) | Procédé de fabrication de cathode d'écran fluorescent à micropointes et produit obtenu par ce procédé . | |
EP0616356B1 (fr) | Dispositif d'affichage à micropointes et procédé de fabrication de ce dispositif | |
FR2764729A1 (fr) | Procede de fabrication d'espaceurs pour ecran plat de visualisation | |
EP0943153A1 (fr) | Ecran d'affichage comprenant une source d'electrons a micropointes, observable a travers le support des micropointes, et procede de fabrication de cette source | |
EP0877407A1 (fr) | Anode d'ectran plat de visualisation | |
WO1994010700A1 (fr) | Ecran a adressage matriciel a prise de contacts lignes et colonnes au travers du support | |
JP3141541B2 (ja) | 不純物の活性化方法及び薄膜トランジスタの製造方法 | |
FR2718269A1 (fr) | Procédé d'amélioration de la conductivité des conducteurs colonnes des écrans plats à micropointes, et écrans ainsi obtenus. | |
JP2009140856A (ja) | 画像表示装置 | |
JP2002367503A (ja) | 薄膜型電子源及びその作製方法、及び画像表示装置 | |
Uh et al. | Low turn-on voltage Mo-polycide field emitter arrays applied to field emission flat panel display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): CA JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2129354 Country of ref document: CA |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
WWE | Wipo information: entry into national phase |
Ref document number: 08256977 Country of ref document: US |
|
122 | Ep: pct application non-entry in european phase |