JP2001101965A

JP2001101965A - 薄膜型電子源、およびそれを用いた表示装置

Info

Publication number: JP2001101965A
Application number: JP27812799A
Authority: JP
Inventors: Toshiaki Kusunoki; 敏明楠; Mutsumi Suzuki; 睦三鈴木; Masakazu Sagawa; 雅一佐川; Akitoshi Ishizaka; 彰利石坂
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-09-30
Filing date: 1999-09-30
Publication date: 2001-04-13
Anticipated expiration: 2019-09-30
Also published as: JP3630036B2

Abstract

(57)【要約】【課題】電子放出効率の高く、スペーサを立てやすい
薄膜電子源マトリクスを得、高輝度、高画質、高歩留ま
りの表示装置を得る。【解決手段】上部バス電極１５、１６上に、電子放
出部と、上部電極１３と上部バス電極との接触部に開口
部を有する絶縁体からなるパシベーション膜１７を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、下部電極、絶縁
層、上部電極の３層構造を有し、真空中に電子を放出す
る薄膜型電子源、およびこれを用いた表示装置に関す
る。

【０００２】

【従来の技術】薄膜型電子源とは、例えば上部電極−絶
縁層−下部電極の３層薄膜構造の、上部電極−下部電極
の間に電圧を印加して、上部電極の表面から真空中に電
子を放出させるものである。例えば金属―絶縁体―金属
を積層したMIM（Metal-Insulator-Metal）型、金属―絶
縁体―半導体電極を積層したMIS（Metal-Insulator-Sem
iconductor）型や、金属―絶縁体と半導体の積層膜−金
属または半導体電極を積層したもの等がある。MIM型に
ついては例えば特開平7-65710号に述べられている。薄
膜型電子源の動作原理を図2に示した。上部電極13と下
部電極11との間に駆動電圧Vdを印加して、絶縁層12内の
電界を1〜10MV/cm程度にすると、下部電極11中のフェル
ミ準位近傍の電子はトンネル現象により障壁を透過し、
絶縁層12、上部電極13の伝導帯へ注入されホットエレク
トロンとなる。これらのホットエレクトロンのうち、上
部電極13の仕事関数φ以上のエネルギーを有するもの
は、真空20中に放出される。

【０００３】この薄膜電子源は複数本の上部電極13と、
複数本の下部電極11を直交させてマトリクスを形成する
と、任意の場所から電子線を発生させることができるの
で、表示装置の電子源に用いることができる。

【０００４】これまで、Au-Al₂O₃-Al構造のMIM（Metal-
Insulator-Metal）構造などから電子放出が観測されて
いる。

【０００５】

【発明が解決しようとする課題】薄膜型電子源は、絶縁
層12で加速したホットエレクトロンを、上部電極13を透
過させて真空中に放出させる。したがって上部電極13の
膜厚はホットエレクトロンの散乱を少なくするために数
nm程度と非常に薄くする。

【０００６】このような薄膜型電子源は、上部電極13の
表面が有機物等で汚染されるとホットエレクトロンが散
乱され電子放出効率が低下してしまう。従来の薄膜型電
子源では、ホト工程により上部電極13を加工する際、上
部電極13の表面がレジストで汚染され、電子放出効率が
約１桁低下していた。そのため、電子放出効率の回復の
ためには、アッシングによるクリーニング工程が必要で
あった。この工程は、薄膜型電子源の絶縁層12にチャー
ジアップ等によるダメージを与えないよう細心の注意が
必要であり、製造時の歩留まりが低下しやすい。

【０００７】また、薄膜型電子源マトリクスを表示装置
に使用する場合、薄膜型電子源マトリクスを形成した基
板と蛍光体を塗布した面板を、枠部材を介してフリット
ガラス接合により貼り合わせ、真空に封じることにより
表示パネルを作成するが、対角5インチ程度以上の大型
の表示パネルには、大気圧を支持するためスペーサを立
てる必要がある。通常スペーサは薄膜型電子源へのダメ
ージを与えないように下部電極11の間、あるいは上部バ
ス電極（または上部電極13）の間の間隙に立てるため、
精密な位置制御が必要である。位置制御が不十分な場
合、薄膜型電子源がダメージを受ける可能性があり、製
造歩留りが低下しやすい。

【０００８】また、薄膜型電子源はトンネル現象を用い
るため、絶縁層12の膜厚が10nm程度と薄い。絶縁層12
の形成法は通常、陽極酸化法や熱酸化法など、極薄の絶
縁層12を大面積で均一な膜厚、膜質で作成できる方法を
用いるが、異物の混入や下部電極11の膜に欠陥がある場
合などは、絶縁層12に欠陥が生じてしまう。特に、単純
マトリクス駆動する場合は、欠陥部が存在する下部電極
11、上部電極13の配線上の他の正常な薄膜型電子源も、
十分な駆動電圧Vdが印加されなくなるため電子放出でき
なくなったり、電子放出量が低下したりして線欠陥が生
じてしまう。このような場合、表示装置等への使用は不
可能である。表示装置に用いる場合、極薄の絶縁層12
を数10万〜数100万個形成しなければならず、無欠陥の
薄膜型電子源マトリクスを形成することは困難である。
したがて薄膜型電子源に欠陥が生じた場合でも、点欠陥
にとどめ線欠陥を生じさせないようにする必要がある。

【０００９】本発明の第一の目的は、ホト工程を用いず
に上部電極膜を加工できる薄膜型電子源を提供し、アッ
シング工程を不要にすることで、電子放出効率の高い薄
膜型電子源を提供し、高輝度で製造歩留まりの高い表示
装置を提供することにある。

【００１０】また、本発明の第二の目的は、スペーサを
立ててもダメージを受け難い薄膜型電子源を提供して、
位置制御を容易にし、表示装置の製造歩留りを向上させ
るとともに、スペーサの配置場所を最適化してスペーサ
の目立たない高画質の表示装置を提供することにある。

【００１１】さらに、本発明の第三の目的は、線欠陥の
生じない薄膜型電子源マトリクスを提供し、表示装置の
製造歩留りを向上することにある。

【００１２】

【課題を解決するための手段】上記第一、および第二の
目的は、行（または列）方向に設けられる複数の下部電
極と、前記下部電極上に形成される電子放出部の絶縁層
と、前記電子放出部を制限する前記絶縁層より厚い保護
絶縁層と、前記電子放出部を被覆する上部電極と、列
（または行）方向に設けられ、前記上部電極の給電線と
なる上部バス電極を有する薄膜型電子源であって、前記
電子放出部と、前記上部電極が前記上部バス電極と接触
する部分が開口した絶縁体からなるパシベーション膜
が、前記上部バス電極上に形成され、上部電極膜が前記
パシベーション膜上、および前記パシベーション膜の開
口部に形成され、かつ前記開口部の段差で切断されてい
ることにより実現される。

【００１３】また、上記第一乃至第三の目的は、行（ま
たは列）方向に設けられる複数の下部電極と、前記下部
電極上に形成される電子放出部の絶縁層と、前記電子放
出部を制限する前記絶縁層より厚い保護絶縁層と、前記
電子放出部を被覆する上部電極と、列（または行）方向
に設けられた、前記上部電極の給電線となるが前記電子
放出部とは交差しない第１の上部バス電極、および前記
電子放出部を囲み前記上部電極に給電する第2の上部バ
ス電極を有する薄膜型電子源であって、前記電子放出
部、前記上部電極が前記第２の上部バス電極と接触する
部分、および前記第１の上部バス電極の一部と前記第２
の上部バス電極の一部の両方が露出する部分が開口して
いる絶縁体からなるパシベーション膜が、前記第１およ
び第２の上部バス電極上に形成され、上部電極膜が前記
パシベーション膜上、および前記パシベーション膜の開
口部に形成され、かつ前記開口部の段差で切断されてお
り、前記第１、第２の上部バス電極が前記開口部で切断
された前記上部電極膜で接続されていることより実現さ
れる。

【００１４】また、前記上部電極膜による前記第１、第
２の上部バス電極の接続の代わりに、第１の上部バス電
極と第２の上部バス電極を、前記第１の上部バス電極、
第２の上部バス電極の構成材料の少なくとも一部からな
る接続体で接続することによっても実現できる。

【００１５】

【発明の実施の形態】実施例１上記第一、および第二の目的を実現する、本発明の実施
例１を図3〜12を用いて説明する。まずガラス等の絶縁
性の基板10上に下部電極用の金属膜を成膜する。下部電
極材料としてはAlやAl合金を用いる。ここでは、Ndを２
原子量％ドープしたAl-Nd合金を用いた。成膜には例え
ば、スパッタリング法を用いる。膜厚は300 nmとした。
成膜後はホト工程、エッチング工程により図3に示すよ
うなストライプ形状の下部電極11を形成する。エッチン
グは例えば燐酸、酢酸、硝酸の混合水溶液でのウェット
エッチングを用いる。

【００１６】次に、保護絶縁層14、絶縁層12の形成方法
を図4、5を用いて説明する。まず下部電極11上の電子放
出部となる部分をレジスト膜19でマスクし、その他の部
分を選択的に厚く陽極酸化し，保護絶縁層14とする。化
成電圧を100Vとすれば、厚さ約136 nmの保護絶縁層14が
形成される。つぎにレジスト膜19を除去し残りの下部電
極11の表面を陽極酸化する。例えば化成電圧を6Vとすれ
ば、下部電極11上に厚さ約10 nmの絶縁層12が形成され
る。

【００１７】次に図6に示すように上部電極13への給電
線となる上部バス電極膜をスパッタリング法で成膜す
る。ここでは積層膜を用い上部バス電極下層15の材料と
してWを、上部バス電極上層16の材料としてAl-Nd合金を
用いた。またその膜厚は、バス電極下層15は後で形成す
る上部電極13が上部バス電極下層15の段差で断線しない
ように数nm〜数10nm程度と薄くし、上部バス電極上層16
は給電を十分にすること、および後で形成するパシベー
ション膜のエッチングの際のストッパー膜とするため、
数100nm程度と厚く成膜する。

【００１８】続いて、図7に示すようにホト工程、エッ
チング工程により上部バス電極の積層膜を下部電極11と
は直交する方向にストライプ状に加工する。エッチング
は、上部バス電極上層16のAl-Nd合金と上部バス電極下
層15のWを連続してエッチングする。エッチングは例え
ば、 Al-Nd合金については燐酸、酢酸、硝酸の混合水溶
液中、Wはアンモニアと過酸化水素の混合水溶液中のウ
ェットエッチングを用いればよい。

【００１９】次に、図8に示すように、パシベーション
膜17となる絶縁膜を成膜する。パシベーション膜17は例
えば半導体素子等でパシベーション膜として一般的に用
いれているものを利用できる。すなわち、材料としては
SiO、SiO₂、リン珪酸ガラス、ホウ珪酸ガラス等のガラ
ス類、Si₃N₄、Al₂O₃、ポリイミドなどが利用できる。
また成膜法としてはスパッタリング膜、真空蒸着膜、化
学気相成長膜、塗布法などを用いることができる。例え
ばSiO₂、Al₂O₃、Si₃N₄などの成膜にはスパッタリング法
や化学気相成長法、 SiOの成膜には真空蒸着法、リン珪
酸ガラス、ホウ珪酸ガラス等のガラス類やポリイミドは
回転塗布法などを用いることができる。本実施例ではス
パッタ法により成膜したSi₃N₄膜を用いた。膜厚は薄膜
型電子源の保護が目的であるので例えば0.3〜1mm程度と
厚く形成する。

【００２０】続いて、図9に示すようにホト工程、エッ
チング工程により、パシベーション膜17に電子放出部
と、後で形成する上部電極13が上部バス電極下層15と接
触する電子放出部周囲を含む領域を開口する。この加工
は例えばCF₄を用いたドライエッチング法等を用いれば
よい。 CF₄などのフッ化物系エッチングガスを用いたド
ライエッチング法はパシベーション膜17の絶縁体を上部
電極上層16のAl合金に対し高い選択比でエッチングする
ので、上部電極上層16をストッパー膜としてパシベーシ
ョン膜17のみを加工することが可能である。引き続いて
図10に示すように、電子放出部の上部バス電極上層16を
燐酸、酢酸、硝酸の混合水溶液中でウェットエッチング
する。このエッチャントはAl合金をエッチングするが、
パシベーション膜17の用いる絶縁体、上部バス電極下層
15のWはほとんどエッチングしない。したがって、上部
バス電極上層16のみ高い選択比でエッチングする。その
ため、パシベーション膜に対し、上部バス電極上層16が
内側に後退し、庇状のパシベーション膜17が形成され
る。

【００２１】次に、図11に示すようにホト工程、エッチ
ング工程により上部バス電極下層15のWをエッチング
し、電子放出部を開口する。この際、上部バス電極下層
15のWが上部バス電極上層16およびパシベーション膜17
より電子放出部側に延在するように加工することで、後
で形成する上部電極13と接触をとることができる。

【００２２】最後に上部電極膜のスパッタ成膜を行う。
上部電極13としては例えばIr、Pt , Auの積層膜を用い
膜厚は数nmである。ここでは3nmとした。図１に上部電
極膜を成膜した後の薄膜型電子源を示す。成膜された薄
い上部電極13は、パシベーション膜17の開口部の段差で
切断され、各電子源毎に分離されるとともに、上部バス
電極上層16およびパシベーション膜17より電子放出部側
に延在する上部バス電極下層15のWと接触し、給電され
る構造となる。したがって、上部電極13加工用のホト工
程が不要となり、レジストによる汚染がなくなる。

【００２３】また、本実施例の薄膜型電子源は、上部電
極13以外の構成部が厚いパシベーション膜17により被覆
されており、メカニカルなダメージに強くなる。また、
電子放出部が厚いパシベーション膜17の開口部の底に形
成されるため、メカニカルなダメージは受け難くなる。
したがって、表示装置作製の際にスペーサ等を立てても
ダメージを受け難い薄膜型電子源が得られる。

【００２４】実施例２実施例１の効果に加え、さらに薄膜型電子源マトリクス
の線欠陥発生を防止できる本発明の実施例２を図3〜6、
図12〜17を用いて説明する。まず実施例１の図3〜６と
同じ工程で、下部電極11、保護絶縁層14、絶縁層12を順
に形成し、さらに上部バス電極用の上部バス電極下層1
5、上部バス電極上層16の積層膜を成膜する。

【００２５】続いて、図12に示すようにホト工程、エッ
チング工程により上部バス電極用の積層膜を、下部電極
11とは直交し、電子放出部とは交差しない第１の上部バ
ス電極21、および電子放出部を被覆し第１の上部バス電
極21とは接しない第２の上部バス電極22の形状に加工す
る。エッチングは、上部バス電極上層16のAl-Nd合金と
上部バス電極下層15のWを連続してエッチングする。エ
ッチングは例えば、 Al-Nd合金については燐酸、酢酸、
硝酸の混合水溶液中、Wはアンモニアと過酸化水素の混
合水溶液中のウェットエッチングを用いればよい。

【００２６】次に、図13に示しようにパシベーション膜
17となる絶縁膜を実施例１と同様の要領で成膜する。

【００２７】続いて、図14に示すようにホト工程、エッ
チング工程により、パシベーション膜17に電子放出部、
および後で形成する上部電極13が第２の上部バス電極22
と接触する電子放出部周囲、および第１の上部バス電極
21の一部と第２の上部バス電極22の一部の両方が露出す
る部分を開口する。加工は実施例１と同様の手法を用い
ればよい。

【００２８】引き続いて図15に示すように電子放出部、
および第１の上部バス電極21の一部と第２の上部バス電
極22の一部の両方が露出する部分の上部バス電極上層16
を燐酸、酢酸、硝酸の混合水溶液中でウェットエッチン
グする。このエッチャントはAl合金をエッチングする
が、パシベーション膜17に用いる絶縁体、上部バス電極
下層15のWはほとんどエッチングしない。したがって、
上部バス電極上層16のみ高い選択比でエッチングする。
そのため、パシベーション膜17に対し、上部バス電極上
層16が内側に後退し、庇状のパシベーション膜17が形成
される。

【００２９】次に、図16に示すようにホト工程、エッチ
ング工程により電子放出部の上部バス電極下層15のWを
エッチングし、電子放出部を開口する。この際、上部バ
ス電極下層15のWが上部バス電極上層16およびパシベー
ション膜17より電子放出部側に延在するように加工する
ことで、後で形成する上部電極13と第２の上部バス電極
22の電気的接触をとることができる。この際、第１の上
部バス電極21の一部と第２の上部バス電極22の一部の両
方が露出する部分はレジストで保護し、上部バス電極下
層15のWがエッチングされないようにする。

【００３０】最後に上部電極膜のスパッタ成膜を行う。
上部電極13としては例えばIr、Pt , Auの積層膜を用い
膜厚は数nmである。ここでは3nmとした。図17に上部電
極膜を成膜した後の薄膜型電子源の断面図を示す。成膜
された薄い上部電極13は、パシベーション膜17の開口部
の段差で切断され、各電子源毎に分離されるとともに、
上部バス電極上層16およびパシベーション膜17より電子
放出部側に延在する上部バス電極下層15のWと接触し、
給電される構造となる。したがって、上部電極13加工用
のホト工程が不要となり、レジストによる汚染がなくな
る。また、第１の上部バス電極21の一部と第２の上部バ
ス電極22の一部の両方が露出する部分にもパシベーショ
ン膜17の開口部の段差で切断された上部電極膜が形成さ
れる。この膜は、第１の上部バス電極21と第２の上部バ
ス電極22を電気的に接続する。上部電極13の膜厚はnmオ
ーダーと薄いので、図17に示すように開口部の寸法を制
御することで接続部の抵抗値をｋΩ程度に制御すること
ができる。すなわち、回路的に、各電子源が薄膜抵抗23
を介し第１の上部バス電極21と接続される。

【００３１】本実施例の薄膜型電子源は、実施例１と同
様に上部電極13以外の構成部が厚いパシベーション膜17
により被覆されており、メカニカルなダメージに強くな
る。また、電子放出部も厚いパシベーション膜17の開口
部の底に形成されるため、メカニカルなダメージは受け
難くなる。したがって、スペーサ等を立ててもダメージ
を受け難い薄膜型電子源が得られる。さらに各電子源が
給電線となる上部ストライプバス電極21から薄膜抵抗23
を介して電気的に接続される。したがって、薄膜型電子
源が短絡し欠陥となった場合でも、薄膜抵抗23に電圧が
印加されるため、他の薄膜型電子源に正常な電圧を掛け
続ける事ができ、線欠陥が発生しにくい。また、短絡欠
陥は大電流が流れるため、やがて薄い上部電極13からな
る薄膜抵抗23が焼損し、欠陥部を完全に切り離すことが
できる。したがって、線欠陥は完全に生じなくなる。

【００３２】なお、本実施例は上部電極膜の一部を薄膜
抵抗として用いたが、第１の上部バス電極21、第２の上
部バス電極22の構成部の一部からなる薄膜抵抗、例えば
上部バス電極下層15のW膜を残して薄膜抵抗を加工して
もよい。その場合は図12のエッチングの際、上部バス電
極下層15はエッチングせず、別途ホト工程、エッチング
工程を行うことにより、図18のように加工する。上部バ
ス電極下層15は上部電極13を段切れさせないため、数nm
から数10nm程度と薄く形成するので、寸法を制御するこ
とで接続部の抵抗値をｋΩ程度に制御することができ
る。

【００３３】実施例３本発明を用いた表示装置の実施例３を図19〜24を用いて
説明する。本発明の実施例１の薄膜型電子源を用いた場
合、アッシング工程が不要で、電子放出効率が高いの
で、高輝度、低消費電力の表示装置を提供できる。ま
た、メカニカルなダメージを受け難い薄膜型電子源をな
ので、スペーサを立ててもダメージを受け難いためスペ
ーサの位置制御が容易で、製造歩留りの高い表示装置を
提供できる。また、スペーサの配置場所を最適化しやす
く、スペーサの目立たない表示装置を作製できる。さら
に本発明の第二の実施例の薄膜型電子源を用いた場合、
各電子源が薄膜抵抗を有することで線欠陥の生じない薄
膜型電子源マトリクスを実現し、製造歩留りが高い表示
装置を提供できる。

【００３４】ここでは、実施例１の薄膜型電子源を用い
た場合を中心に説明する。実施例２の薄膜型電子源を用
いた場合も表示装置の製造方法は同様である。

【００３５】まず実施例１の手法にしたがって基板10上
に薄膜型電子源マトリクスを作成する。説明のため、図
19には（3×3）ドットの薄膜型電子源マトリクスの平面
図、断面図を示した。但し、実際は表示ドット数に対応
した数の薄膜型電子源マトリクスを形成する。また、本
発明の薄膜型電子源基板では、上部電極膜が、パシベー
ション膜17上も被覆するが、本実施例の平面図では説明
のため上部電極13として機能している部分のみ表示して
いる。また、本実施例では上部バス電極下層15、上部バ
ス電極上層16の積層構造を上部バス電極18としてまとめ
て表示している。

【００３６】実施例１および２では説明しなかったが、
薄膜型電子源マトリクスを表示装置に使用する場合、下
部電極11、上部バス電極18の電極端部は回路接続のため
電極面を露出しておかなければならない。そのために
は、パシベーション膜17、上部電極13の成膜の際は、電
極端部をマスクするようにする。パシベーション膜を塗
布法で成膜する場合は、パシベーション膜の開口部を開
けるエッチングの際、電極端子出しを行っておく。

【００３７】表示側基板の作成は以下のように行う（図
20）。面板110には透光性のガラスなどを用いる。ま
ず，表示装置のコントラストを上げる目的でブラックマ
トリクス120を形成する。ブラックマトリクス120は，PV
A（ポリビニルアルコール）と重クロム酸アンモニウム
とを混合した溶液を面板110に塗布し，ブラックマトリ
クス120を形成したい部分以外に紫外線を照射して感光
させた後，未感光部分を除去し、そこに黒鉛粉末を溶か
した溶液を塗布し、PVAをリフトオフすることにより形
成する。

【００３８】次に赤色蛍光体111を形成する。蛍光体粒
子にPVA（ポリビニルアルコール）と重クロム酸アンモ
ニウムとを混合した水溶液を面板110上に塗布した後，
蛍光体を形成する部分に紫外線を照射して感光させた
後，未感光部分を流水で除去する。このようにして赤色
蛍光体111をパターン化する。パターンは図20に示した
ようなストライプ状にパターン化する。同様にして，緑
色蛍光体112と青色蛍光体113を形成する。蛍光体として
は，例えば赤色にY₂O₂S:Eu(P22-R),緑色にZnS:Cu,Al(P2
2-G),青色にZnS:Ag(P22-B)を用いればよい。

【００３９】次いで，ニトロセルロースなどの膜でフィ
ルミングした後，面板110全体にAlを，膜厚75 nm程度蒸
着してメタルバック114とする。このメタルバック114が
加速電極として働く。その後，面板110を大気中400℃程
度に加熱してフィルミング膜やPVAなどの有機物を加熱
分解する。このようにして，表示側基板が完成する。

【００４０】このようにして製作した表示側基板と基板
10とをスペーサ30を介し、周囲の枠116をフリットガラ
ス115を用いて封着する。図21に貼り合わせた表示パネ
ルの図19、20のA-A断面、 B-B断面に相当する部分を示
す。面板110-基板10間の距離は１〜３mm程度になるよう
にスペーサ30の高さを設定する。スペーサは上部電極13
の膜で被覆されているパシベーション膜17上に立てる。
スペーサ30は，例えば板状のガラス製またはセラミック
ス製を上部バス電極18間に配置する。この場合、スペー
サが表示基板側のブラックマトリクス120の下に配置さ
れるため、スペーサ30が発光を阻害しない。したがっ
て、スペーサ30の存在による画質の劣化が生じにくい。
従来の薄膜型電子源マトリクスでは、上記の様なスペー
サ30の形状、配置の場合、陽極酸化膜からなる保護絶縁
層14上にスペーサ30を立てるため、薄膜型電子源のダメ
ージが生じやすかったが、本実施例ではパシベーション
膜17で被覆されているため、スペーサ30を立てることに
よるダメージは生じにくい。

【００４１】ここでは，説明のため、Ｒ（赤），Ｇ
（緑），Ｂ（青）に発光するドット毎，すなわち上部バ
ス電極18の間に全てスペーサ30を立てているが，実際は
機械強度が耐える範囲で，スペーサ30の枚数（密度）を
減らし、大体1cmおきに立てればよい。

【００４２】また、本実施例では述べなかったが、支柱
状のスペーサ、格子状のスペーサを使用する場合でもダ
メージを受け難いという本発明の効果は当然得られる。

【００４３】封着したパネルは，10^-7Torr程度の真空に
排気して，封じきる。封じ後、ゲッターを活性化し、パ
ネル内の真空を維持する。例えば、Baを主成分とするゲ
ッター材の場合、高周波誘導加熱等によりゲッター膜を
形成できる。また、Zrを主成分とする非蒸発型ゲッター
を用いてもよい。このようにして，薄膜電子源を用いた
表示パネルが完成する。

【００４４】このように本実施例では，面板110と基板1
0間の距離は１〜３mm程度と長いので，メタルバック114
に印加する加速電圧を３〜６KVと高電圧に出来る。した
がって，上述のように，蛍光体には陰極線管（CRT）用
の蛍光体を使用できる。

【００４５】図22はこのようにして製作した表示装置パ
ネルの駆動回路への結線図である。下部電極11は下部電
極駆動回路40へ結線し，上部バス電極18は上部電極駆動
回路50に結線する。m番目の下部電極11 Kmと，n番目
の上部バス電極18 Cnの交点を（m,n）で表すことにす
る。メタルバック114には3〜6KV程度の加速電圧60を常
時印加する。

【００４６】図23は，各駆動回路の発生電圧の波形の一
例を示す。時刻ｔ0ではいずれの電極も電圧ゼロである
ので電子は放出されず，したがって，蛍光体は発光しな
い。時刻ｔ1において，下部電極11 K1には−Ｖ1なる電
圧を，上部バス電極18 C1，C2には＋Ｖ2なる電圧を印
加する。交点（1,1），（1,2）の下部電極11−上部電極
13間には（Ｖ1＋Ｖ2）なる電圧が印加されるので，（Ｖ
1＋Ｖ2）を電子放出開始電圧以上に設定しておけば，こ
の２つの交点の薄膜型電子源からは電子が真空中に放出
される。放出された電子はメタルバック114に印加され
た加速電圧60により加速された後，蛍光体に入射し，発
光させる。時刻ｔ2において，下部電極11のK2に−Ｖ1な
る電圧を印加し，上部バス電極18のC1にＶ2なる電圧を
印加すると，同様に交点（2,1）が点灯する。このよう
にして，上部バス電極18に印加する信号を変えることに
より所望の画像または情報を表示することが出来る。ま
た，上部バス電極18への印加電圧Ｖ1の大きさを適宜変
えることにより，階調のある画像を表示することが出来
る。絶縁層12中に蓄積される電荷を開放するための反転
電圧の印加は、ここでは下部電極11の全てに−Ｖ1を印
加した後、全下部電極11にＶ3、全上部バス電極18に-Ｖ
3'を印加することにより行った。

【００４７】本発明の実施例２の薄膜型電子源を用いた
場合は、特に上部電極駆動回路50の出力抵抗を各薄膜型
電子源に付加されている薄膜抵抗23より低抵抗にしてお
く。図24にその等価回路を示す。この場合、薄膜型電子
源が欠陥発生により短絡した場合でも薄膜抵抗23に電圧
が印加されるため、他の正常な薄膜型電子源に電圧が印
加され、線欠陥が生じない。したがって、製造歩留りが
高い表示装置を提供できる。

【００４８】

【発明の効果】本発明によれば、アッシング工程が不要
で、電子放出効率が高い薄膜型電子源を用いた高輝度、
低消費電力の表示装置を提供できる。また、スペーサを
立ててもダメージを受け難い薄膜型電子源なので、スペ
ーサの配置が容易で、製造歩留りの高い表示装置を提供
できる。さらにスペーサの配置を最適化することで、ス
ペーサが目立たず画質の高い表示装置を提供できる。ま
た、各電子源に薄膜抵抗を付加した薄膜型電子源マトリ
クスを用い、上部電極駆動回路の出力抵抗を各薄膜型電
子源に付加されている薄膜抵抗より低抵抗にしておくこ
とで、線欠陥が生じにくくなるため、さらに製造歩留り
が高い表示装置を提供できる。

【図面の簡単な説明】

【図１】本発明の薄膜型電子源の構造を示す図である。

【図２】薄膜型電子源の動作原理を示す図である。

【図３】本発明の薄膜型電子源の製法を示す図である。

【図４】本発明の薄膜型電子源の製法を示す図である。

【図５】本発明の薄膜型電子源の製法を示す図である。

【図６】本発明の薄膜型電子源の製法を示す図である。

【図７】本発明の薄膜型電子源の製法を示す図である。

【図８】本発明の薄膜型電子源の製法を示す図である。

【図９】本発明の薄膜型電子源の製法を示す図である。

【図１０】本発明の薄膜型電子源の製法を示す図であ
る。

【図１１】本発明の薄膜型電子源の製法を示す図であ
る。

【図１２】本発明の薄膜型電子源の製法を示す図であ
る。

【図１３】本発明の薄膜型電子源の製法を示す図であ
る。

【図１４】本発明の薄膜型電子源の製法を示す図であ
る。

【図１５】本発明の薄膜型電子源の製法を示す図であ
る。

【図１６】本発明の薄膜型電子源の製法を示す図であ
る。

【図１７】本発明の薄膜型電子源の製法を示す図であ
る。

【図１８】本発明の薄膜型電子源の製法を示す図であ
る。

【図１９】本発明の薄膜型電子源を用いた表示装置の製
法を示す図である。

【図２０】本発明の薄膜型電子源を用いた表示装置の製
法を示す図である。

【図２１】本発明の薄膜型電子源を用いた表示装置の製
法を示す図である。

【図２２】本発明を用いた表示装置での駆動回路への結
線を示した図である。

【図２３】本発明の表示装置での駆動電圧波形を示した
図である。

【図２４】本発明の薄膜抵抗を付した薄膜型電子源基板
の等価回路図である。

【符号の説明】

10・・・基板，11・・・下部電極，12・・・絶縁層，13
・・・上部電極，14・・・保護絶縁層，15・・・上部バ
ス電極下層，16・・・上部バス電極上層，17・・・パシ
ベーション膜、18・・・上部バス電極、19・・・レジス
ト膜、20・・・真空、21・・・第１の上部バス電極、22
・・・第２の上部バス電極、23・・・薄膜抵抗、30・・
・スペーサ，40・・・下部電極駆動回路，50・・・上部
電極駆動回路，60・・・加速電圧、110・・・面板，111
・・・赤色蛍光体，112・・・緑色蛍光体，113・・・青
色蛍光体，114・・・メタルバック、115・・・フリット
ガラス、116・・・枠。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐川雅一茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者石坂彰利東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内Ｆターム(参考） 5C031 DD17 5C032 CC10 5C036 EE01 EE14 EE19 EF01 EF06 EF09 EG02 EG12 5C094 AA10 AA22 AA42 AA43 BA32 BA34 CA19 DA12 DA13 EC03 FA01 FA02 FB02 FB15 GB10

Claims

【特許請求の範囲】

【請求項１】行（または列）方向に設けられる複数の下
部電極と、前記下部電極上に形成される電子放出部の絶
縁層と、前記電子放出部を制限する前記絶縁層より厚い
保護絶縁層と、前記電子放出部を被覆する上部電極と、
列（または行）方向に設けられ、前記上部電極の給電線
となる上部バス電極を有する薄膜型電子源であって、前
記電子放出部と、前記上部電極が前記上部バス電極と接
触する部分が開口した絶縁体からなるパシベーション膜
が、前記上部バス電極上に形成され、上部電極膜が前記
パシベーション膜上、および前記パシベーション膜の開
口部に形成され、かつ前記開口部の段差で切断されてい
ることを特徴とする薄膜型電子源。
【請求項２】行（または列）方向に設けられる複数の下
部電極と、前記下部電極上に形成される電子放出部の絶
縁層と、前記電子放出部を制限する前記絶縁層より厚い
保護絶縁層と、前記電子放出部を被覆する上部電極と、
列（または行）方向に設けられた、前記上部電極の給電
線となるが前記電子放出部とは交差しない第１の上部バ
ス電極、および前記電子放出部を囲み前記上部電極に給
電する第2の上部バス電極を有する薄膜型電子源であっ
て、前記電子放出部、前記上部電極が前記第２の上部バ
ス電極と接触する部分、および前記第１の上部バス電極
の一部と前記第２の上部バス電極の一部の両方が露出す
る部分が開口している絶縁体からなるパシベーション膜
が、前記第１および第２の上部バス電極上に形成され、
上部電極膜が前記パシベーション膜上、および前記パシ
ベーション膜の開口部に形成され、かつ前記開口部の段
差で切断されており、前記第１、第２の上部バス電極が
前記開口部で切断された前記上部電極膜で接続されてい
ることを特徴とする薄膜型電子源。
【請求項３】行（または列）方向に設けられる複数の下
部電極と、前記下部電極上に形成される電子放出部の絶
縁層と、前記電子放出部を制限する前記絶縁層より厚い
保護絶縁層と、前記電子放出部を被覆する上部電極と、
列（または行）方向に設けられ、同一材料で構成された
前記上部電極の給電線となるが前記電子放出部とは交差
しない第１の上部バス電極、および前記電子放出部を囲
み前記上部電極に給電する第２の上部バス電極と、前記
第１の上部バス電極、第２の上部バス電極の構成材料の
少なくとも一部からなる前記第１の上部バス電極と第２
の上部バス電極との接続体を有する薄膜型電子源であっ
て、前記電子放出部、前記上部電極が前記第２の上部バ
ス電極と接触する部分が開口している絶縁体からなるパ
シベーション膜が、前記第１および第２の上部バス電極
上に形成され、上部電極膜が前記パシベーション膜上、
および前記パシベーション膜の開口部に形成され、かつ
前記開口部の段差で切断されていることを特徴とする薄
膜型電子源。
【請求項４】前記パシベーション膜は、SiO、SiO₂、リ
ン珪酸ガラス、ホウ珪酸ガラス等のガラス類、Si₃N₄、A
l₂O₃、ポリイミド等の有機絶縁膜のいずれか一つまた
はそれらの積層膜であることを特徴とする請求項１乃至
３のいずれか一項に記載の薄膜型電子源。
【請求項５】請求項１乃至４のいずれか記載の薄膜型電
子源を有する基板と、蛍光体を塗布した蛍光面を有する
基板が、スペーサと、枠部材を介して、貼り合わされ、
真空に封じられていることを特徴とする表示装置。
【請求項６】前記スペーサは、ガラス製またはセラミッ
クス製の板状スペーサであり、前記上部バス電極または
前記第１の上部バス電極間の間隙部分上の、前記上部電
極膜で被覆されたパシベーション膜と、前記蛍光面のブ
ラックマトリクスの間に配置されていることを特徴とす
る請求項５記載の表示装置。