JP3487145B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3487145B2 JP3487145B2 JP25464897A JP25464897A JP3487145B2 JP 3487145 B2 JP3487145 B2 JP 3487145B2 JP 25464897 A JP25464897 A JP 25464897A JP 25464897 A JP25464897 A JP 25464897A JP 3487145 B2 JP3487145 B2 JP 3487145B2
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- substrate
- electron
- film
- face plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
置した電子放出素子と蛍光体とを用いた表示装置に関す
る。 【０００２】互いに直交する電極群の各交点に電子放出
素子を形成した電子放出素子アレイを用いた表示装置と
して、例えば、電子放出素子としてＭＩＭ（金属−絶縁
体−金属）型電子源を用いたものが、例えばJournal of
Vacuum Science and Technologies、 B、 第11巻、第
２号、５１４頁〜５１７頁（1993年）に記載されてい
る。また、電子放出素子として表面伝導型電子源(Surfa
ce-Conduction Emitter、 SCE)を利用したものが、例え
ばProceedings of the 16th International Display Re
search Conference、 ５６９頁〜５７２頁（１９９６
年）に記載されている。 【０００３】これらの表示装置は、電子放出素子の構成
はそれぞれ異なるが、共通の基本構成を有する。すなわ
ち、電子放出素子をマトリクス状に配置した基板と、電
子線照射により発光する蛍光体と電子線を加速するため
の加速電極を有する面板とを封着してパネルとし、その
パネル内部を真空に排気する。基板上の電子放出素子か
らの放出電子が面板上の蛍光体を発光させるわけであ
る。 【０００４】これらの表示装置は、陰極線管（ＣＲＴ）
のような電子線偏向レンズ系が不要なので平板型ディス
プレイが実現でき、さらに自発光型の素子であるために
ＣＲＴ並の優れた表示画質を実現できるという特徴を持
っている。 【０００５】これらの表示装置では、パネル内部を真空
にするため、パネル外部から加わる大気圧の圧力に耐え
る機械的強度がパネルに要求される。したがって、対角
寸法５〜３０インチといった大型の表示パネルを製作す
る際には、面板−基板間にスペーサ、すなわち支持構成
体を挿入することが必要になる。 【０００６】後に実施の形態の項で詳細に述べるよう
に、スペーサは、基板上の電子放出素子の電子放出部表
面には接しないような形状に設計する。しかしながら、
基板、スペーサ、面板の組立工程における位置合わせの
際、スペーサが所望の位置からずれて電子放出部表面に
接してしまうことがある。これにより電子放出素子の劣
化や破壊が発生し、表示装置製造の歩留まりの低下を招
くという問題があった。 【０００７】本発明では、突起物を基板上に設けること
により、この問題を除いた。この突起物は、基板、スペ
ーサ、面板の組立工程に先だって、フォトリソグラフィ
プロセスなど、電子放出部表面を傷つける恐れがない方
法を用いて基板上に形成しておく。図９に示すように、
電子放出部表面の位置から測った突起物の高さｈを、ス
ペーサの表面の微視的凹凸の高さΔｚより大きくする
（ｈ＞Δｚ）。ｈは通常１μm程度とすればよい。この
ようにすると、スペーサは突起物と接触するために電子
源表面に接触することは無くなり、組立時の電子放出素
子の破壊および劣化を防ぐことが出来る。 【０００８】 【発明の実施の形態】以下、本発明の実施の形態を図を
用いて説明する。 【０００９】第１の実施例は、電子放出素子として薄膜
型電子源（ＭＩＭ型電子源）を用いたものである。図
１、図２、図３、図４、図９を用いて本実施例を説明す
る。図２は表示パネルを面板側から見た平面図、図３は
基板１４を面板側から見た平面図である。図２、図３中
のA-B間の断面図が図１（a）であり、C-D間の左半分の
断面図が図１（b）である。図２中のE-F間の断面図が図
９である。 【００１０】まず、基板上に形成する薄膜電子源の作製
方法を述べる。基板１４上にSiO2やAl2O3などの絶縁体
をスパッタ法などで形成し、フォトリソグラフィとエッ
チングにより図１、図３に記した形にパターン化して突
起物６２とする。突起物の高さは１μm程度とする。 【００１１】この基板上に薄膜電子源を作成する。図４
は基板１４上に薄膜型電子源を作製するプロセスを示し
たものである。右の列が平面図で、A-B間での断面図を
左の列に示してある。図４では１個の素子しか描いてな
いが、実際には、図１、図３のようにマトリクス状に配
置されている。 【００１２】ガラスなどの絶縁性基板１４上に、下部電
極１３作成用の薄膜として、Alを例えば、３００ｎｍの
膜厚で形成する。このAl膜の形成には、例えば、スパッ
タリング法や抵抗加熱蒸着法、ＭＢＥ法（分子線エピタ
キシ法）などを用いる。次に、このAl膜を、フォトリソ
グラフィによるレジスト形成と、それに続くエッチング
とによりストライプ状に加工し下部電極１３を形成す
る。ここで用いるレジストはエッチングに適したもので
あればよく、また、エッチングもウエットエッチング、
ドライエッチングのいずれも可能である。この下部電極
１３の表面を陽極酸化して膜厚５〜１０nm程度の絶縁層
１２を形成する。本実施例では化成電圧を４Ｖに設定
し、絶縁層膜厚5.5nmとした。これが、図４（a）の状態
である。 【００１３】次に、レジスト５０１を塗布して紫外線で
露光してパターニングし、図４（b）のパターンを形成
する。レジスト５０１には例えば、キノンジアザイド系
のポジ型レジストを用いる。レジスト５０１を付けたま
ま、再度陽極酸化を行い、保護層１５を形成する。この
２回目の陽極酸化は、化成電圧５０Ｖ程度とし、保護層
１５の膜厚を70nm程度とする。これが、図４（c）の状
態である。 【００１４】レジスト５０１をアセトンなどの有機溶媒
で剥離した後、レジスト５０２を図４（d）のパターン
で塗布・形成する。次に、上部電極バスライン３２とな
る金属膜を、基板１４の全面に成膜する。この上部電極
バスライン３２となる金属膜は、Moなど、基板１４との
接着性に優れた金属を下層とし、Auなど電気伝導性に富
み、かつ酸化されにくい金属を上層とする積層膜構成と
し、スパッタリング法や蒸着法などで連続成膜するのが
望ましい。下層の材料としては、上記Moの他に、CrやT
a、 W、 Nbなど絶縁性基板との接着性がよい他の金属で
もよい。また、上層の材料には、上記Auの他、Pt、 I
r、 Rh、 Ru などが使用可能である。これらの金属を用
いることにより後で形成する上部電極１６との電気的接
触を確保できる。なお、上記上部電極バスライン３２を
形成する金属膜の膜厚は、配線抵抗の要求仕様により適
宜選択する。本実施例では、Mo膜を30nm、Au膜を100 nm
とした。続いて、アセトンなどの有機溶媒でレジスト５
０２をリフトオフすることにより、図４（e）の形を得
る。 【００１５】続いて、レジスト５０３を塗布して、図４
（f）のパターンにパターン化する。この状態で、化成
液に浸して陽極酸化を行う。化成電圧は絶縁層１２を形
成した際と同じ電圧にする。本実施例の場合、４Ｖであ
る。絶縁層１２はこれまでに何回か行ったレジストパタ
ーニング・プロセスにおいて、現像液などの薬品によ
り、多少のダメージを受けている。そこで、上部電極を
成膜する前に、このように絶縁層１２を再度陽極酸化す
ることにより、ダメージの修復ができる。このあと、上
部電極界面層膜１６、上部電極中間層膜１７、上部電極
表面層膜１８の順に成膜する。これらの成膜にはスパッ
タリング法などを用い、各層は真空を破ることなく連続
的に成膜するのが望ましい。本実施例では、上部電極界
面層膜１６として膜厚1nmのIr、上部電極中間層膜１７
として膜厚2nmのPt、上部電極表面層膜１８として膜厚3
nmのAuを用いた。また、本実施例のように、印加電圧を
上部電極に供給する専用のバスライン３２があり、上部
電極面積が小さい場合には、上部電極表面層膜１８を除
き、例えば膜厚1nmのIrで構成した上部電極界面層膜１
６と膜厚2nmのPtで構成した上部電極中間層膜１７の２
層で上部電極を構成しても良い。 【００１６】次いで、アセトンなどの有機溶媒でリフト
オフすると、図４（g）に示した構造の薄膜電子源を得
る。以上のプロセスで、基板１４上に薄膜電子源が完成
する。この薄膜電子源は、レジスト５０１で規定した領
域から電子が放出される。電子放出部の周辺部に厚い絶
縁膜である保護層１５を形成してあるため、上部電極−
下部電極間に印加される電界が下部電極端部に集中しな
くなり、長時間にわたって安定な電子放出特性が得られ
る。 【００１７】面板１１０には透光性のガラスなどを用い
る。まず、表示装置のコントラストを上げる目的でブラ
ックマトリクス１２０を形成する（図１（b）)。ブラッ
クマトリクス１２０は、図２において蛍光体１１４間に
配置されるが、図２では記載を省略した。 【００１８】ブラックマトリクス１２０は、黒鉛粉末に
ＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニ
ウムとを混合した溶液を面板１１０に塗布し、ブラック
マトリクス１２０を形成したい部分に紫外線を照射して
感光させた後、未感光部分を除去する。 【００１９】次に赤色蛍光体１１４Ａを形成する。蛍光
体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸
アンモニウムとを混合した水溶液を面板１１０上に塗布
した後、蛍光体を形成する部分に紫外線を照射して感光
させた後、未感光部分を流水で除去する。このようにし
て赤色蛍光体１１４Ａをパターン化する。パターンは図
２に示したようなストライプ状のパターンにする。この
ストライプ・パターンは一例であって、それ以外にも、
ディスプレイの設計に応じて、例えば、近接する４ドッ
トで１画素を構成させた「RGBG」パターンでももちろん
構わない。蛍光体膜厚は、1.4〜２層程度になるように
する。同様にして、緑色蛍光体１１４Ｂと青色蛍光体１
１４Ｃを形成する。蛍光体としては、例えば赤色にY2O2
S:Eu（P22-R）、緑色にZn2SiO4:Mn、青色にZnS:Ag（P22
-B）を用いればよい。 【００２０】次いで、ニトロセルロースなどの膜でフィ
ルミングした後、面板１１０全体にAlを、膜厚50〜300n
m程度蒸着してメタルバック１２２とする。このメタル
バック１２２が加速電極として働く。その後、面板１１
０を４００℃程度に加熱してフィルミング膜やＰＶＡな
どの有機物を加熱分解する。このようにして、面板１１
０が完成する。 【００２１】このように製作した面板１１０と基板１４
とスペーサ６０とを封着する。面板１１０−基板１４間
の距離は１〜３ｍｍ程度になるようスペーサの厚さを設
定する。面板１１０と基板１４との位置関係は図２に示
したとおりである。図３には、基板１４上に形成した薄
膜電子源のパターンを図２に対応させて示してある。な
お、図４（d）からわかるように、下部電極１３の表面
は、保護層１５で覆われているから、図２、図３におい
て、水平方向の配線は「下部電極１３」ではなく、正し
くは「保護層１５」と書くべきである。ただし、下部電
極１３と上部電極バスライン３２とがマトリクスを構成
する、という機能的関係をわかりやすく示すために、図
２、図３においては、敢えてこのように記載した。同様
に、上部電極バスライン３２についても、図２、図３の
平面図においては正しくは、上部電極表面層膜１８で被
覆されているが、同じ主旨で上部電極バスライン３２と
記載してある。 【００２２】スペーサ６０の形状は例えば図２のように
する。ここでは、R（赤）、Ｇ（緑）、Ｂ（青）に発光
するドット毎、すなわち上部電極３列ずつにスペーサの
支柱を設けているが、機械強度が耐える範囲で、支柱の
数（密度）を減らしてかまわない。スペーサ６０の製作
は、厚さ１〜３ｍｍ程度のガラスやセラミックスなどの
絶縁板に、例えばサンドブラスト法などで所望の形状の
穴を加工する。 【００２３】封着したパネルは、1×10-7 Torr程度の真
空に排気して、封じきる。このようにして、薄膜電子源
を用いた表示パネルが完成する。 【００２４】このように本実施例では、面板１１０−基
板１４間の距離は１〜３ｍｍ程度と長いので、メタルバ
ック１２２に印加する加速電圧を３〜６ＫＶと高電圧に
出来る。したがって、上述のように、蛍光体１１４には
陰極線管（ＣＲＴ）用の蛍光体を使用できる。 【００２５】図５は、このようにして製作した表示装置
パネル100の駆動回路への結線図である。下部電極13は
下部電極駆動回路41へ結線し、上部電極バスライン32は
上部電極駆動回路42に結線する。加速電極112は加速電
極駆動回路43へ結線する。n番目の下部電極13Knとm番目
の上部電極バスライン32Cmの交点のドットを（n、m）で
表すことにする。 【００２６】図６は、各駆動回路の発生電圧の波形を示
す。メタルバック１２２には３〜６ＫＶ程度の電圧を常
時印加する。 【００２７】時刻ｔ0ではいずれの電極も電圧ゼロであ
るので電子は放出されず、したがって、蛍光体114は発
光しない。 【００２８】時刻ｔ1において、下部電極13K1には−Ｖ1
なる電圧を、上部電極バスライン32C1、C2には＋Ｖ2な
る電圧を印加する。ドット（1、1）、（1、2）の下部電
極１３と上部電極との間には（Ｖ１＋Ｖ2）なる電圧が
印加されるので、（Ｖ1＋Ｖ2）を電子放出開始電圧以上
に設定しておけば、この２つのドットの薄膜電子源から
は電子が真空10中に放出される。放出された電子は加速
電極112に印加された電圧により加速された後、蛍光体1
14にぶつかり、蛍光体114を発光させる。 【００２９】時刻ｔ2において、下部電極13K2に−Ｖ1な
る電圧を印加し、上部電極バスライン32C1にＶ2なる電
圧を印加すると、同様にドット（2、1）が点灯する。こ
のようにして、図６の電圧波形を印加すると、図５の斜
線を施したドットのみが点灯する。 【００３０】このようにして、上部電極バスライン32に
印加する信号を変えることにより所望の画像または情報
を表示することができる。また、上部電極バスライン32
への印加電圧Ｖ1の大きさを画像信号に合わせて適宜変
えることにより、階調のある画像を表示することができ
る。 【００３１】本実施例では、下部電極に金属を用いたＭ
ＩＭ電子源を用いた例を述べてきたが、下部電極に半導
体を用いたＭＩＳ（Metal-Insulator-Semiconductor）
型電子源を用いても本発明の効果が得られることは言う
までもない。 【００３２】 【００３３】 【００３４】 【００３５】 【００３６】 【発明の効果】本発明によれば、電子放出素子の劣化ま
たは破壊を起こすことなく、容易に面板、基板、スペー
サの組立を行うことができ、大画面の電子線励起型平面
型表示装置を歩留まりよく製造することができる。
置した電子放出素子と蛍光体とを用いた表示装置に関す
る。 【０００２】互いに直交する電極群の各交点に電子放出
素子を形成した電子放出素子アレイを用いた表示装置と
して、例えば、電子放出素子としてＭＩＭ（金属−絶縁
体−金属）型電子源を用いたものが、例えばJournal of
Vacuum Science and Technologies、 B、 第11巻、第
２号、５１４頁〜５１７頁（1993年）に記載されてい
る。また、電子放出素子として表面伝導型電子源(Surfa
ce-Conduction Emitter、 SCE)を利用したものが、例え
ばProceedings of the 16th International Display Re
search Conference、 ５６９頁〜５７２頁（１９９６
年）に記載されている。 【０００３】これらの表示装置は、電子放出素子の構成
はそれぞれ異なるが、共通の基本構成を有する。すなわ
ち、電子放出素子をマトリクス状に配置した基板と、電
子線照射により発光する蛍光体と電子線を加速するため
の加速電極を有する面板とを封着してパネルとし、その
パネル内部を真空に排気する。基板上の電子放出素子か
らの放出電子が面板上の蛍光体を発光させるわけであ
る。 【０００４】これらの表示装置は、陰極線管（ＣＲＴ）
のような電子線偏向レンズ系が不要なので平板型ディス
プレイが実現でき、さらに自発光型の素子であるために
ＣＲＴ並の優れた表示画質を実現できるという特徴を持
っている。 【０００５】これらの表示装置では、パネル内部を真空
にするため、パネル外部から加わる大気圧の圧力に耐え
る機械的強度がパネルに要求される。したがって、対角
寸法５〜３０インチといった大型の表示パネルを製作す
る際には、面板−基板間にスペーサ、すなわち支持構成
体を挿入することが必要になる。 【０００６】後に実施の形態の項で詳細に述べるよう
に、スペーサは、基板上の電子放出素子の電子放出部表
面には接しないような形状に設計する。しかしながら、
基板、スペーサ、面板の組立工程における位置合わせの
際、スペーサが所望の位置からずれて電子放出部表面に
接してしまうことがある。これにより電子放出素子の劣
化や破壊が発生し、表示装置製造の歩留まりの低下を招
くという問題があった。 【０００７】本発明では、突起物を基板上に設けること
により、この問題を除いた。この突起物は、基板、スペ
ーサ、面板の組立工程に先だって、フォトリソグラフィ
プロセスなど、電子放出部表面を傷つける恐れがない方
法を用いて基板上に形成しておく。図９に示すように、
電子放出部表面の位置から測った突起物の高さｈを、ス
ペーサの表面の微視的凹凸の高さΔｚより大きくする
（ｈ＞Δｚ）。ｈは通常１μm程度とすればよい。この
ようにすると、スペーサは突起物と接触するために電子
源表面に接触することは無くなり、組立時の電子放出素
子の破壊および劣化を防ぐことが出来る。 【０００８】 【発明の実施の形態】以下、本発明の実施の形態を図を
用いて説明する。 【０００９】第１の実施例は、電子放出素子として薄膜
型電子源（ＭＩＭ型電子源）を用いたものである。図
１、図２、図３、図４、図９を用いて本実施例を説明す
る。図２は表示パネルを面板側から見た平面図、図３は
基板１４を面板側から見た平面図である。図２、図３中
のA-B間の断面図が図１（a）であり、C-D間の左半分の
断面図が図１（b）である。図２中のE-F間の断面図が図
９である。 【００１０】まず、基板上に形成する薄膜電子源の作製
方法を述べる。基板１４上にSiO2やAl2O3などの絶縁体
をスパッタ法などで形成し、フォトリソグラフィとエッ
チングにより図１、図３に記した形にパターン化して突
起物６２とする。突起物の高さは１μm程度とする。 【００１１】この基板上に薄膜電子源を作成する。図４
は基板１４上に薄膜型電子源を作製するプロセスを示し
たものである。右の列が平面図で、A-B間での断面図を
左の列に示してある。図４では１個の素子しか描いてな
いが、実際には、図１、図３のようにマトリクス状に配
置されている。 【００１２】ガラスなどの絶縁性基板１４上に、下部電
極１３作成用の薄膜として、Alを例えば、３００ｎｍの
膜厚で形成する。このAl膜の形成には、例えば、スパッ
タリング法や抵抗加熱蒸着法、ＭＢＥ法（分子線エピタ
キシ法）などを用いる。次に、このAl膜を、フォトリソ
グラフィによるレジスト形成と、それに続くエッチング
とによりストライプ状に加工し下部電極１３を形成す
る。ここで用いるレジストはエッチングに適したもので
あればよく、また、エッチングもウエットエッチング、
ドライエッチングのいずれも可能である。この下部電極
１３の表面を陽極酸化して膜厚５〜１０nm程度の絶縁層
１２を形成する。本実施例では化成電圧を４Ｖに設定
し、絶縁層膜厚5.5nmとした。これが、図４（a）の状態
である。 【００１３】次に、レジスト５０１を塗布して紫外線で
露光してパターニングし、図４（b）のパターンを形成
する。レジスト５０１には例えば、キノンジアザイド系
のポジ型レジストを用いる。レジスト５０１を付けたま
ま、再度陽極酸化を行い、保護層１５を形成する。この
２回目の陽極酸化は、化成電圧５０Ｖ程度とし、保護層
１５の膜厚を70nm程度とする。これが、図４（c）の状
態である。 【００１４】レジスト５０１をアセトンなどの有機溶媒
で剥離した後、レジスト５０２を図４（d）のパターン
で塗布・形成する。次に、上部電極バスライン３２とな
る金属膜を、基板１４の全面に成膜する。この上部電極
バスライン３２となる金属膜は、Moなど、基板１４との
接着性に優れた金属を下層とし、Auなど電気伝導性に富
み、かつ酸化されにくい金属を上層とする積層膜構成と
し、スパッタリング法や蒸着法などで連続成膜するのが
望ましい。下層の材料としては、上記Moの他に、CrやT
a、 W、 Nbなど絶縁性基板との接着性がよい他の金属で
もよい。また、上層の材料には、上記Auの他、Pt、 I
r、 Rh、 Ru などが使用可能である。これらの金属を用
いることにより後で形成する上部電極１６との電気的接
触を確保できる。なお、上記上部電極バスライン３２を
形成する金属膜の膜厚は、配線抵抗の要求仕様により適
宜選択する。本実施例では、Mo膜を30nm、Au膜を100 nm
とした。続いて、アセトンなどの有機溶媒でレジスト５
０２をリフトオフすることにより、図４（e）の形を得
る。 【００１５】続いて、レジスト５０３を塗布して、図４
（f）のパターンにパターン化する。この状態で、化成
液に浸して陽極酸化を行う。化成電圧は絶縁層１２を形
成した際と同じ電圧にする。本実施例の場合、４Ｖであ
る。絶縁層１２はこれまでに何回か行ったレジストパタ
ーニング・プロセスにおいて、現像液などの薬品によ
り、多少のダメージを受けている。そこで、上部電極を
成膜する前に、このように絶縁層１２を再度陽極酸化す
ることにより、ダメージの修復ができる。このあと、上
部電極界面層膜１６、上部電極中間層膜１７、上部電極
表面層膜１８の順に成膜する。これらの成膜にはスパッ
タリング法などを用い、各層は真空を破ることなく連続
的に成膜するのが望ましい。本実施例では、上部電極界
面層膜１６として膜厚1nmのIr、上部電極中間層膜１７
として膜厚2nmのPt、上部電極表面層膜１８として膜厚3
nmのAuを用いた。また、本実施例のように、印加電圧を
上部電極に供給する専用のバスライン３２があり、上部
電極面積が小さい場合には、上部電極表面層膜１８を除
き、例えば膜厚1nmのIrで構成した上部電極界面層膜１
６と膜厚2nmのPtで構成した上部電極中間層膜１７の２
層で上部電極を構成しても良い。 【００１６】次いで、アセトンなどの有機溶媒でリフト
オフすると、図４（g）に示した構造の薄膜電子源を得
る。以上のプロセスで、基板１４上に薄膜電子源が完成
する。この薄膜電子源は、レジスト５０１で規定した領
域から電子が放出される。電子放出部の周辺部に厚い絶
縁膜である保護層１５を形成してあるため、上部電極−
下部電極間に印加される電界が下部電極端部に集中しな
くなり、長時間にわたって安定な電子放出特性が得られ
る。 【００１７】面板１１０には透光性のガラスなどを用い
る。まず、表示装置のコントラストを上げる目的でブラ
ックマトリクス１２０を形成する（図１（b）)。ブラッ
クマトリクス１２０は、図２において蛍光体１１４間に
配置されるが、図２では記載を省略した。 【００１８】ブラックマトリクス１２０は、黒鉛粉末に
ＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニ
ウムとを混合した溶液を面板１１０に塗布し、ブラック
マトリクス１２０を形成したい部分に紫外線を照射して
感光させた後、未感光部分を除去する。 【００１９】次に赤色蛍光体１１４Ａを形成する。蛍光
体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸
アンモニウムとを混合した水溶液を面板１１０上に塗布
した後、蛍光体を形成する部分に紫外線を照射して感光
させた後、未感光部分を流水で除去する。このようにし
て赤色蛍光体１１４Ａをパターン化する。パターンは図
２に示したようなストライプ状のパターンにする。この
ストライプ・パターンは一例であって、それ以外にも、
ディスプレイの設計に応じて、例えば、近接する４ドッ
トで１画素を構成させた「RGBG」パターンでももちろん
構わない。蛍光体膜厚は、1.4〜２層程度になるように
する。同様にして、緑色蛍光体１１４Ｂと青色蛍光体１
１４Ｃを形成する。蛍光体としては、例えば赤色にY2O2
S:Eu（P22-R）、緑色にZn2SiO4:Mn、青色にZnS:Ag（P22
-B）を用いればよい。 【００２０】次いで、ニトロセルロースなどの膜でフィ
ルミングした後、面板１１０全体にAlを、膜厚50〜300n
m程度蒸着してメタルバック１２２とする。このメタル
バック１２２が加速電極として働く。その後、面板１１
０を４００℃程度に加熱してフィルミング膜やＰＶＡな
どの有機物を加熱分解する。このようにして、面板１１
０が完成する。 【００２１】このように製作した面板１１０と基板１４
とスペーサ６０とを封着する。面板１１０−基板１４間
の距離は１〜３ｍｍ程度になるようスペーサの厚さを設
定する。面板１１０と基板１４との位置関係は図２に示
したとおりである。図３には、基板１４上に形成した薄
膜電子源のパターンを図２に対応させて示してある。な
お、図４（d）からわかるように、下部電極１３の表面
は、保護層１５で覆われているから、図２、図３におい
て、水平方向の配線は「下部電極１３」ではなく、正し
くは「保護層１５」と書くべきである。ただし、下部電
極１３と上部電極バスライン３２とがマトリクスを構成
する、という機能的関係をわかりやすく示すために、図
２、図３においては、敢えてこのように記載した。同様
に、上部電極バスライン３２についても、図２、図３の
平面図においては正しくは、上部電極表面層膜１８で被
覆されているが、同じ主旨で上部電極バスライン３２と
記載してある。 【００２２】スペーサ６０の形状は例えば図２のように
する。ここでは、R（赤）、Ｇ（緑）、Ｂ（青）に発光
するドット毎、すなわち上部電極３列ずつにスペーサの
支柱を設けているが、機械強度が耐える範囲で、支柱の
数（密度）を減らしてかまわない。スペーサ６０の製作
は、厚さ１〜３ｍｍ程度のガラスやセラミックスなどの
絶縁板に、例えばサンドブラスト法などで所望の形状の
穴を加工する。 【００２３】封着したパネルは、1×10-7 Torr程度の真
空に排気して、封じきる。このようにして、薄膜電子源
を用いた表示パネルが完成する。 【００２４】このように本実施例では、面板１１０−基
板１４間の距離は１〜３ｍｍ程度と長いので、メタルバ
ック１２２に印加する加速電圧を３〜６ＫＶと高電圧に
出来る。したがって、上述のように、蛍光体１１４には
陰極線管（ＣＲＴ）用の蛍光体を使用できる。 【００２５】図５は、このようにして製作した表示装置
パネル100の駆動回路への結線図である。下部電極13は
下部電極駆動回路41へ結線し、上部電極バスライン32は
上部電極駆動回路42に結線する。加速電極112は加速電
極駆動回路43へ結線する。n番目の下部電極13Knとm番目
の上部電極バスライン32Cmの交点のドットを（n、m）で
表すことにする。 【００２６】図６は、各駆動回路の発生電圧の波形を示
す。メタルバック１２２には３〜６ＫＶ程度の電圧を常
時印加する。 【００２７】時刻ｔ0ではいずれの電極も電圧ゼロであ
るので電子は放出されず、したがって、蛍光体114は発
光しない。 【００２８】時刻ｔ1において、下部電極13K1には−Ｖ1
なる電圧を、上部電極バスライン32C1、C2には＋Ｖ2な
る電圧を印加する。ドット（1、1）、（1、2）の下部電
極１３と上部電極との間には（Ｖ１＋Ｖ2）なる電圧が
印加されるので、（Ｖ1＋Ｖ2）を電子放出開始電圧以上
に設定しておけば、この２つのドットの薄膜電子源から
は電子が真空10中に放出される。放出された電子は加速
電極112に印加された電圧により加速された後、蛍光体1
14にぶつかり、蛍光体114を発光させる。 【００２９】時刻ｔ2において、下部電極13K2に−Ｖ1な
る電圧を印加し、上部電極バスライン32C1にＶ2なる電
圧を印加すると、同様にドット（2、1）が点灯する。こ
のようにして、図６の電圧波形を印加すると、図５の斜
線を施したドットのみが点灯する。 【００３０】このようにして、上部電極バスライン32に
印加する信号を変えることにより所望の画像または情報
を表示することができる。また、上部電極バスライン32
への印加電圧Ｖ1の大きさを画像信号に合わせて適宜変
えることにより、階調のある画像を表示することができ
る。 【００３１】本実施例では、下部電極に金属を用いたＭ
ＩＭ電子源を用いた例を述べてきたが、下部電極に半導
体を用いたＭＩＳ（Metal-Insulator-Semiconductor）
型電子源を用いても本発明の効果が得られることは言う
までもない。 【００３２】 【００３３】 【００３４】 【００３５】 【００３６】 【発明の効果】本発明によれば、電子放出素子の劣化ま
たは破壊を起こすことなく、容易に面板、基板、スペー
サの組立を行うことができ、大画面の電子線励起型平面
型表示装置を歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の第１の実施例の断面図
である。 【図２】本発明による表示装置の第１の実施例における
蛍光面位置を示す平面図である。 【図３】本発明による表示装置の第１の実施例における
基板の平面図である。 【図４】本発明による表示装置の第１の実施例における
基板作製プロセス図である。 【図５】本発明による表示装置の駆動回路への結線図で
ある。 【図６】本発明による表示装置の駆動電圧波形図であ
る。 【図７】図２のＥ−Ｆ断面図である。 【符号の説明】 １０・・・真空、１１・・・上部電極、１２・・・絶縁
層、１３・・・下部電極、１４ ・・・基板、１５・・・保護層、１６・・・電極端子、
１６・・・上部電極界面層膜、１ ７・・・上部電極中間層膜、１８・・・上部電極表面層
膜、２０・・・駆動電圧、３２・ ・・上部電極バスライン、６０・・・スペーサ、６２・
・・突起物、１１０・・・面板、 １１４・・・蛍光体、１２０・・・ブラックマトリク
ス、１２２・・・メタルバック、４ １・・・下部電極駆動回路、４２・・・上部電極駆動回
路、４３・・・加速電極駆動回路 、５０１・・・レジスト、５０２・・・レジスト、５０
３・・・レジスト。
である。 【図２】本発明による表示装置の第１の実施例における
蛍光面位置を示す平面図である。 【図３】本発明による表示装置の第１の実施例における
基板の平面図である。 【図４】本発明による表示装置の第１の実施例における
基板作製プロセス図である。 【図５】本発明による表示装置の駆動回路への結線図で
ある。 【図６】本発明による表示装置の駆動電圧波形図であ
る。 【図７】図２のＥ−Ｆ断面図である。 【符号の説明】 １０・・・真空、１１・・・上部電極、１２・・・絶縁
層、１３・・・下部電極、１４ ・・・基板、１５・・・保護層、１６・・・電極端子、
１６・・・上部電極界面層膜、１ ７・・・上部電極中間層膜、１８・・・上部電極表面層
膜、２０・・・駆動電圧、３２・ ・・上部電極バスライン、６０・・・スペーサ、６２・
・・突起物、１１０・・・面板、 １１４・・・蛍光体、１２０・・・ブラックマトリク
ス、１２２・・・メタルバック、４ １・・・下部電極駆動回路、４２・・・上部電極駆動回
路、４３・・・加速電極駆動回路 、５０１・・・レジスト、５０２・・・レジスト、５０
３・・・レジスト。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 29/87
H01J 31/12
Claims (1)
- (57)【特許請求の範囲】 【請求項１】下部電極、絶縁層、上部電極をこの順に積
層した構造を有し、前記下部電極と前記上部電極との間
に、前記上部電極が正電圧になる極性の電圧を印加した
際に、前記上部電極の表面から真空中に電子を放出する
薄膜型電子源を用いた電子放出素子をマトリクス状に配
列した基板と、蛍光体と加速電極とを具備した面板と、
前記基板と前記面板との間に挟み込まれたスペーサから
構成された表示装置において、前記基板上に突起物を設
け、かつ前記電子放出素子の電子放出面の高度を基準に
した前記突起物の高さｈと前記スペーサの表面の微視的
凹凸の高さΔｚがｈ＞Δｚの関係にあることを特徴とす
る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25464897A JP3487145B2 (ja) | 1997-09-19 | 1997-09-19 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25464897A JP3487145B2 (ja) | 1997-09-19 | 1997-09-19 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196943A JPH1196943A (ja) | 1999-04-09 |
| JP3487145B2 true JP3487145B2 (ja) | 2004-01-13 |
Family
ID=17267945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25464897A Expired - Fee Related JP3487145B2 (ja) | 1997-09-19 | 1997-09-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487145B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375225B1 (ko) * | 2001-01-02 | 2003-03-08 | 엘지전자 주식회사 | 전계방출 표시소자의 블랙 매트릭스 및 그 제조 방법 |
-
1997
- 1997-09-19 JP JP25464897A patent/JP3487145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1196943A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633154B2 (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
| KR100602071B1 (ko) | 전계 방출 디바이스 | |
| JP2004246317A (ja) | 冷陰極型フラットパネルディスプレイ | |
| JP4134361B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
| JP3630036B2 (ja) | 薄膜型電子源、およびそれを用いた表示装置 | |
| US6617774B1 (en) | Thin-film electron emitter device having multi-layered electron emission areas | |
| JP3487145B2 (ja) | 表示装置 | |
| JPH11204024A (ja) | 薄膜型電子源、これを用いた表示パネルおよび表示装置 | |
| JPH10153979A (ja) | 表示装置および電子線応用機器 | |
| US20060197435A1 (en) | Emissive flat panel display device | |
| JP3643503B2 (ja) | 薄膜型電子源およびその製造方法並びに薄膜型電子源応用機器 | |
| KR20050104643A (ko) | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 | |
| KR100315230B1 (ko) | 전계 방출 표시소자 및 그의 제조 방법 | |
| JPH03261024A (ja) | 電子放出装置及び画像表示装置 | |
| JP2961426B2 (ja) | 画像形成装置 | |
| JPH10154476A (ja) | 表示装置 | |
| JP4209556B2 (ja) | 表示装置 | |
| JP3158923B2 (ja) | 表示装置 | |
| KR20060029074A (ko) | 전자방출 표시장치 및 이의 제조방법 | |
| JP3598267B2 (ja) | 画像表示装置 | |
| JPH1195716A (ja) | 表示装置および電子線応用機器 | |
| JP3992710B2 (ja) | 表示装置 | |
| JP4341682B2 (ja) | 表示装置 | |
| JP2001023510A (ja) | 薄膜型電子源および表示装置並びに電子線描画装置 | |
| JP2001023551A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |