JPH03246852A - 電界放出陰極の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、真空マイクロエレクトロニクスの分野にお
いて、電子放出性に優れた形状の電界放出陰極に必要な
数十〜数ｎｍという寸法を再現性良く制御するための電
界放出陰極の作製方法に関するものである。

〔従来の技術〕

第３図は真空マイクロエレクトロニクスデバイスの概念
を示す断面図である。図において、ｌはＳｉ基板、２は
電界放出陰極、３は絶縁膜、４はゲート電極、５はコレ
クタ電極である。

本構造は、陰極２から真空中に電界放出された電子（図
中、点線で示す）をゲート電極に印加する電圧で制御し
ながら輸送し、コレクタ電極５から取り出すものである
。

また、第４図（ａ）に（ｃ）は例えばアプリケイション
ズ　オブ　サーフェイス　サイエンス　２１９７９年　
１４９頁〜１６３頁（Ａｐｐｌｉｃａｔｉｏｎｓ　ｏｆ
Ｓｕｒｆａｃｅ　５ｃｉｅｎｃｅ　２　（１９７９）　
ｐｐ、　１４９−１６３　）に示された従来の回転・斜
め蒸着による電界放出陰極の作製方法を示す各主要工程
の断面図であり、図において、１はＳｉ基板、６は電界
放出陰極形成用に選択的に穴開けされたＳｉＯ□、７は
金属、８はその上に回転・斜め蒸着された金属、９はさ
らにその上から蒸着された電界放出陰極金属である。

次に製造方法について説明する。まず、第４図（ａ）に
示すようにＳｉ基板１の表面に絶縁膜（Ｓｉ０２）６．
金属７を堆積し、レジスト（図示せず）をマスクとして
エツチングを施し、金属層７及び絶縁膜６に図に示すよ
うな開孔部を形成する。

次に、第４図（ｂｌに示すように回転・斜め蒸着法によ
り金属層７の上にさらに金属Ｎ８を形成する。

そして、第４図（Ｃ）に示すように、基板表面から垂直
に電界放出陰極材料の金属を堆積し、基板１上の金属７
．８及び絶縁膜６の開孔部に円錐型の電界放出陰極９ａ
を形成する。この後は絶！！膜６上に形成した金属層７
，８，９ｂを所望の形状に加工することにより、ゲート
電極及びコレクダ電極を形成する。

また、第５図は例えばアイ　イ　デイ　エム１９８６　
７７６頁〜７７８頁（ＩＥＤＭ　（１９８６）ｐｐ。

７７６〜７７８）に示された従来のＳｉの選択エツチン
グによる電界放出陰極の作製方法を示す断面図であり、
図において、ｌはＳｉ基板、６は電界放出陰極形成用に
選択的に残されたＳｉＯ□、１０は選択エツチングによ
って形成された電界放出陰極である。

本製造方法は、まず第５図（ａ）に示すようにＳｉ基板
１の表面にバターニングされた５ｉｆ２からなる絶縁膜
２を形成し、その後、これをマスクとしてＳｉ基板１を
エツチングすることにより第５図（ｂｌに示すような形
状の電界放出陰極１０を得る。

ここで、第４図および第５図で示した電界放出陰極９．
１０はともに第３図中の電界放出陰極２に相当するもの
である。第３図において、電界放出陰極から真空を介し
て電子を輸送させ、コレクタから取り出すことにより、
従来の半導体デバイスよりも高速で作動する素子を作製
することができる。

〔発明が解決しようとする課題〕

しかしながら、例えば従来の金属の回転・斜め蒸着によ
る電界放出陰極作製法では、プロセスの複雑さ、形状の
不安定性、電界放出陰極の先端形状の細りに起因する強
度の低下等の問題があり、また、従来のＳｉの選択エツ
チングによる電界放出陰極の作製法を用いても、エツチ
ング量をエツチング時間によって制御する必要があると
ともにこのような方法で形成した形状は、先端および側
面にダレ等が生じるという問題があり、電界放出電極を
常に同一形状に鋭利に制御性よく形成することが難しい
という問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、先端形状の細りのない同一形状の電界放出陰
極を任意の場所に容易に制御性良く形成できる電界放出
陰極の作製方法を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る電界放出陰極の作製方法は、選択的に正
方形状に露呈させた半導体結晶基板（１００）面上に電
界放出陰極材料である半導体結晶をエピタキシャル成長
させ、四方向すべての（１１１）面で構成される四角錐
状としたものである。

〔作用〕

この発明においては、電界放出陰極を正方形状に選択的
に露呈した（１００）半導体結晶基板面上にエピタキシ
ャル成長法により作製するため之先端形状の細りのない
同一形状の電界放出陰極を任意の場所に容易に制御性良
く得ることができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａｌ、　（ｂｌはこの発明の一実施例による電
界放出陰極の作製方法を示す断面構造図、第２図は本実
施例の電界放出陰極の作製方法により形成されたものの
立体図である。

図において、１はＳｉ基板、１１は（１００）Ｓｉ基板
上に選択的にエピタキシャル成長させたＧａＡｓからな
る電界放出陰極である。

次に製造方法について説明する。

まず、（１００）Ｓｉ基板表面に、写真製版等を施し、
ラインーアンド−スペース、および電界放出陰極最下部
面積に合わせた正方形の六開けを行い、例えばＫＯＨ水
溶液によって選択的にエツチングをおこなう。すると、
第１図（ｂ）に示すように、（１００）Ｓｉ基板表面に
は（１１１）面を側面とするコルゲーション部１３およ
び正方形状のプラト一部１２が形成される。

その後、このように形成したＳｉ基板表面上にＧａＡｓ
をエピタキシャル成長させると、（１１１）面上には成
長が起こらずに、第１図（ｂ）に示すように（１００）
Ｓｉ基板表面に形成した正方形状のプラト一部１２上に
のみにＧａＡｓの成長が起こる。また、成長が進み（１
００）面がなくなると自動的に四方向すべての（１１１
）面で構成されるＧａＡｓ四角錐が形成されるため、こ
れを即に電界放出陰極として利用できる。

このような本実施例の場合、電界放出陰極１１はエピタ
キシャル成長によって作製されるため、同一形状のもの
が制御性、再現性良く得られる。

また、従来の製造によるものとは異なり先端および側面
のダレも起こらず、先端の鋭利なものを形成でき、真空
マイクロエレクトロニクスデバイスの高電流、高電圧化
を図ることができる。

さらに、電界放出陰極１１の材料としては、直接遷移型
半導体であるＧａＡｓを用いているため、従来に比べて
電子の放出特性が向上する。

なお、上記実施例ではＳｉ基板にあらかじめコルゲーシ
ョン部１３およびプラト一部１２を設けたものを示した
が、これはＳｉ基板全面に５ｉ０２等の絶縁膜をデボし
、選択成長領域として電界放出陰極の最下部の面積に合
わせた大きさの正方形状に穴開けを施したものを用いる
ようにしてもても良い。

また、上記実施例では電界放出陰極１１の材料としてＧ
ａＡｓを用い、これをエピタキシャル成長させた場合に
ついてを示したが、この成長材料は他の直接遷移型半導
体１例えば、ＩｎＰ、ＩｎＧａＰ、Ａｊ！ＧａＡｓ等を
用いてもよく、また１、さらには従来と同様にＳｉ等で
構成してもかまわない。

〔発明の効果〕

以上のように、この発明によれば電界放出陰極を（１０
０）選択面へのエピタキシャル成長によって作製するた
め、先端形状の細りのない同一形状の電界放出陰極を任
意の場所に容易に制御性良く形成でき、真空マイクロエ
レクトロニクスデバイスの特性向上、再現性向上を図る
ことができる効果がある。さらに、電界放出陰極材料と
して直接遷移型の半導体材料を用いているため、従来よ
りも電子の放出特性を向上できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による電界放出陰極の作製
方法を示す断面図、第２図は同一実施例の立体図、第３
図は真空マイクロエレクトロニクスデバイスの概念を示
す断面図、第４図は従来の回転・斜め蒸着による電界放
出陰極の作製方法を示す断面図、第５図は従来のＳｔの
選択エツチングによる電界放出陰極の作製方法を示す断
面図である。 図において、１はＳｉ基板、２は電界放出陰極、３は絶
縁膜、４はゲート、５はコレクタ、６はＳｉＯ□、７は
金属、８は回転・斜め蒸着された金属、９は電界放出陰
極金属、１０はＳｉからなる電界放出陰極、１１はＧａ
Ａｓからなる電界放出陰極、１２はプラト一部、１３は
コルゲーション部である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）選択的に正方形状に露呈させた半導体結晶基板（
   １００）面上に、電界放出陰極の材料である半導体結晶
   をエピタキシャル成長させ、その四方向すべてが｛１１
   １｝面で構成される四角錐状の電界放出陰極を形成した
   ことを特徴とする電界放出陰極の作成方法。