JPH09223454A

JPH09223454A - 電界放出装置の構造と製造方法

Info

Publication number: JPH09223454A
Application number: JP3705897A
Authority: JP
Inventors: Johann Dr Bartha; ヨハン・バルタ; Gerhard Dr Elsner; ゲルハルト・エルスナー; Greshner Johan; ヨハン・グレシュナー; Samuel Kalt; サムエル・カルト; Klaus Meissner; クラウス・マイスナー; Rudolf Paul; ルドルフ・パウル; Roland Schleicher; ローランド・シュライヒャー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-02-09
Filing date: 1997-02-05
Publication date: 1997-08-26
Also published as: EP0789382A1

Abstract

(57)【要約】【課題】電界強度が高いため電子を固体から真空中に
放出させる効果を利用した、電界放出装置の構造と、電
界放出装置の製造方法を提供する。【解決手段】本発明による電界放出装置の構造は、電
子を放出するためのティップ１を含み、前記ティップ１
は第１材料からなる本体２を有し、前記本体が直列抵抗
を形成し、前記ティップがゲート・アパーチャ３、特に
電極４によって形成された円形ゲート・アパーチャに関
して中心に配置され、前記ティップ１はゲート・アパー
チャ３を形成する前記電極４の表面より上に突き出して
いる。本発明による電界放出装置の製造方法により、テ
ィップ及びゲート電極の限界寸法を独立に制御すること
が可能となり、それによって大きい加工窓と製造容易性
が得られる。本発明の方法に従って製造された装置が放
出するしきい電圧の範囲は極めて小さく、それによって
高い多重化性が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高電界強度により
電子が固体から真空中に放出される効果を利用した装置
の技術分野に関する。通常このような装置は「電界放出
装置」と呼ばれる。本発明は電界放出装置の構造及び電
界放出装置の製造方法、より詳細にはフラット・パネル
・ディスプレイの技術分野における多数の電界放出装置
の使用に関する。

【０００２】

【従来の技術】電界放出装置は、例えば走査電子顕微鏡
や高性能高周波真空管、より一般には真空マイクロ電子
デバイスの電子源として、従来の熱放出装置の代わりに
使用できる。

【０００３】近年、フラット・パネル・ディスプレイの
技術分野において小型電界放出装置の使用に対する関心
がますます高まっている。多数のティップ（tip）また
はマイクロティップを電子放出のために同時に使用し、
ティップ−電極間距離がミクロン・オーダーであること
によりかなり低い電圧を印加することで高い電界強度を
達成できる小型装置は、Ｃ．Ａ．スピント（Spindt）に
よって初めて提案された（Journal of Applied Physic
s, Vol. 39 (1968), No. 7, pp. 3504 - 3505）。この
２０年間に、この著者ならびに他の著者による刊行物が
いくつか出ている。また、IEEE Transactions on Elect
ron Devices, Vol. 38 (1991), No. 10, pages 2289-24
00に総説が掲載されている。

【０００４】代表的な電界放出装置は、通常陰極を形成
する導電性電極上に配置された導電性ティップを備え
る。ティップ先端はゲート電極によって囲まれている。
陰極とゲート電極の間に適当な電圧を印加すると電子を
真空中に放出する。フラット・パネル・ディスプレイの
技術分野でこの電界放出装置を応用するには、ティップ
・ゲート構成を上下のガラス板でカプセル封じする。上
部ガラス板は陰電極とけい光体（phosphorous）層を含
む。陽電極と陰電極の間に印加された電圧が、ティップ
によりけい光体層に向かって放出された電子を加速し、
けい光体層はディスプレイ装置に使用可能な可視光を発
する。典型的な場合、ゲート及び陰電極は格子状に配列
され、それによって電子放出ティップのマトリックス・
アドレス指定が可能となる。通常は、典型的に１０００
ティップのアレイが１画素（pixel）を形成する。

【０００５】電界放出装置をフラット・パネル・ディス
プレイの発光源として応用する上での１つの大きな問題
は、多数のティップの放出特性が不均一なことである。
電界放出装置では、個々のティップが放出するしきい電
圧の範囲をできるだけ小さくすることが極めて重要であ
る。そうすることによって多重化挙動が改善できる。テ
ィップ放出の信頼性は、印加電圧、ティップの清浄度、
真空品質、幾可形状、材料等、種々の要因に依存してい
る。電界放出は上述の要因に非常に影響されやすい。約
１，０００個のティップを並列に電気的に駆動して１画
素を形成すべきであるにもかかわらず、安定で均一に発
光する画素を実現することはできなかった。高電流レベ
ルで作動するティップのうち、たいてい数個はバースト
し、陰極とゲート電極の間の短絡を引き起こした。その
結果、この短絡は完全な陰極とゲート電極のストライプ
を不能にする。

【０００６】本発明の電界放出装置の構造に最も近い従
来技術の文書と見なせるＡ．ギス（Ghis）らの「Field
Vacuum Devices: Fluorescent Microtip Displays」, I
EEETransactions on Electron Devices, Vol. 38 (199
1), No. 10, pp. 2320 - 2322では、多数のティップの
下にポリシリコン抵抗層が導入され、この層によってテ
ィップ中を流れる電流が制限された。電子放出ティップ
は抵抗層を介して陰電極である導電層に接続される。こ
の構成を第１のガラス基板上に組み立てる。ゲート電極
である第３の導電層を、誘電体層によって第１導電層か
ら分離する。第１導電層は各ティップの直列抵抗層とし
て働く。

【０００７】各画素を、それぞれ３６ティップからなる
５０のティップ群に分割した。１群中の各ティップは、
通常のポリシリコン抵抗層を介して網目状になった陰電
極に接続する。したがって、ティップの直接真下には陰
電極の金属配線はない。したがって、１つのティップと
その当該のゲート電極との間に短絡がある場合、画素全
体（５０群からなる）は影響を受けない。しかしなが
ら、１つのティップが破損した場合に個々のティップ群
全体が故障するので依然として不利である。また、１つ
のティップ群中で、個々のティップと陰電極の間の距離
の違いに起因するかなりの電圧降下も存在し、そのため
個々のティップ直列抵抗値が異なってくるのも不利であ
る。この電圧降下によりかなり高い駆動電圧と電力消費
も必要となり、その結果、ティップ放出電流が小さくな
る。さらに、この電圧降下は１つのティップ群内におけ
る不均一な放出を引き起こし、したがって画素の輝度が
不均一になる。

【０００８】電界放出装置の製造方法は、上記の電界放
出装置の各応用例において電界放出装置に重大な影響を
及ぼす。Ｔ．アサノ（Asano）の「Simulation of Geome
trical Change Effects on Electrical Characteristic
s of Micrometer-Size Vacuum Triode with Field Emit
ters」, IEEE Transactions on Electron Devices, Vo
l. 38 (1991), No. 10, pp. 2392 - 2394に、物理的寸
法の変化による電界放出装置の電気特性の変化のシミュ
レーションが記載されている。このシミュレーションの
主な結果として、ティップ付近の電界強度に対しては、
ゲート口径の逸脱の方がティップ及びゲート・アパーチ
ャの位置のずれよりも影響が強いことが分かった。さら
にこのシミュレーションから、ゲート電圧が低い方がこ
の影響が顕著であることが分かる。以上の結果から、電
界放出装置の幾何形状を十分に制御するのが重要なこ
と、したがって適当な製造方法の効果が示される。

【０００９】米国特許第４１６８２１３号（ヘーブレヒ
ツ（Hoebrechts））、米国特許第５１２６２８７号（ジ
ョーンズ（Jones））には、自己位置合せ加工技術を使
用した電界放出装置の製造方法が記載されている。米国
特許第５１４１４５９号（ツィンマーマン（Zimmerma
n））には、犠牲誘電体層の上の共形層付着を用いた電
界放出陰極の製造方法が記載されている。ゲート電極ア
パーチャの直径は放出効率の重要なパラメータであり、
したがって高い放出効率を達成するため最小にすべきな
ので、記載された製造方法で、小さいゲート・アパーチ
ャの直径が高分解能リソグラフィ、付着、エッチングの
各技術によってしか達成できないことは不利であり、例
えばサブミクロン級のゲート・アパーチャ直径を実現す
るにはサブミクロン級のリソグラフィ、付着、エッチン
グの各技術が必要とされる。この高度の技術要件は、通
常大きい基板寸法を有するフラット・パネル・ディスプ
レイの技術分野において電界放出装置を応用するにはさ
らに不利である。

【００１０】欧州特許出願ＥＰ−Ａ−９４１１３６０１
号は各電子放出ティップについて個別の直列抵抗を備
え、直列抵抗がティップ自体によって形成された電界放
出装置の構造を開示している。このティップは、固有抵
抗の大きい第１の材料からなる本体と仕事関数の低い第
２の材料の少なくとも部分的な被覆とを備え、第１の材
料からなる本体が直列抵抗を形成し、第２材料の被覆が
電子放出を実現する。電界放出装置を製造するこの方法
は、付着法と犠牲層エッチバック技術を用いてティップ
の高さと形状の容易かつ精密な制御と、側面ティップ−
ゲート距離及び幾何形状の容易かつ精密な制御を行う。
この方法では、第１基板を第２基板に結合するための結
合工程が必要である。この結合段階では、フラット・パ
ネル・ディスプレイ基板の大きさを制限する可能性のあ
る構造の製造可能性に対して要件が課される。

【００１１】従来技術の電界放出装置の製造方法には、
半導体加工技術の分野において通常使用されるリソグラ
フィ、付着、エッチングの各工程を使用するものがあ
る。Ｓ．Ｍ．シェ（Sze）著「VLSI Technology」, McGr
aw-Hill, New York, 1988にＶＬＳＩ（超大規模集積回
路）技術の理論面と実際面が半導体加工技術の現在の標
準として記載されている。

【００１２】

【発明が解決しようとする課題】本発明の一目的は、テ
ィップ−ゲート電極構成の幾何形状にばらつきがある場
合にも放出効率に関して信頼性が高く再現性のある性能
を有する電界放出装置を提供することである。また、本
発明の他の目的は、多数の画素の１つを形成する多数の
ティップを使用したフラット・パネル・ディスプレイの
技術分野に電界放出装置を応用するために、ティップ間
での放出効率の均一性が高い電界放出装置を提供するこ
とである。

【００１３】電界放出装置の製造方法に関して、本発明
の目的は、所与のゲート・アパーチャの直径に対する工
程要件が緩和された製造方法、ならびに側方及び垂直テ
ィップ−ゲート間距離の制御が可能となる製造方法を提
供することである。

【００１４】

【課題を解決するための手段】本発明の諸目的は、独立
請求項１及び請求項６に記載の特徴によって達成され
る。本発明のそれ以外の構成は従属請求項に開示され
る。

【００１５】独立請求項１に記載の発明は、従来技術に
ついて先に述べた欠点を解消するものである。ティップ
自体によって形成された直列抵抗を備える電界放出装置
は、供給電極、例えば陰電極に直接接続できる。追加の
抵抗層を必要としないので、このような電界放出装置の
製造工程は比較的容易で、信頼性が高く、安価である。
多数のティップを同時に使用する場合、ティップ個々の
直列抵抗は、ティップ群内で電圧降下が生じないので、
ティップ間での電子放出の均一性がより高くなる。さら
に、この「無電圧降下」は供給電圧がより低く、したが
って電力消費量がより少なくて済むという利点がある。
また、供給電圧がより低いということは、より簡便な制
御用電子回路が使用できるので有利である。さらに、テ
ィップ個々の直列抵抗により、損傷、例えば１つのティ
ップとそれに関するゲート電極との間の短絡の場合、単
にこのティップが損傷するだけで周囲のティップはすべ
て性能が不変のままであり、有利である。これによって
損傷の場合でも、高い均一性と高い全体的放出効率が提
供される。

【００１６】ティップは、電極を形成する特に円形のゲ
ート・アパーチャすなわちゲート電極に関して中心に配
置する。このゲート電極によって、容易かつ厳密な放出
制御が可能となり、有利である。さらに、この放出と放
出された電子の加速が別々に制御できる。ゲート・アパ
ーチャを形成する電極の表面より上にティップを突き出
させると極めて有利である。ティップ先端がゲート電極
表面レベルから一定量突き出している場合、定電流に対
する電圧は一定に保たれる。この種の幾何形状の電界放
出装置を組み立てると、同じ理想的な性能で大きい加工
窓が提供される。そのため、このような装置の製造がよ
り容易になり、装置の信頼性が高まる。

【００１７】ティップは、直列抵抗を形成する第１材料
の本体と、電子放出用の第２材料の被覆とを備える。こ
のようにティップを２成分に分離することによって、両
方の材料をその目的に合わせて最適化するための融通性
が高まる。さらに、比較的高価な電子放出材料でティッ
プ本体を特に薄く被覆することによって、製造工程中の
コスト低減が可能になる。

【００１８】本発明の一実施形態においては、固有抵抗
の大きい材料をティップ本体に使用し、仕事関数の低い
材料をティップの被覆に使用する。こうすると、固有抵
抗の大きい材料によってかなりの抵抗値を有する小さい
ティップ幾何形状の実現が可能となるので有利である。
また、仕事関数の低い材料によって、すでに比較的低い
電圧で高い放出効率が可能となるので、この材料も有利
である。

【００１９】本発明の別の一実施形態においては、固有
抵抗の大きい材料は無ドープまたは低ドープのアモルフ
ァスまたは多結晶シリコンであり、仕事関数の低い材料
はタングステン（Ｗ）またはモリブデン（Ｍｏ）であ
る。シリコンの固有抵抗は、拡散またはイオン注入法を
使用することによって、シリコン被膜の付着時またはシ
リコン被膜の付着後に容易に変更できるので、固有抵抗
の大きい材料としてシリコンを使用するのは有利であ
る。さらに、シリコンは極めてありふれた材料であり、
超高純度のものが入手でき、コストが比較的低く、種々
の付着法によって付着できる。また、タングステンやモ
リブデンは電界放出装置にとって極めてありふれた材料
であり、標準的な付着方法と装置によって付着できるの
で、仕事関数の低い材料としてタングステンまたはモリ
ブデンを使用するのも有利である。

【００２０】本発明の他の一実施形態においては、ティ
ップは、基板上に形成される第１電極、通常は陰電極に
低抵抗接続または直接接続される。この接続は、ティッ
プ−陰電極間の電圧降下が極めて低くなりさらには全く
無くなり、放出効率が高くなるので有利である。

【００２１】このティップは光子放出層、特にけい光体
層をも備える第２基板上の電極に対向させることができ
る。この電極は放出された電子の加速に使用され、それ
によって電子が第２基板に到達した際に、容易かつ厳密
な電子エネルギーの制御が可能となる。この光子放出層
によって電界放出装置を発光源として使用することが可
能になるので有利である。

【００２２】電界放出装置はフラット・パネル・ディス
プレイの技術分野で使用される。したがって、電界放出
装置が、高輝度、高コントラスト、低電力消費の発光源
と、融通性があり比較的安価な製造方法とすることがで
きる標準的な半導体技術を使用する容易な製造工程とを
実現する可能性を提供するのは有利である。

【００２３】フラット・パネル・ディスプレイの分野に
おいて、画素配向に編成された多数の電界放出装置を使
用すると、低輝度または高輝度、低解像度または高解像
度、低コントラストまたは高コントラスト、及び小画面
または大画面のディスプレイを必要とする応用に、フラ
ット・パネル・ディスプレイが容易に適合できるという
利益が得られる。

【００２４】フラット・パネル・ディスプレイの分野に
おいて画素三重編成（pixel-triple-organization）の
多数の電界放出装置を使用すると、フルカラー・ディス
プレイの実現が可能になるという利益が得られる。

【００２５】独立の請求項６に記載の電界放出装置を製
造する方法に関する本発明によって、従来技術の前記の
欠点は解消される。本願に開示する製造方法は、リソグ
ラフィ、エッチング及び付着工程の要件が緩和されると
いう利益を提供する。さらに、加工技術の選択に関して
より高い融通性が得られ、大画面フラット・パネル・デ
ィスプレイでは特に有利である。また、ここに開示する
製造方法では、側方及び垂直ティップ−ゲート間距離の
容易かつ厳密な制御が可能なことも有利である。緩和さ
れたリソグラフィ、エッチング及び付着技術の要件を利
用すると、側方及び垂直ティップ−ゲート間距離がサブ
ミクロン領域でもよく制御できる。側方ティップ−ゲー
ト間距離が小さくなると、移動式コンピュータ用のフラ
ット・パネル・ディスプレイなどの電池駆動式構成にと
って特に有利な高い電圧放出効率が、より低い電圧、低
電力消費で得られる。さらにこの低い供給電圧により、
より簡便な制御用電子回路が可能となるので有利であ
る。ここに開示する製造方法が完全な陰極、電子放出テ
ィップ、及びゲート電極を提供することは、この方法の
もう１つの利点である。さらに、ティップの高さ、形
状、及びこのティップがゲート電極の表面レベルより上
に突き出す量が容易に制御できることも有利である。

【００２６】製造方法に記載した第１及び第２誘電体層
の分離は、第２誘電体層をエッチバックする際に第１誘
電体層上に信頼できるエッチストップを提供するのに有
利である。このエッチストップによって定義される精度
により、ティップ−ゲート間距離と、電子放出の効率及
び信頼性のもっとも重要な要因の１つであるゲート口径
とが後で定義される。

【００２７】この製造方法の別の詳細な実施形態におい
ては、ＳｉＯ₂層及びＳｉ₃Ｎ₄層の組合せにより、高い
選択性の選択的エッチングが可能になり、信頼できるエ
ッチング停止が得られるので有利である。基板または誘
電体層において、ポリマの使用は、ポリマはレーザ照射
によって除去されあるいは化学的に溶解することができ
るので有利である。

【００２８】他の詳細な製造方法においては、半導体加
工技術を使用して、大量生産、低コスト、高精度及び高
い信頼性が得られる。

【００２９】ここに開示する電界放出装置の製造方法に
より、ティップの高さと半径が極めて均一になる。側方
及び垂直ティップ−ゲート電極間距離はサブミクロン領
域まで容易に制御でき、それにより低い供給電圧におけ
る電界放出が可能となる。これによって携帯式ディスプ
レイ・システムにおける電池の再充電サイクルにとって
重要な要因である、より低い電力消費量がもたらされ、
また、より簡便な電子制御回路の使用も可能となる。こ
こに開示する製造方法により、ティップ・エミッタ金属
などの重要な材料及び基板サイズの選択の自由度が増大
する。

【００３０】

【発明の実施の形態】図１（Ａ）ないし図１（Ｆ）に、
電界放出装置の製造方法の一実施形態としての工程手順
を示す。図１（Ａ）の半導体基板７はすでに多数のティ
ップ１を含んでいる。基板７の好ましい材料はシリコン
である。ティップ１は図２（Ｂ）ないし図２（Ｄ）に示
すように、ティップ・マスク８で基板をマスクし、ティ
ップ・マスクのアンダーエッチングによってティップ１
を製作した後、ティップ・マスクを除去することによっ
て製造できる。図１（Ａ）の工程レベルでのシリコン・
ティップ・アレイの走査型電子顕微鏡写真を図８に示
す。図１（Ｂ）に示すように、第１絶縁層９を表面上に
付着あるいは成長させ、基板全面を被覆させる。第１絶
縁層９は熱ＳｉＯ₂または窒化ケイ素とすることができ
る。次に図１（Ｃ）において第２絶縁層１０を第１絶縁
層９上に付着させる。この第２絶縁層は基板の平坦化に
使用し、ティップのアレイを平坦化できる材料から作成
する。適当な材料はポリマとケイ酸塩ガラスであり、好
ましくはポリイミドまたはレジスト材料である。ティッ
プの高さに応じて平坦化層の厚さを選択すべきであり、
一実施形態ではティップ高さ約８μmに対し平坦化層は
厚さ約１０μmであった。

【００３１】図１（Ｄ）に示す次の段階で、第２絶縁層
１０を、ティップが第２絶縁層表面より上に突き出すま
でプラズマ・エッチングによってエッチバックする。図
９に、ティップを酸化し、ポリイミドで被覆し、ポリイ
ミド層をエッチバックした後の電界放出アレイの走査型
電子顕微鏡写真を示す。

【００３２】図１（Ｅ）において、第１絶縁層９のティ
ップを直接被覆する部分を湿式選択的エッチャントによ
って除去する。第１絶縁層材料がＳｉＯ₂の場合、この
エッチャントはＨＦまたは緩衝ＨＦである。

【００３３】最後に、図１（Ｆ）に示すように、金属層
４をティップ上部５と第２絶縁層１０の表面上に付着さ
せることによって基板をメタライズする。第２絶縁層１
０の表面上に付着した金属層４は装置のゲート電極を形
成する。この付着金属層は安定で仕事関数が低いもので
あるべきである。金またはＣｒ／Ａｕを選択することが
好ましい。

【００３４】ティップ−周囲ゲート電極間の短絡を防止
するため、付着工程は極めて慎重に制御しなければなら
ない。一方で、ティップ−周囲ゲート電極間のギャップ
は、小さい方が電界放出のしきい電圧が低くなるので、
できるだけ小さくすべきである。

【００３５】ここで使用する工程手順によると、付着金
属層を構造化する必要がないので、金のような理想的な
放出材料が選択できる。図１０と図１１に、ティップ・
アレイと、ゲート金属を含む完成した構造のティップの
走査型電子顕微鏡写真を示す。上記の実施形態は製造す
るのが非常に簡単であり、主に真空用途における電界放
出装置中の大面積冷電子源として使用される。

【００３６】図２（Ａ）ないし図３（Ｅ）にわずかに修
正した電界放出装置製造方法による本発明の他の一実施
形態を示す。この実施形態はディスプレイ用途に好適で
ある。

【００３７】図２（Ａ）において、基板７は、この場合
にはガラス板であることが好ましいが、導電層１３、好
ましくは金属層で被覆する。層１３を構造化して、最終
装置中で陰電極となる導電性ストライプ１３を形成す
る。

【００３８】ティップの製造を図２（Ｂ）ないし図２
（Ｄ）に示す。まず、半導体層１４、好ましくはポリシ
リコン層を導電性ストライプ上に付着させる。半導体層
をティップ・マスク８でマスクし、乾式または湿式エッ
チング段階でティップ・マスクをアンダーエッチングし
た後にティップ・マスクを除去することによって、多数
のティップが形成される。ティップ・マスク８の除去後
に、図２（Ｅ）及び図３（Ａ）に示すように、ティップ
１と陰電極１３を第１絶縁層９及び第２絶縁層１０で覆
う。この実施形態では、図３（Ｂ）及び図３（Ｃ）に示
す平坦化構造を得るために第２絶縁層１０をエッチバッ
クする次の段階は、化学的機械的研磨段階である。この
化学的機械的研磨段階中に第１絶縁層９はエッチストッ
プ層として働く。この目的にかなった材料はＳｉ₃Ｎ₄で
ある。化学的機械的研磨段階は、ティップ１を覆う窒化
物層９がエッチストップを形成するように制御する。こ
れは、エッチバック段階に起因するティップの損傷を防
止するのに極めて重要である。

【００３９】図３（Ｄ）に、第１絶縁層９のティップを
覆う部分を除去した後の装置を示す。このとき、ティッ
プは第２絶縁層１０の表面に対して突き出ている。ゲー
ト電極を形成しティップの上部を覆う金属層４を備えた
最終装置を図３（Ｅ）に示す。

【００４０】図１（Ｆ）と図３（Ｅ）は共に、ティップ
１が、ゲート・アパーチャ３を形成する周囲の電極４の
表面より上に突き出ているという本願で提案する装置の
性能上の一大利点をはっきりと強調したものである。図
６及び図７は、ティップ／ゲートの幾何形状の依存関
係、及びこの幾何形状の関数としての電流／電圧挙動を
示したものである。通常、具体的応用に関わらず、電界
放出開始のしきい電圧を低くするのが各装置にとって有
利である。

【００４１】しかし、それに加えて個々のティップが放
出するしきい電圧の範囲ができるだけ小さいことが、電
界放出ディスプレイにとって極めて重要である。そうす
ると、より良好な多重化挙動が可能となる。図６のティ
ップ先端が、図７の０の線の左側に相当する、ゲート電
極の表面レベルより下にある状態から０に向かって移動
するとき、定電流に対する電圧は減少する。この電圧
は、ティップ先端がゲート電極の底面より数百ナノメー
トル上の最低レベルに到達するまで減少する。ティップ
先端がゲート電極の表面レベルから突き出すほど上昇し
た場合、電圧は一定のままとなる。

【００４２】電界放出装置をこの種の幾何形状にする
と、製造工程のための加工窓を大きくすることができ、
同時に優れた性能が実現できる。ゲート・アパーチャの
直径、ティップの半径、ティップ角度、ティップ−ゲー
ト・アパーチャ間の距離など、ティップ及びゲート電極
のすべての限界寸法は、製造工程段階の間中独立して制
御することができる。しきい電圧分布が狭いことによる
製造しやすさ及び高い多重化性は、大面積電界放出装置
への拡張を可能にする。

【００４３】図４（Ａ）ないし図４（Ｅ）及び図５
（Ａ）ないし図５（Ｃ）に示した他の２つの工程手順
は、低コストで大面積の電界放出装置の製造工程を提供
する。この装置は真空マイクロエレクトロニクス・デバ
イス中の冷電子放出装置あるいはフラット・パネル・デ
ィスプレイ中の陰極装置としても適している。

【００４４】図４（Ａ）では、公知のフォトリソグラフ
ィ段階とエッチング段階によってシリコン基板上に円錐
台１を形成するのに、好ましくはＳｉＯ₂のティップ・
マスク８を使用した。次の湿式または乾式エッチング段
階によって、図４（Ｂ）のオーバーハングしたティップ
・マスクを備える構造が得られる。熱酸化によって、こ
の円錐台が縮んで鋭いティップとなると同時にこの鋭い
ティップと基板表面を覆う第１絶縁層９が積層される。
図４（Ｃ）を見るとわかるように、オーバーハングした
ティップ・マスクは、熱酸化段階中もその後も除去され
ない。

【００４５】次に、好ましくは金属を蒸着させることに
よって金属層４を付着させるが、このとき蒸発した金属
は下層の絶縁層９に付着し、これによって小さなゲート
電流を伝えることが可能となる。この金属層は、図４
（Ｄ）を見るとわかるように絶縁層９並びにオーバーハ
ングしたティップ・マスクを覆う。これに適しているの
はクロム／金蒸着である。

【００４６】図４（Ｅ）において、金属被覆をその上に
備えるティップ・マスク８と、絶縁層９のティップ先端
を直接覆う部分とを除去する。これは緩衝ＨＦによるエ
ッチングによって行うことができる。基板の裏面に１つ
または複数の導電層１１、１２を設けて、直列抵抗とし
て使用したり、基板の接触をよくすることができる。

【００４７】図５（Ａ）は、図４（Ｃ）の絶縁層９で覆
った、鋭くしたティップ１を備える基板７に相当する。
図５（Ｂ）において、第２絶縁層１０を付着させ、所定
のレベルまでエッチバックする。この層に適した材料
は、フォトレジストやポリイミドであり、スピン・コー
ティングによって塗布できる材料である。オーバーハン
グしたティップ・マスクがエッチバックした絶縁層１０
の表面から突き出ていることが重要である。

【００４８】図５（Ｃ）に示す装置を完成させるのに必
要なその後の段階は、すでに図４（Ｄ）及び図４（Ｅ）
に示した段階に相当する。

【００４９】図５（Ｃ）のわずかに修正した装置におい
て、ゲート電極４は基板表面に平行である。第１絶縁層
９及び第２絶縁層１０によって形成された誘電部分はず
っと厚いため、ずっと低い容量の装置を提供する。した
がって、この種の装置は特に高周波回路に適している。

【００５０】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００５１】（１）電子を放出するためのティップ
（１）を備える電界放出装置であって、前記ティップ
（１）が第１材料の本体（２）を有し、前記本体（２）
が直列抵抗を形成し、前記ティップ（１）がゲート・ア
パーチャ（３）、特に円形のゲート・アパーチャの中心
に配置され、前記ゲート・アパーチャ（３）が電極
（４）によって形成されており、前記ティップ（１）が
ゲート・アパーチャ（３）を形成する前記電極（４）の
表面より上に突き出すことを特徴とする電界放出装置。（２）前記ティップ（１）がさらに第２材料の少なくと
も部分的な被覆（５）を備え、前記被覆が電子の放出を
提供することを特徴とする、上記（１）に記載の電界放
出装置。（３）前記第１材料が固有抵抗の高い材料であり、前記
第１材料が無ドープまたは低ドープのアモルファスまた
は多結晶シリコンを含むことを特徴とする上記（１）ま
たは（２）に記載の電界放出装置。（４）前記第２材料が仕事関数の低い材料であり、Ａ
ｕ、Ｃｒ／Ａｕ、Ｗ、及びＭｏからなる群から選択され
ることを特徴とする上記（２）に記載の電界放出装置。（５）前記直列抵抗を備える前記ティップ（１）が、導
電層として基板（７）上に形成された電極（６）に低抵
抗結合され、または直接接続されることを特徴とする、
上記（１）ないし（４）のいずれか一項に記載の電界放
出装置。（６）電界放出装置を製造する方法において、ａ）半導体基板（７）を準備する段階と、ｂ）前記基板（７）上にティップ・マスク（８）を配設
する段階と、ｃ）前記ティップ・マスク（８）をアンダーエッチング
することによってティップ（１）を製作する段階と、ｄ）前記ティップ・マスク（８）を除去する段階と、ｅ）前記基板（７）の全表面を第１絶縁層（９）で覆う
段階と、ｆ）前記第１絶縁層（９）の上に第２絶縁層（１０）を
付着させる段階と、ｇ）前記ティップ（１）が前記第２絶縁層（１０）の表
面より上に突き出すまで、前記第２絶縁層（１０）をエ
ッチバックする段階と、ｈ）前記第１絶縁層（９）の前記ティップ（１）を直接
覆う部分を除去する段階と、ｉ）前記基板（７）をメタライズしてゲート電極（４）
を形成する段階とを含む方法。（７）段階ａ）が、前記基板（７）を導電層（１３）で
被覆する段階と、前記導電層を構造化して導電ストライ
プ（１３）を形成する段階と、半導体層（１４）を前記
導電ストライプ（１３）上に付着させる段階とを含み、
段階ｂ）において、前記ティップ・マスク（８）は前記
半導体層（１４）上に置かれることを特徴とする上記
（６）に記載の方法。（８）電界放出装置を製造する方法において、ａ）半導体基板（７）を準備する段階と、ｂ）前記基板（７）上にティップ・マスク（８）を配設
する段階と、ｃ）前記基板をエッチングして、円錐台形のティップ
（１）を作成する段階と、ｄ）熱酸化によって前記ティップ（１）を収縮させ、か
つ、前記基板（７）の全表面を第１絶縁層で覆う段階
と、ｅ）前記基板（７）をメタライズしてゲート電極（４）
を形成する段階と、ｆ）前記ティップ・マスク（８）及び前記第１絶縁層
（９）の前記ティップ（１）の先端部分を直接覆う部分
を除去する段階とを含む方法。（９）前記基板（７）を第１絶縁層で覆う段階ｄ）の後
に、前記第１絶縁層（９）の上に第２絶縁層（１０）を
付着させる段階をさらに含み、前記第２絶縁層（１０）
の表面レベルは、前記ティップ（１）の先端が突き出す
程度であることを特徴とする、上記（８）に記載の方
法。（１０）前記基板（７）の裏面上に導電層（１１、１
２）を付着する段階をさらに含む上記（８）または
（９）に記載の方法。（１１）前記第１絶縁層（９）がＳｉＯ₂またはＳｉ₃Ｎ
₄であり、前記第２絶縁層（１０）が、ポリイミド、レ
ジスト、及びケイ酸塩ガラスからなる群から選択される
材料であり、前記第２絶縁層（１０）のエッチバック段
階ｇ）において、プラズマ・エッチングを使用し、前記
第１絶縁層（９）の除去段階ｈ）において、湿式エッチ
ングを使用し、前記基板をメタライズするのに使用する
材料が、Ａｕ、Ｃｒ／Ａｕ、Ｗ、及びＭｏからなる群か
ら選択される、安定であって低い仕事関数を提供するも
のであることを特徴とする、上記（６）ないし（１０）
のいずれか一項に記載の方法。

【図面の簡単な説明】

【図１】本発明の好ましい電界放出装置の製造方法によ
る実施形態を示す断面概略図である。

【図２】本発明の他の好ましい電界放出装置の製造方法
による実施形態を示す断面概略図である。

【図３】図２に続く、本発明の他の好ましい電界放出装
置の製造方法による実施形態を示す断面概略図である。

【図４】本発明のさらに別の好ましい電界放出装置の製
造方法による実施形態を示す断面概略図である。

【図５】図４の電界放出装置の製造方法を修正した方法
による本発明のさらに別の好ましい実施形態を示す断面
概略図である。

【図６】ゲート・アパーチャ電極の表面の上（＋Ｘ程度
まで）または下（−Ｘ程度まで）に突き出たティップを
示す概略図である。

【図７】定電流に対する電圧をＸの関数として示す線図
である。（図６及び図７は両方ともスピント（Spindt）
らのJ. Appl. Phys., Vol. 47, No. 12, Dec. 1976に公
表されている。）

【図８】シリコン・ティップ・アレイの走査型電子顕微
鏡写真である。

【図９】第２絶縁層のエッチバック後のティップ・アレ
イの走査型電子顕微鏡写真である。

【図１０】ティップ・アレイ及びゲート電極の形成後の
ティップの走査型電子顕微鏡写真である。

【図１１】ティップ・アレイ及びゲート電極の形成後の
ティップの走査型電子顕微鏡写真である。

【符号の説明】

１ティップ２ティップ本体３ゲート・アパーチャ４金属層またはゲート電極５ティップ上部被覆６陰電極７基板８ティップ・マスク９第１絶縁層１０第２絶縁層１１導電層１２導電層１３導電層１４半導体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者ゲルハルト・エルスナードイツ連邦共和国ディー41564 カールストヘッセルシュトラーセ 39エイ (72)発明者ヨハン・グレシュナードイツ連邦共和国ディー72124 プリーツハウゼンティールガルテンヴェーク 14 (72)発明者サムエル・カルトドイツ連邦共和国ディー72762 ロイトリンゲンヤーンシュトラーセ 32 (72)発明者クラウス・マイスナードイツ連邦共和国ディー71083 ヘレンベルク−カイヒイェーゲルシュトラーセ７ (72)発明者ルドルフ・パウルドイツ連邦共和国ディー75397 ジモツハイムワルテル−フレックス−シュトラーセ６ (72)発明者ローランド・シュライヒャードイツ連邦共和国ディー71134 アイドリンゲンメーリケシュトラーセ 18

Claims

【特許請求の範囲】

【請求項１】電子を放出するためのティップ（１）を備
える電界放出装置であって、前記ティップ（１）が第１材料の本体（２）を有し、前
記本体（２）が直列抵抗を形成し、前記ティップ（１）がゲート・アパーチャ（３）、特に
円形のゲート・アパーチャの中心に配置され、前記ゲー
ト・アパーチャ（３）が電極（４）によって形成されて
おり、前記ティップ（１）がゲート・アパーチャ（３）を形成
する前記電極（４）の表面より上に突き出すことを特徴
とする電界放出装置。
【請求項２】前記ティップ（１）がさらに第２材料の少
なくとも部分的な被覆（５）を備え、前記被覆が電子の
放出を提供することを特徴とする、請求項１に記載の電
界放出装置。
【請求項３】前記第１材料が固有抵抗の高い材料であ
り、前記第１材料が無ドープまたは低ドープのアモルフ
ァスまたは多結晶シリコンを含むことを特徴とする請求
項１または２に記載の電界放出装置。
【請求項４】前記第２材料が仕事関数の低い材料であ
り、Ａｕ、Ｃｒ／Ａｕ、Ｗ、及びＭｏからなる群から選
択されることを特徴とする請求項２に記載の電界放出装
置。
【請求項５】前記直列抵抗を備える前記ティップ（１）
が、導電層として基板（７）上に形成された電極（６）
に低抵抗結合され、または直接接続されることを特徴と
する、請求項１ないし４のいずれか一項に記載の電界放
出装置。
【請求項６】電界放出装置を製造する方法において、ａ）半導体基板（７）を準備する段階と、ｂ）前記基板（７）上にティップ・マスク（８）を配設
する段階と、ｃ）前記ティップ・マスク（８）をアンダーエッチング
することによってティップ（１）を製作する段階と、ｄ）前記ティップ・マスク（８）を除去する段階と、ｅ）前記基板（７）の全表面を第１絶縁層（９）で覆う
段階と、ｆ）前記第１絶縁層（９）の上に第２絶縁層（１０）を
付着させる段階と、ｇ）前記ティップ（１）が前記第２絶縁層（１０）の表
面より上に突き出すまで、前記第２絶縁層（１０）をエ
ッチバックする段階と、ｈ）前記第１絶縁層（９）の前記ティップ（１）を直接
覆う部分を除去する段階と、ｉ）前記基板（７）をメタライズしてゲート電極（４）
を形成する段階とを含む方法。
【請求項７】段階ａ）が、前記基板（７）を導電層（１
３）で被覆する段階と、前記導電層を構造化して導電ス
トライプ（１３）を形成する段階と、半導体層（１４）
を前記導電ストライプ（１３）上に付着させる段階とを
含み、段階ｂ）において、前記ティップ・マスク（８）は前記
半導体層（１４）上に置かれることを特徴とする請求項
６に記載の方法。
【請求項８】電界放出装置を製造する方法において、ａ）半導体基板（７）を準備する段階と、ｂ）前記基板（７）上にティップ・マスク（８）を配設
する段階と、ｃ）前記基板をエッチングして、円錐台形のティップ
（１）を作成する段階と、ｄ）熱酸化によって前記ティップ（１）を収縮させ、か
つ、前記基板（７）の全表面を第１絶縁層で覆う段階
と、ｅ）前記基板（７）をメタライズしてゲート電極（４）
を形成する段階と、ｆ）前記ティップ・マスク（８）及び前記第１絶縁層
（９）の前記ティップ（１）の先端部分を直接覆う部分
を除去する段階とを含む方法。
【請求項９】前記基板（７）を第１絶縁層で覆う段階
ｄ）の後に、前記第１絶縁層（９）の上に第２絶縁層
（１０）を付着させる段階をさらに含み、前記第２絶縁層（１０）の表面レベルは、前記ティップ
（１）の先端が突き出す程度であることを特徴とする、
請求項８に記載の方法。
【請求項１０】前記基板（７）の裏面上に導電層（１
１、１２）を付着する段階をさらに含む請求項８または
９に記載の方法。
【請求項１１】前記第１絶縁層（９）がＳｉＯ₂または
Ｓｉ₃Ｎ₄であり、前記第２絶縁層（１０）が、ポリイミド、レジスト、及
びケイ酸塩ガラスからなる群から選択される材料であ
り、前記第２絶縁層（１０）のエッチバック段階ｇ）におい
て、プラズマ・エッチングを使用し、前記第１絶縁層（９）の除去段階ｈ）において、湿式エ
ッチングを使用し、前記基板をメタライズするのに使用する材料が、Ａｕ、
Ｃｒ／Ａｕ、Ｗ、及びＭｏからなる群から選択される、
安定であって低い仕事関数を提供するものであることを
特徴とする、請求項６ないし１０のいずれか一項に記載
の方法。