JP3033178B2

JP3033178B2 - 電界放出型エミッタ

Info

Publication number: JP3033178B2
Application number: JP29318390A
Authority: JP
Inventors: 英俊渡辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-10-30
Filing date: 1990-10-30
Publication date: 2000-04-17
Anticipated expiration: 2015-04-17
Also published as: JPH04167325A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電界放出型エミッタに関し、例えばフラ
ットCRTのような平面型ディスプレイに適用して好適な
ものである。

〔発明の概要〕

この発明は、電界放出型エミッタにおいて、ガラス基
板と、ガラス基板上に形成された第１の絶縁膜と、第１
の絶縁膜上に形成された導体膜と、導体膜及び／又は第
１の絶縁膜上に形成された第２の絶縁膜と、第２の絶縁
膜に形成されたキャビティと、キャビティの内部の導体
膜上に形成されたカソードと、第２の絶縁膜上に形成さ
れた、高融点金属シリサイド又はホウ化ランタンから成
るゲート電極とを具備する。これによって、電界放出型
エミッタの製造コストの低減を図ることができ、電界放
出型エミッタアレイによる平面型ディスプレイなどの大
面積化に対応することができ、基板の割れや反りが生じ
る危険性を少なくすることができ、しかもガラス基板の
表面の不定電位の問題によるカソードからの電子放出の
不安定性を解消することができる。

〔従来の技術〕

従来、ミクロンオーダーのサイズの電界放出型エミッ
タとして、スピント（Spindt）型と呼ばれる第６図に示
すようなものが知られている。

第６図に示すように、この電界放出型エミッタにおい
ては、導電性のシリコン（Si）基板101上に、膜厚が１
μｍ程度の二酸化シリコン（SiO₂）膜102が形成されて
いる。このSiO₂膜102には、キャビティ102aが形成され
ている。そして、このキャビティ102aの内部のSi基板10
1上に、モリブデン（Mo）やタングステン（Ｗ）などの
高融点かつ低仕事関数の金属から成る先端が尖った円錐
状のカソード103が形成されている。

また、キャビティ102aの周囲のSiO₂膜102上には、例
えばMoやＷやクロム（Cr）などの高融点金属から成るゲ
ート電極104が形成されている。ここで、このゲート電
極104の、カソード103の直上の開口部の径は１μｍ程度
である。

この第６図に示す電界放出型エミッタは、ゲート電極
104とカソード103との間に約10⁶V/cm程度以上の電界を
印加することにより、カソード103を熱することなく電
子放出を行わせることができる。そして、このようなミ
クロンオーダーのサイズの電界放出型エミッタによれ
ば、ゲート電圧は数10〜100V程度でよいことになる。

なお、カソード103からの電子放出は10^-6Torr程度以
下の真空中で行わせる必要があるので、上述の電界放出
型エミッタは、実際には図示省略した対向板その他の部
材により真空封止される。

〔発明が解決しようとする課題〕

上述の第６図に示す従来の電界放出型エミッタは、Si
基板101を用いていることから、以下のような欠点があ
る。すなわち、現時点で得られるSi基板101の径は10イ
ンチ程度が最高であるので、使用可能なSi基板101の面
積には制約がある。このため、電界放出型エミッタアレ
イによるフラットCRTのような平面型ディスプレイなど
の大面積化に対応することができない。また、Si基板10
1は、半導体基板の中では最も安価であると言ってもま
だまだ高価であるので、電界放出型エミッタの製造コス
トが高くつく。さらに、Si基板101は一般に薄いので、
割れや反りなどが生じる危険性が高い。

従って、この発明の目的は、電界放出型エミッタアレ
イによる平面型ディスプレイなどの大面積化に対応する
ことができる電界放出型エミッタを提供することにあ
る。

この発明の他の目的は、製造コストの低減を図ること
ができる電界放出型エミッタを提供することにある。

この発明の他の目的は、基板の割れや反りが生じる危
険性が少ない電界放出型エミッタを提供することにあ
る。

〔課題を解決するための手段〕

上記目的を達成するために、この発明は、電界放出型
エミッタにおいて、ガラス基板（１）と、ガラス基板
（１）上に形成された第１の絶縁膜（２）と、第１の絶
縁膜（２）上に形成された導体膜（３）と、導体膜
（３）及び／又は第１の絶縁膜（２）上に形成された第
２の絶縁膜（４）と、第２の絶縁膜（４）に形成された
キャビティ（4a）と、キャビティ（4a）の内部の導体膜
（３）上に形成されたカソード（５）と、第２の絶縁膜
（４）上に形成された、高融点金属シリサイド又はホウ
化ランタンから成るゲート電極（７）とを具備する。

上記第１の絶縁膜（２）の具体例を挙げると、二酸化
シリコン（SiO₂）膜、窒化シリコン（SiN_x）膜などであ
る。

〔作用〕

上述のように構成されたこの発明の電界放出型エミッ
タによれば、安価なガラス基板を用いていることから、
電界放出型エミッタの製造コストの低減を図ることがで
きる。また、ガラス基板は大面積のものが容易に得られ
るので、例えば電界放出型エミッタアレイによるフラッ
トCRTのような平面型ディスプレイなどの大面積化にも
容易に対応することができる。さらに、ガラス基板はSi
基板に比べて割れや反りなどが生じる危険性が少ない。

一方、ガラス基板を用いた場合には、その表面の不安
定性に起因する不定電位の問題により、カソードからの
電子放出が不安定になるという問題がある。しかし、こ
の発明の電界放出型エミッタによれば、ガラス基板上に
第１の絶縁膜を形成し、その上に導体膜を介してカソー
ドなどを形成しているため、カソードからの電子放出を
安定に行わせることができる。

〔実施例〕

以下、この発明の実施例について図面を参照しながら
説明する。

第１図はこの発明の第１実施例による電界放出型エミ
ッタを示す。

第１図に示すように、この第１実施例による電界放出
型エミッタにおいては、ガラス基板１上に例えばSiO₂膜
やSiN_x膜のような絶縁膜２が形成されている。この絶縁
膜２上には、例えばCrやアルミニウム（Al）などの金属
から成るライン状の導体膜（カソードライン）３が形成
されている。符号４は例えば膜厚が１μｍ程度のSiO₂膜
のような絶縁膜を示す。この絶縁膜４には、例えば円形
の平面形状を有するキャビティ4aが形成されている。そ
して、このキャビティ4aの内部の導体膜３上に、MoやＷ
などの高融点かつ低仕事関数の金属から成る先端が尖っ
た円錐状のカソード５が形成されている。

また、キャビティ4aの周囲の絶縁膜４上には、多結晶
Si膜６を介して例えばタングステンシリサイド（WSi_x）
やモリブデンシリサイド（MoSi_x）のような高融点金属
シリサイドから成るゲート電極７がカソード５を囲むよ
うに形成されている。ここで、多結晶Si膜６の膜厚は、
例えば500〜1000Å程度である。また、ゲート電極７を
形成する高融点金属シリサイド膜、例えばWSi_x膜の膜厚
は、例えば0.2〜0.5μｍである。ここで、このWSi_xのSi
組成比ｘは、好適には例えば2.4〜2.8の範囲内に選ばれ
る。ｘがこの範囲内にある場合には、WSi_x膜の成膜時の
内部残留応力は最小となる。さらに、ｘ＞２の場合に
は、WSi_xが酸化を受けたときにSiO₂が形成されやすく、
従ってＷの酸化が有効に抑えられる。また、ゲート電極
７及び多結晶Si膜６の、カソード５の直上の開口部の径
は、例えば１μｍ程度である。

また、この第１実施例による電界放出型エミッタにお
いては、すでに述べた従来の電界放出型エミッタと同様
に、ゲート電極７とカソード５との間に約10⁶V/cm程度
以上の電界を印加することにより、カソード５を熱する
ことなく電子放出を行わせることができ、ゲート電圧は
数10〜100V程度で済む。また、カソード５からの電子放
出は10^-6Torr程度以下の真空中で行わせる必要があるの
で、この第１実施例による電界放出型エミッタは、実際
には図示省略した対向板その他の部材により真空封止さ
れる。

次に、上述のように構成されたこの第１実施例による
電界放出型エミッタの製造方法について説明する。

第２図Ａに示すように、まずガラス基板１上に例えば
CVD法により絶縁膜２を形成した後、この絶縁膜２錠に
例えばスパッタリング法により金属膜のような導体膜を
形成する。次に、この導体膜を所定形状にパターニング
してライン状の導体膜３を形成する。次に、例えばCVD
法により全面に絶縁膜４、多結晶Si膜６及び例えばWSi_x
膜のような高融点金属シリサイド膜８を順次形成する。
次に、この高融点金属シリサイド膜８上に、形成すべき
ゲート電極に対応した形状のレジストパターン９をリソ
グラフィーにより形成する。

次に、このレジストパターン９をマスクとして高融点
金属シリサイド膜８及び多結晶Si膜６をウエットエッチ
ング法またはドライエッチング法により順次エッチング
する。これによって、第２図Ｂに示すように、ゲート電
極７を形成するとともに、多結晶Si膜６をこのゲート電
極７と同一形状にパターニングする。

次に、レジストパターン９、ゲート電極７及び多結晶
Si膜６をマスクとして絶縁膜４を例えばフッ化水素（H
F）系のエッチング液を用いたウエットエッチング法に
よりエッチングして、第２図Ｃに示すように、キャビテ
ィ4aを形成する。なお、このウエットエッチングは、レ
ジストパターン９を除去した後に行うことも可能であ
る。

次に、レジストパターン９を除去した後、第２図Ｄに
示すように、基板表面に対して傾斜した方向から斜め蒸
着を行うことにより、ゲート電極７上に例えばアルミニ
ウム（Al）やニッケル（Ni）から成る剥離層10を形成す
る。この後、基板表面に対して垂直な方向からカソード
形成用の材料として例えばMoやＷなどを蒸着する。これ
によって、キャビティ4aの内部の導体膜３上にカソード
５が形成される。符号11は剥離層10上に蒸着された金属
膜を示す。

この後、剥離層10をその上に形成された金属膜11とと
もにリフトオフ法により除去し、第１図に示すように目
的とする電界放出型エミッタを完成させる。

以上のように、この第１実施例によれば、Si基板に比
べて安価で、割れや反りが生じる危険性が少なく、しか
も大面積のものが容易に得られるガラス基板１を用いて
いるので、電界放出型エミッタの製造コストの低減を図
ることができ、基板の反りや割れが生じる危険性が少な
いことにより電界放出型エミッタの製造歩留りの向上を
図ることができ、しかも電界放出型エミッタアレイによ
るフラットCRTのような平面型ディスプレイなどの大面
積化にも容易に対応することができる。

さらに、ガラス基板１の表面の不定電位によるカソー
ド５からの電子放出の不安定性の問題は、ガラス基板１
上に絶縁膜２を形成し、その上に導体膜３を介してカソ
ード５を形成していることにより解決することができ
る。

また、この第１実施例によれば、ゲート電極７がWSi_x
のような酸化されにくい高融点金属シリサイドにより形
成されているので、ゲート電極７が製造工程で酸化され
ることがなくなり、従って酸化によるゲート電極７の電
気伝導度の低下を防止することができる。これによっ
て、カソード５からの電子放出を安定に行わせることが
できる。また、酸化によるゲート電極７の変形を防止す
ることができる。しかも、このゲート電極７の材料であ
る高融点金属シリサイドをCVD法により形成しているの
で、高融点金属シリサイドのSi組成比ｘの制御によりこ
のゲート電極７の内部残留応力を緩和することができ、
従ってこれによってもゲート電極７の変形を防止するこ
とができる。さらに、ゲート電極７の絶縁膜４との間に
多結晶Si膜６が形成されていることにより、ゲート電極
７の下地に対する密着性の向上を図ることができる。こ
れによって、ゲート電極７が変形により下地から剥離す
るのを有効に防止することができる。また、WSi_xのよう
な高融点金属シリサイドは、化学的に安定で耐薬品性が
良好であるので、製造上都合がよい。

また、第３図に示すように、ライン状の導体膜３を互
いに平行に複数形成し、各導体膜３上にカソード５を複
数個直線的に配置することにより、カソード５を各導体
膜３毎に駆動することができる。

この第１実施例による電界放出型エミッタは、例えば
大面積のフラットCRTに適用して好適なものである。

第４図はこの発明の第２実施例による電界放出型エミ
ッタを示す。

第４図に示すように、この第２実施例による電界放出
型エミッタは、ゲート電極７が例えばＷやMoやCrなどの
高融点金属やホウ化ランタン（LaB₆）などにより形成さ
れていること及び多結晶Si膜６が形成されていないこと
が第１実施例による電界放出型エミッタと異なる。その
他の構成は第１実施例と同様であるので説明を省略す
る。

この第２実施例によれば、ガラス基板１を用いている
ことから、電界放出型エミッタの製造コストの低減を図
ることができ、電界放出型エミッタアレイによるフラッ
トCRTのような平面型ディスプレイなどの大面積化に容
易に対応することができ、基板の割れや反りが生じる危
険性を少なくすることができる。

第５図はこの発明の第３実施例による電界放出型エミ
ッタを示す。

第５図に示すように、この第３実施例による電界放出
型エミッタは、絶縁膜２の全面に導体膜３が形成されて
いることを除いて、第１実施例による電界放出型エミッ
タと同様の構成を有する。

この第３実施例によれば、第１実施例で述べたよう
な、ガラス基板１を用いたことによる利点を得ることが
できる。

以上、この発明の実施例につき具体的に説明したが、
この発明は、上述の実施例に限定されるものではなく、
この発明の技術的思想に基づく各種の変形が可能であ
る。

例えば、上述の第１実施例、第２実施例及び第３実施
例におけるキャビティ4aは、ウエットエッチング法によ
り形成されたものであるが、このキャビティ4aは例えば
反応性イオンエッチング（RIE）法のような異方性エッ
チング法により形成することも可能である。この異方性
エッチング法を用いた場合には、基板表面に対してほぼ
垂直な側壁を有するキャビティ4aが形成される。

さらに、第１実施例及び第３実施例において、ゲート
電極７を形成する材料である高融点金属シリサイドは、
例えばスパッタリング法により形成することも可能であ
る。

〔発明の効果〕

以上述べたように、この発明によれば、ガラス基板を
用いていることから、電界放出型エミッタの製造コスト
の低減を図ることができ、電界放出型エミッタアレイに
よる平面型ディスプレイなどの大面積化に対応すること
ができ、基板の割れや反りが生じる危険性を少なくする
ことができる。しかも、ガラス基板上には第１の絶縁膜
が形成されているので、ガラス基板の表面の不定電位の
問題によるカソードからの電子放出の不安定性もない。

【図面の簡単な説明】

第１図はこの発明の第１実施例による電界放出型エミッ
タを示す断面図、第２図Ａ〜第２図Ｄは第１図に示す電
界放出型エミッタの製造方法を工程順に説明するための
断面図、第３図はガラス基板上に形成されたライン状の
導体膜及びその上のカソードの配置例を示す斜視図、第
４図はこの発明の第２実施例による電界放出型エミッタ
を示す断面図、第５図はこの発明の第３実施例による電
界放出型エミッタを示す断面図、第６図は従来の電界放
出型エミッタを示す断面図である。図面における主要な符号の説明 1:ガラス基板、２、4:絶縁膜、 3:導体膜、 4a:キャビティ、 5:カソード、 7:ゲート電極。

Claims

(57)【特許請求の範囲】

【請求項１】ガラス基板と、上記ガラス基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された導体膜と、上記導体膜及び／又は上記第１の絶縁膜上に形成された
第２の絶縁膜と、上記第２の絶縁膜に形成されたキャビティと、上記キャビティの内部の上記導体膜上に形成されたカソ
ードと、上記第２の絶縁膜上に形成された、高融点金属シリサイ
ド又はホウ化ランタンから成るゲート電極とを具備する電界放出型エミッタ。