JP2000215787A

JP2000215787A - 電界放出型冷陰極素子、その製造方法及び画像表示装置

Info

Publication number: JP2000215787A
Application number: JP1353999A
Authority: JP
Inventors: Akihiko Okamoto; 明彦岡本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-01-21
Filing date: 1999-01-21
Publication date: 2000-08-04
Also published as: US6404113B1

Abstract

(57)【要約】【課題】通常の動作時には抵抗が小さく、放電時には
抵抗が大きい非線型性特性を有する電界放出型冷陰極素
子、その製造方法及び画像表示装置を提供する。【解決手段】基板と、基板の上に形成された半導体層
３と、半導体層３の上に形成された絶縁膜６と、絶縁膜
６の上に形成されたゲート電極１と、ゲート電極１に形
成されたエミッタ孔１ａと、エミッタ孔１ａ内に形成さ
れたエミッタ２と、エミッタ２に半導体層３を介して接
続されているエミッタ電極５と、を有し、エミッタ２は
少なくとも１つのエミッタ２が属する複数個のエミッタ
群に分割され、エミッタ群毎に前記エミッタ２が半導体
層３に接続されると共に、各半導体層３ａ、３ｂ、３ｃ
の上に絶縁膜６を介して共通電極４が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型冷陰極
素子、その製造方法及び画像表示装置に関し、特にガラ
ス基板上に形成され、動作時の素子抵抗が小さく放電時
の素子抵抗が大きい電界放出型冷陰極素子、その製造方
法及び画像表示装置に関する。

【０００２】

【従来の技術】電界放出型冷陰極素子にはコーン形状の
尖鋭なエミッタとサブミクロンの開口を有しエミッタに
近接して形成されるゲート電極により、エミッタ先端に
高電界を集中させ、真空中でエミッタ先端から電子を放
出させ、通常対向する位置にアノード電極を設けエミッ
ション電流を捕獲するスピント（Ｓｐｉｎｄｔ）型素子
が知られている。

【０００３】また、シリコンコーン素子及び仕事関数の
小さい材料により形成されるエミッタの近傍にゲート電
極を配置し、電界を印加して電子を放出させる素子が知
られている。

【０００４】更に、微細な亀裂のある２つの電極に電流
を流し、電子が電極の亀裂で放電し対向電極に衝突する
際に放出される二次電子を真空中に設けたアノード電極
にとりだす表面伝導型素子等が知られている。

【０００５】更にまた、冷陰極素子を使用した画像表示
装置、例えば、フィールドエミッションディスプレイ
（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ：Ｆ
ＥＤ）では真空空間を介してエミッタに対向して赤、
緑、青の色の三原色に対応する蛍光体を設け、透明電極
又は薄膜金属を付加してアノードとして電圧をかけ、蛍
光体にエミッション電子を注入して発光させる。このた
め自発光の表示デバイスを得ることができ、視る方向に
より色の特性が変化しないという特徴がある。

【０００６】しかし、これらの電界放出型冷陰極素子に
おいては、エミッタ先端に高電界を集中させ、真空中で
エミッタ先端から電子を放出させるスピント（Ｓｐｉｎ
ｄｔ）型素子及びシリコンコーン素子及び仕事関数の小
さい材料よりなるエミッタの近傍にゲート電極を配置
し、高電界を印加して電子を放出させる素子では、ゲー
トとエミッタとの間又はゲートとアノードとの間で放電
が起こり大電流が流れ、素子破壊が生じるという問題点
がある。それを防止するためエミッタに直列に多結晶シ
リコン又はアモルファスシリコンからなる高抵抗層を設
け、素子破壊につながる大電流が素子に流れるのを防ぐ
方法がとられている。

【０００７】また、他の方法としては、トレンチ形成技
術を採用し、トレンチを形成しその中に絶縁膜を埋め込
み、四方を絶縁膜で囲った縦長の結晶領域を形成し、非
線型抵抗素子として大電流が流れることを防止する方法
が採用されている（特開平１０−５０２０１及び特開平
１０−１２１２８号公報）。

【０００８】

【発明が解決しようとする課題】しかし、多結晶シリコ
ン又はアモルファスシリコンを使用して抵抗層をエミッ
タに設ける場合、この抵抗層の抵抗を大きくすれば、放
電時の電流量を小さくすることができ、素子の放電破壊
に対する耐性は増す。一方、この抵抗はエミッタに直列
に接続されており、通常の動作時でも抵抗として働き、
その抵抗体の部分で電圧降下が生じる。このために素子
を駆動するための動作電圧が増大し、特に大きなエミッ
ション電流を流すときには電圧降下が大きくなり、動作
電圧は増大するという問題点がある。

【０００９】また、トレンチ形成技術を採用した非線型
抵抗素子を具備した従来のエミッタでは放電電流が流れ
たとき大きな抵抗として働き、通常の動作時では抵抗は
小さく電圧降下の効果は小さくなる。しかし、この場
合、例えば、シリコン単結晶にトレンチ構造を形成して
おり、このトレンチの深さは５μｍ以上である。

【００１０】ディスプレイに電界放出型冷陰極素子を適
応する場合には、基板としてガラス基板を使用する。こ
のガラス基板上に単結晶を生成することは不可能であ
り、多結晶シリコンを使用したとしても膜厚が５μｍ以
上の多結晶シリコン層を生成することは極めて難しいと
いう問題点がある。

【００１１】しかも、多結晶シリコン層には結晶界面が
あるため、良好なトレンチ構造を形成すること極めて難
しく、また素子間のばらつきが大きくディスプレイ等の
均一性が要求される装置には適していないという問題点
がある。

【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、ガラス基板等を使用しても通常の動作時に
は抵抗が小さく、放電時には抵抗が大きい非線型性特性
を有する電界放出型冷陰極素子、その製造方法及び画像
表示装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本願第１発明に係る電界
放出型冷陰極素子においては、基板と、前記基板の上に
形成された半導体層と、前記半導体層の上に形成された
絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、
前記ゲート電極に形成された複数のエミッタ孔と、前記
エミッタ孔内に形成されたエミッタと、前記エミッタに
前記半導体層を介して接続されているエミッタ電極と、
を有し、前記エミッタは少なくとも１つのエミッタが属
する複数個のエミッタ群に分割され、前記エミッタ群毎
に前記エミッタが前記半導体層に接続されると共に、前
記各半導体層の上に前記絶縁膜を介して共通電極が形成
されていることを特徴とする。前記基板は、例えば、ガ
ラス基板である。

【００１４】本発明においては、前記共通電極は、前記
ゲート電極とエミッタ電極とは電気的に絶縁されている
ことが好ましい。

【００１５】また、本発明においては、前記ゲート電極
と前記共通電極とは、同一の絶縁膜の上に形成されてい
ることが好ましい。

【００１６】更に、本発明においては、前記半導体層
は、多結晶シリコン又はアモルファスシリコンとするこ
とができ、前記絶縁膜は、酸化シリコン膜及び窒化シリ
コン膜から選択された１種又は２種の２層以上の積層膜
若しくは２種の混合膜とすることができる。

【００１７】本願第２発明に係る電界放出型冷陰極素子
の製造方法においては、基板上にエミッタ電極を形成す
る工程と、前記エミッタ電極及び前記基板とを覆うよう
に半導体層を形成する工程と、前記半導体層の上に絶縁
膜を形成する工程と、前記絶縁膜の上に金属膜を形成し
た後パターニングをしてゲート電極、エミッタ孔及び共
通電極を形成する工程と、前記ゲート電極及び前記共通
電極形成領域を除いた領域の前記絶縁膜を除去する工程
と、前記エミッタ孔内にエミッタを形成する工程と、を
有すること特徴とする。

【００１８】本願第３発明に係る電界放出型冷陰極素子
の製造方法においては、基板上にエミッタ電極を形成す
る工程と、前記エミッタ電極及び前記基板とを覆うよう
に半導体層を形成する工程と、前記半導体層の上に絶縁
膜を形成する工程と、前記絶縁膜の上に金属膜を形成し
た後パターニングをしてゲート電極、エミッタ孔及び共
通電極を形成する工程と、前記エミッタ孔形成領域の前
記絶縁膜を除去する工程と、前記エミッタ孔内にエミッ
タを形成する工程と、を有すること特徴とする。

【００１９】本願第４発明に係る画像表示装置において
は、請求項１乃至５に記載の電界放出型冷陰極素子を有
することを特徴とする。

【００２０】本発明においては、少なくとも１のエミッ
タが属する複数個のエミッタ群に分割し、夫々のエミッ
タ群毎に半導体層を設け、この半導体層上に絶縁膜を介
して共通電極を形成することにより、放電等によりエミ
ッタの電位が上昇したときに電極が絶縁膜を介して電流
を抑制する働きをする。このことにより、放電等によ
り、電流が急に流れることを抑制することができる。

【００２１】

【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して説明する。図１は本発明の第１実施
例に係る電界放出型冷陰極素子を示す模式図である。

【００２２】本実施例の電界放出型冷陰極素子において
は、図１に示すように、ゲート電極１の裏面には絶縁膜
７が形成されている。また、このゲート電極１には複数
のエミッタ孔１ａが形成されている。このエミッタ孔１
ａが２つ隣接して３列、合計６個が１群をなすエミッタ
群が３群形成されている。夫々のエミッタ孔１ａ内には
先端が尖鋭な形状に形成されたエミッタ２が形成されて
いる。夫々のエミッタ群には、夫々半導体層３ａ、３
ｂ、３ｃが形成されている。これら半導体層３ａ、３
ｂ、３ｃは共通のエミッタ電極５に接続されている。ま
た、夫々の半導体層３ａ、３ｂ、３ｃには共通電極４が
絶縁膜６を介して容量結合されている。

【００２３】次に、上述の構成の電界放出型冷陰極素子
の電位について説明する。図２は縦軸に電位、横軸に半
導体層の位置をとり、半導体層内の電位を示すグラフ図
である。図中ａは正常動作時における電位であり、ｂは
従来の放電時における電位であり、ｃは本実施例の放電
時における電位である。なお、図２は図１に示す中央の
半導体層３ｂでの電位を示す。

【００２４】ゲート電極１の電位をＶｇとし、エミッタ
電極５を接地とする。図２に示すように、通常の動作で
は半導体層３ｂの抵抗による電圧の上昇があり、エミッ
タ電極５から遠ざかるにつれて、電圧が徐々に上昇す
る。

【００２５】エミッタでの電圧をＶ、抵抗をＲ、エミッ
ション電流をＩｅとすると、これらのパラメータは下記
数式１のような関係にある。

【００２６】

【数１】Ｖ＝Ｉｅ×Ｒ

【００２７】ゲート電極１とエミッタ２との間又はエミ
ッタ２とアノードとの間の放電が生じた場合、初期には
局所的な放電が先行する。半導体層３ｂのエミッタ２に
おいて放電が生じた場合、エミッタ２先端の電圧はゲー
ト電極１の電圧と等しくなるため、共通電極４及び絶縁
膜６がない場合、半導体層３の電位は図２のｂのように
なる。

【００２８】一方、本実施例の構成においては、図２の
ｃのように、エミッタが放電した瞬間における半導体層
３ｂでの電位は共通電極４があるため、共通電極４の部
分で電圧上昇はすぐには起こらず、エミッタ２に流れる
電流は共通電極４とエミッタ電極５との電位差に従い少
量となる。

【００２９】ここで、共通電極４は他の半導体層３ａ、
３ｃ上に絶縁膜６を介して容量的に結合されている。ま
た、半導体層３ａ、３ｃのエミッタ２側は放電しておら
ず、共通電極４の下の半導体層３ａ、３ｃの電位もＶｇ
に比べ低い。従って、共通電極４の電位は放電に関与し
た半導体３ｂの影響で高まろうとするが、共通電極４は
他の半導体層３ａ、３ｂと容量結合しており、電位の上
昇が抑えられる。この結果、瞬時に放電が起じた場合に
おいても素子破壊に至るほどの大電流が流れることはな
い。

【００３０】特に、半導体層３ａ、３ｂ、３ｃではエミ
ッタ２端の電位が高まるにつれて共通電極４より空乏層
が広がり、電流量の増加が抑制される。

【００３１】通常の動作では共通電極４は半導体層３
ａ、３ｂ、３ｃと容量的に結合しており、エミッタ電極
５とゲート電極１の電位変動によりエミッション電流を
制御したときも、共通電極４は他のゲート電極１及びエ
ミッタ電極５と独立しているため、夫々の半導体層３
ａ、３ｂ、３ｃ上で同電位に変動するために容量として
働かない。このため、正常動作時では共通電極４の影響
を全く受けない。しかも、従来の抵抗機能をもつ多結晶
シリコン又はアモルファスシリコンよりなる半導体層の
場合と比較して、低抵抗の半導体層３ａ、３ｂ、３ｃを
使用することができる。従って、通常の動作では従来に
比べ、エミッタ２に付加する直列抵抗成分が小さくなる
ため、抵抗部分での電圧降下が小さくなる。このことに
より、エミッタ２を駆動する電圧を低くすることが可能
であり、抵抗部分での電力消費を低減することができ
る。

【００３２】本発明の第２実施例について添付の図面を
参照して詳細に説明する。図３は本発明の第２実施例を
示す電子放出型冷陰極素子の平面図である。図４は図３
のＡ−Ａ線による断面図である。なお、簡略化のためエ
ミッタの数を２つとしている。

【００３３】本実施例の電界放出型冷陰極素子において
は、スピント型エミッタであり、図３に示すように、ゲ
ート電極１には複数のエミッタ２及びエミッタ孔１ａが
形成されている。これらエミッタ２及びエミッタ孔１ａ
はエミッタ群を形成している。ゲート電極１の延びる方
向に直交する方向、即ち、横方向にエミッタ群の裏面に
位置するように半導体層３が複数個の各エミッタ群毎に
形成されている。これら半導体層３は隣り合う半導体層
３とは接触していない。ここで、半導体層３にはゲート
電極１を挟んで１対のエミッタ電極５が両端部に配置さ
れている。エミッタ電極５とゲート電極１の間に夫々共
通電極４が形成されている。

【００３４】また、図４に示すように、ガラス基板８上
に半導体層３が形成され、半導体層３の中央部にゲート
電極１が絶縁膜７を介して形成されている。このゲート
電極１にはエミッタ孔１ａが開口されている。このエミ
ッタ孔１ａには先端が尖鋭な形状に形成されたエミッタ
２が形成されている。このゲート電極１とエミッタ電極
５との間には絶縁膜６を介して共通電極４が半導体層３
と容量結合されている。また、この半導体層３の上には
両端部にエミッタ電極５が形成され、エミッタ電流の供
給源（図示せず）に接続されている。絶縁膜７の膜厚は
０．３乃至２μｍ程度であり、絶縁膜６の膜厚はゲート
電極１の下に形成された絶縁膜７と同等又は薄く設定す
る。この絶縁膜６の膜厚が薄い場合は容量結合がゲート
電極１と半導体層３との容量結合よりも強くなるため、
電流抑制の効果が大きくなる。また、同様に、共通電極
４の幅が広い場合にも、容量結合が大きくなり、電流抑
制の効果が大きくなる。

【００３５】本実施例においては、エミッタ群毎に分割
して形成された半導体層３の上に絶縁膜６を介して共通
電極４を形成する構成にすることにより、ガラス基板８
上に形成されたエミッタ２に放電保護機能を付加するこ
とができる。

【００３６】また、本実施例においてはエミッタ電極５
を半導体層３の上面に形成する構成としたが、本発明に
おいては、これに限定されるものではなく、変形例とし
て図５（ｄ）に示すように、エミッタ電極５をガラス基
板８の上に形成する構成とすることもできる。

【００３７】次に、本実施例の変形例の電界放出型冷陰
極素子の製造方法について図５に基づいて説明する。図
５（ａ）乃至（ｄ）は本発明の第２実施例に係る電界放
出型冷陰極素子の変形例の製造方法を工程順に示す断面
図である。

【００３８】図５（ａ）に示すように、先ず、ガラス基
板８上に、例えば、アルミニウムからなる１対のエミッ
タ電極５を形成する。次に、ガラス基板８の上に、例え
ば、多結晶シリコンよりなる半導体層３を形成する。

【００３９】次に、図５（ｂ）に示すように、半導体層
３の上に、例えば、シリコン酸化膜よりなる絶縁膜６を
形成する。次に、絶縁膜６の上に、例えば、タングステ
ンよりなるゲート金属膜９を形成する。

【００４０】次に、図５（ｃ）に示すように、ゲート金
属膜９にエミッタ孔１ａと共通電極４のパターニングを
施し、ゲート電極１、エミッタ孔１ａ及び共通電極４を
形成する。次に、ゲート電極１及び共通電極４の形成領
域を除いて絶縁膜６を除去する。これにより、ゲート電
極１と共通電極４とが分離される。

【００４１】次に、図５（ｄ）に示すように、犠牲層
（図示せず）をガラス基板８全面に蒸着する。次に、例
えば、モリブデンを斜め蒸着した後に犠牲層をリフトオ
フ（ＬｉｆｔＯｆｆ）することによりエミッタ２を形
成する。以上の工程により、電界放出型冷陰極素子を形
成することができる。

【００４２】本実施例においては、多結晶シリコン又は
アモルファスシリコンからなる半導体層３を使用するこ
とにより、ガラス基板８上に放電保護機能を付加するこ
とができるため、製造方法は従来の能動素子を使用した
液晶表示装置と同様にすることができる。このことによ
り、平易に電界放出型冷陰極素子を形成することができ
る。

【００４３】また、本実施例においては、エミッタ電極
５をガラス基板８の上に形成しているが、この工程に限
定されるものではなく、ガラス基板８の上に半導体層３
を形成し、次に、この半導体層３の上面に絶縁膜６を形
成した後に、この絶縁膜６の上にエミッタ電極５を形成
する工程とすることもできる。

【００４４】本発明の第３実施例について図６に基づい
て説明する。なお、図３乃至図５に示す第２実施例と同
一構成物には同一符号を付しその詳細な説明は省略す
る。図６（ａ）及び（ｂ）は本発明の第３実施例に係る
電界放出型冷陰極素子の製造方法を工程順に示す断面図
である。

【００４５】本実施例においては、第２実施例と比較し
て、図６（ｂ）に示すように、ゲート電極１と共通電極
４との間に絶縁膜６が残存している点、即ち、同一の絶
縁膜６上にゲート電極１と共通電極４が形成されている
点及びエミッタ電極５がガラス基板８の上に形成されて
いる点で異なり、それ以外は第２実施例と同様の構成で
ある。

【００４６】本実施例においては、ゲート電極１と共通
電極４との間で半導体層３が露出しないため、ゲート電
極１と共通電極４との間で放電が起こりにくい。

【００４７】本実施例の電界放出型冷陰極素子の製造方
法について図６に基づいて説明する。第２実施例の変形
例の製造方法と比較して、図５（ａ）及び（ｂ）までは
同様の工程である。この次の工程について説明する。

【００４８】図６（ａ）に示すように、ゲート金属膜９
にエミッタ孔１ａと共通電極４のパターニングを施し、
ゲート電極１、エミッタ孔１ａ及び共通電極４を形成す
る。次に、共通電極４のゲート電極１側ではない領域の
絶縁膜６を除去する。この次に工程は図５（ｄ）と同様
の工程でエミッタ２が形成される。このことにより、図
６（ｂ）に示すように、電界放出型冷陰極素子を形成す
ることができる。

【００４９】第２及び第３実施例においては、絶縁膜６
としてシリコン酸化膜を使用することにより、気相成長
法等により平易に形成することができる。しかも半導体
層３との密着性がよくしかも加工しやすい。

【００５０】また、第２及び第３実施例においては、エ
ミッタ電極５にアルミニウムを使用したが、これに限定
されるものではなく、モリブデン、ニオビウム又はクロ
ム等を使用することができる。また、半導体層３に多結
晶シリコンを使用したが、これに限定されるものではな
く、アモルファスシリコン等を使用することもできる。
更に、ゲート金属１にタングステンを使用したが、これ
に限定されるのものではなく、モリブデン、ニオビウム
又はシリサイド等を使用することができる。

【００５１】更にまた、第２及び第３実施例において
は、絶縁膜にシリコン酸化膜を使用したが、これに限定
されるのものではなく、シリコン窒化膜、シリコン酸化
膜とシリコン窒化膜との２層以上の積層膜又はシリコン
酸化膜とシリコン窒化膜との混合膜等を使用することが
できる。

【００５２】上述のいずれの実施例においても、スピン
ト型のエミッタについて説明したが、本発明は特にこれ
に限定されるものではなく、ダイアモンド、ダイヤモン
ドライクカーボン又はカーボンナノチューブ等を使用し
た平面型のエミッタにおいても同様に適用することがで
きる。また、表面伝導型素子でも同様に適用が可能であ
る。

【００５３】また、上述のいずれの実施例において作製
された電界放出型冷陰極素子を使用して形成された画像
装置においては放電等の破壊現象も抑制され、信頼性が
向上する。

【００５４】

【発明の効果】以上詳述したように本発明においては、
少なくとも１のエミッタが属する複数個のエミッタ群に
分割し、夫々のエミッタ群毎に半導体層を設け、この半
導体層上に絶縁膜を介して共通電極を形成することによ
り、放電等によりエミッタの電位が上昇したときに電極
が絶縁膜を介して電流を抑制する働きをする。このこと
により、放電等により、電流が急に流れることを抑制す
ることができる。

【００５５】また、ガラス基板上に多結晶シリコン又は
アモルファスシリコンで形成することができ、従来のよ
うに高抵抗半導体を使用する必要がない。このことによ
り、通常の動作時では低抵抗として働くため動作電圧の
上昇及び電力の消費を抑制することができる。

【００５６】更に、本発明の電界放出型冷陰極素子を平
面型ディスプレイ等の画像表示装置に適用すれば、より
低消費電力が可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る電界放出型冷陰極素
子を示す模式図である。

【図２】縦軸に電位、横軸に半導体層の位置をとり、半
導体層内の電位を示すグラフ図である。

【図３】本発明の第２実施例に係る電界放出型冷陰極素
子を示す平面図である。

【図４】図３のＡ−Ａ線による断面図である。

【図５】（ａ）乃至（ｄ）は本発明の第２実施例に係る
電界放出型冷陰極素子の変形例の製造方法を工程順に示
す断面図である。

【図６】（ａ）及び（ｂ）は本発明の第３実施例に係る
電界放出型冷陰極素子の製造方法を工程順に示す断面図
である。

【符号の説明】

１；ゲート電極１ａ；エミッタ孔２；エミッタ３、３ａ、３ｂ、３ｃ；半導体層４；共通電極５；エミッタ電極６、７；絶縁膜８；ガラス基板９；ゲート金属膜

Claims

【特許請求の範囲】

【請求項１】基板と、前記基板の上に形成された半導
体層と、前記半導体層の上に形成された絶縁膜と、前記
絶縁膜の上に形成されたゲート電極と、前記ゲート電極
に形成された複数のエミッタ孔と、前記エミッタ孔内に
形成されたエミッタと、前記エミッタに前記半導体層を
介して接続されているエミッタ電極と、を有し、前記エ
ミッタは少なくとも１つのエミッタが属する複数個のエ
ミッタ群に分割され、前記エミッタ群毎に前記エミッタ
が前記半導体層に接続されると共に、前記各半導体層の
上に前記絶縁膜を介して共通電極が形成されていること
を特徴とする電界放出型冷陰極素子。
【請求項２】前記共通電極は、前記ゲート電極とエミ
ッタ電極とは電気的に絶縁されていることを特徴とする
請求項１に記載の電界放出型冷陰極素子。
【請求項３】前記ゲート電極と前記共通電極とは、同
一の絶縁膜の上に形成されていることを特徴とする請求
項１又は２に記載の電界放出型冷陰極素子。
【請求項４】前記半導体層は、多結晶シリコン又はア
モルファスシリコンであることを特徴とする請求項１乃
至３のいずれか１項に記載の電界放出型冷陰極素子。
【請求項５】前記絶縁膜は、酸化シリコン膜及び窒化
シリコン膜から選択された１種又は２種の２層以上の積
層膜若しくは２種の混合膜であることを特徴とする請求
項１乃至４のいずれか１項に記載の電界放出型冷陰極素
子。
【請求項６】基板上にエミッタ電極を形成する工程
と、前記エミッタ電極及び前記基板とを覆うように半導
体層を形成する工程と、前記半導体層の上に絶縁膜を形
成する工程と、前記絶縁膜の上に金属膜を形成した後パ
ターニングをしてゲート電極、エミッタ孔及び共通電極
を形成する工程と、前記ゲート電極及び前記共通電極形
成領域を除いた領域の前記絶縁膜を除去する工程と、前
記エミッタ孔内にエミッタを形成する工程と、を有する
こと特徴とする電界放出型冷陰極素子の製造方法。
【請求項７】基板上にエミッタ電極を形成する工程
と、前記エミッタ電極及び前記基板とを覆うように半導
体層を形成する工程と、前記半導体層の上に絶縁膜を形
成する工程と、前記絶縁膜の上に金属膜を形成した後パ
ターニングをしてゲート電極、エミッタ孔及び共通電極
を形成する工程と、前記エミッタ孔形成領域の前記絶縁
膜を除去する工程と、前記エミッタ孔内にエミッタを形
成する工程と、を有すること特徴とする電界放出型冷陰
極素子の製造方法。
【請求項８】請求項１乃至５に記載の電界放出型冷陰
極素子を有することを特徴とする画像表示装置。