JP2011129485A

JP2011129485A - 画像表示装置

Info

Publication number: JP2011129485A
Application number: JP2009289729A
Authority: JP
Inventors: Taro Hiroike; 太郎廣池
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-12-21
Filing date: 2009-12-21
Publication date: 2011-06-30
Also published as: EP2337056A2; US20110148946A1; EP2337056A3; CN102103964A

Abstract

【課題】消費電力を低減した画像表示装置を提供することを目的とする。
【解決手段】一対の電極間に電子放出部を備える複数の電子放出素子を互いに接続する第一の配線と、第一の配線よりも高抵抗な第二の配線と、第二の配線を覆う絶縁層と、第一の配線と接続して絶縁層を覆う表面抵抗が１０^８Ω／□以上の抵抗膜とを有し、抵抗膜は第二の配線と重ならない部分で第一の配線と接続し、抵抗膜の第一の配線と接続する部分と第二の配線と重なる部分との間の長さＬが絶縁層の厚さＴの５倍以上であることを特徴とする画像表示装置。
【選択図】図２

Description

本発明は、抵抗膜を有する画像表示装置に関する。

複数の電子放出素子を互いに配線で接続したリアプレートと、電子放出素子から放出された電子を加速するアノードと加速された電子の照射を受けて発光する発光部材とを有するフェースプレートとを、数ｍｍの間隔で対向配置させた画像表示装置の研究が行われている。このタイプの画像表示装置においては、アノードと電子放出素子との間で放電が発生することが懸念されている。この放電の対策として特許文献１には、電子源基板上の電子放出部を除く導電部材を絶縁部材で覆う構成が開示されている。更に、この導電部材を覆う絶縁部材を、抵抗部材で覆う構成についても開示されている。

特開２００６−１２７７９４

しかし特許文献１に開示の技術においては、抵抗部材と導電部材とが絶縁部材を介して積層されているため、抵抗部材と導電部材との間での静電容量に基づく充放電電流による無効な電力消費の抑制が求められていた。本発明は、消費電力を低減した画像表示装置を提供することを目的とする。

上記課題を解決する本発明は、それぞれが一対の電極と該一対の電極間に位置する電子放出部とを備える複数の電子放出素子と、前記複数の電子放出素子のそれぞれの一対の電極の一方を互いに接続する第一の配線と、前記複数の電子放出素子のそれぞれの一対の電極の他方を互いに接続する前記第一の配線よりも高抵抗な第二の配線と、前記第二の配線を覆う絶縁層と、前記第一の配線と接続し、一部が前記第二の配線と重なって前記絶縁層を覆う表面抵抗が１０^８Ω／□以上の抵抗膜とを有するリアプレートと、
前記電子放出素子よりも高電位に規定されたアノードと、前記電子放出素子から放出された電子の照射を受けて発光する発光部材とを有するフェースプレートと、
を有する画像表示装置であって、
前記抵抗膜は前記第二の配線と重ならない部分で前記第一の配線と接続し、前記抵抗膜の該第一の配線と接続する部分と前記第二の配線と重なる部分との間の該抵抗膜の長さＬが以下の関係を満たすことを特徴とする画像表示装置である。
Ｌ≧５Ｔ
Ｔ：前記絶縁層の厚さ

本発明によれば、消費電力を低減した画像表示装置を提供しえる。

実施の形態の画像表示装置を表す斜視図実施の形態の電子放出素子の一例及び比較例の電子放出素子の一例を表す平面図抵抗膜の各部における電位及び充電電流を示す図抵抗膜の各部における電位及び領域Ａの長さと絶縁層の誘電率との関係を示す図実施の形態の電子放出素子の製造工程の一部を示す部分断面図実施の形態の電子放出素子の製造工程の他の一部を示す部分断面図比較例の電子放出素子の他の例を示す図。

以下に本発明の好ましい実施の形態を、図面を用いて説明する。
図１は本実施形態の画像表示装置の斜視図であり、内部構成を示すために一部を切り欠いて示している。図２の（ａ）は図１の画像表示装置の電子放出素子５の１つを拡大した部分拡大図である。

図１に示すように、画像表示装置４７は、フェースプレート４６とリアプレート３０とを枠４２を介して接合して形成されている。フェースプレート４６は、フロント基板４３とフロント基板４３上に配置された複数の発光部材４４と後述の電子放出素子５から放出された電子を加速するため、電子放出素子５よりも高電位に規定されたアノード４５とを有している。発光部材４４は、電子放出素子５から放出された電子の照射を受けて発光する。リアプレート３０は、バック基板１と、バック基板１上に行列状に配置された複数の電子放出素子５と、複数の第一配線である行配線４と、複数の第二配線である列配線２とを有している。図２の（ａ）に示すように、それぞれの電子放出素子５は、一対の電極であるカソード１０及びゲート１１と、一対の電極間に位置する電子放出部１２とを備えている。そして複数の電子放出素子５のそれぞれの、一対の電極の一方であるカソード１０が、第一の配線である行配線４で互いに接続され、他方の電極であるゲート１１が、第二の配線である列配線２で互いに接続されている。そして、列配線２は行配線４よりも抵抗が高く、また絶縁層３で覆われている。

尚、一般に画像表示装置は、画面の縦の長さと横の長さに差が有り、また縦と横とで配列されている画素の数が異なる。このため、画素に対応して配列された複数の電子放出素子を互いに接続する配線は、互いに長さや幅が異なり、結果、抵抗値が異なる。本実施の形態においては、列配線２が行配線４よりも高抵抗であるが、行配線４が列配線２よりも高抵抗であってもかまわない。重要なことは、高抵抗な配線が、絶縁層３で覆われていることである。

列配線２が絶縁層３で覆われていることによって、フェースプレート４６とリアプレート３０との間で不慮の放電が生じる場合も、アノード４５と列配線２との間で放電が生じることを抑制できる（列配線２に直接放電が落ちるのを抑制できる）。そして高抵抗な列配線２とアノードとの間で放電が生じることを抑制できる結果、列配線２に繋がる電子放出素子５がすべて劣化する、所謂、ライン欠陥の発生を防止できる。これについて、詳述する。

行配線４または列配線２とアノード４５との間で放電が生じると、放電が発生した配線に流れる放電電流とその配線の抵抗値との積で決まる電圧値まで配線の電位が上昇する。列配線２の抵抗は行配線４の抵抗よりも大きいので、列配線２に放電電流が流れた場合、電位の上昇も大きい。このため、列配線２に放電電流が流れると、この列配線２に接続されている全ての電子放出素子５が高電位に規定され、電子放出特性が大きく劣化し、所謂「ライン欠陥」が発生する。しかし本実施の形態の構成では、抵抗が高い列配線２に放電が落ちるのを抑制できるので、結果、ライン欠陥を抑制できる。

また、本実施の形態の構成においては、第一配線である行配線４と接続し、一部が第二配線である列配線２と重なって絶縁層３を覆う抵抗膜８を有している。そして、抵抗膜８は、列配線２と重ならない部分で第一の配線である行配線４と接続している。そして、抵抗膜８の第一の配線である行配線４との接続部１３と列配線２と重なる部分との間の抵抗膜の長さＬが、絶縁層３の厚さＴに対して、Ｌ≧５Ｔ（以下、式１という場合有り）を満たしている。本実施の形態では、図２の（ａ）に示すように、この関係を満たすように抵抗膜８の行配線４との接続部１３を列配線２と重ならないように列配線２上からずらし、接続部１３からの距離が５Ｔ未満の範囲では、抵抗膜８が列配線２と重ならないようにしている。尚、絶縁層３の厚さＴとは、抵抗膜８と第二の配線である列配線２とが重なる部分での絶縁層３の厚さであり、換言すれば、抵抗膜８と第二の配線である列配線２とで挟まれている部分の絶縁層３の厚さである。これによって、電子放出素子５から放出された電子の軌道を安定させると共に、消費電力の低減が図れる。これについて、詳述する。

列配線２を絶縁層３で覆うことによって、上述のとおりライン欠陥の発生を防止できるが、絶縁層３表面で帯電が生じ、電子放出素子５から放出された電子ビームの軌道が安定しないという問題が新たに生じる。そこで、絶縁層３を覆うように抵抗膜８を設け、この抵抗膜８を行配線４と接続することで、抵抗膜８が帯電防止膜として機能し、絶縁層３の表面が帯電するのを抑制できるため、電子ビームの軌道が安定する。また、上述の放電がアノード４５と抵抗膜８との間で生じた場合にも、抵抗膜８は行配線４と接続しているので、行配線４よりも抵抗の高い列配線２に放電電流が流れ込むことを抑制できる。

しかし、行配線４と接続する抵抗膜８で、一部が列配線２と重なるようにして絶縁層３を覆うと、抵抗膜８と列配線２との間に生じる容量に応じた充電電流が流れ、電力が消費される。しかし、列配線２と絶縁層３を挟んで重なるのは抵抗体からなる抵抗膜８ゆえ、抵抗膜８に充電電流が流れるまでには時間がかかり、そのため、必ずしも列配線２との重なり面積に比例した電力消費が発生するわけではない。これについて説明する。

図２の（ｂ）は、図２の（ａ）同様、列配線２を覆う絶縁層３の上に抵抗膜８を設けたリアプレートの図であり、図２の（ａ）の構成とは、抵抗膜８の行配線４との接続部１３の近傍、具体的には、接続部１３からの距離が５Ｔ未満の範囲（以下領域Ａという）でも、抵抗膜８が列配線２と重なっている点で異なる。また、図３の（ａ）〜（ｃ）は列配線２に電位Ｖ２が、所定時間ｔの間供給された際の抵抗膜８の領域Ａ〜Ｃにおける電位の時間変化の状態を示した模式図である。尚、領域Ａは抵抗膜８の行配線との接続部に隣接する領域であり接続部からの距離Ｌが上記式１を満たさない領域（５Ｔ未満の領域）、領域Ｂは領域Ａに隣接し、行配線４との接続部から５Ｔ以上はなれた領域、領域Ｃは領域Ｂよりも更に行配線４との接続部から離れた領域である。また図３の（ｄ）は、図２の（ｂ）における抵抗膜８の替わりに導体で絶縁層３を覆った構成における導体の電位の時間変化を示した図であり、導体の電位は、導体の全ての領域で同じ挙動を示す。また、各図とも、上段に列配線２の電位、中段に抵抗膜８または導体の電位、下段に抵抗膜８または導体に流れる充電電流を示している。尚、説明を容易にするため、行配線４への供給電位Ｖ１はＧＮＤ電位とする。

図３の（ｄ）に示すように、列配線２に電位Ｖ２が供給されても、導体の電位は変化することなく、行配線電位Ｖ１であるＧＮＤ電位を維持する。これは、導体は抵抗が極めて低く、電極として機能しているため、列配線２の電位Ｖ２の供給によって絶縁層３で誘電分極が生じても、図の下段に示すように、それに応じた電子量の充電電流が速やかに行配線４から供給されているためであり、その結果、導体の電位も変動せず、ＧＮＤ電位を維持している。

一方、図３の（ａ）〜（ｃ）に示すように、抵抗膜８では、列配線２に電位Ｖ２が供給されると、何れの領域も絶縁層３の誘電分極の影響によって、列配線２の電位Ｖ２に追随するように電位が変動する。そのうちの領域Ａの電位は、列配線２の電位の変化に追随して、僅かな時間、具体的には列配線２の電位が最高電位であるＶ２ｍａｘに到達しないうち（時間ｔ１に満たないうち）はわずかに変動するものの、行配線４との接続部に近いため、図の下段に示すように速やかに電子が供給され、ｔ１内においてすぐにＧＮＤ電位に落ち着いている。また、領域Ｂの電位は、列配線２の電位の変化に追随してＶ２ｍａｘ電位まで上昇するものの、下段に示すようにやがて行配線４からの供給電子が到達し、次第に電位がＧＮＤ電位に向けて下がり始め、列配線２の電位Ｖ２の供給の終了に同期して電位Ｖ２と同様に立ち下がった後、やがてＧＮＤ電位にいたる。一方、領域Ｃの電位は、列配線２の電位の変化に追随して電位Ｖ２ｍａｘまで上昇し、その後も列配線２と同じ電位のまま維持され、やがて列配線２の電位Ｖ２の立下りと同期して同じ変化をたどってＧＮＤ電位にいたる。つまり、領域Ｃにおいては、その電位の変動が列配線２の電位Ｖ２の変動と同じになっている。これは、領域Ｃにおいては、図の下段に示すように、列配線２への電位Ｖ２の供給期間（時間ｔ２）内で、行配線４からの供給電子が到達していないためである。よって、領域Ｃの抵抗膜８は、列配線２への電位Ｖ２の供給時間ｔ２内においては、列配線２との電位差が生じておらず、充電電流も流れていないため電力消費が生じていない。このように、列配線２と絶縁層３を挟んで重なるのが抵抗体である抵抗膜８の場合、導体とは異なる電位変動の挙動を示すため、列配線２への電位供給時間によっては、列配線２との重なり面積分ほどの電力消費が生じないことがある。そして鋭意検討の結果、このように、導体とは異なる電位変動の挙動を示す抵抗膜８は、その表面抵抗が１０^８Ω／□以上であることもわかってきた。

しかし、上記図３の（ａ）で示したように、列配線２の電位が最高電位Ｖ２ｍａｘにいたる時間ｔ１の前に、抵抗膜８に充電電流が流れて電力消費が発生する領域もある。これは、電子放出に必要な電位差（電圧）が一対の電極であるカソード１０とゲート１１との間にかかる前に発生する電力消費故、列配線２への電位供給時間の調整では対応できない電力消費である。そこで本実施の形態では、図２の（ａ）に示すように抵抗膜８が絶縁層３を覆う箇所を、上記式１を満たす領域Ｂ、領域Ｃのみとすることによって、つまり、領域Ａにおいては、抵抗膜８と列配線２とが重ならないようにすることによって、絶縁層３表面の帯電を抑制しながら、抵抗膜８と列配線２との容量に基づく電力消費をも抑制しえる構造を提供するものである。次に、領域Ａの長さについて、説明する。

図４の（ａ）は、列配線２に電位Ｖ２を供給し、電位Ｖ２が最高電位Ｖ２ｍａｘに至った時点（上述のｔ１）における、図２の（ｂ）に示す構成の抵抗膜８の電位分布を示しており、縦軸が抵抗膜８の電位、横軸が抵抗膜８の行配線４との接続部１３からの長さを示している。上述の説明及び図４に示すように、抵抗膜８の電位は、列配線２の電位供給に基づく、絶縁層３の誘電分極の影響を受けて、ＧＮＤ電位から列配線の電位Ｖ２へと変動する。ここで、図４の（ａ）に示すように、抵抗膜８のうち、行配線４との接続部の近傍の領域Ａは、列配線２の電位が最高電位Ｖ２ｍａｘに至った時点ｔ１で、既に電位がＧＮＤに戻りはじめており、これは上述のとおり、すでに行配線４からの供給電子が領域Ａに到達しているためである。この領域Ａの長さは、行配線４からの電子の供給スピードが早いほど、また抵抗膜８をＧＮＤ電位に戻すために必要な（消費される）供給電荷量が少ないほど大きくなり、具体的には、抵抗膜８の表面抵抗と絶縁層３の誘電率に反比例し、絶縁層３の厚みに比例するという関係が我々の研究から明らかになった。このことは、領域Ａが行配線４からの供給電子が既に到達している領域であること、この電子の供給のスピードにかかわる抵抗膜８の電子移動度が、抵抗率と電子密度との積に反比例することからも上記の関係が理解できる。また、抵抗膜８の電位を戻すために必要な（消費される）供給電荷量に等しい、絶縁層３での誘電分極の大きさが、絶縁層３の誘電率に比例し、厚みに反比例する事からも上記関係が理解できる。ここで、抵抗膜８が列配線２の電位に追随して変動するためには、上述のとおり表面抵抗が１０^８Ω／□以上である必要があるため、抵抗膜８の表面抵抗が１０^８Ω／□のとき、領域Ａの長さは最大となる。また、上述のとおり、絶縁層３は列配線２に放電電流を流さないために十分な絶縁性が必要であり、このような条件を満たす絶縁層３は、一般に４．６以上の誘電率を有することも我々の検討から明らかになってきた。よって、絶縁層３の誘電率が４．６の時、領域Ａは最大となる。

図４の（ｂ）に、抵抗膜８の表面抵抗が１０^８Ω／□であり、絶縁層３の誘電率が４．６であるＳｉＯ２の場合と、９．０であるＳｉＮの場合の、抵抗膜８の領域Ａの長さと絶縁層３の厚みとの関係を示す。図４の（ｂ）に示すように、誘電率９．０の場合に比べて誘電率４．６の場合のほうが抵抗膜８の領域Ａが長くなり、上述の検討結果とも合致していることがわかる。そして、誘電率４．６の場合には、領域Ａの長さは、絶縁層３の厚みの約５倍程度にまで及んでいる。従って、領域Ａは絶縁層３の厚さＴの５倍の長さとすれば、電力消費を低減できる。

次に、本実施の形態における各構成部材について説明する。先ずリアプレート３０の構成部材から説明する。
バック基板１としては、電子放出素子５や第一の配線である行配線４，第二の配線である列配線２等を機械的に支えるための強度を有すること、ドライエッチング、ウェットエッチング、現像液等として用いられるアルカリや酸に対する耐性があることが望ましい。このことから、バック基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラス及びＳｉ基板等にスパッタ法等によりＳｉＯ_２を積層した積層体、アルミナ等のセラミックス等が使用でき、本実施の形態では、ＰＤ２００等の高歪み防止ガラスが好適に用いられる。

一対の電極であるカソード１０及びゲート１１としては、良好な導電性に加えて高い熱伝導性があり、融点が高い材料で構成するのが望ましい。このような材料としては、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ_２，ＺｒＢ_２，ＣｅＢ_６，ＹＢ_４，ＧｂＢ_４等の硼化物、ＴａＮ，ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体も使用できる。また、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。また、形成方法としては、蒸着法、スパッタ法等の一般的真空成膜技術が使用可能である。

電子放出部１２としては、良好な導電性に加えて、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層を形成しづらい材料が好ましい。このような材料をしては、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用可能である。また、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ_２，ＺｒＢ_２，ＣｅＢ_６，ＹＢ_４，ＧｄＢ_４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物も使用可能である。またさらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。また、形成方法としては、蒸着法、スパッタ法等の一般的真空成膜技術が使用可能である。

第一の配線である行配線４及び第二の配線である列配線２としては、金属等の導電物であれば特に限定はなく、形成方法も印刷法やディスペンサによる塗布法などが使用可能である。また、第二の配線である列配線２は、第一の配線である行配線４に比べて、幅や厚みを小さくしたり、導電率の低い材料で形成することで、行配線４よりも抵抗を高くしてもよい。

絶縁層３としては、高電界に耐えられる材料が好ましく、例えばＳｉＯ_２などの酸化物、Ｓｉ_３Ｎ_４などの窒化物等が使用でき、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等で形成することができる。

抵抗膜８としては、上述のとおり、表面抵抗を１０^８Ω／□以上に設定することが出来る材料であれば特に限定は無いが、電子移動度が小さい材料が好ましく、例えば、アモルファスシリコンや、カーボンなどの半導体材料が好ましい。
次に、フェースプレート４６の構成部材を説明する。

フロント基板４３としては、ガラス等の可視光を透過する部材が使用でき、本実施の形態においては、ＰＤ２００等の高歪み防止ガラスが好適に用いられる。

発光部材４４としては、電子線励起により発光する蛍光体結晶を使用することができる。蛍光体の具体的な材料としては、例えば「蛍光体ハンドブック」蛍光体同学会編（オーム社発行）に記載された、従来のＣＲＴなどに用いられている蛍光体材料などを用いることができる。

アノード４５としては、ＣＲＴ等で知られているＡｌ等からなるメタルバックが使用できる。アノード４５のパターニングには、マスクを介した蒸着法や，エッチング法などが使用可能である。またアノード４５の厚みは、アノード４５を通過して発光部材４４に電子を到達させる必要があるので、電子のエネルギー損失、設定されている加速電圧（アノード電圧）と光の反射効率を考慮して適宜設定される。

尚、本実施の形態においては、図１に示すように、好ましい形態として、隣り合う発光部材４４の間に遮光部材４８を有している。

遮光部材４８としては、ＣＲＴ等で公知のブラックマトリクス構造を採用でき、一般に、黒色の金属、黒色の金属酸化物、又は、カーボンなどで構成される。黒色の金属酸化物としては、たとえば酸化ルテニウム、酸化クロム、酸化鉄、酸化ニッケル、酸化モリブデン、酸化コバルト、酸化銅などが挙げられる。
以上説明したフェースプレート４６とリアプレート３０との周縁部分を枠部材４２を介して接合することで、画像表示装置４７を形成する。

このように形成した画像表示装置４７に画像を表示する場合、高圧端子ＨＶを介して電子放出素子よりも高電位となる電位Ｖａを供給するとともに、端子Ｄｘ、Ｄｙを介して、行配線４と列配線２とに異なる電位を供給して、電子放出素子５に駆動電圧を与え、任意の電子放出素子５から電子を放出させる。電子放出素子５から放出された電子は、加速されて発光部材４４に衝突する。これにより、発光部材４４が選択的に励起されて発光し、画像が表示される。

以下、本発明における実施例について説明する。本実施例においては、図２の（ａ）に示した電子放出素子を備えたリアプレート３０を用いて画像表示装置を作成した。尚、フェースプレート及び画像表示装置の全体構成については、上述の実施形態にて説明しているので、本実施例の特徴部分のみを説明する。尚、本実施例では、電子放出特性に優れるため、バック基板１上に絶縁部材を積層し、その側面に電子放出部、上面にゲートを形成した所謂、垂直型の電子放出素子を用いるが、本発明は垂直型の電子放出素子に限定されるものではない。

図５の（ａ）〜（ｄ）及び図６の（ｅ）〜（ｇ）は本実施例のリアプレートの作成工程を示す図である。以下順を追って説明する。尚、図５，６は、図２の（ａ）のＸＸ’線の位置における各工程での断面を示している。

（工程１）
基板１として青板ガラスを用意し、十分に洗浄した後、スパッタ法によって絶縁層２１として厚さ３００ｎｍのＳｉ３Ｎ４膜を堆積した。次にスパッタ法によって絶縁層２２として厚さ２０ｎｍのＳｉＯ２膜を堆積した（図５の（ａ））。

（工程２）
次に、ポジ型フォトレジストをスピンコーティング法にて全面にコートした後、露光、現像して、レジストパターンを形成した。その後、パターニングしたフォトレジストをマスクとして、絶縁層２２をパターニングした。（図５の（ｂ））。

（工程３）
次にスパッタ法によって、導電層２３として３０ｎｍのＴａＮを堆積させた（図５の（ｃ））。

（工程４）
次に、スパッタ法によって、Ｃｕを３μｍの厚さで堆積させた。さらに、その上にポジ型フォトレジストをスピンコーティング法にて全面コートした後、露光、現像して、レジストパターンを形成した。その後、パターニングしたフォトレジストをマスクとして、エッチング液でＣｕをエッチングし、幅２０μｍの列配線２を作成した。（図５の（ｄ））。

（工程５）
次に、ポジ型フォトレジストをスピンコーティング法でコートした後、露光、現像し、レジストパターンを形成した。その後、パターニングしたフォトレジストをマスクとして、絶縁層２１、絶縁層２２、及び導電層２３を、ＣＦ_４ガスを用いてドライエッチング法によってパターニングした。このようにして、開口部２５を形成し、絶縁部材２２，２３上に位置するＴａＮからなるゲート１１を形成した。（図５の（ｅ））。

（工程６）
次に、ＣＶＤ法によって、基板全面にＳｉＯ２を３μｍ厚さとなるように堆積させた。

その上に、電界めっき法で、Ｃｕを１０μｍの厚さとなるように堆積させた。更にその上にポジ型フォトレジストをスピンコーティング法で形成し、露光、現像して、レジストパターンを形成した。パターニングしたフォトレジストをマスクとして、エッチング液でＣｕをエッチングし、幅２５０μｍの行配線４を作成した。

更に、その上にネガ型フォトレジストをスピンコーティング法で形成し、露光、現像して、レジストパターンを形成した。

その上に、厚さ１００ｎｍのアモルファスシリコンを堆積させ、レジストパターンを剥離することで、アモルファスシリコンからなる帯電防止のための抵抗膜８を形成した。尚、抵抗膜８は、列配線２と重ならない部分で行配線４と積層させて、行配線４との接続部１３を形成した。図には、破線で行配線４及びその上に位置する抵抗膜８の接続部１３も示している（図６の（ｆ））。

（工程７）
次に、上記工程６で形成したＳｉＯ２のうち、隣り合う行配線４と列配線２とによって囲まれた領域に対して、選択的にエッチングを施してパターニングし、ＳｉＯ２からなる絶縁層３を形成した。尚、エッチング液としては、バッファーフッ酸（ＢＨＦ）（ＬＡＬ１００／ステラケミファ社製）を用い、エッチング時間は１１分間とした。尚、この時同時に開口部２５における絶縁層２２の側面も６０ｎｍ程度エッチングされ、この結果、ノッチ部２６を形成した（図６（ｇ））。

（工程８）
次に、斜方蒸着法によって、絶縁部材２１の側面に、斜め４５°上方からＭｏを３０ｎｍの厚さで堆積させた。次に、その上に、スピンコーティング法によって、ポジ型フォトレジストを形成し、露光、現像して、レジストパターンを形成した。その後、パターニングしたフォトレジストをマスクとして、ＣＦ_４ガスを用いてＭｏ膜をドライエッチングすることにより、カソード電極１０を形成した（図６（ｈ））。

（画像表示装置の作製）
上記のようにして作成したリアプレートを用いて、上述の実施形態で述べた方法により、図１に示すような画像表示装置を作製した。尚、抵抗膜８の接続部１３から列配線２との重なり部分までの距離Ｌは、１８μｍ（絶縁層３の厚さＴ＝３μｍの６倍）、また抵抗膜８のシート抵抗値は、１×１０^１２［Ω／□］であった。

（比較例）
次に比較例として、図７に示す構造の電子放出素子を備えた画像表示装置を作製した。本比較例の電子放出素子は、抵抗膜８と行配線４との接続部を列配線２の真上に形成し、抵抗膜８の、行配線４との接続部から列配線２との重なり部分までの距離Ｌをほぼ０としている。また抵抗膜８と列配線２とが重なる面積が実施例１の構成と等しくなるように、領域Ｃにおいて、一部、抵抗膜８に開口を設けた。これらの点以外は、実施例１と同様の構成であり、作製方法も実施例１と同様であるため、説明を省略する。

（評価結果）
以上のようにして作製した画像表示装置において、一対の電極であるカソード電極１０とゲート電極１１との間に、各配線を通じて電圧を印加した。具体的には、列配線２に印加した電圧は＋１０Ｖ、行配線４に印加した電圧は−１０Ｖのパルス電圧である。また同時にフェースプレート４６のメタルバック４５には、１０ｋＶの直流高電圧を印加した。この駆動条件で画像表示装置を駆動したところ、実施例１の画像表示装置の１つの電子放出素子部分の静電容量をインピーダンスアナライザを用いて測定したところ、０．３８ｐＦであった。また表示中の画像に乱れはなく、十分な帯電防止機能を有していることが確認できた。

一方、比較例の画像表示装置に対して、実施例１と同様の駆動条件で駆動を行ったところ、１つの電子放出素子部分の静電容量は０．４１ｐＦであり、実施例１に比較して、８％高い値であった。また、表示装置全体の消費電力では、実施例１に比べて約５％程高い値であった。また、駆動時間の経過と共に、電子放出素子から放出された電子ビームのスポットが広がる様子が観測された。以上のように、実施例１の構成が、静電容量の低減とそれに基づく消費電力の低減が図れると共に、良好な表示画像を提供できることが確認された。

２列配線
３絶縁層
４行配線
５電子放出素子
８抵抗膜
１０カソード
１１ゲート
１２電子放出部
３０リアプレート
４４発光部材
４５アノード
４６フェースプレート

Claims

それぞれが一対の電極と該一対の電極間に位置する電子放出部とを備える複数の電子放出素子と、前記複数の電子放出素子のそれぞれの一対の電極の一方を互いに接続する第一の配線と、前記複数の電子放出素子のそれぞれの一対の電極の他方を互いに接続する前記第一の配線よりも高抵抗な第二の配線と、前記第二の配線を覆う絶縁層と、前記第一の配線と接続し、一部が前記第二の配線と重なって前記絶縁層を覆う表面抵抗が１０^８Ω／□以上の抵抗膜とを有するリアプレートと、
前記電子放出素子よりも高電位に規定されたアノードと、前記電子放出素子から放出された電子の照射を受けて発光する発光部材とを有するフェースプレートと、
を有する画像表示装置であって、
前記抵抗膜は前記第二の配線と重ならない部分で前記第一の配線と接続し、前記抵抗膜の該第一の配線と接続する部分と前記第二の配線と重なる部分との間の該抵抗膜の長さＬが以下の関係を満たすことを特徴とする画像表示装置。
Ｌ≧５Ｔ
Ｔ：前記絶縁層の厚さ
前記抵抗膜が帯電防止膜であることを特徴とする請求項１に記載の画像表示装置。