WO2005022506A1 - 固定画素表示装置及び冷陰極電界電子放出表示装置 - Google Patents

固定画素表示装置及び冷陰極電界電子放出表示装置 Download PDF

Info

Publication number
WO2005022506A1
WO2005022506A1 PCT/JP2004/011953 JP2004011953W WO2005022506A1 WO 2005022506 A1 WO2005022506 A1 WO 2005022506A1 JP 2004011953 W JP2004011953 W JP 2004011953W WO 2005022506 A1 WO2005022506 A1 WO 2005022506A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
voltage
value
data
switch circuit
Prior art date
Application number
PCT/JP2004/011953
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Ikeda
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/567,923 priority Critical patent/US7405711B2/en
Publication of WO2005022506A1 publication Critical patent/WO2005022506A1/ja

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Definitions

  • the present invention relates to a fixed pixel display and a cold cathode field emission display.
  • a scanning device comprising: M striped scanning electrodes extending in a first direction; and N striped data electrodes extending in a second direction different from (eg, orthogonal to) the first direction.
  • a fixed pixel display device having a structure in which a light emitting region composed of overlapping regions of electrodes and data electrodes is arranged in a two-dimensional matrix of M rows and XN columns, for example, a cold cathode field emission display device, Liquid crystal display devices, organic electroluminescence display devices, and inorganic electroluminescence display devices are known (see, for example, Japanese Patent Application Laid-Open No. 11-296131). In these fixed pixel display devices, a line-sequential driving method is often adopted.
  • the line-sequential driving method means that, in a scanning electrode and a data electrode that intersect in a matrix, a scanning signal is input to the scanning electrode to select and scan the scanning electrode, and a video signal input to the data electrode is input. (Also called color signal) to display an image and configure one screen.
  • a data electrode output circuit 100 whose circuit diagram is shown in FIG. 14 is connected to each data electrode.
  • the equivalent circuit of the data electrode is also shown in FIG.
  • This data electrode output circuit 100 is, for example, C This is a current buffer circuit composed of a MOS circuit.
  • the image signal is input to the AZD converter 41, the output of the A / D converter 41 is stored in the line buffer 42, and then sent to the D / A converter 43, where it is sent to the D / A converter 43.
  • the analog signal from / A converter 43 is sent to data electrode output circuit 100.
  • the scan electrodes are connected to a scan electrode output circuit. In FIG. 14, the scanning electrode and the scanning electrode output circuit are not shown. Then, by the operation of the scan electrode output circuit based on the switching timing pulse (switch signal), the scan electrodes from the first row to the M-th row are driven line-sequentially, and the scan electrodes are sequentially and, for example, at a constant voltage. Is applied.
  • the voltage modulation method variable voltage V DATA is a data electrode output circuit 1 based on It is applied from 00 (see (B) in Fig. 3).
  • an object of the present invention is to provide a fixed pixel display device and a cold cathode field emission display device having a configuration capable of steepening the rising and falling waveforms of a voltage applied to an electrode. Disclosure of the invention
  • the fixed pixel display device of the present invention comprises M (where M ⁇ 2) strip-shaped scanning electrodes extending in the first direction, and the first direction. Equipped with N ( ⁇ , N ⁇ 2) stripe-shaped de-electrodes extending in the different second direction, and a light-emitting region composed of an overlap region of a scanning electrode and a data electrode has M rows and XN columns.
  • a driving driver connected to each data electrode is provided.
  • Each of the driving drivers includes a switch circuit, an output circuit, and a subtraction circuit
  • the switch circuit is
  • (C) a comparator for performing on-Z off control of the first switch circuit and the second switch circuit
  • a value D m for controlling the light-emitting state in each of the ⁇ ⁇ light-emitting regions constituted by the scanning electrodes in the m-th row (where m 2, 3, ⁇ ⁇ ) , remind(Where n is 1, 2, ⁇ N), the voltage output from the output circuit is applied to the data electrode in the n-th column for a certain period,
  • the data value D m , n for controlling the light emitting state in each of the light emitting regions formed by the scanning electrodes on the m-th row is determined based on the data value D m , n .
  • the value (D ⁇ .n) obtained by subtracting the data value D mn for controlling the light emitting state in each of the light emitting regions constituted by the scanning electrodes in the (m-1) th row in the subtraction circuit — Is input to the comparator as an input value, and the input value input to the comparator is compared with a first reference value and a second reference value in the comparator,
  • the first switch circuit When the input value is equal to or greater than the first reference value, the first switch circuit is turned on for a predetermined period shorter than the predetermined period based on the output of the comparator, During the predetermined period, the first voltage V i is applied to the data electrode in the n-th column,
  • the second switch circuit When the input value is equal to or less than the second reference value, the second switch circuit is turned on for a predetermined period shorter than the predetermined period based on the output of the comparator, During the predetermined period, the second voltage V 2 is applied to the n-th column data electrode,
  • n de of Isseki value D for controlling the light emitting state in each of the N light emitting region by connexion configured first row scanning electrodes (where, n is 1, 2,... N) is applied to the data electrode in the n-th column for a certain period.
  • the data value D i.
  • N for controlling the light emission state in each of the light emitting regions formed by the scanning electrodes on the first row is converted from the data value “0” (the value of the D Q, expressed as n) the value obtained by subtracting the subtracting circuit (D 1> n - D 0 , ") is inputted to the comparator as an input value, the input to the comparator The input value thus obtained is compared with the first reference value and the second reference value in the comparator.
  • the immediately preceding data value D m , n (the value of the last data one frame before) can be used.
  • a cold cathode field emission display is a cold cathode field emission display comprising a power source panel and an anode panel joined at their peripheral edges.
  • the anode panel includes a substrate, and a phosphor region and an anode electrode formed on the substrate and provided corresponding to each electron emission region.
  • the electron emission region is composed of an electron emission portion located at the bottom of the opening provided in the gate electrode and the insulating layer,
  • Each of the driving drivers includes a switch circuit, an output circuit, and a subtraction circuit.
  • the switch circuit is
  • (C) a comparator for performing on / off control of the first switch circuit and the second switch circuit
  • Data value D m for controlling the electron emission state in each of the ⁇ electron emission regions composed of the m-th (where m 2, 3 ⁇ ⁇ ⁇ ⁇ ) gate electrode , n ( ⁇ , ⁇ is 1, 2, * *), the voltage output from the output circuit is applied to the ⁇ -th force source electrode for a certain period,
  • the electrode constituted by the (m ⁇ 1) th gate electrode child release each value the value D n of the data obtained by subtracting in the subtracting circuit for controlling the release state of electrons in the region - in (D m> n D B> n) is the comparator as an input value
  • the input value input to the comparator is compared with a first reference value and a second reference value in the comparator,
  • the first switch circuit is turned on for a predetermined period shorter than the predetermined period based on the following formula, whereby the first voltage is applied to the n-th power source electrode during the predetermined period. V, is applied,
  • the second switch circuit When the input value is equal to or less than the second reference value, the second switch circuit is turned on for a predetermined period shorter than the predetermined period based on the output of the comparison, During a predetermined period, a second voltage V 2 is applied to the nth hundredth force source electrode,
  • a data for controlling an electron emission state in each of the N electron emission regions constituted by the first gate electrode is applied to the ⁇ -th power source electrode for a certain period.
  • the data value V for controlling the light emitting state in each of the ⁇ electron emission regions formed by the first gate electrode is changed from the data value V to the data value “0” (data value D., n ) is subtracted in the subtraction circuit, and a value (D ,,iserD., n ) obtained as the input value is input to the comparator, and the input value input to the comparator and The reference value of 1 and the second reference value are compared in the comparator .
  • the cold cathode field emission display according to the second aspect of the present invention comprises a power source panel, an anode panel, Is a cold-cathode field emission display device joined at their periphery,
  • N (here, N ⁇ 2) strip-shaped gate electrodes formed on the insulating layer and extending in a second direction different from the first direction;
  • the anode panel includes a substrate, and a phosphor region and an anode electrode formed on the substrate and provided corresponding to each electron emission region.
  • the electron emission region includes an electron emission portion located at the bottom of the opening provided in the gate electrode and the insulating layer,
  • Each of the driving drivers includes a switch circuit, an output circuit, and a subtraction circuit
  • the switch circuit is
  • (C) a comparator for performing on / off control of the first switch circuit and the second switch circuit
  • the (m-1) -th power source electrode is obtained from the data D m , n for controlling the electron emission state in each of the electron emission regions formed by the m-th power source electrode.
  • value obtained by subtracting at said subtracting circuit value D n of de Isseki for controlling the release state of electrons in each electron-emitting region that consists by (D n, "- D m -un) is input
  • the input value input to the comparator as a value, and the input value input to the comparator is compared with a first reference value and a second reference value in the comparator;
  • the first switch circuit When the input value is equal to or more than the first reference value, the first switch circuit is turned on for a predetermined period shorter than the predetermined period based on the output of the comparator. A first voltage V, is applied to the n-th gate electrode during the predetermined period,
  • the cold cathode field emission display device controls the electron emission state in each of the N electron emission regions formed by the first force source electrode.
  • the voltage output from the output circuit is applied to the ⁇ -th gate electrode for a certain period based on the value of the de-evening (where ⁇ is 1, 2, ⁇ ⁇ ⁇ ⁇ ).
  • the data value “0” is obtained from the data value D and ⁇ for controlling the light emission state in each of the ⁇ electron emission regions formed by the first force source electrode.
  • the value (D 1> n -D 0 , n ) obtained is input to the comparator as an input value, and input to the comparator.
  • the input value thus obtained is compared with the first reference value and the second reference value in the comparator.
  • Value D of the data instead of using, n , the value of the immediately preceding data D M> n (the value of the last data one frame before) can also be used.
  • the first voltage V is the maximum value of ⁇ V
  • the second voltage V 2 is a voltage to be applied to the data electrode in order to obtain the minimum value of ⁇ V.
  • (the voltage applied to run ⁇ electrode)> V in the case of (voltage applied to the data electrode) and ⁇ V 2, (the voltage applied to the scan electrode) ⁇ (de In this case, it is preferable that v 1 > v 2 .
  • the difference between the voltage applied to the gate electrode and the voltage applied to the force source electrode is represented by AVec.
  • the first voltage V is if example voltage (eg to be applied to force cathode electrode in order to obtain the delta V ( ⁇ maximum value of a 0 Porto)
  • the second voltage V 2 is the minimum AV GC It is preferable that the voltage to be applied to the cathode electrode in order to obtain the value (> 0 port)
  • the gate electrode is connected to the gate electrode.
  • the first voltage V is the voltage applied to the gate electrode to obtain the maximum value of ⁇ V ⁇ .
  • the second voltage V 2 is the voltage to be applied to the gate electrode to obtain the minimum value of ⁇ V ⁇ It is preferable.
  • the first voltage V second voltage V 2 is not limited to these values.
  • the output circuit includes, for example, a CMOS circuit or a bipolar circuit. It can be a current buffer circuit composed of a circuit.
  • the current buffer circuit is a circuit in which the voltage gain is 1 and the current gain exceeds 1.
  • the input voltage to the current buffer circuit is equal to the output voltage from the current buffer circuit, and the output current from the current buffer circuit is larger than the input current to the current buffer circuit.
  • the output circuit may be constituted by a voltage amplifier circuit that is a circuit having a voltage gain exceeding 1.
  • the voltage applied to the electrodes Fixed pixel display device of which the brightness is controlled by a pixel, that is, a fixed pixel display device whose gradation control method is a voltage modulation method, specifically, a cold cathode field emission display device, a liquid crystal display device, and an organic electric device. Examples thereof include a luminescence display device and an inorganic electroluminescence display device.
  • the cold cathode field emission display device according to the first aspect or the second aspect of the present invention (hereinafter, these may be collectively simply referred to as the present invention).
  • the first switch circuit and the second switch circuit that constitute the switch circuit can be any type of switch circuit, for example, a switch circuit composed of an NMOS-FET.
  • the subtraction circuit and the comparator may be configured by a well-known subtraction circuit and a comparator. It is preferable that the fixed pixel display device of the present invention and the cold cathode field emission display device according to the first or second embodiment of the present invention are driven by a line-sequential driving method.
  • the line-sequential driving method refers to, for example, in a group of electrodes that intersect in a matrix, a gate electrode is a scanning electrode, a force source electrode is a temporary electrode, and a gate electrode is selected based on a scanning signal.
  • This is a method of scanning and displaying an image based on the signal (called video signal, data signal or color signal) from the power source electrode, and configuring one screen.
  • scanning the cathode electrode One electrode is used as the electrode, the gate electrode is used as the data electrode, the force electrode is selected and scanned based on the scanning signal, and an image is displayed based on the signal (called video signal, data signal or color signal) from the gate electrode, and one screen is displayed. It is a method of configuring.
  • the certain period (1) specifically means one scanning period (time). That is, ⁇ times the fixed period ( ⁇ ) is 1 frame Time. Also, the constant time period (tau predetermined period (tau 2), Ding 2 ⁇ Choi preferably 0. 1 1 ⁇ ⁇ Ding 2 ⁇ 0. 8 T is more preferred properly 0. 1 T t ⁇ ⁇ 2 ⁇ 0.4 T, It is desirable that the predetermined period (T 2 ) and the certain period ( ⁇ ) start at the same time.
  • the first reference value is set to the voltage (V 2 ⁇ V,) (depending on the circuit configuration, it may be a digital value or an analog value. The same applies to the following description regarding the first reference value) and the second value.
  • the reference value voltage] 3 - depending on the value corresponding to (V t V 2) circuit configuration to some cases of digital values, in the following description relates also a second reference value when the analog value. It is preferable that 0.125 ⁇ ⁇ ⁇ 0.75 and 0.125 ⁇ j8 ⁇ 0.75 are satisfied.
  • the first reference value is set to the voltage (V, -V 2 )
  • the second reference value is a value corresponding to the voltage jS (V 2-, 0.125
  • the first reference value corresponds to the voltage ⁇ (V 2 ⁇ V,). values, the voltage of the second reference value 3 (V, - V 2) ... when a value that corresponds to, 0 1 2 5 ⁇ shed ⁇ 0 7 5, 0 1 2 5 ⁇ iS ⁇ 0. It is preferable to satisfy 75.
  • a cold cathode field emission display according to the second aspect of the present invention.
  • the location because it is [nu 2 ⁇ [nu, values corresponding first reference value to the voltage alpha ([nu V 2), the second reference value voltage / 3 (V 2 - V, ) It is preferable to satisfy 0.1.25 ⁇ 0.75 and 0.125 ⁇ 0.75 when the value corresponds to the following.
  • the value D m , n of data (gradation control data) for controlling the light emitting state in each of the N light emitting regions formed by the m-th row of the scanning electrodes is the following.
  • This data specifies the voltage to be applied to the data electrode on the nth row, and is used to control the electron emission state in each of the N electron emission regions formed by the mth gate electrode.
  • Dm , n is the data that defines the voltage to be applied to the nth force source electrode, and is composed of the mth force source electrode.
  • the first direction and the second direction may be orthogonal to each other (that is, for example, the projected image of the scanning electrode or the force electrode is orthogonal to the projected image of the data electrode / gate electrode). That), fixed pixel This is preferable from the viewpoint of simplifying the structure of the display device and the cold cathode field emission display device.
  • the cold cathode field emission display according to the first embodiment or the second embodiment of the present invention (hereinafter sometimes collectively referred to simply as the cold cathode field emission display of the present invention).
  • a strong electric field generated by the voltage applied to the cathode electrode and the gate electrode is applied to the electron-emitting portion, so that electrons are emitted from the electron-emitting portion by the quantum tunnel effect.
  • the electrons are attracted to the anode electrode provided on the anode panel and collide with the phosphor region. That is, an emitted electron current flows from the anode electrode to the force electrode.
  • the phosphor region emits light and can be recognized as an image.
  • An electron emission region is provided in an area where the projection image of the force source electrode and the projection image of the gate electrode overlap (overlapping area), or one or a plurality of electron emission portions located therein. You.
  • the power source electrode is connected to the power source electrode control circuit
  • the gate electrode is connected to the gate electrode control circuit
  • the anode electrode is connected to the anode electrode control circuit.
  • the output voltage V A of the anode electrode control circuit is usually constant, and may be, for example, 5 kPa to 10 kPa. it can.
  • the gradation control method is the voltage modulation scheme
  • the support constituting the power source panel and the substrate constituting the anode panel only need to have at least a surface composed of an insulating member.
  • Low-alkali glass substrate, quartz glass substrate, various glass substrates with insulating film formed on the surface, quartz substrate, quartz substrate with insulating film formed on the surface, insulating film formed on the surface From the viewpoint of reducing the manufacturing cost, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface.
  • glass constituting the glass substrate and more specifically, a high strain point glass, soda glass (N a 2 ⁇ ⁇ C a ⁇ ⁇ S i 0 2), borosilicate glass (N a 2 ⁇ - beta 2 ⁇ 3 ⁇ S i O 2 ), forsterite (2 Mg ⁇ ⁇ Sio 2 ), and lead glass (Na 2 O ⁇ Pb 0 ⁇ Sio 2 ).
  • Tungsten (W), niobium (Nb), and silver (W) are used as materials for forming a force source electrode, a gate electrode, and a converging electrode (described later) in a cathode panel constituting the cold cathode field emission display of the present invention.
  • T a titanium (T i), molybdenum (M o), chromium (C r), aluminum (Al), copper (Cu), gold (Au), silver (Ag), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe)
  • a method of forming a force source electrode, a gate electrode, and a focusing electrode for example, an evaporation method such as an electron beam evaporation method or a thermal filament evaporation method, a sputtering method, a CVD method, an ion plating method, and an etching method.
  • an evaporation method such as an electron beam evaporation method or a thermal filament evaporation method, a sputtering method, a CVD method, an ion plating method, and an etching method.
  • screen printing method plating method (electric plating method or electroless plating method); lift-off method; laser ablation method; sol-gel method.
  • the screen printing method and the plating method for example, it is possible to directly form, for example, a stripe-shaped force source electrode, a gate electrode, and a focusing electrode.
  • S i 0 2 As a material for constituting the insulating layer and the later-described interlayer insulating layer, S i 0 2, BPSG, PSG, BSG, A s SG, P b SG, S i N, S i ON, SOG ( spin on glass), low-melting glass, glass paste like S i ⁇ 2 material, S i N, the insulating resin such as polyimide, can be used alone or in combination.
  • Known processes such as a CVD method, a coating method, a sputtering ring method, and a screen printing method can be used for forming the insulating layer and an interlayer insulating layer described later.
  • a cold cathode field emission device (hereinafter abbreviated as a field emission device) is constituted.
  • the field emission device can be any form of field emission device, for example,
  • a crown-type field emission device in which a crown-shaped electron emitting portion is provided on a force electrode located at the bottom of the opening, and emits electrons from the crown-shaped portion of the electron emitting portion.
  • a clay-type field emission device that emits electrons from a number of protrusions on the surface of a force-sword electrode with unevenness
  • Edge-type field emission device that emits electrons from the edge of the force source electrode
  • the present invention can be applied to a display device.
  • the surface conduction electron-emitting devices for example, tin oxide on a substrate made of glass (S N_ ⁇ 2), gold (A u), indium oxide (iota ⁇ eta 2 ⁇ 3) / tin oxide (S N_ ⁇ 2 ), thin films having a small area are formed in a matrix, and made of a material such as carbon, palladium oxide (Pd ⁇ ), etc., each thin film is composed of two thin film pieces, and one thin film piece has a row direction.
  • the column direction wiring is connected to the wiring and the other thin film piece.
  • a gap of several nm is provided between one thin film piece and the other thin film piece. In the thin film selected by the row wiring and the column wiring, electrons are emitted from the thin film through the gap.
  • the materials constituting the electron-emitting portion include tungsten, tungsten alloy, molybdenum, molybdenum alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, and chromium. At least one material selected from the group consisting of alloys and silicon containing impurities (polysilicon or amorphous silicon) can be mentioned.
  • the electron emission portion of the Spindt-type field emission device can be formed by, for example, a vacuum deposition method, a sputtering method, or a CVD method.
  • the material forming the electron emission portion be made of a material having a smaller work function ⁇ than the material forming the force source electrode. Whether to do so may be determined based on the work function of the material constituting the force source electrode, the potential difference between the gate electrode and the force source electrode, the required magnitude of the emitted electron current density, and the like.
  • the electron emitting portion preferably has a work function ⁇ smaller than these materials, and its value is preferably about 3 eV or less.
  • the electron emission portion from a material having a work function ⁇ of 2 eV or less.
  • the material constituting the electron emitting portion does not necessarily need to have conductivity.
  • the secondary electron gain ⁇ 5 of the material constituting the electron emission portion is larger than the secondary electron gain ⁇ 5 of the conductive material constituting the force source electrode. It may be appropriately selected from such materials. That is, silver (Ag), aluminum (A1), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), Metals such as platinum (Pt), tantalum (Ta), tungsten (W) and zirconium (Zr); semiconductors such as silicon (Si) and germanium (Ge); inorganic simple substances such as carbon and diamond; and aluminum oxide (A 1 2 0 3), oxidation barium (B A_ ⁇ ) oxide beryllium (B e O), oxide Karushiu arm (C a O), magnesium oxide (M G_ ⁇ ), tin oxide (S n 0 2), barium fluoride (B a F 2), of the or calcium fluoride (C a F
  • a particularly preferable material for the electron-emitting portion is carbon, more specifically, diamond, graphite, graphite-nanofiber, carbon-nanotube structure, and the like.
  • ITO Uisu force one I n 2 ⁇ 3 Uisu force one can gel the A l 2 ⁇ 3 whiskers.
  • the electron emission section is composed of these, 5
  • the carbon nanotube structure specifically includes carbon nanotubes and / or carbon nanofibers. More specifically, an electron emitting portion may be formed from carbon nanotubes, an electron emitting portion may be formed from carbon nanofibers, and carbon nanotubes and carbon nanotubes may be formed.
  • the electron emission section may be composed of a mixture of fibers. Macroscopically, carbon nanotubes and carbon nanofibers may be in the form of powder or thin film, and in some cases, the carbon nanotube structure is conical. Has the shape of May be.
  • Carbon nanotubes and carbon nanofibers are produced by various types of CVD, such as the well-known arc discharge method and laser ablation method, such as PVD method, plasma CVD method, laser CVD method, thermal CVD method, vapor phase synthesis method, and vapor phase growth method. It can be manufactured and formed by a method.
  • the flat field emission device is formed by dispersing carbon nanotube structures, Dallaphite nanofibers, and the various whiskers described above (hereinafter collectively referred to as carbon nanotube structures, etc.) in a binder material. For example, after applying the desired material to the desired area of the force electrode, baking or curing the binder material.
  • a carbon nanotube structure or the like dispersed in an organic binder material such as an epoxy resin or an acrylic resin or an inorganic binder material such as water glass is used as a force source.
  • an organic binder material such as an epoxy resin or an acrylic resin or an inorganic binder material such as water glass
  • the solvent is removed, and the binder material is baked and cured.
  • a first method for forming a carbon nanotube structure or the like is exemplified.
  • the flat field emission device can be manufactured by a method in which a metal compound solution in which a carbon nanotube structure or the like is dispersed is applied on a force source electrode, and then the metal compound is fired. Accordingly, the carbon nanotube structure and the like are fixed to the surface of the force source electrode by the matrix containing the metal atoms constituting the metal compound.
  • a method is referred to as a second method for forming a carbon nanotube structure or the like.
  • the matrix is preferably made of a conductive metal oxide, more specifically, tin oxide, It is preferable to use indium oxide, indium oxide tin oxide, zinc oxide, antimony oxide, or antimony monotin oxide.
  • the matrix preferably has a volume resistivity of IX 10 ′ 9 ⁇ * m to 5 ⁇ 10 ′′ 6 ⁇ ⁇ ⁇ .
  • Examples of the metal compound constituting the metal compound solution include an organic metal compound, an organic acid metal compound, and a metal salt (for example, chloride, nitrate, acetate).
  • an organic acid metal compound solution an organic tin compound, an organic indium compound, an organic zinc compound, and an organic antimony compound are dissolved in an acid (for example, hydrochloric acid, nitric acid, or sulfuric acid), and this is dissolved in an organic solvent (for example, toluene, butyl acetate, Isopropyl alcohol).
  • the organometallic compound solution examples include a solution in which an organotin compound, an organic indium compound, an organic zinc compound, and an organic antimony compound are dissolved in an organic solvent (for example, toluene, butyl acetate, and isopropyl alcohol).
  • an organic solvent for example, toluene, butyl acetate, and isopropyl alcohol.
  • the composition is such that the carbon nanotube structure and the like are contained in an amount of 0.01 to 20 parts by weight, and the metal compound is contained in an amount of 0.1 to 10 parts by weight. It is preferable.
  • an additive such as a force pump rack is added to the metal compound solution. You may.
  • water can be used as a solvent instead of an organic solvent.
  • Metal compound solution in which carbon nanotube structures are dispersed examples include a spray method, a spin coating method, a dipping method, a diquo one-time method, and a screen printing method. Is preferred from the viewpoint of ease of application.
  • the metal compound solution After applying a metal compound solution in which a carbon nanotube structure or the like is dispersed on a force source electrode, the metal compound solution is dried to form a metal compound layer, and then the metal compound layer on the force source electrode is formed. After removing unnecessary portions of the above, the metal compound may be fired, or after the metal compound is fired, the unnecessary portions on the force source electrode may be removed, or on a desired region of the force source electrode The metal compound solution may be applied only to the surface.
  • the firing temperature of the metal compound is, for example, a temperature at which a metal salt is oxidized to form a conductive metal oxide, or an organic metal compound or an organic acid metal compound is decomposed to form an organic metal compound or the like.
  • the temperature may be a temperature at which a matrix containing a metal atom constituting an organic acid metal compound (for example, a conductive metal oxide) can be formed, and is preferably, for example, 300 ° C. or higher.
  • the upper limit of the firing temperature may be a temperature at which no thermal damage or the like occurs to the components of the electric field emission element or the power source panel.
  • a type of activation treatment on the surface of the electron-emitting portion may be performed. This is preferable from the viewpoint of further improving the efficiency of emitting electrons from the electron emitting portion.
  • Examples of such treatment include plasma treatment in a gas atmosphere such as hydrogen gas, ammonia gas, helium gas, argon gas, neon gas, methane gas, ethylene gas, acetylene gas, or nitrogen gas. be able to.
  • the electron emission portion only needs to be formed on the surface of the force source electrode located at the bottom of the opening. However, it may be formed so as to extend from the portion of the force source electrode located at the bottom of the opening to the surface of the portion of the force source electrode other than the bottom of the opening. Further, the electron emitting portion may be formed on the entire surface of the portion of the force source electrode located at the bottom of the opening, or may be formed partially.
  • one electron emission part may be present in one opening provided in the gate electrode and the insulating layer, or one opening provided in the gate electrode and the insulating layer
  • a plurality of electron-emitting portions may be present in the portion, a plurality of openings are provided in the gate electrode, one opening communicating with the opening is provided in the insulating layer, and one opening provided in the insulating layer is provided in the insulating layer.
  • One or more electron-emitting portions may be present in the opening.
  • the planar shape of the opening is circular, elliptical, rectangular, polygonal, rounded rectangle, or rounded polygon. Etc., it can be of any shape.
  • the opening can be formed by, for example, isotropic etching, a combination of anisotropic etching and isotropic etching, or depending on the method of forming the gate electrode and the focusing electrode. Alternatively, an opening can be directly formed in the gate electrode or the focusing electrode.
  • the opening in the insulating layer or the interlayer insulating layer can also be formed by, for example, isotropic etching, or a combination of anisotropic etching and isotropic etching.
  • a resistor layer may be provided between the force source electrode and the electron emission section.
  • the force sword electrode may have a three-layer structure of a conductive material layer, a resistor layer, and an electron emission layer corresponding to the electron emission portion.
  • the material constituting the resistance layer the silicon power one-by-de (S i C) and S i CN such carbon material, S i N, semiconductor material such as amorphous silicon, ruthenium oxide (R U_ ⁇ 2), tantalum oxide And high melting point metal oxides such as tantalum nitride.
  • the method for forming the resistor layer include a sputtering method, a CVD method, and a screen printing method. Resistance is approximately 1 1 0 5 to 1 1 0 7 0, preferably several Micromax Omega.
  • the portion where the electrons emitted from the electron emission portion first collide is the anode electrode or the phosphor region, depending on the structure of the anode panel.
  • the phosphor region may be composed of phosphor particles of a single color or phosphor particles of three primary colors.
  • the planar shape (pattern) of the phosphor region may be a dot shape or a stripe shape corresponding to the pixel (light emitting region).
  • the phosphor region is formed between the partition walls, the phosphor region is formed on a portion of the substrate constituting the anode panel surrounded by the partition walls.
  • the partition walls prevent electrons recoiled from the phosphor region or secondary electrons emitted from the phosphor region from being incident on other phosphor regions and causing so-called optical crosstalk (color turbidity). Has functions. Alternatively, when electrons recoil from the phosphor region or secondary electrons emitted from the phosphor region enter the other phosphor region beyond the partition walls, these electrons are dissipated to other phosphor regions. It has the function of preventing collision with the area.
  • planar shape of the partition wall examples include a lattice shape (girder shape), that is, a shape corresponding to one pixel, for example, a shape surrounding four sides of a phosphor region having a substantially rectangular (dot-like) planar shape.
  • a strip shape or a strip shape extending in parallel with two opposing sides of the substantially rectangular or strip-shaped phosphor region can be exemplified.
  • the partition wall has a lattice shape, it may be a shape that continuously surrounds four sides of one phosphor region or a shape that surrounds discontinuously.
  • the partition has a strip shape or a strip shape
  • the partition may have a continuous shape or a discontinuous shape. After forming the partition, the partition may be polished to planarize the top surface of the partition.
  • a spacer In the cold cathode field emission display device, a space is sandwiched between the anode panel and the force panel, so that a spacer is provided between the anode panel and the cathode panel. Otherwise, the atmospheric pressure will damage the cold cathode field emission display.
  • a spacer can be made of, for example, ceramics.
  • ceramics such as mullite, alumina, barium titanate, lead zirconate titanate, zirconia, codeiolite, barium borosilicate, iron silicate, glass ceramic materials, Examples thereof include those to which titanium oxide, chromium oxide, iron oxide, vanadium oxide, and oxide oxide are added.
  • a so-called green sheet is formed, and the green sheet is fired.
  • a spacer can be manufactured.
  • a conductive material layer made of a metal or an alloy is formed on the surface of the spacer, or a resistor layer is formed, or a thin layer made of a material having a low secondary electron emission coefficient is formed. Is also good.
  • the spacer may be fixed, for example, by sandwiching it between partition walls.
  • a spacer holding portion may be formed on the anode panel, and the spacer holding portion and the spacer may be formed. What is necessary is just to pinch and fix between the holding parts.
  • a light absorbing layer for absorbing light from the phosphor region is formed between the partition wall and the substrate from the viewpoint of improving the contrast of the displayed image.
  • the light absorption layer functions as a so-called black matrix.
  • a material constituting the light absorbing layer it is preferable to select a material that absorbs 99% or more of light from the phosphor region.
  • Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, nitrided Chromium), heat-resistant organic resin, glass paste, glass paste containing conductive particles such as black pigment and silver, and the like.
  • the light-absorbing layer is formed, for example, by a vacuum evaporation method, a combination of a sputtering method and an etching method, a vacuum evaporation method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, It can be formed by a method appropriately selected depending on the material to be used, such as lithography technology.
  • the spacer holding part and the partition When formed on the electrode, the light absorbing layer may be formed between the substrate and the anode electrode, or may be formed between the anode electrode and the spacer holder.
  • the phosphor region uses a luminescent crystal particle composition prepared from luminescent crystal particles (for example, a phosphor particle having a particle size of about 5 to 10 nm), for example, a red photosensitive luminescent crystal.
  • a particle composition red phosphor slurry
  • a green photosensitive luminescent crystal particle composition green phosphor slurry
  • a blue photosensitive luminescent crystal particle composition blue phosphor slurry
  • the phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials and used. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, balances white when mixing the three primary colors, has a short afterglow time, and almost equals the afterglow time of the three primary colors. A combination is preferred.
  • fluorescent materials constituting the red light emitting phosphor region (Y 2 0 3: E u), (Y 2 ⁇ 2 S: E u), ( Y 3 A 1 5 ⁇ 12: E u), (YBO 3 : E u), (YV_ ⁇ 4: E u), (Y 2 S i ⁇ 5:. E U), ( Y ". 96 P" 60 V 0 40 0 4:. E u ... 4), [(Y, G d) B_ ⁇ 3: E u], (G d B 0 3: E u),
  • the cold cathode field emission display is of a transmission type (the anode panel corresponds to the display surface), and the anode electrode and the phosphor region are laminated in this order on the substrate constituting the anode panel.
  • the anode electrode itself must be transparent as well as the substrate, and a transparent conductive material such as ITO (indium tin oxide) is used.
  • the cold cathode field emission display is of a reflective type (a cathode panel corresponds to a display surface), and even of a transmissive type, a phosphor region and an anode electrode are laminated in this order on a substrate.
  • the thickness of the anode electrode specifically, 3 X 1 0 8 m ( 3 O nm) to 1.
  • 5 X 1 0 "7 m (1 5 0 nm ), preferably 5 X 1 0" 8 m ( 5 0 nm) to 1 X 1 0 - 7 m a (1 OO nm) can exemplified child.
  • the anode electrode is formed by vapor deposition or sputtering. Can be achieved.
  • the anode electrode functions not only as a reflective film that reflects light emitted from the phosphor region, but also as a reflective film that reflects electrons that recoil from the phosphor region or emitted secondary electrons. It has the function of anti-static of the phosphor region.
  • the anode electrode may have a single sheet-like shape covering the effective area, or may be formed of an aggregate of two or more anode electrode units. It can also be configured.
  • the size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may be different depending on the position of the anode electrode unit.
  • Examples of the configuration of the anode electrode and the phosphor region include (1) a configuration in which an anode electrode is formed on a substrate and a phosphor region is formed on the anode electrode, and (2) a configuration in which the phosphor region is formed on the substrate. And an anode electrode formed on the phosphor region.
  • a so-called metal back film which is electrically connected to the anode electrode may be formed on the phosphor region.
  • a metal back film may be formed on the anode electrode.
  • the joining may be performed using an adhesive layer, or a frame made of an insulating rigid material such as glass ceramics and the adhesive layer may be joined. It may be performed in combination.
  • the frame and the adhesive layer are used together, by appropriately selecting the height of the frame, the facing distance between the force sword panel and the anode panel can be increased as compared with the case where only the adhesive layer is used. It can be set longer.
  • frit glass is generally used as a constituent material of the adhesive layer, but the melting point is 120 to 400 ° C. A so-called low melting point metal material may be used.
  • In indium: melting point: 157 ° C.
  • indium-gold low melting point alloy Sn 8 QA g 2 .
  • Sn 95 C u 5 mp 2 2 7-3 7 0
  • tin (S n) system such as high temperature solder
  • P b 97 5 A g 2 5 mp 3 0 4 ° C
  • simultaneous joining may be performed, or in the first stage, either the substrate or the support and the frame are joined first.
  • the other of the substrate and the support may be joined to the frame.
  • the space surrounded by the substrate, the support, the frame, and the adhesive layer is evacuated simultaneously with the bonding.
  • the space surrounded by the substrate, the support, the frame, and the adhesive layer may be evacuated to a vacuum.
  • the pressure of the atmosphere during joining may be either normal pressure or reduced pressure.
  • the gas that constitutes the atmosphere may be air or nitrogen gas. It may be an inert gas containing a gas belonging to Group 0 (for example, Ar gas).
  • the exhaust can be performed through a chip tube previously connected to the substrate and Z or the support.
  • the tip tube is typically constructed using a glass tube, with the substrate and Z or support
  • the through hole provided in the ineffective area that is, the area other than the effective area functioning as a display part
  • it is bonded using a frit glass or the above-mentioned low melting point metal material, and the space reaches a predetermined degree of vacuum. After that, it is sealed off by heat fusion. If the entire cold cathode field emission display is once heated and cooled before sealing is performed, the residual gas can be released into the space, and the residual gas is removed to the outside by exhaust. It is preferable because it can be performed.
  • the first switch circuit when the input value is equal to or more than the first reference value, the first switch circuit is turned on for a predetermined period shorter than a predetermined period based on an output of the comparator. Then, the first voltage V is applied to the data electrode in the n-th column (or the n-th force source electrode or the gate electrode) for a predetermined period, and (2) the input value is equal to or less than the second reference value.
  • the second switch circuit is turned on for a predetermined period shorter than the predetermined period, whereby the n-th column of the first electrode (or , the second voltage V 2 is applied to the n-th power source one cathode electrode and the gate electrode).
  • the light emission in each of the light-emitting regions constituted by the scanning electrodes, a value for controlling the state, or each of the N electron-emitting regions constituted by the gate electrode and the cathode electrode is greater than or equal to the first reference value, or less than or equal to the second reference value.
  • the driving driver operates and functions as a kind of compensation circuit for compensating the rising and falling waveforms of the voltage applied to the electrodes. Therefore, the rising and falling waveforms of the voltage applied to the electrodes can be made sharp, so that the responsiveness of the screen display can be improved and a smooth image display can be achieved. can do.
  • the n-th column of de Isseki electrode (or n-th power of cathode electrodes and gate electrodes) period to the first voltage V t and the second voltage V 2 is applied (time) a certain period Since it is shorter than this, it is possible to suppress an increase in power consumption in the fixed pixel display device or the cold cathode field emission display device. In addition, since an image with an enhanced contour can be obtained, there is an advantage that the sharpness of an image to be viewed is increased.
  • FIG. 1 is a circuit diagram of a driver and the like in a fixed pixel display device or a cold cathode field emission display device of Example 1.
  • FIG. 2 is a conceptual diagram of the fixed pixel display device according to the first embodiment.
  • FIG. 3 is a diagram schematically showing a state of applying a voltage to an electrode (more specifically, a force source electrode) in the fixed pixel display device or the cold cathode field emission display device of the first embodiment.
  • FIG. 4 is a diagram schematically showing a state of applying a voltage to an electrode (more specifically, a gate electrode) in the fixed pixel display device or the cold cathode field emission display device according to the second embodiment.
  • FIG. 5 is a schematic partial end view of the cold cathode field emission display according to the first embodiment.
  • FIG. 6 is a schematic partial perspective view of a disassembled force source panel and an anode panel constituting the cold cathode field emission display of Example 1.
  • FIG. 7 is a layout diagram schematically showing the layout of partitions, spacers, and phosphor regions in an anode panel constituting a cold cathode field emission display.
  • FIG. 8 is a layout diagram schematically showing the layout of partitions, spacers, and phosphor regions in an anode panel constituting a cold cathode field emission display.
  • FIG. 9 is a layout diagram schematically showing the layout of partitions, spacers, and phosphor regions in an anode panel constituting a cold cathode field emission display.
  • FIG. 10 is a layout diagram schematically showing the layout of partitions, spacers, and phosphor regions in an anode panel constituting a cold cathode field emission display.
  • FIG. 11A to 11B are schematic partial end views of a support and the like for explaining a method of manufacturing the Spindt-type cold cathode field emission device in Example 1.
  • FIG. 11A to 11B are schematic partial end views of a support and the like for explaining a method of manufacturing the Spindt-type cold cathode field emission device in Example 1.
  • FIGS. 12A to 12B are schematic diagrams of a support and the like for explaining a method of manufacturing the Spindt-type cold cathode field emission device in Example 1 following FIG. 11B. It is a partial end view.
  • FIG. 13 is a schematic partial end view of a cold cathode field emission device having a focusing electrode.
  • FIG. 14 is a circuit diagram of a data electrode output circuit in a conventional fixed pixel display device. BEST MODE FOR CARRYING OUT THE INVENTION
  • Example 1 relates to the fixed pixel display device of the present invention and the cold cathode field emission display device according to the first embodiment of the present invention.
  • FIG. 1 is a circuit diagram of the driving driver and the like in the first embodiment
  • FIG. 2 is a conceptual diagram of the fixed pixel display device of the first embodiment.
  • the fixed pixel display device of the first embodiment or a cold cathode field emission device is shown in FIG.
  • FIG. 3 schematically shows a state in which a voltage is applied to a data electrode (force electrode) in a display device (hereinafter, these may be simply referred to as a display device).
  • FIG. 5 shows a schematic partial end view of the cold cathode field emission display of Example 1, and a schematic partial perspective view when the force panel CP and the anode panel AP are disassembled. 6 is shown in FIG. 6, and the arrangement of the phosphor regions and the like is illustrated in FIGS. 7 to 10 as schematic partial plan views. Note that the arrangement of the phosphor regions and the like in the schematic partial end view of the anode panel AP is configured as shown in FIG. 9 or FIG.
  • the fixed pixel display device of the first embodiment is composed of M (where M ⁇ 2) strip-shaped scanning electrodes extending in the first direction (in the first embodiment, A gate electrode to be described later) and N ( ⁇ , N ⁇ 2) strip-shaped data electrodes extending in a second direction different from the first direction (described later in the first embodiment).
  • the light emitting area LE is composed of an overlapping area of the scanning electrode and the data electrode, and is arranged in a two-dimensional matrix of M rows and XN columns. Then, drive the data electrodes For this purpose, a driving driver 50 connected to each data electrode is provided.
  • the number of driving dryno 50 is N.
  • the cold cathode field emission display of the first embodiment is configured such that the force sword panel CP and the anode panel AP are joined at their peripheral portions, and the space sandwiched between the force sword panel CP and the anode panel AP is It is in a vacuum state.
  • the anode panel AP includes a substrate 20 and a phosphor region 22 formed on the substrate 20 and corresponding to each electron emission region EA (in the case of a color display, a red light-emitting fluorescent Body region 22 R, green light-emitting phosphor region 22 G, blue light-emitting phosphor region 22 B), and anode electrode 24 covering phosphor region 22.
  • EA electron emission region
  • the anode panel AP is formed on the substrate 20, between the partition 21 formed on the substrate 20 and the partition 21.
  • a phosphor region 22 composed of a large number of phosphor particles (a red light-emitting phosphor region 22 R, a green light-emitting phosphor region 22 G, a blue light-emitting phosphor region 22 B), and a phosphor region 22 It has an anode electrode 24 formed thereon.
  • the anode electrode 24 is in the form of a single thin sheet covering the effective area, and is connected to an anode electrode control circuit 32 having a known circuit configuration.
  • the anode electrode 24 is made of aluminum having a thickness of about 7 O nm and is provided so as to cover the partition wall 21.
  • FIGS. 7 to 10 schematically show an example of an arrangement state of the partition wall 21, the spacer 25, and the phosphor region 22.
  • lattice-shaped (cross-girder) partitions 21 are formed, and the phosphor regions 22 (red light-emitting phosphor regions 22 R, green light-emitting phosphor regions 2 R) are formed.
  • the shape of the 2G, blue light-emitting phosphor region 22B) is a dot shape.
  • the planar shape of the partition wall 21 has a band shape (strip shape) extending in parallel with two opposing sides of the substantially rectangular phosphor region 22.
  • the phosphor region 22 may be formed as a stripe extending vertically in FIG. 7 or FIG.
  • the electron emission region EA is formed by an opening 14 provided in the gate electrode 13 and the insulating layer 12 (an opening 14A provided in the gate electrode 13 and an opening provided in the insulating layer 12). It consists of an electron emission section 15 located at the bottom of 14 B).
  • the electron-emitting portion 15 has a conical shape.
  • the gate electrode 13 corresponds to the scanning electrode
  • the force source electrode 11 corresponds to the data electrode
  • the electron emission region EA corresponds to a part of the light emitting region.
  • the first direction and the second direction The direction is orthogonal. That is, the projected image of the scanning electrode (gate electrode 13) is orthogonal to the projected image of the data electrode (force electrode 11).
  • a scanning signal is input to the gate electrode 13
  • a video signal color signal
  • a cold cathode field emission device (hereinafter, abbreviated as a field emission device) is constituted from the above. More specifically, in this field emission device, a conical electron emission portion 15 has a bottom portion of an opening portion 14. This is a Spindt-type field emission device provided on the force source electrode 11 located at.
  • An electron emission area EA is constituted by a plurality of electron emission sections 15 provided in an area where the projection image of the cathode electrode 11 and the projection image of the gate electrode 13 overlap (overlap area).
  • FIG. 6 a schematic partial perspective view of the force panel CP and the anode panel AP shows that the electron emission area EA corresponding to the area of one pixel is effective for the force panel CP. It is arranged in a two-dimensional matrix in the area.
  • the light-emitting area (one pixel or one sub-pixel) consists of the electron emission area EA on the side of the power panel and the electron emission area EA And the phosphor region 22 on the anode panel side facing the anode panel.
  • such light-emitting areas pixels or sub-pixels
  • the cold cathode field emission display according to the first embodiment further includes a driving driver 50 connected to each force electrode 11 in order to drive the force electrode 11.
  • each driving driver 50 includes a switch circuit, an output circuit 51, and a subtraction circuit 52.
  • the force-sword electrode control circuit 30 to which the force-sword electrode 11 is connected includes N driving drivers 50 and N, for example, 8-bit DZA converters 43.
  • the gate electrode control circuit 31 to which the gate electrode 13 is connected is composed of a well-known power supply for applying a constant voltage Ve to the gate electrode 13 and a scan electrode output circuit.
  • the switch circuit is
  • a first switch circuit 53 for applying a first voltage to a data electrode (force electrode 11) may be represented by a symbol "SW,” as shown in FIG. 3
  • V 2 A second voltage V 2 (V 2 ⁇ V) is applied to the data electrode (force source electrode 11). More specifically, in the first embodiment, V 2 A second switch circuit 54 (sometimes represented by the symbol “SW 2 ” as shown in FIG. 3), and
  • Comparator 55 (comparator 55A, 55B) for performing on / off control of the first switch circuit 53 and the second switch circuit 5'4. I have.
  • first switch circuit 53 and the second switch circuit 54 may be composed of, for example, NMOS-FETs, and the subtraction circuit 52 and the comparator 55 include well-known subtraction circuits and comparison circuits. It may be composed of a container. The same can be applied to a second embodiment described later.
  • the display device when displaying an image, is configured by the scanning electrodes on the m-th row (where m is any one of 2, 3,... ⁇ ).
  • N is applied to the data electrode in the n-th column for a period.
  • the state of electron emission in each of the ⁇ electron-emitting regions ⁇ ⁇ ⁇ ⁇ constituted by the gate electrode 13 of the m-th huge ( ⁇ , m 2, 3- ⁇ ⁇ ⁇ ) gate electrode 13
  • Output circuit 5 based on the value D ra , n (where n is 1, 2, ⁇ N ) of the data (gradation control data) for controlling
  • the voltage (0 to 15 ports) output from 1 is applied to the nth force source electrode 11 for a certain period.
  • an image signal is input to, for example, an 8-bit AZD converter 41, and data D n and n output from the A / D converter 41 are divided into two series. It is stored once in the line buffer 42 provided sequentially. Then, the data D corresponding to the gradation control data stored in the line buffer 42 is sequentially output to the n-th drive.
  • an 8-bit D / A converter 43 constituting the operating driver 50 is sent to the D / A converter 43, and an analog signal from the D / A converter 43 is supplied to the n-th data electrode (the n-th power source electrode). It is input to the output circuit 51 constituting the driving driver 50 connected to 11).
  • the output circuit 51 is a current buffer circuit composed of a CMOS circuit, and has a voltage gain of 1 and a current gain exceeding 1. Specifically, the input voltage to the output circuit 51 is equal to the output voltage from the output circuit 51, and the output current from the output circuit 51 is larger than the input current to the output circuit 51.
  • / Drain region is grounded.
  • the gate electrodes of the PMOS-FET and the NMOS-FET constituting the output circuit 51 are connected to the DZA comparator 43.
  • the output from each output circuit 51 drives each data electrode (each force electrode 11 1).
  • the output from this output circuit 51 is substantially equivalent to (B) in FIG. It is the same as the voltage V DATA which is applied to a conventional de Isseki electrodes shown in.
  • the value D of the data (gradation control data) for controlling the light emitting state in each of the light emitting regions formed by the scanning electrodes on the m-th row is set.
  • the value obtained by subtracting D m — in the subtraction circuit 52 (D ⁇ — Is input to the comparator 55 (more specifically, the first comparator 55A and the second comparator 55B) as an input value.
  • D m — in the subtraction circuit 52 (D ⁇ — Is input to the comparator 55 (more specifically, the first comparator 55A and the second comparator 55B) as an input value.
  • n of the data for controlling the electron emission state in each of the electron emission regions EA formed by the m-th gate electrode 13, — 1
  • the subtraction circuit 52 reduces the value of the data (gradation control data) for controlling the electron emission state in each of the electron emission regions EA constituted by the first gate electrode 13.
  • the obtained value (D m , n — D n — u and the difference data for gradation control — evening) is used as an input value of the comparator 5 5 (more specifically, the first comparator 5 5A and the second comparator 55B).
  • a first reference value is input to the first comparator 55A
  • a second reference value is input to the second comparator 55B.
  • a voltage V DATA ( m , n ) is applied to the electrode (the data value at this time is D ra , n ). Is applied.
  • the voltage V DATA (the data value at this time is D) is applied to the force electrode 11 to control the electron emission state in the (m ⁇ 1) th X nth electron emission region.
  • a voltage V DATA (m , n) (the value of the data at this time ) to the force source electrode 11 to control the electron emission state in the m-th X n-th electron emission region. Is D m , n ).
  • the value of the data stored in the line buffer 4 2 D m , n is read out and sent to the subtraction circuit 52, and the value obtained by subtraction in the subtraction circuit 52 (D m , n — D m — is used as the input value to the comparator 55 (the first comparison Input to the comparator 55 A and the second comparator 55 B) and the input value (D ffl ) input to the comparator 55 (the first comparator 55 A and the second comparator 55 B).
  • n —D ⁇ .J are compared in the comparator 55 with the first reference value and the second reference value.
  • the first voltage V! Is the voltage to be applied to the data electrode to obtain the maximum value of ⁇
  • the second voltage V 2 is the voltage to be applied to the data electrode to obtain the minimum value of ⁇ V .
  • a (Hashi ⁇ voltage applied to the electrodes)> (voltage applied to the data electrode) der Runode, V, ⁇ V 2.
  • the difference between the voltage applied to the gate electrode 13 (for example, 35 ports constant) and the voltage applied to the force electrode 11 for example, 0 ports to 15 ports depending on the gradation).
  • the first voltage is the maximum value of AV GC (immediate Chi, 35 Porto) conductive to be applied to force cathode electrode 1 1 in order to obtain
  • the second voltage V 2 is the voltage to be applied to the force electrode 11 (ie, 15 port) to obtain the minimum value of AV GC (ie, 20 port).
  • the first reference value voltage alpha - value corresponding to (V 2 V,)
  • D n , n of the data which is the input digital data to the subtraction circuit 52
  • the first switch circuit 53 is turned on for a predetermined period (for example, 5 microseconds) shorter than a certain period (for example, 25 microseconds).
  • This state is shown in FIG. 3A as a voltage VDATA applied to the data electrode during one line period of the m-th row and the n-th column.
  • the first switch circuit 53 and the second switch circuit 54 are turned off. Will be retained.
  • This state is represented as one line period in the (m + 1) -th row and the n-th column in (A) of FIG.
  • the gate electrode 13 is switched to the gate electrode 13.
  • Data electrode for example, immediately after the application state of the signal electrode is switched from the mth to the (m + 1) th).
  • the results can be made steep by weighting the voltages V have v 2, to improve the responsiveness of the screen It is possible to achieve a smooth image display.
  • the first voltage V to the n-th data Xi electrode (the n-th power of cathode electrodes 1 1), the period (time) and the second voltage V 2 is applied since shorter than a predetermined period Further, an increase in power consumption in the fixed pixel display device or the cold cathode field emission display device can be suppressed. In addition, it is possible to obtain an image in which the outline is emphasized, so that the image to be viewed becomes sharper. Add.
  • the data value D ln (where n is 1, 2, ... ) For controlling the light emitting state in each of the N light emitting regions constituted by the scanning electrodes in the first row is used.
  • ⁇ ⁇ the voltage output from the output circuit 51 is applied to the de-electrode in the ⁇ -th column for a certain period. In other words, the voltage is output by the first gate electrode 13.
  • the output circuit is based on the data values D ,, ⁇ (where ⁇ is 1, 2, ⁇ ⁇ ⁇ ⁇ ) for controlling the electron emission state in each of the ⁇ electron emission regions ⁇ ⁇
  • the voltage output from 51 is applied to the ⁇ th power source electrode 11 for a certain period.
  • a data value “0” (expressed as a data value D., n ) is obtained from the data value for controlling the light emitting state in each of the light emitting areas formed by the scanning electrodes in the first row.
  • the value (D ⁇ —D., N ) obtained by subtraction in the subtraction circuit is input to the comparator as an input value, and the input value input to the comparator, the first reference value and the second reference value Are compared in a comparator.
  • the immediately preceding data value D M , n (the value of the last data one frame before) can be used.
  • the data value D 1> n for controlling the light emitting state in each of the N electron emission regions constituted by the first gate electrode is changed from the data value D 1> n to the data value “0” (data The value obtained by subtracting the value D., expressed as n , in the subtraction circuit (D — Is input to the comparator as an input value, and the input value input to the comparator is compared with the first reference value and the second reference value in the comparator.
  • the immediately preceding data value D M , n (the value of the last data one frame before) can be used.
  • the manufacturing method of the Spindt-type field emission device will be described with reference to FIGS.
  • the field emission device in the cold cathode field emission display of the present invention is not limited to the Spindt-type field emission device.
  • this Spindt-type field emission device can be basically obtained by a method in which the conical electron emission portion 15 is formed by vertical vapor deposition of a metal material. That is, the vapor deposition particles are incident perpendicularly to the opening 14A provided in the gate electrode 13, but the shielding effect due to the overhang-like deposit formed near the opening end of the opening 14A. Using the result, the amount of vapor deposition particles reaching the bottom of the opening 14B provided in the insulating layer 12 is gradually reduced, and the electron emission section 15 as a conical deposit is formed in a self-aligned manner. I do.
  • FIGS. 11A to 11B and FIGS. 12A to 12B only one electron-emitting portion is shown.
  • a conductive material layer for a power source electrode made of, for example, polysilicon is formed on a support 10 made of, for example, a glass substrate by a plasma CVD method.
  • the conductive material layer for the sword electrode is patterned to form a stripe-shaped force sword electrode 11. Thereafter, the entire surface of S i O 2 insulating layer 1 2 consisting of forming by a CVD method.
  • a conductive material layer for a gate electrode (for example, T iN layer) is formed by a sputtering method, and then the conductive material layer for the gate electrode is patterned by lithography and dry etching to obtain a striped gate electrode 13.
  • a conductive material layer for a gate electrode for example, T iN layer
  • the conductive material layer for the gate electrode is patterned by lithography and dry etching to obtain a striped gate electrode 13.
  • the strip-shaped force source electrode 11 extends in the horizontal direction of the drawing, and the strip-shaped gate electrode 13 extends in the direction perpendicular to the drawing.
  • the gate electrode 13 may be formed by a PVD method such as a vacuum evaporation method, a CVD method, a plating method such as an electric plating method or an electroless plating method, a screen printing method, a laser abrasion method, a sol-gel method, or the like. It may be formed by a combination of a known thin film formation such as a lift-off method and, if necessary, an etching technique. According to the screen printing method and the plating method, it is possible to directly form, for example, a strip-shaped gate electrode.
  • a resist layer is formed again, an opening 14A is formed in the gate electrode 13 by etching, an opening 14B is formed in the insulating layer, and a force source is formed at the bottom of the opening 14B. After the electrode 11 is exposed, the resist layer is removed. Thus, the structure shown in FIG. 11A can be obtained.
  • a peeling layer 16 is formed by obliquely depositing nickel (Ni) on the insulating layer 12 including the gate electrode 13 while rotating the support 10 (FIG. 11B). reference).
  • Ni nickel
  • FIG. 11B the support 10
  • a sufficiently large incident angle of the vapor-deposited particles with respect to the normal line of the support 10 for example, an incident angle of 65 to 85 degrees
  • nickel is almost completely deposited on the bottom of the opening 14B.
  • a release layer 16 can be formed on 12.
  • the release layer 16 projects from the opening end of the opening 14A in an eaves-like manner, whereby the diameter of the opening 14A is substantially reduced.
  • molybdenum (Mo) as a conductive material is vertically vapor-deposited on the entire surface (incident angle: 3 to 10 degrees).
  • the substantial diameter of the opening 14A gradually decreases. Therefore, the deposition particles contributing to deposition at the bottom of the opening 14B gradually become limited to those passing near the center of the opening 14A.
  • a conical deposit is formed at the bottom of the opening 14B, and the conical deposit becomes the electron-emitting portion 15.
  • the peeling layer 16 is peeled from the surfaces of the gate electrode 13 and the insulating layer 12 by a lift-off method, and the conductive layer above the gate electrode 13 and the insulating layer 12 is removed.
  • the material layer 17 is selectively removed.
  • a force sword panel on which a plurality of Spindt-type field emission devices are formed can be obtained.
  • the side wall surface of the opening 14B provided in the insulating layer 12 is receded by isotropic etching from the viewpoint of exposing the opening end of the gate electrode 13.
  • isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or by wet etching using an etchant.
  • etching solution for example, a 1: 100 (volume ratio) mixed solution of a 49% hydrofluoric acid aqueous solution and pure water can be used.
  • the field emission device shown in FIG. Can be completed.
  • the display device is assembled. Specifically, an anode panel AP on which a phosphor region, an anode electrode, and the like are formed is prepared. Then, for example, a spacer 25 is attached to a spacer holding section (not shown) provided in an effective area of the anode panel AP so that the phosphor area 22 and the electron emission area EA face each other.
  • An anode panel AP and a force sword panel CP are arranged on the same side, and the anode panel AP and the force sword panel CP (more specifically, the substrate 20 and the support 10) are placed at a height made of ceramics or glass. It is joined at the peripheral edge through a frame 26 of about 2 mm.
  • frit glass is applied to the joint between the frame 26 and the anode panel AP and the joint between the frame 26 and the cathode panel CP, and the anode panel AP and the force panel CP are joined together.
  • main firing is performed at about 450 ° C for 10 to 30 minutes.
  • the space surrounded by the anode panel AP, the force panel CP, the frame 26 and the frit glass (not shown) is passed through a through hole (not shown) and a tip tube (not shown). evacuated and sealed by thermal melting chip tube when the pressure in the space reaches about 1 0- 4 P a.
  • the space surrounded by the anode panel AP, the force panel CP, and the frame 26 can be made empty.
  • the frame body 26, the anode panel AP, and the force source panel CP may be bonded in a vacuum atmosphere.
  • the anode panel AP and the force sword panel CP may be bonded to each other with only the adhesive layer without the frame. After that, the necessary external circuit and To complete the display device.
  • Example 2 relates to the fixed pixel display device of the present invention and the cold cathode field emission display device according to the second aspect of the present invention.
  • FIGS. 1 and 2 The circuit diagram of the driving driver and the like in the second embodiment and the conceptual diagram of the fixed pixel display device in the second embodiment are the same as those shown in FIGS. 1 and 2, respectively.
  • the schematic partial end view of the emission display device, the schematic partial perspective view of the disassembled power source panel CP and the anode panel AP, and the arrangement of the phosphor regions are shown in FIGS. 5 and 5, respectively. 6 and FIG. 7 to FIG.
  • FIG. 4 schematically shows a state in which a voltage is applied to the data electrode (gate electrode) in the display device of the second embodiment.
  • the cold cathode field emission display according to the second embodiment includes a power source panel CP and an anode panel AP joined at their peripheral portions, and a space sandwiched between the power source panel CP and the anode panel AP is in a vacuum state. It has been.
  • the cathode electrode 11 corresponds to the scanning electrode
  • the gate electrode 13 corresponds to the data electrode.
  • Example 2 the force sword panel CP
  • the anode panel AP has the same configuration and structure as the anode panel AP described in the first embodiment.
  • the electron emission region EA is formed with an opening 14 provided in the gate electrode 13 and the insulating layer 12 (an opening 14A provided in the gate electrode 13 and an opening It consists of an electron emission section 15 located at the bottom of 14 B).
  • the electron-emitting portion 15 has a conical shape. That is, as in the first embodiment, this field emission device is a Spindt-type field emission device in which a conical electron emission portion 15 is provided on a force source electrode 11 located at the bottom of an opening 14. It is. Further, the force source electrode 11 corresponds to the scanning electrode, the gate electrode 13 corresponds to the data electrode, and the electron emission region EA corresponds to a part of the light emitting region.
  • the first direction is orthogonal to the second direction. That is, the projected image of the scanning electrode (force electrode 11) is orthogonal to the projected image of the data electrode (gate electrode 13).
  • a scanning signal is input to the cathode electrode 11, and a video signal (color signal) is input to the gate electrode 13.
  • the cold cathode field emission display according to the second embodiment further includes a driving driver 50 connected to each gate electrode 13 to drive the gate electrode 13.
  • each driving driver 50 includes a switch circuit, an output circuit 51, and a subtraction circuit 5. Consists of two.
  • the gate electrode control circuit 31 to which the gate electrode 13 is connected includes N driving drivers 50 and N D-A converters 43 of, for example, 8 bits.
  • the power source electrode control circuit 30 to which the power source electrode 11 is connected includes a well-known power supply for applying a constant voltage Ve to the power source electrode 11 and a scan electrode output circuit.
  • the switch circuit is
  • A The first voltage V! Is applied to the data electrode (gate electrode 13).
  • a first switch circuit 53 for applying a voltage (sometimes represented by the symbol “S WJ” as shown in FIG. 4),
  • a second voltage V 2 (where ⁇ 2 ⁇ ⁇ , more specifically, V 2 ⁇ V, in the second embodiment) is applied to the data electrode (gate electrode 13).
  • a second switch circuit 54 (which may be represented by the symbol “SW 2 ” as shown in FIG. 4), and
  • a comparator 55 (comparators 55A and 55B) for performing on / off control of the first switch circuit 53 and the second switch circuit 54 is provided.
  • each of the ⁇ ⁇ light emitting regions constituted by the scanning electrodes in the m-th row (where, m is any of 2, 3,...)
  • the voltage output from the output circuit 51 based on the value D m , n (where n is 1, 2, ⁇ N) of the data (gradation control data) for controlling the light emitting state at It is applied to the n-th column data electrode for one period.
  • the state of electron emission in each of the ⁇ electron emission regions ⁇ ⁇ ⁇ ⁇ ⁇ composed of the m-th (where m 2, 3 ⁇ ⁇ ) force source electrode 11 1
  • an image signal is input to, for example, an 8-bit AZD converter 41 , and two sets of data D ffl and ⁇ output from the AZD converter 41 are provided. Is temporarily stored in the line buffer 42. Then, the data D m , n corresponding to the gradation control data stored in the line buffer 42 are sequentially sent to the DZA converter 43 constituting the ⁇ -th driving driver 50, and the DZA converter The analog signal from 43 is input to the output circuit 51 constituting the driving driver 50 connected to the ⁇ -th column data electrode ( ⁇ -th gate electrode 13).
  • the scan electrodes (force electrode 11) from the first row to the ⁇ th row are driven line-sequentially by the scan electrode output circuit, and the scan electrode (force source) is driven.
  • the output circuit 51 is a current buffer circuit composed of a CMOS circuit having the same structure and configuration as described in the first embodiment. Each data electrode (each gate electrode 13) is driven by the output from each output circuit 51, and the output from this output circuit 51 is substantially as shown in (B) of FIG. This is the same as the voltage VDATA applied to the conventional data electrode.
  • the scanning electrode on the m-th row From the value of the data (gradation control data) for controlling the light emitting state in each of the light emitting regions constituted by the scan electrodes of the (m-1) th row
  • the value (Dm, n —, which is the difference data for gradation control) obtained by subtracting the value of the data (gradation control data) for controlling the light emission state in the subtraction circuit 52 is input.
  • the value is input to the comparator 55 (more specifically, the first comparator 55A and the second comparator 55B).
  • the value D n , n of the data (gradation control data) for controlling the electron emission state in each of the electron emission regions EA formed by the m-th force source electrode 11 1 Subtracts the value of the data for controlling the electron emission state (data for gradation control) in each of the electron emission regions EA composed of the (m-1) th cathode electrode 11
  • the value obtained by the subtraction in the circuit 52 (D m , n — D m — 1> n, which is the gradation control difference data) is used as an input value of the comparator 55 (more specifically, The first comparator 55 A. and the second comparator 55 B) are input.
  • a first reference value is input to first comparator 55A
  • a second reference value is input to second comparator 55B.
  • a voltage VDATA (the value of the data at this time is) is applied to the data electrode in order to control the light emitting state in the light emitting region in the (m-1) th row and the nth column and the mth row
  • the voltage VDATA ( m , (the value of the data at this time is Dm , n Is applied.
  • the voltage V DATA ( m.i; n) (at this time, The data value is Is applied, and a voltage VDATA ( m , n ) (the value of the data at this time is applied to the gate electrode 13 to control the electron emission state in the m-th X n-th electron emission region.
  • D ffl , n the data D m _ 1> n , D m , n stored in the line buffer 42 are read out and sent to the subtraction circuit 52, and the value obtained by subtraction in the subtraction circuit 52 is obtained.
  • the first voltage V t is the data electrodes in order to obtain the maximum value of delta [nu a to be applied voltage
  • the second voltage V 2 is the voltage to be applied to the data electrodes in order to obtain the minimum value of delta V.
  • V 1 > V 2 .
  • the difference between the voltage applied to the gate electrode 13 (for example, 20 to 35 ports, depending on the gradation) and the voltage applied to the force electrode 11 (for example, 0 port constant) is calculated.
  • the first voltage is the voltage to be applied to the gate electrode 13 (ie, 35 Port) to obtain the maximum value of AV GC (ie, 35 Port)
  • the second voltage V 2 is the voltage to be applied to the gate electrode 13 (ie, 20 volts) to obtain the minimum value of ⁇ V GC (ie, 20 volts).
  • the first reference value is a value corresponding to the voltage H (V, —V 2 )
  • the second reference value is a value corresponding to the voltage j3 (V 2 -V,
  • the value of ⁇ is 0
  • the values of .5 and j8 are 0.5.
  • the first switch circuit 53 is turned on for a predetermined period (for example, 5 microseconds) shorter than a certain period (for example, 25 microseconds).
  • the data electrodes in the ⁇ -th column (the ⁇ -th gate) Second voltage V 2 2 0 Porto) is applied to the gate electrode 1 3).
  • This state is shown in FIG. 4 as a voltage V DATA applied to the data electrode in one line period of the m-th row and the n-th column.
  • the first switch circuit 53 and the second switch circuit 54 are kept off. .
  • This state is shown as a one-line period in the (m + 1) -th row and the n-th column in FIG.
  • the cathode electrode 11 1 Of the voltage V DATA applied to the data electrode for example, immediately after the state of application to the data electrode is switched from the mth to the (m + 1) th, for example. the waveform, results can be made steep by weighting the voltages V l5 V 2, it is possible to improve the responsiveness of the screen display can be achieved kana image display slipping.
  • the first voltage V to the n-th column of de one evening electrode (the n-th gate electrode of 1 3), the period (time) and the second voltage V 2 is applied since shorter than a predetermined period Further, an increase in power consumption in the fixed pixel display device or the cold cathode field emission display device can be suppressed. In addition, since an image with an enhanced contour can be obtained, the sharpness of the visually recognized image is increased.
  • Example 2 the value D by n (where, n data for controlling the light emitting state in each of the N light emitting region that consists the first row scanning electrodes 1, 2 ⁇ ⁇ ⁇ N)
  • the voltage output from the output circuit 51 is applied to the data electrode in the n-th column for a certain period.
  • the N electron emission regions formed by the first force source electrode 11 are provided.
  • Data value D! For controlling the electron emission state in each EA , n (where n is 1, 2... ⁇ ), the voltage output from the output circuit 51 is applied to the ⁇ -th gate electrode 13 for a certain period.
  • the data value D for controlling the light emitting state in each of the light emitting regions formed by the scanning electrodes in the first row is converted to a data value “0” (expressed as data value D., n ).
  • the value (D 1> n — D., n ) is input to the comparator as an input value.
  • the input value input to the comparator is compared with the first reference value and the second reference value. Is compared in the comparator.
  • Value D of the data. , n the value of the immediately preceding data D M , n (the value of the last data before the l frame) can be used.
  • the data value D for controlling the light emission state in each of the N electron emission regions formed by the first cathode electrode is converted to a data value “0” (data value D , N ) is subtracted in the subtraction circuit, and the obtained value (DD., N ) is input to the comparator as an input value.
  • the input value input to the comparator is compared with the first reference value and The second reference value and are compared in a comparator.
  • Value D of the data. , n the value of the previous data D M , n (the value of the last data one frame before) can be used.
  • control circuits such as an anode panel, a force panel, a gate electrode control circuit, a cathode electrode control circuit, a display device and a field emission device described in the embodiment.
  • the structure and structure of the element are examples, and can be changed as appropriate.
  • the methods of manufacturing anode panels, force panels, display devices, and field emission devices are also examples, and can be changed as appropriate.
  • various materials used in the manufacture of anode panels and force source panels are also examples, and can be changed as appropriate.
  • the display device has been described by taking only the color display as an example, a monochrome display may be used.
  • each of the first reference value and the second reference value is set to one value, but a plurality of first reference values and a plurality of second reference values are set. Is also good.
  • the length of the predetermined period may be changed according to the plurality of first reference values and the plurality of second reference values, or a plurality of comparators may be provided. in the first voltage V ⁇ a second value of voltage V 2, respectively, a plurality, may be set.
  • the image signal is passed through an AZD converter and a D / A converter, and the digital data sent from the A / D converter is converted into a first reference value and a second reference value, which are digital data, by a comparator.
  • the present invention is not limited to such a configuration, and analog data based on the image signal is compared with the first reference value and the second reference value, which are analog data, in the comparator. A configuration for comparison can also be adopted.
  • one electron emission portion corresponds to one opening portion
  • a configuration in which one electron-emitting portion corresponds to a plurality of openings can be adopted.
  • a plurality of openings are provided in the gate electrode, a plurality of openings communicating with the plurality of openings related to the insulating layer are provided, and one or more An embodiment in which an electron emission portion is provided may be employed.
  • the anode electrode may be an anode electrode in which the effective area is covered with one sheet-shaped conductive material as described in the embodiment, or may include one or more electron-emitting portions, or one or more electron-emitting portions.
  • An anode electrode of a type in which anode electrode units corresponding to the above pixels are collected may be used. If the anode electrode has the former configuration, the anode electrode may be connected to the anode electrode control circuit. If the anode electrode has the latter configuration, for example, each anode electrode unit may be connected to the anode electrode control circuit. Good.
  • an interlayer insulating layer 62 may be further provided on the gate electrode 13 and the insulating layer 12, and a focusing electrode 63 may be provided on the interlayer insulating layer 62.
  • FIG. 13 is a schematic partial end view of the field emission device having such a structure.
  • the interlayer insulating layer 62 has an opening 64 communicating with the opening 14A.
  • the converging electrode 63 is formed by, for example, forming a striped gate electrode 13 on the insulating layer 12 in [Step A 1], forming an interlayer insulating layer 62, and then forming an interlayer.
  • an opening 64 is provided in the focusing electrode 63, the interlayer insulating layer 62, and an opening 14 A is provided in the gate electrode 13.
  • the focusing electrode patterning one or more electron emitting portions, or a focusing electrode of a type in which focusing electrode units corresponding to one or more pixels can be formed.
  • a converging electrode in which the effective area is covered with a single sheet of conductive material may be used.
  • FIG. 13 shows a Spindt-type field emission device, it goes without saying that other field emission devices can be used. Further, a field emission device having a focusing electrode was used in Example 1 The present invention can be applied to the display device described in Embodiment 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 データ電極へ印加される電圧の立上り、立下りの波形を急峻にし得る構成を有する固定画素表示装置である。固定画素表示装置は、走査電極、駆動用ドライバ(50)に接続されたデータ電極、及び、発光領域を備え、各駆動用ドライバ(50)は、第1及びのスイッチ回路(53),(54)及び比較器(55)を備えたスイッチ回路、出力回路(51)、並びに、減算回路(52)から成り、第m行目と第(m−1)行目の走査電極によって構成される発光領域の発光状態を制御するためのデータの値の差(Dm,n−Dm-1,n)が、第1の基準値以上[第2の基準値以下]である場合、第1のスイッチ回路(53)[第2のスイッチ回路(54)]がオン状態とされることで第n列目のデータ電極に第1の電圧V1[第2の電圧2]が印加され、第1の基準値未満且つ第2の基準値を越えている場合、第1及び第2のスイッチ回路(53),(54)はオフ状態に保持される。

Description

明細書 固定画素表示装置及び冷陰極電界電子放出表示装置 技術分野
本発明は、 固定画素表示装置及び冷陰極電界電子放出表示装置 に関する。 背景技術
第 1 の方向に延びる M本のス トライプ状の走査電極、 及び、 第 1 の方向とは異なる (例えば、 直交する) 第 2の方向に延びる N 本のス トライプ状のデータ電極を備え、 走査電極とデータ電極と の重複領域から構成された発光領域が M行 X N列の 2次元マ 卜 リ ックス状に配列された構造を有する固定画素表示装置として、 例えば、 冷陰極電界電子放出表示装置、 液晶表示装置、 有機エレ ク トロルミネッセンス表示装置、 無機エレク トロルミネッセンス 表示装置が知られている (例えば、 特開平 1 1 — 2 9 6 1 3 1号 参照)。 そして、 これらの固定画素表示装置にあっては、 線順次 駆動方式が屡々採用されている。 こ こで、 線順次駆動方式とは、 マトリクス状に交差する走査電極とデータ電極において、 走查電 極に走査信号を入力して走査電極を選択、 走査し、 データ電極に 入力されたビデオ信号 (色信号とも呼ばれる) に基づき画像を表 示させ、 1画面を構成する方法である。
通常、 各データ電極には、 第 1 4図に回路図を示すデータ電極 出力回路 1 0 0が接続されている。 尚、 データ電極の等価回路も 第 1 4図に示す。 このデータ電極出力回路 1 0 0は、 例えば、 C M O S回路から成る電流バッファ回路である。
通常、 画像信号が A Z Dコンバータ 4 1 に入力され、 A / Dコ ンバー夕 4 1 の出力がライン.バッファ 4 2 に一旦記憶され、 更に は、 D / Aコンパ一夕 4 3 に送られ、 D / Aコンバータ 4 3から のアナログ信号がデータ電極出力回路 1 0 0 に送られる。 一方、 走査電極が走査電極出力回路に接続されている。 尚、 第 1 4図に は、 走査電極及び走査電極出力回路は図示していない。 そして、 切替タイミングパルス (口一ド信号) に基づく走査電極出力回路 の動作によって、 第 1行目から第 M行目までの走査電極が線順次 駆動され、 走査電極に、 順次、 例えば一定の電圧が印加される。 また、 第 n列目 (伹し、 n = 1 , 2 · · · N ) のデ一夕電極には、 階調に応じて、 電圧変調方式に基づき可変の電圧 V DATAがデータ 電極出力回路 1 0 0から印加される (第 3図の (B ) 参照)。
ところで、 第 1 4図に示すように、 デ一タ電極には容量成分が 存在するので、 データ電極出力回路 1 0 0からデータ電極に印加 される電圧 V DAT A の立上り、 立下りの波形が、 第 3図の (B ) に 示すように、 急峻にはなり難い。 データ電極に印加される電圧 V DATA の波形が急峻ではないと、 画面表示の応答性が悪くなり、 滑 らかな画像表示が困難となる。 一般に、 冷陰極電界電子放出表示 装置においては、 データ電極である例えば力ソード電極には大き な容量成分が存在し易く、 その結果、 デ一夕電極に印加される電 圧 V DATAの立上り、 立下りの波形が一層急峻にはなり難い。
従って、 本発明の目的は、 電極へ印加される電圧の立上り、 立 下りの波形を急峻にし得る構成を有する固定画素表示装置及び 冷陰極電界電子放出表示装置を提供することにある。 発明の開示
上記の目的を達成するための本発明の固定画素表示装置は、 第 1 の方向に延びる M本 (但し、 M≥ 2 ) のス トライプ状の走查電 極、及び、第 1 の方向とは異なる第 2の方向に延びる N本(伹し、 N≥ 2 ) のス トライプ状のデ一夕電極を備え、 走査電極とデータ 電極との重複領域から構成された発光領域が M行 X N列の 2次 元マ ト リ ックス状に配列された固定画素表示装置であって、
データ電極を駆動するために、 各データ電極に接続された駆動 用 ドライバを備えており、
該各駆動用 ドライバは、 スィッチ回路、 出力回路、 及び、 減算 回路から成り、
該スィ ッチ回路は、
( A ) デ一夕電極に第 1 の電圧 を印加するための第 1 のス ィツチ回路、
( B ) デ一夕電極に第 2の電圧 V 2 (伹し、 V 2≠V ! ) を印加す るための第 2のスィッチ回路、 及び、
( C ) 第 1 のスィッチ回路及び第 2のスィッチ回路のオン Zォ フ制御を行うための比較器、
を備え、
第 m行目 (但し、 m = 2, 3 · · · Μのいずれか) の走査電極 によって構成される Ν個の発光領域のそれぞれにおける発光状 態を制御するためのデ一夕の値 D m,„ (但し、 nは 1, 2 · · · N である)に基づき前記出力回路から出力された電圧が、一定期間、 第 n列目のデータ電極に印加され、
且つ、 第 m行目の走査電極によって構成される発光領域のそれ ぞれにおける発光状態を制御するためのデータの値 D m, n から第 (m- 1 ) 行目の走査電極によって構成される発光領域のそれぞ れにおける発光状態を制御するためのデータの値 D m nを前記減 算回路において減じて得られた値 (D^. n— が入力値とし て前記比較器に入力され、 該比較器に入力された該入力値と、 第 1 の基準値及び第 2の基準値とが該比較器において比較され、
( 1 ) 入力値が第 1 の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 1 のスイツ チ回路がオン状態とされることで、 該所定の期間、 第 n列目のデ 一夕電極に第 1 の電圧 V iが印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 2のスイツ チ回路がオン状態とされることで、 該所定の期間、 第 n列目のデ 一夕電極に第 2の電圧 V 2が印加され、
( 3 ) 入力値が、 第 1の基準値未満であり、 且つ、 第 2の基準 値を越えている場合、 該第 1 のスィッチ回路及び該第 2のスイ ツ チ回路はオフ状態に保持される、
ことを特徴とする。
本発明の固定画素表示装置において、 第 1行目の走査電極によ つて構成される N個の発光領域のそれぞれにおける発光状態を 制御するためのデ一夕の値 Dし n (但し、 nは 1 , 2 · · · Nであ る) に基づき出力回路から出力された電圧が、 一定期間、 第 n列 目のデータ電極に印加される。 そして、 この場合には、 第 1行目 の走査電極によって構成される発光領域のそれぞれにおける発 光状態を制御するためのデータの値 D i. nからデータ値 「 0」 (デ —夕の値 D Q, nと表現する)を減算回路において減じて得られた値 (D 1>n- D 0,„) が入力値として比較器に入力され、 比較器に入力 された入力値と、 第 1 の基準値及び第 2の基準値とが比較器にお いて比較される。 データの値 D fl, nを用いる代わりに、 直前のデ一 夕の値 D m, n ( 1 フレーム前の最後のデータの値) を用いることも できる。
上記の目的を達成する,ための本発明の第 1 の態様に係る冷陰 極電界電子放出表示装置は、 力ソードパネルとアノードパネルと がそれらの周縁部で接合されて成る冷陰極電界電子放出表示装 置であって、
' 力ソードパネルは、
( a ) 支持体、
( b ) 支持体上に形成され、 第 1 の方向に延びる N本 (但し、
N≥ 2 ) のス トライプ状の力ソ一ド電極、
( c ) 支持体及び力ソード電極上に形成された絶縁層、
( d ) 絶縁層上に形成され、 第 1 の方向とは異なる第 2の方向 に延びる M本 (但し、 M≥ 2 ) のス トライプ状のゲ一ト電極、 及 び、
( e ) 力ソード電極とゲート電極との重複領域に位置する電子 放出領域、
から構成されており、
アノードパネルは、 基板、 並びに、 該基板上に形成された、 各 電子放出領域に対応して設けられた蛍光体領域及びアノー ド電 極から構成されており、
電子放出領域は、 ゲート電極及び絶縁層に設けられた開口部の 底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
( f ) 力ソー ド電極を駆動するために、 各力ソー ド電極に接続 された駆動用 ドライバ、
を更に備えており、
該各駆動用 ドライバは、 スィ ッチ回路、 出力回路、 及び、 減算 回路から成り、
該スィッチ回路は、
( A) 力ソード電極に第 1 の電圧 V, を印加するための第 1 の スィッチ回路、
(B ) 力ソード電極に第 2の電圧 V2 (但し、 V2> V を印加 するための第 2のスィッチ回路、 及び、
( C) 第 1 のスィッチ回路及び第 2のスィッチ回路のオン/ォ フ制御を行うための比較器、
を備え、
第 m番目 (但し、 m= 2, 3 · · · Μのいずれか) のゲート電 極によって構成される Ν個の電子放出領域のそれぞれにおける 電子の放出状態を制御するためのデータの値 Dm,n (伹し、 ηは 1 , 2 · * · Νである) に基づき前記出力回路から出力された電圧が、 一定期間、 第 η番目の力ソード電極に印加され、
且つ、 第 m番目のゲート電極によって構成される電子放出領域 のそれぞれにおける電子の放出状態を制御するためのデータの 値 Dffl,nから第 (m— 1 ) 番目のゲート電極によって構成される電 子放出領域のそれぞれにおける電子の放出状態を制御するため のデータの値 D n を前記減算回路において減じて得られた値 (Dm>n- DB >n) が入力値として前記比較器に入力され、 該比較 器に入力された該入力値と、 第 1 の基準値及び第 2の基準値とが 該比較器において比較され、
( 1 ) 入力値が第 1 の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間よりも短い所定の期間、 該第 1 のスィ V チ回路がオン状態とされることで、 該所定の期間、 第 n番巨の力 ソ —ド電極に第 1 の電圧 V ,が印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較 の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 2のスィッ チ回路がオン状態とされることで、 該所定の期間、 第 n番百の力 ソ —ド電極に第 2の電圧 V 2が印加され、
( 3 ) 入力値が、 第 1 の基準値未満であり、 且つ 、 第 2の基準 値を越えている場合、 該第 1 のスィッチ回路及び該第 2のスィッ チ回路はオフ状態に保持される、
ことを特徴とする。
本発明の第 1 の態様に係る冷陰極電界電子放出表示装置にお いて、 第 1番目のゲー ト電極によって構成される N個の電子放出 領域のそれぞれにおける電子の放出状態を制御するためのデ一 夕の値 D (但し、 nは 1 , 2 · · · Νである) に基づき出力回 路から出力された電圧が、 一定期間、 第 η番目の力ソー ド電極に 印加される。 そして、 この場合には、 第 1番目のゲート電極によ つて構成される Ν個の電子放出領域のそれぞれにおける発光状 態を制御するためのデータの値 Vからデータ値 「 0」 (データの 値 D。, nと表現する) を減算回路において減じて得られた値 (D ,,„ 一 D。,n) が入力値として比較器に入力され、 比較器に入力された 入力値と、 第 1 の基準値及び第 2の基準値とが比較器において比 較される。 データの値 D。, nを用いる代わりに、 直前のデ一夕の値 D Mn ( l フレーム前の最後のデータの値)を用いることもできる。 上記の目的を達成するための本発明の第 2 の態様に係る冷陰 極電界電子放出表示装置は、 力ソードパネルとァノ一ドパネルと がそれらの周縁部で接合されて成る冷陰極電界電子放出表示装 置であつて、
力ソードパネルは、
( a ) 支持体、
( b ) 支持体上に形成され、 第 1 の方向に延びる M本 (但し、
M≥ 2 ) のス トライプ状の力ソード電極、
( c ) 支持体及び力ソード電極上に形成された絶縁層、
( d ) 絶縁層上に形成され、 第 1 の方向とは異なる第 2の方向 に延びる N本 (但し、 N≥ 2 ) のス トライプ状のゲート電極、 及 び、
( e ) 力ソー ド電極とゲー ト電極との重複領域に位置する電子 放出領域、
から構成されており、
アノードパネルは、 基板、 並びに、 該基板上に形成された、 各 電子放出領域に対応して設けられた蛍光体領域及びアノー ド電 極から構成されており、
電子放出領域は、 ゲー ト電極及び絶縁層に設けられた開口部の 底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
( f ) ゲート電極を駆動するために、 各ゲート電極に接続され た駆動用 ドライバ、
を更に備えており、
該各駆動用 ドライバは、 スィッチ回路、 出力回路、 及び、 減算 回路から成り、
該スィッチ回路は、
( A ) ゲート電極に第 1 の電圧 V t を印加するための第 1 のス ィ ツチ回路、
(B ) ゲート電極に第 2の電圧 V2 (但し、 Vz V!) を印加す るための第 2のスィッチ回路、. 及び、
( C ) 第 1 のスィッチ回路及び第 2のスィッチ回路のオン/ォ フ制御を行うための比較器、
を備え、
第 m番目 (但し、 m= 2, 3 · · · Μのいずれか) の力ソ一ド 電極によって構成される Ν個の電子放出領域のそれぞれにおけ る電子の放出状態を制御するためのデータの値 Dm,n (伹し、 nは 1, 2 · · · Νである) に基づき前記出力回路から出力された電 圧が、 一定期間、 第 η番目のゲート電極に印加され、
且つ、 第 m番目の力ソード電極によって構成される電子放出領 域のそれぞれにおける電子の放出状態を制御するためのデ一夕 の値 D m,nから第 (m— 1 ) 番目の力ソード電極によって構成され る電子放出領域のそれぞれにおける電子の放出状態を制御する ためのデ一夕の値 D nを前記減算回路において減じて得られた 値 ( Dn,„- Dm-un) が入力値として前記比較器に入力され 、 該比 較器に入力された該入力値と、 第 1 の基準値及び第 2の基準値と が該比較器において比較され、
( 1 ) 入力値が第 1の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 1 のスィ ッ チ回路がオン状態とされることで、 該所定の期間、 第 n番 のゲ 一卜電極に第 1の電圧 V ,が印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 2のスィッ チ回路がオン状態とされることで、 該所定の期間、 第 n番 のゲ ート電極に第 2の電圧 V 2が印加され、
( 3 ) 入力値が、 第 1 の基準値未満であり、 且つ、 第 2の基準 値を越えている場合、 該第 1 のスィ ッチ回路及び該第 2のスイツ チ回路はオフ状態に保持される、
ことを特徴とする。
本発明の第 2の態様に係る冷陰極電界電子放出表示装置にお いて、 第 1番目の力ソード電極によって構成される N個の電子放 出領域のそれぞれにおける電子の放出状態を制御するためのデ —夕の値 (伹し、 nは 1 , 2 · · · Νである) に基づき出力 回路から出力された電圧が、 一定期間、 第 η番目のゲート電極に 印加される。 そして、 この場合には、 第 1番目の力ソ一ド電極に よって構成される Ν個の電子放出領域のそれぞれにおける発光 状態を制御するためのデ一夕の値 Dし ηからデータ値 「 0」 (デ一 夕の値 D D,n と表現する) を減算回路において減じて得られた値 (D 1>n- D 0,n) が入力値として比較器に入力され、 比較器に入力 された入力値と、 第 1 の基準値及び第 2の基準値とが比較器にお いて比較される。 データの値 D。, nを用いる代わり に、 直前のデー 夕の値 DM>n ( 1 フレーム前の最後のデータの値) を用いることも できる。
本発明の固定画素表示装置にあっては、 走査電極に印加される 電圧とデータ電極に印加される電圧との差を Δ νとしたとき、 第 1 の電圧 V , は、 Δ Vの最大値を得るためにデータ電極に印加す べき電圧であり、 第 2の電圧 V 2 は、 Δ Vの最小値を得るために デ一夕電極に印加すべき電圧であることが好ましい。 即ち、 (走 查電極に印加される電圧) > (データ電極に印加される電圧) の 場合には V,<V2 であり、 (走査電極に印加される電圧) < (デ 一夕電極に印加される電圧) の場合には v 1> v 2であることが好 ましい。 また、 本発明の第 1 の態様に係る冷陰極電界電子放出表 示装置にあっては、 ゲー ト電極に印加される電圧と力ソード電極 に印加される電圧との差を A V ecとしたとき、第 1 の電圧 V ,は、 Δ V (^の最大値を得るために力ソード電極に印加すべき電圧 (例 えば、 0ポルト) であり、 第 2 の電圧 V 2 は、 A V GC の最小値を 得るためにカゾード電極に印加すべき電圧 ( > 0ポルト) である ことが好ましい。 更には、 本発明の第 2の態様に係る冷陰極電界 電子放出表示装置にあっては、 ゲート電極に印加される電圧と力 ソード電極に印加される電圧との差を A V e (;としたとき、 第 1 の 電圧 V , は、 Δ V ^ の最大値を得るためにゲー ト電極に印加すベ き電圧であり、 第 2の電圧 V 2 は、 Δ V ^ の最小値を得るために ゲート電極に印加すべき電圧であることが好ましい。 伹し、 第 1 の電圧 V 第 2の電圧 V 2は、 これらの値に限定されるものでは ない。
これらの態様を含む本発明の固定画素表示装置、 本発明の第 1 の態様若しく は第 2 の態様に係る冷陰極電界電子放出表示装置 にあっては、 出力回路を、 例えば C M O S回路やバイポーラ回路 から成る電流バッファ回路とすることができる。 尚、 電流パッフ ァ回路とは、 電圧ゲインが 1であり、 電流ゲインが 1 を越える回 路を指す。 具体的には、 電流バッファ回路への入力電圧と電流バ ッファ回路からの出力電圧は等しく、 電流バッファ回路への入力 電流よ り も電流バッファ回路からの出力電流が大きい回路を指 す。 尚、 出力回路を、 電圧ゲインが 1 を越える回路である電圧増 幅回路から構成することもできる。
本発明の固定画素表示装置として、 電極に印加する電圧によつ て輝度が制御される形式の固定画素表示装置、 即ち、 階調制御方 式が電圧変調方式である固定画素表示装置、 具体的には、 冷陰極 電界電子放出表示装置、 液晶表示装置、 有機エレク トロルミネッ センス表示装置、 無機エレク トロルミネッセンス表示装置を挙げ ることができる。
本発明の固定画素表示装置、 本発明の第 1 の態様若しくは第 2 の態様に係る冷陰極電界電子放出表示装置 (以下、 これらを総称 して、 単に、 本発明と呼ぶ場合がある) において、 スィッチ回路 を構成する第 1 のスィッチ回路、 第 2のスィッチ回路は、 如何な る形式のスィッチ回路とすることもでき、 例えば、 N M O S— F E Tから成るスィッチ回路を挙げることができる。 また、 減算回 路及び比較器は、 周知の減算回路及び比較器から構成すればよい。 本発明の固定画素表示装置、 本発明の第 1 の態様若しくは第 2 の態様に係る冷陰極電界電子放出表示装置は、 線順次駆動方式に よって駆動されることが好ましい。 ここで、線順次駆動方式とは、 マトリクス状に交差する電極群の内の、 例えば、 ゲート電極を走 查電極とし、 力ソード電極をデ一夕電極とし、 走査信号に基づき ゲート電極を選択、 走査し、 力ソー ド電極からの信号 (ビデオ信 号、 データ信号あるいは色信号と呼ばれる) に基づき画像を表示 させ、 1画面を構成する方法であり、 あるいは又、 例えば、 カソ ード電極を走査電極とし、 ゲート電極をデータ電極とし、 走査信 号に基づき力ソード電極を選択、 走査し、 ゲート電極からの信号 (ビデオ信号、 データ信号あるいは色信号と呼ばれる) に基づき 画像を表示させ、 1画面を構成する方法である。
本発明において、 一定期間 (1 ) とは、 具体的には 1走査期 間 (時間) を意味する。 即ち、 一定期間 (Ί ) の Μ倍が 1 フ レ ーム時間である。 また、 所定の期間 (τ2) と一定期間 (τ と は、 丁2<丁ぃ 好ましくは 0 . 1 1\≤丁2≤ 0 . 8 Τ 一層好ま しくは 0 . 1 T t≤ Τ 2≤ 0 . 4 T , の関係にあることが望ましい。 また、 所定の期間 (T 2) と一定期間 (Τ とは、 同時に開始す ることが望ましい。
本発明の固定画素表示装置にあっては、 (走査電極に印加され る電圧) > (データ電極に印加される電圧) の場合、 で あるが故に、 第 1 の基準値を電圧 ( V2- V ,) に対応する値 (回 路構成に依存してデジタル値の場合もあるし、 アナログ値の場合 もある。 第 1 の基準値に関する以下の説明においても同様であ る)、 第 2の基準値を電圧 ]3 ( V t- V 2) に対応する値 (回路構成 に依存してデジタル値の場合もあるし、 アナログ値の場合もある。 第 2の基準値に関する以下の説明においても同様である) とした とき、 0 . 1 2 5 ≤ α≤ 0 . 7 5 、 0 . 1 2 5 ≤ j8 ≤ 0 . 7 5 を 満足することが好ましい。 一方、 (走査電極に印加される電圧) く (データ電極に印加される電圧) の場合、 V i> V2であるが故 に、 第 1 の基準値を電圧ひ ( V ,- V2) に対応する値、 第 2の基 準値を電圧 jS ( V2- に対応する値としたとき、 0 . 1 2 5
≤ ≤ 0 . 7 5 、 0 . 1 2 5 ≤ i3 ≤ 0 . 7 5 を満足することが好 ましい。
また、 本発明の第 1 の態様に係る冷陰極電界電子放出表示装置 にあっては、 V2>V 1であるが故に、 第 1 の基準値を電圧 α ( V 2- V ,) に対応する値、 第 2 の基準値を電圧 3 ( V ,- V 2) に対 応する値としたとき、 0 . 1 2 5 ≤ ひ≤ 0 . 7 5 、 0 . 1 2 5 ≤ iS ≤ 0 . 7 5 を満足することが好ましい。
更には、 本発明の第 2の態様に係る冷陰極電界電子放出表示装 置にあっては、 ν2<ν,であるが故に、第 1 の基準値を電圧 α (ν V2) に対応する値、 第 2 の基準値を電圧 /3 ( V2- V ,) に対 応する値としたとき、 0 . 1.2 5≤ α≤ 0. 7 5、 0 . 1 2 5 ≤ β ≤ 0 . 7 5 を満足することが好ましい。
尚、 本発明において、 第 m行目の走査電極によって構成される N個の発光領域のそれぞれにおける発光状態を制御するための データ (階調制御用データ) の値 Dm,nとは、 第 n行目のデ一夕電 極に印加すべき電圧を規定するデータであり、 第 m番目のゲート 電極によって構成される N個の電子放出領域のそれぞれにおけ る電子の放出状態を制御するためのデータ (階調制御用デ一夕) の値 Dm,nとは、第 n番目の力ソード電極に印加すべき電圧を規定 するデータであり、 第 m番目の力ソード電極によって構成される N個の電子放出領域のそれぞれにおける電子の放出状態を制御 するためのデータ (階調制御用データ) の値 Dffl,nとは、 第 n番目 のゲー ト電極に印加すべき電圧を規定するデータである。 尚、 こ の説明は、 m= l の場合を包含する。
また、 「入力値が第 1 の基準値以上である場合」 を 『入力値が 第 1 の基準値を越える場合』 に置き換えても等価であり、 「入力 値が第 2の基準値以下である場合」 を 『入力値が第 2の基準値未 満である場合』 に置き換えても等価であり、 「入力値が、 第 1 の 基準値未満であり、且つ、第 2の基準値を越えている場合」 を『入 力値が、 第 1 の基準値以下であり、 且つ、 第 2の基準値以上であ る場合』 に置き換えても等価である。
本発明において、 第 1 の方向と第 2の方向とは直交しているこ とが (即ち、 例えば、 走査電極や力ソード電極の射影像とデータ 電極ゃゲー ト電極の射影像とは直交していることが)、 固定画素 表示装置や冷陰極電界電子放出表示装置の構造の簡素化といつ た観点から好ましい。
本発明において、 M及び N.の値の組合せとして、 具体的には、 ( 1 9 2 0, 1 0 8 0 )、 ( 1 9 2 0, 1 0 3 5 )、 ( 1 0 2 4 , 7 6 8 )、 ( 8 0 0 , 6 0 0 )、 ( 6 4 0 , 4 8 0 )、 ( 7 2 0 , 4 8 0 )、 ( 1 2 8 0 , 9 6 0 ), ( 1 2 8 0 , 1 0 2 4 ) 等、 画像表示用解 像度の幾つかを例示することができるが、 これらの値に限定する ものではない。
本発明の第 1 の態様若しく は第 2 の態様に係る冷陰極電界電 子放出表示装置 (以下、 これらを総称して、 単に、 本発明の冷陰 極電界電子放出表示装置と呼ぶ場合がある) にあっては、 カソー ド電極及びゲー ト電極に印加された電圧によって生じた強電界 が電子放出部に加わる結果、 量子トンネル効果により電子放出部 から電子が放出される。 そして、 この電子は、 アノードパネルに 設けられたアノー ド電極に引きつけられ、 蛍光体領域に衝突する。 即ち、 アノード電極から力ソード電極へと放出電子電流が流れる。 そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、 画像として認識することができる。 力ソ一ド電極の射影像とゲ一 ト電極の射影像とが重複する領域 (重複領域) に設けられ、 ある いは、 位置する 1又は複数の電子放出部によって、 電子放出領域 が構成される。
本発明の冷陰極電界電子放出表示装置において、 力ソード電極 は力ソード電極制御回路に接続され、 ゲート電極はゲート電極制 御回路に接続され、 アノード電極はアノー ド電極制御回路に接続 されている。 アノード電極制御回路の出力電圧 VA は、 通常、 一 定であり、 例えば、 5キロポルト〜 1 0キロポルトとすることが できる。 一方、 力ソー ド電極に印加する電圧 及びゲート電極 に印加する電圧 Ve に関しては、 階調制御方式が電圧変調方式で あるが故に、
( 1 ) 力ソード電極に印加する電圧 V e を一定とし、 ゲート電極 に印加する電圧 Veを変化させる方式
( 2 ) 力ソード電極に印加する電圧 Ve を変化させ、 ゲート電極 に印加する電圧 Veを一定とする方式
( 3 ) 力ソード電極に印加する電圧 Ve を変化させ、 且つ、 ゲ一 卜電極に印加する電圧 V eも変化させる方式がある。
本発明の冷陰極電界電子放出表示装置において、 力ソードパネ ルを構成する支持体、 アノードパネルを構成する基板は、 少なく とも表面が絶縁性部材から構成されていればよく、 無アル力リガ ラス基板、 低アルカリガラス基板、 石英ガラス基板といった各種 のガラス基板、 表面に絶縁膜が形成された各種のガラス基板、 石 英基板、 表面に絶縁膜が形成された石英基板、 表面に絶縁膜が形 成された半導体基板を挙げることができるが、 製造コス ト低減の 観点からは、 ガラス基板、 あるいは、 表面に絶縁膜が形成された ガラス基板を用いることが好ましい。 ガラス基板を構成するガラ スとして、 より具体的には、 高歪点ガラス、 ソーダガラス ( N a 2〇 · C a Ο · S i 02)、 硼珪酸ガラス (N a 2〇 - Β 23 · S i O 2)、 フォルステラィ ト ( 2 M g〇 · S i O 2)、 鉛ガラス ( N a 2 O · P b〇 · S i 02) を例示することができる。
本発明の冷陰極電界電子放出表示装置を構成するカゾー ドパ ネルにおける力ソード電極やゲー ト電極、 収束電極 (後述する) を構成する材料として、 タングステン (W)、 ニオブ (N b )、 夕 ン夕ル (T a )、 チタン (T i )、 モリブデン (M o ), クロム ( C r )、 アルミニウム (A l )、 銅 ( C u )、 金 (A u )、 銀 (A g )、 ニッケル ( N i )、 コバルト ( C o )、 ジルコニウム ( Z r )、 鉄 ( F e )、 白金 ( P t ) 及び亜鉛 ( Z n ) から成る群から選択さ れた少なく とも 1種類の金属; これらの金属元素を含む合金ある いは化合物 (例えば T i N等の窒化物や、 W S i 2、 M o S i 2、 T i S i い T a S i 2 等のシリサイ ド) ; シリ コン ( S i ) 等の 半導体 ; ダイヤモンド等の炭素薄膜 ; I T O (インジウム · 錫酸 化物)、 酸化インジウム、 酸化亜鉛等の導電性金属酸化物を例示 することができる。
力ソード電極やゲート電極、 収束電極の形成方法として、 例え ば、 電子ビーム蒸着法や熱フィ ラメン ト蒸着法といった蒸着法、 スパッタリ ング法、 C V D法やイオンプレーティ ング法とエッチ ング法との組合せ ; スクリーン印刷法 ; メツキ法 (電気メツキ法 や無電解メツキ法) ; リフ トオフ法 ; レ一ザアブレーショ ン法 ; ゾルーゲル法等を挙げることができる。 スクリーン印刷法ゃメッ キ法によれば、 直接、 例えばス トライプ状の力ソード電極ゃゲー ト電極、 収束電極を形成することが可能である。
絶縁層や後述する層間絶縁層の構成材料として、 S i 02、 B P S G、 P S G、 B S G、 A s S G、 P b S G、 S i N、 S i O N、 S O G (スピンオングラス)、 低融点ガラス、 ガラスペース トといった S i 〇2 系材料、 S i N、 ポリイミ ド等の絶縁性樹脂 を、 単独あるいは適宜組み合わせて使用することができる。 絶縁 層や後述する層間絶縁層の形成には、 C V D法、 塗布法、 スパッ 夕リ ング法、 スク リーン印刷法等の公知のプロセスが利用できる。 本発明の冷陰極電界電子放出表示装置においては、
( a ) 支持体上に形成され、 第 1 の方向に延びるス トライプ状 のカソード電極、
( b ) 支持体及び力ソード電極上に形成された絶縁層、
( c ) 絶縁層上に形成され、.第 1 の方向とは異なる第 2の方向 に延びるス トライプ状のゲート電極、
( d ) ゲート電極及び絶縁層に設けられた開口部、 及び、 ( e ) 開口部の底部に位置する電子放出部、
から冷陰極電界電子放出素子 (以下、 電界放出素子と略称する) が構成されている。
' ここで、 電界放出素子は如何なる形態の電界放出素子とするこ ともでき、 例えば、
( 1 ) 円錐形の電子放出部が開口部の底部に位置する力ソード電 極上に設けられたスピント型電界放出素子
( 2 ) 略平面状の電子放出部が開口部の底部に位置する力ソード 電極上に設けられた扁平型電界放出素子
( 3 ) 王冠状の電子放出部が開口部の底部に位置する力ソード電 極上に設けられ、 電子放出部の王冠状の部分から電子を放出する クラウン型電界放出素子
( 4 ) 平坦な力ソード電極の表面から電子を放出する平面型電界 放出素子
( 5 ) 凹凸が形成された力ソード電極の表面の多数の凸部から電 子を放出するクレー夕型電界放出素子
( 6 ) 力ソード電極のエッジ部から電子を放出するエッジ型電界 放出素子
を例示することができる。
電界放出素子として、 上述の各種の形式の他に、 表面伝導型電 子放出素子と通称される素子も知られており、 冷陰極電界電子放 出表示装置に適用することができる。 表面伝導型電子放出素子に おいては、 例えばガラスから成る基板上に酸化錫 ( S n〇2)、 金 (A u )、 酸化インジウム ( Ι· η 23) /酸化錫 ( S n〇2)、 力一 ボン、 酸化パラジウム ( P d〇) 等の材料から成り、 微小面積を 有する薄膜がマトリクス状に形成され、 各薄膜は 2つの薄膜片か ら成り、 一方の薄膜片に行方向配線、 他方の薄膜片に列方向配線 が接続されている。 一方の薄膜片と他方の薄膜片との間には数 n mのギャップが設けられている。 行方向配線と列方向配線とによ つて選択された薄膜においては、 ギャップを介して薄膜から電子 が放出される。
スピント型電界放出素子にあっては、 電子放出部を構成する材 料として、 タングステン、 タングステン合金、 モリブデン、 モリ ブデン合金、 チタン、 チタン合金、 ニオブ、 ニオブ合金、 タンタ ル、 タンタル合金、 クロム、 クロム合金、 及び、 不純物を含有す るシリコン (ポリ シリコンやアモルファスシリ コン) から成る群 から選択された少なく とも 1種類の材料を挙げることができる。 スピント型電界放出素子の電子放出部は、 例えば、 真空蒸着法や スパッ夕リ ング法、 C V D法によって形成することができる。 扁平型電界放出素子にあっては、 電子放出部を構成する材料と して、 力ソード電極を構成する材料より も仕事関数 Φの小さい材 料から構成することが好ましく、 どのような材料を選択するかは、 力ソード電極を構成する材料の仕事関数、 ゲート電極と力ソード 電極との間の電位差、 要求される放出電子電流密度の大きさ等に 基づいて決定すればよい。 電界放出素子における力ソード電極を 構成する代表的な材料として、タングステン(Φ = 4. 5 5 e V)、 ニオブ ( Φ = 4. 0 2〜 4. 8 7 e V)、 モリブデン (Φ = 4. 5 3〜 4. 9 5 e V)、 アルミニウム ( Φ = 4. 2 8 e V)、 銅 (Φ = 4. 6 e V)、 タンタル ( Φ = 4. 3 e V)、 クロム ( Φ = 4. 5 e V)、 シリコン (Φ = 4. 9 e V) を例示することができる。 電子放出部は、 これらの材料より も小さな仕事関数 Φを有してい ることが好ましく、 その値は概ね 3 e V以下であることが好まし い。 係る材料として、 炭素 ( Φ < 1 e V )、 セシウム ( Φ = 2. 1 4 e V ) > L a B 6 ( Φ = 2. 6 6〜 2. 7 6 e V ) , B a〇 (Φ = 1. 6〜 2. 7 e V)、 S r O ( Φ = 1 . 2 5〜 : L . 6 e V)、 Y 20 J ( Φ = 2. 0 e V)、 C a〇 (《|) = l . 6〜 1. 8 6 e V)、 B a S ( Φ = 2. 0 5 e V)、 T i N ( Φ = 2. 9 2 e V)、 Z r N ( Φ = 2. 9 2 e V) を例示することができる。 仕事関数 Φが 2 e V以下である材料から電子放出部を構成することが、 一層好 ましい。 尚、 電子放出部を構成する材料は、 必ずしも導電性を備 えている必要はない。
あるいは又、 扁平型電界放出素子において、 電子放出部を構成 する材料として、 係る材料の 2次電子利得 <5が力ソード電極を構 成する導電性材料の 2次電子利得 <5 より も大きくなるような材 料から適宜選択してもよい。 即ち、 銀 (A g )、 アルミニウム (A 1 )、 金 ( A u )、 コバルト ( C o )、 銅 ( C u )、 モリブデン ( M o )、 ニオブ (N b )、 ニッケル (N i )、 白金 ( P t )、 タンタル (T a )、 タングステン (W)、 ジルコニウム ( Z r ) 等の金属 ; シリコン ( S i )、 ゲルマニウム ( G e ) 等の半導体 ; 炭素ゃダ ィャモンド等の無機単体;及び酸化アルミニウム (A 1 203)、 酸 化バリウム ( B a〇)、 酸化ベリ リウム ( B e O )、 酸化カルシゥ ム ( C a O)、 酸化マグネシウム (M g〇)、 酸化錫 ( S n 02)、 フッ化バリウム ( B a F 2)、 フッ化カルシウム ( C a F 2) 等の化 合物の中から、 適宜選択することができる。 尚、 電子放出部を構 成する材料は、 必ずしも導電性を備えている必要はない。
扁平型電界放出素子にあっては、 特に好ましい電子放出部の構 成材料として、 炭素、 より具体的にはダイヤモンドやグラフアイ 卜 、 グラフアイ ト · ナノファイバ一、 カーボン · ナノチューブ構 造体、. Z n Oゥイスカー、 M g〇ゥイスカー、 S n〇 2 ウイスカ 一 、 M n〇ゥイスカー、 Y 23 ウイス力一、 N i 〇ゥイスカー、
I T Oゥイス力一、 I n 23ウイス力一、 A l 23ウイスカーを げることができる。 電子放出部をこれらから構成する場合、 5
X 1 0 7V Z m以下の電界強度にて、冷陰極電界電子放出表示装置 に必要な放出電子電流密度を得ることができる。 また、 ダイヤモ ンドは電気抵抗体であるため、 各電子放出部から得られる放出電 子電流を均一化することができ、 よって、 冷陰極電界電子放出表 示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。 更に、 これらの材料は、 冷陰極電界電子放出表示装置内の残留ガ スのィオンによるスパッ夕作用に対して極めて高い耐性を有す るので 、 電界放出素子の長寿命化を図ることができる。
力一ボン ·ナノチューブ構造体として、具体的には、 力一ボン · ナノチューブ及び/又は力一ボン ·ナノファイバ一を挙げること ができる。 より具体的には、 カーボン · ナノチューブから電子放 出部を構成してもよいし、 カーボン · ナノファイバーから電子放 出部を構成してもよいし、 力一ボン · ナノチューブと力一ボン · ナノファイバ一の混合物から電子放出部を構成してもよい。 カー ボン ·ナノチューブやカーボン ·ナノファイバ一は、巨視的には、 粉末状であってもよいし、 薄膜状であってもよいし、 場合によつ ては、 カーボン · ナノチューブ構造体は円錐状の形状を有してい てもよい。 カーボン · ナノチューブやカーボン · ナノファイバー は、 周知のアーク放電法やレーザアブレ一ショ ン法といった P V D法、 プラズマ C V D法やレーザ C V D法、 熱 C V D法、 気相合 成法、 気相成長法といった各種の C V D法によって製造、 形成す ることができる。
扁平型電界放出素子を、 カーボン · ナノチューブ構造体やダラ ファイ ト · ナノファイバー、 上記の各種ウイスカー (以下、 これ らを総称して、 カーボン · ナノチューブ構造体等と呼ぶ) をバイ ンダー材料に分散させたものを力ソー ド電極の所望の領域に例 えば塗布した後、 バインダー材料の焼成あるいは硬化を行う方法
(より具体的には、 エポキシ系樹脂やアク リル系樹脂等の有機系 バイ ンダー材料や水ガラス等の無機系バイ ンダー材料にカーボ ン ' ナノチューブ構造体等を分散したものを、 力ソ一ド電極の所 望の領域に例えば塗布した後、 溶媒の除去、 バインダー材料の焼 成 ·硬化を行う方法) によって製造することもできる。 尚、 この ような方法を、 カーボン · ナノチューブ構造体等の第 1 の形成方 法と呼ぶ。 塗布方法として、 スク リーン印刷法を例示することが できる。
あるいは又、 扁平型電界放出素子を、 力一ボン · ナノチューブ 構造体等が分散された金属化合物溶液を力ソー ド電極上に塗布 した後、 金属化合物を焼成する方法によって製造することもでき、 これによつて、 金属化合物を構成する金属原子を含むマトリ ック スにてカーボン ·ナノチューブ構造体等が力ソード電極表面に固 定される。 尚、 このような方法を、 カーボン · ナノチューブ構造 体等の第 2の形成方法と呼ぶ。 マトリ ックスは、 導電性を有する 金属酸化物から成ることが好ましく、 より具体的には、 酸化錫、 酸化インジウム、 酸化インジウム一錫、 酸化亜鉛、 酸化アンチモ ン、 又は、 酸化アンチモン一錫から構成することが好ましい。 焼 成後、 各カーボン · ナノチューブ構造体等の一部分がマトリ ック スに埋め込まれている状態を得ることもできるし、 各カーボン ' ナノチュ一ブ構造体等の全体がマ ト リ ックスに埋め込まれてい る状態を得ることもできる。 マトリ ックスの体積抵抗率は、 I X 1 0 '9 Ω * m乃至 5 X 1 0 "6 Ω · πιであることが望ましい。
金属化合物溶液を構成する金属化合物として、 例えば、 有機金 属化合物、 有機酸金属化合物、 又は、 金属塩 (例えば、 塩化物、 硝酸塩、 酢酸塩) を挙げることができる。 有機酸金属化合物溶液 として、有機錫化合物、有機インジウム化合物、有機亜鉛化合物、 有機アンチモン化合物を酸 (例えば、 塩酸、 硝酸、 あるいは硫酸) に溶解し、 これを有機溶媒 (例えば、 トルエン、 酢酸プチル、 ィ ソプロピルアルコール) で希釈したものを挙げることができる。 また、 有機金属化合物溶液として、 有機錫化合物、 有機インジゥ ム化合物、有機亜鉛化合物、有機アンチモン化合物を有機溶媒(例 えば、 トルエン、 酢酸プチル、 イソプロピルアルコール) に溶解 したものを例示することができる。 溶液を 1 0 0重量部としたと き、力一ボン ·ナノチューブ構造体等が 0 . 0 0 1 〜 2 0重量部、 金属化合物が 0 . 1〜 1 0重量部、 含まれた組成とすることが好 ましい。 溶液には、 分散剤や界面活性剤が含まれていてもょレ また、 マ トリ ックスの厚さを増加させるといった観点から、 金属 化合物溶液に、 例えば力一ポンプラック等の添加物を添加しても よい。 また、 場合によっては、 有機溶媒の代わりに水を溶媒とし て用いることもできる。
力一ボン ·ナノチューブ構造体等が分散された金属化合物溶液 を力ソ一ド電極上に塗布する方法として、 スプレー法、 スピンコ 一ティ ング法、 デイ ツピング法、 ダイクオ一夕一法、 スクリーン 印刷法を例示することができるが、 中でもスプレー法を採用する ことが塗布の容易性といった観点から好ましい。
力一ボン ·ナノチューブ構造体等が分散された金属化合物溶液 を力ソード電極上に塗布した後、 金属化合物溶液を乾燥させて金 属化合物層を形成し、 次いで、 力ソード電極上の金属化合物層の 不要部分を除去した後、 金属化合物を焼成してもよいし、 金属化 合物を焼成した後、 力ソード電極上の不要部分を除去してもよい し、 力ソード電極の所望の領域上にのみ金属化合物溶液を塗布し てもよい。
金属化合物の焼成温度は、 例えば、 金属塩が酸化されて導電性 を有する金属酸化物となるような温度、 あるいは又、 有機金属化 合物や有機酸金属化合物が分解して、 有機金属化合物や有機酸金 属化合物を構成する金属原子を含むマ卜リ ックス (例えば、 導電 性を有する金属酸化物)が形成できる温度であればよく、例えば、 3 0 0 °C以上とすることが好ましい。 焼成温度の上限は、 電界放 出素子あるいは力ソー ドパネルの構成要素に熱的な損傷等が発 生しない温度とすればよい。
カーボン ·ナノチューブ構造体等の第 1 の形成方法あるいは第 2の形成方法にあっては、 電子放出部の形成後、 電子放出部の表 面の一種の活性化処理 (洗浄処理) を行う ことが、 電子放出部か らの電子の放出効率の一層の向上といった観点から好ましい。 こ のような処理として、水素ガス、アンモニアガス、ヘリウムガス、 アルゴンガス、 ネオンガス、 メタンガス、 エチレンガス、 ァセチ レンガス、 窒素ガス等のガス雰囲気中でのプラズマ処理を挙げる ことができる。
カーボン ·ナノチューブ構造体等の第 1 の形成方法あるいは第 2の形成方法にあっては、 電子放出部は、 開口部の底部に位置す る力ソード電極の部分の表面に形成されていればよく、 開口部の 底部に位置する力ソー ド電極の部分から開口部の底部以外の力 ソー ド電極の部分の表面に延在するよう に形成されていてもよ い。 また、 電子放出部は、 開口部の底部に位置する力ソード電極 の部分の表面の全面に形成されていても、 部分的に形成されてい てもよい。
電界放出素子の構造に依存するが、 ゲート電極及び絶縁層に設 けられた 1 つの開口部内に 1つの電子放出部が存在してもよい し、 ゲート電極及び絶縁層に設けられた 1つの開口部内に複数の 電子放出部が存在してもよいし、 ゲート電極に複数の開口部を設 け、 係る開口部と連通する 1つの開口部を絶縁層に設け、 絶縁層 に設けられた 1つの開口部内に 1又は複数の電子放出部が存在 してもよい。
開口部の平面形状 (支持体表面と平行な仮想平面で開口部を切 断したときの形状) は、 円形、 楕円形、 矩形、 多角形、 丸みを帯 びた矩形、 丸みを帯びた多角形等、 任意の形状とすることができ る。 開口部の形成は、 例えば、 等方性エッチング、 異方性エッチ ングと等方性エッチングの組合せによって行う ことができ、 ある いは又、 ゲ一ト電極や収束電極の形成方法に依っては、 ゲ一卜電 極や収束電極に開口部を直接形成することもできる。 絶縁層や層 間絶縁層における開口部の形成も、 例えば、 等方性エッチング、 異方性エッチングと等方性エッチングの組合せによって行う こ とができる。 力ソード電極と電子放出部との間に抵抗体層を設けてもよい。 あるいは又、 力ソード電極の表面が電子放出部に相当している場 合、 力ソード電極を導電材料層、 抵抗体層、 電子放出部に相当す る電子放出層の 3層構成としてもよい。 抵抗体層を設けることに よって、 電界放出素子の動作安定化、 電子放出特性の均一化を図 ることができる。 抵抗体層を構成する材料として、 シリコン力一 バイ ド ( S i C ) や S i C Nといったカーボン系材料、 S i N、 アモルファスシリコン等の半導体材料、 酸化ルテニウム (R u〇 2)、 酸化タンタル、 窒化タンタル等の高融点金属酸化物を例示す ることができる。 抵抗体層の形成方法として、 スパッタリ ング法 や、 C V D法やスクリーン印刷法を例示することができる。 抵抗 値は、 概ね 1 1 0 5〜 1 ズ 1 0 7 0、 好ましくは数 Μ Ωとすれば よい。
ァノードパネルにおいて、 電子放出部から放出された電子が先 ず衝突する部位は、 アノードパネルの構造に依るが、 アノード電 極であり、 あるいは又、 蛍光体領域である。 蛍光体領域は、 単色 の蛍光体粒子から構成されていても、 3原色の蛍光体粒子から構 成されていてもよい。
蛍光体領域の平面形状 (パターン) は、 画素 (発光領域) に対 応して、 ドッ ト状であってもよいし、 ス トライプ状であってもよ い。 蛍光体領域が隔壁の間に形成されている場合、 隔壁で取り囲 まれたアノー ドパネルを構成する基板の部分の上に蛍光体領域 が形成されている。
隔壁は、 蛍光体領域から反跳した電子、 あるいは、 蛍光体領域 から放出された二次電子が他の蛍光体領域に入射し、 所謂光学的 クロス トーク (色濁り)が発生することを防止する機能を有する。 あるいは又、 蛍光体領域から反跳した電子、 あるいは、 蛍光体領 域から放出された二次電子が隔壁を越えて他の蛍光体領域に向 かって侵入したとき、 これらの電子が他の蛍光体領域と衝突する ことを防止する機能を有する。
隔壁の平面形状としては、 格子形状 (井桁形状)、 即ち、 1画 素に相当する、 例えば平面形状が略矩形 (ドッ ト状) の蛍光体領 域の四方を取り囲む形状を挙げることができ、 あるいは、 略矩形 あるいはス トライプ状の蛍光体領域の対向する二辺と平行に延 びる帯状形状あるいはス トライプ形状を挙げることができる。 隔 壁を格子形状とする場合、 1つの蛍光体領域の領域の四方を連続 的に取り囲む形状としてもよいし、 不連続に取り囲む形状として もよい。 隔壁を帯状形状あるいはス トライプ形状とする場合、 連 続した形状としてもよいし、 不連続な形状としてもよい。 隔壁を 形成した後、隔壁を研磨し、隔壁の頂面の平坦化を図ってもよい。
冷陰極電界電子放出表示装置にあっては、 アノードパネルと力 ソー ドパネルとによって挟まれた空間が真空状態となっている が故に、 アノードパネルとカソードパネルとの間にスぺ一サを配 しておかないと、 大気圧によって冷陰極電界電子放出表示装置が 損傷を受けてしまう。 係るスぺーサは、 例えばセラミ ックスから 構成することができる。 スぺーサをセラミックスから構成する場 合、 セラミックスとして、 ムライ トやアルミナ、 チタン酸バリウ ム、 チタン酸ジルコン酸鉛、 ジルコニァ、 コ一ディオライ ト、 硼 珪酸塩バリウム、 珪酸鉄、 ガラスセラミ ックス材料、 これらに、 酸化チタンや酸化クロム、 酸化鉄、 酸化バナジウム、 酸化エッケ ルを添加したもの等を例示することができる。 この場合、 所謂グ リーンシートを成形して、 グリーンシートを焼成し、 係るダリー ンシー ト焼成品を切断することによってスぺ一サを製造するこ とができる。 また、 スぺーサの表面に、 金属や合金から成る導電 材料層を形成し、 あるいは又、 抵抗体層を形成し、 あるいは又、 二次電子放出係数の低い材料から成る薄層を形成してもよい。 ス ぺーサは、 例えば、 隔壁と隔壁との間に挟み込んで固定すればよ く、 あるいは又、 例えば、 アノードパネルにスぺ一サ保持部を形 成し、 スぺ一サ保持部とスぺ一サ保持部との間に挟み込んで固定 すればよい。
'蛍光体領域からの光を吸収する光吸収層が隔壁と基板との間 に形成されていることが、 表示画像のコントラス ト向上といった 観点から好ましい。 ここで、 光吸収層は、 所謂ブラックマ ト リ ツ クスとして機能する。 光吸収層を構成する材料として、 蛍光体領 域からの光を 9 9 %以上吸収する材料を選択することが好まし い。 このような材料として、 力一ボン、 金属薄膜 (例えば、 クロ ム、 ニッケル、 アルミニウム、 モリブデン等、 あるいは、 これら の合金)、 金属酸化物 (例えば、 酸化クロム)、 金属窒化物 (例え ば、 窒化クロム)、 耐熱性有機樹脂、 ガラスペース ト、 黒色顔料 や銀等の導電性粒子を含有するガラスペース ト等の材料を挙げ ることができ、 具体的には、 感光性ポリイミ ド樹脂、 酸化クロム や、 酸化クロム Zクロム積層膜を例示することができる。 尚、 酸 化クロムノクロム積層膜においては、 クロム膜が基板と接する。 光吸収層は、 例えば、 真空蒸着法やスパッ夕リ ング法とエツチン グ法との組合せ、 真空蒸着法やスパッタリ ング法、 スピンコーテ ィ ング法とリ フ トオフ法との組合せに、 スクリーン印刷法、 リソ グラフィ技術等、 使用する材料に依存して適宜選択された方法に て形成することができる。 尚、 スぺーサ保持部や隔壁をアノード 電極上に形成する場合、 光吸収層を、 基板とアノー ド電極との間 に形成してもよいし、 アノード電極とスぺーサ保持部との間に形 成してもよい。
蛍光体領域は、 発光性結晶粒子 (例えば、 粒径 5〜 1 0 n m程 度の蛍光体粒子) から調製された発光性結晶粒子組成物を使用し、 例えば、 赤色の感光性の発光性結晶粒子組成物 (赤色蛍光体スラ リー) を全面に塗布し、 露光、 現像して、 赤色発光蛍光体領域を 形成し、 次いで、 緑色の感光性の発光性結晶粒子組成物 (緑色蛍 光体スラリー) を全面に塗布し、 露光、 現像して、 緑色発光蛍光 体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物(青 色蛍光体スラリー) を全面に塗布し、 露光、 現像して、 青色発光 蛍光体領域を形成する方法にて形成することができる。
発光性結晶粒子を構成する蛍光体材料としては、 従来公知の蛍 光体材料の中から適宜選択して用いることができる。 カラー表示 の場合、 色純度が N T S Cで規定される 3原色に近く、 3原色を 混合した際の白バランスがとれ、 残光時間が短く、 3原色の残光 時間がほぼ等しくなる蛍光体材料を組み合わせることが好まし い。 赤色発光蛍光体領域を構成する蛍光体材料として、 (Y 203: E u )、 (Y22S : E u )、 (Y3A 1 512 : E u ), ( Y B O 3 : E u )、 (Y V〇 4 : E u )、 (Y2S i 〇 5 : E U )、 ( Y„.96P„.60V0.40 04 : E u。.。4)、 [( Y , G d ) B〇 3 : E u ]、 (G d B 03 : E u )、
( S c B〇3 : E u )、 ( 3 . 5 M g O · 0 . 5 M g F 2 · G e O 2 : M n )、 ( Z n 3 ( P 04) 2 : M n )、 ( L u B 03 : E u )、 ( S n〇 2 : E u ) を例示することができる。 緑色発光蛍光体領域を構成する 蛍光体材料として、( Z n S i Oz:M n )、(B a A 1 12019: M n ) ( B a M g 2A l 1627 : M n )、 (M g G a 24: M n )、 (Y B〇 3 : T b )、 ( L u B O 3 : T b ), ( S r 4S i 38C l 4 : E u )、 ( Z n S : C u , A l )、 ( Z n S : C u , A u , A l )、 ( Z n B a O 4 : M n )、 ( G b B O 3 : T b ) , (. S r 6S i 〇 3C l 3 : E u )、 ( B a M g A l 1423 : M n )、 ( S c B O J : T b ), ( Z n 2S i 〇4 : M n )、 ( Z n〇 : Z n )、 ( G d 202 S : T b )、 ( Z n G a 204 : M n ) を例示することができる。 青色発光蛍光体領域を構成する蛍 光体材料として、 (Y2S i 05 : C e )、 ( C a W04 : P b )、 C a W〇 4、 Y P 0.85V0.15O4、 ( B a M g A 1 14023 : E u )、 ( S r 2P 2 07 : E u )、 ( S r 2P 207 : S n ), ( Z n S : A g , A l )、 ( Z n S : A g )、 Z n M g O、 Z n G a〇4を例示することができる。 アノード電極の構成材料は、 冷陰極電界電子放出表示装置の構 成によって適宜選択すればよい。 即ち、 冷陰極電界電子放出表示 装置が透過型 (アノードパネルが表示面に相当する) であって、 且つ、 アノードパネルを構成する基板上にアノード電極と蛍光体 領域がこの順に積層されている場合には、 基板は元より、 ァノー ド電極自身も透明である必要があり、 I T O (インジウム錫酸化 物) 等の透明導電材料を用いる。 一方、 冷陰極電界電子放出表示 装置が反射型(カゾードパネルが表示面に相当する)である場合、 及び、 透過型であっても基板上に蛍光体領域とアノード電極とが この順に積層されている場合には、 I T〇の他、アルミニウム( A 1 ) あるいはクロム (C r ) を用いることができる。 アルミニゥ ム (A 1 ) あるいはクロム (C r ) からアノード電極を構成する 場合、 アノード電極の厚さとして、 具体的には、 3 X 1 0 8m ( 3 O n m) 乃至 1. 5 X 1 0 "7m ( 1 5 0 n m )、 好ましくは 5 X 1 0 "8m ( 5 0 n m ) 乃至 1 X 1 0 -7m ( 1 O O nm) を例示するこ とができる。 アノード電極は、 蒸着法やスパッタリ ング法にて形 成することができる。 尚、 後者の場合、 アノード電極は、 蛍光体 領域からの発光を反射させる反射膜としての機能の他、 蛍光体領 域から反跳した電子、 あるいは放出された二次電子を反射させる 反射膜としての機能、 蛍光体領域の帯電防止といった機能を有す る。
冷陰極電界電子放出表示装置において、 アノード電極は、 有効 領域を覆う 1枚のシー ト状の形状を有する構成とする こともで きるし、 2以上の複数個のアノード電極ュニッ トの集合体から構 成することもできる。 各ァノ一ド電極ユニッ トの大きさは、 ァノ —ド電極ュニッ トの位置に拘わらず同じとしてもよいし、 ァノ一 ド電極ユニッ トの位置に依存して異ならせてもよい。
アノー ド電極と蛍光体領域の構成例として、 ( 1 ) 基板上に、 アノード電極を形成し、 アノード電極の上に蛍光体領域を形成す る構成、 ( 2 ) 基板上に、 蛍光体領域を形成し、 蛍光体領域上に アノード電極を形成する構成、 を挙げることができる。 尚、 ( 1 ) の構成において、 蛍光体領域の上に、 アノード電極と導通した所 謂メタルバック膜を形成してもよい。 また、 ( 2 ) の構成におい て、 アノード電極の上にメタルバック膜を形成してもよい。
力ソー ドパネルとアノードパネルとを周縁部において接合す る場合、 接合は接着層を用いて行ってもよいし、 あるいは、 ガラ スゃセラミ ックス等の絶縁剛性材料から成る枠体と接着層とを 併用して行ってもよい。 枠体と接着層とを併用する場合には、 枠 体の高さを適宜選択することにより、 接着層のみを使用する場合 に比べ、 力ソードパネルとアノードパネルとの間の対向距離をよ り長く設定することが可能である。 尚、 接着層の構成材料として は、 フリ ツ トガラスが一般的であるが、 融点が 1 2 0〜 4 0 0 °C 程度の所謂低融点金属材料を用いてもよい。 係る低融点金属材料 としては、 I n (インジウム : 融点 1 5 7 °C ) ; イ ンジウム一金 系の低融点合金 ; S n 8Q A g 2。 (融点 2 2 0 〜 3 7 0 °C )、 S n 95 C u 5 (融点 2 2 7〜 3 7 0 ) 等の錫 ( S n ) 系高温はんだ ; P b 97.5A g 2.5 (融点 3 0 4 °C)、 P b 94.5A g 5.5 (融点 3 0 4〜 3 6 5 °C)、 P b 97.5A g L5 S nし。 (融点 3 0 9 °C ) 等の鉛 ( P b ) 系高温はんだ ; Z n 95A 1 5 (融点 3 8 0 °C) 等の亜鉛 ( Z n ) 系 高温はんだ ; S n 5 P b 95 (融点 3 0 0〜 3 1 4 °C )、 S n 2P b 98 '(融点 3 1 6〜 3 2 2 °C) 等の錫一鉛系標準はんだ ; A u 88G a 12 (融点 3 8 1 °C) 等のろう材 (以上の添字は全て原子%を表す) を例示することができる。
基板と支持体と枠体の三者を接合する場合、 ≡:者同時接合を行 つてもよいし、 あるいは、 第 1段階で基板又は支持体のいずれか 一方と枠体とを先に接合し、 第 2段階で基板又は支持体の他方と 枠体とを接合してもよい。 三者同時接合や第 2段階における接合 を真空雰囲気中で行えば、 基板と支持体と枠体と接着層とにより 囲まれた空間は、 接合と同時に真空となる。 あるいは、 三者の接 合終了後、 基板と支持体と枠体と接着層とによって囲まれた空間 を排気し、 真空とすることもできる。 接合後に排気を行う場合、 接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、 ま た、 雰囲気を構成する気体は、 大気であっても、 あるいは窒素ガ スゃ周期律表 0族に属するガス (例えば A rガス) を含む不活性 ガスであってもよい。
接合後に排気を行う場合、 排気は、 基板及び Z又は支持体に予 め接続されたチップ管を通じて行う ことができる。 チップ管は、 典型的にはガラス管を用いて構成され、 基板及び Z又は支持体の 無効領域 (即ち、 表示部分として機能する有効領域以外の領域) に設けられた貫通孔の周囲に、 フリ ッ トガラス又は上述の低融点 金属材料を用いて接合され、 空間が所定の真空度に達した後、 熱 融着によって封じ切られる。 尚、 封じ切りを行う前に、 冷陰極電 界電子放出表示装置全体を一旦加熱してから降温させると、 空間 に残留ガスを放出させることができ、 この残留ガスを排気により 空間外へ除去することができるので好適である。
本発明においては、 ( 1 ) 入力値が第 1 の基準値以上である場 合、 比較器の出力に基づき、 一定期間より も短い所定の期間、 第 1 のスィッチ回路がオン状態とされることで、 所定の期間、 第 n 列目のデータ電極 (あるいは、 第 n番目の力ソード電極やゲート 電極) に第 1 の電圧 V ,が印加され、 ( 2 ) 入力値が第 2の基準値 以下である場合、 比較器の出力に基づき、 一定期間より も短い所 定の期間、 第 2のスィッチ回路がオン状態とされることで、 所定 の期間、 第 n列目のデ一夕電極 (あるいは、 第 n番目の力ソ一ド 電極やゲート電極) に第 2の電圧 V 2 が印加される。 即ち、 走査 電極によって構成される発光領域のそれぞれにおける発光.状態 を制御するためのデ一夕の値、 あるいは又、 ゲート電極やカソー ド電極によって構成される N個の電子放出領域のそれぞれにお ける電子の放出状態を制御するためのデータの値と、 それより も 1つ前のデータの値との差分が第 1 の基準値以上であり、 あるい は又、 第 2の基準値以下である場合、 駆動用 ドライバが、 電極へ 印加される電圧の立上り、 立下りの波形を補償するための一種の 補償回路として動作し、 機能する。 従って、 電極へ印加される電 圧の立上り、 立下りの波形を急峻にすることができる結果、 画面 表示の応答性の向上を図ることができ、 滑らかな画像表示を達成 することができる。 しかも、 第 n列目のデ一夕電極 (あるいは、 第 n番目の力ソード電極やゲート電極) に第 1 の電圧 V t や第 2 の電圧 V 2が印加される期間(時間)は一定期間より も短いので、 固定画素表示装置あるいは冷陰極電界電子放出表示装置におけ る消費電力の増加を抑制することができる。 また、 輪郭が強調さ れた画像を得ることができるので、 視認される画像に先鋭さが増 加するといつた利点を有する。 図面の簡単な説明
第 1 図は、 実施例 1 の固定画素表示装置あるいは冷陰極電界電 子放出表示装置における駆動用 ドライバ等の回路図である。
第 2図は、 実施例 1 の固定画素表示装置の概念図である。
第 3図は、 実施例 1 の固定画素表示装置あるいは冷陰極電界電 子放出表示装置における電極 (より具体的には、 力ソード電極) への電圧の印加状態を模式的に示す図である。
第 4図は、 実施例 2の固定画素表示装置あるいは冷陰極電界電 子放出表示装置における電極 (より具体的には、 ゲート電極) へ の電圧の印加状態を模式的に示す図である。
第 5図は、 実施例 1 の冷陰極電界電子放出表示装置の模式的な 一部端面図である。
第 6図は、 実施例 1の冷陰極電界電子放出表示装置を構成する 力ソ一 ドパネルとアノー ドパネルを分解したときの模式的な部 分的斜視図である。
第 7図は、 冷陰極電界電子放出表示装置を構成するアノードパ ネルにおける隔壁、 スぺーサ及び蛍光体領域の配置を模式的に示 す配置図である。 第 8図は、 冷陰極電界電子放出表示装置を構成するアノードパ ネルにおける隔壁、 スぺーサ及び蛍光体領域の配置を模式的に示 す配置図である。
第 9図は、 冷陰極電界電子放出表示装置を構成するアノードパ ネルにおける隔壁、 スぺーサ及び蛍光体領域の配置を模式的に示 す配置図である。
第 1 0図は、 冷陰極電界電子放出表示装置を構成するアノード パネルにおける隔壁、 スぺ一サ及び蛍光体領域の配置を模式的に 示す配置図である。
第 1 1 A図乃至第 1 1 B図は、 実施例 1 におけるスピント型冷 陰極電界電子放出素子の製造方法を説明するた の支持体等の 模式的な一部端面図である。
第 1 2 A図乃至第 1 2 B図は、 第 1 1 B図に引き続き、 実施例 1 におけるスピン ト型冷陰極電界電子放出素子の製造方法を説 明するための支持体等の模式的な一部端面図である。
第 1 3図は、 収束電極を有する冷陰極電界電子放出素子の模式 的な一部端面図である。
第 1 4図は、 従来の固定画素表示装置におけるデータ電極出力 回路の回路図である。 発明を実施するための最良の形態
以下、 図面を参照して、 実施例に基づき本発明を説明するが、 従来の固定画素表示装置や冷陰極電界電子放出表示装置の構成、 構造を大幅に変更すること無しに、 より具体的には、 実質的にス イッチ回路及び減算回路を加えるだけで、 データ電極等へ印加さ れる電圧の立上り、 立下りの波形を急峻にすることが可能な固定 画素表示装置や冷陰極電界電子放出表示装置を達成することが できる。 実施例 1
実施例 1 は、 本発明の固定画素表示装置、 及び、 本発明の第 1 の態様に係る冷陰極電界電子放出表示装置に関する。
実施例 1 における駆動用 ドライバ等の回路図を第 1 図に示し、 実施例 1 の固定画素表示装置の概念図を第 2図に示し、 実施例 1 の固定画素表示装置あるいは冷陰極電界電子放出表示装置 (以下、 これらを総称して、 単に、 表示装置と呼ぶ場合がある) における データ電極 (力ソード電極) への電圧の印加状態を模式的に第 3 図に示す。 更には、 実施例 1 の冷陰極電界電子放出表示装置の模 式的な一部端面図を第 5図に示し、 力ソードパネル C Pとァノー ドパネル A Pを分解したときの模式的な部分的斜視図を第 6 図 に示し、 蛍光体領域等の配列を、 模式的な部分的平面図として、 第 7 図〜第 1 0図に例示する。 尚、 アノードパネル A Pの模式的 な一部端面図における蛍光体領域等の配列を、 第 9図あるいは第 1 0図に示す構成としている。
概念図を第 2図に示すように、 実施例 1 の固定画素表示装置は、 第 1 の方向に延びる M本 (但し、 M≥ 2 ) のス トライプ状の走査 電極 (実施例 1 においては、 後述するゲート電極が相当する)、 及び、 第 1 の方向とは異なる第 2 の方向に延びる N本 (伹し、 N ≥ 2 ) のス トライプ状のデータ電極 (実施例 1 においては、 後述 する力ソード電極が相当する) を備え、 走査電極とデータ電極と の重複領域から構成された発光領域 L Eが M行 X N列の 2次元 マトリ ックス状に配列されている。 そして、 データ電極を駆動す るために、 各データ電極に接続された駆動用 ドライバ 5 0 を備え ている。 駆動用 ドライノ 5 0の個数は Nである。
また、 実施例 1 の冷陰極電界電子放出表示装置は、 力ソードパ ネル C P とアノー ドパネル A P とがそれらの周縁部で接合され て成り、 力ソードパネル C Pとアノードパネル A Pとによって挟 まれた空間は真空状態とされている。
そして、 力ソードパネル C Pは、
( a ) 支持体 1 0 、
' ( b ) 支持体 1 0上に形成され、 第 1 の方向 (第 5図の紙面と 平行な方向) に延びる N本 (但し、 N≥ 2 ) のス トライプ状の力 ソード電極 1 1 、
( c ) 支持体 1 0及び力ソー ド電極 1 1上に形成された絶縁層 1 2 、
( d ) 絶縁層 1 2上に形成され、 第 1 の方向とは異なる第 2 の 方向 (第 5図の紙面に垂直な方向) に延びる M本 (但し、 M≥ 2 ) のス トライプ状のゲート電極 1 3、 及び、
( e ) 力ソー ド電極 1 1 とゲート電極 1 3 との重複領域に位置 する電子放出領域 E A、
から構成されている。
一方、 アノードパネル A Pは、 基板 2 0、 並びに、 この基板 2 0上に形成された、 各電子放出領域 E Aに対応して設けられた蛍 光体領域 2 2 (カラー表示の場合、 赤色発光蛍光体領域 2 2 R、 緑色発光蛍光体領域 2 2 G、 青色発光蛍光体領域 2 2 B ) 及び蛍 光体領域 2 2 を覆うアノード電極 2 4から構成されている。
より具体的には、 ァノードパネル A Pは、 基板 2 0、 基板 2 0 上に形成された隔壁 2 1 と隔壁 2 1 との間の基板 2 0上に形成 され、 多数の蛍光体粒子から成る蛍光体領域 2 2 (赤色発光蛍光 体領域 2 2 R、 緑色発光蛍光体領域 2 2 G、 青色発光蛍光体領域 2 2 B )、 及び、 蛍光体領域 2 2上に形成されたアノード電極 2 4を備えている。 アノード電極 2 4は、 有効領域を覆う薄い 1枚 のシート状であり、 周知の回路構成を有するアノード電極制御回 路 3 2に接続されている。 アノード電極 2 4は、 厚さ約 7 O n m のアルミニウムから成り、 隔壁 2 1 を覆う状態で設けられている。 蛍光体領域 2 2 と蛍光体領域 2 2 との間であって、 隔壁 2 1 と基 板 2 0 との間には、 光吸収層 (ブラックマトリ ックス) 2 3が形 成されている。 隔壁 2 1 とスぺーサ 2 5 と蛍光体領域 2 2の配置 状態の一例を模式的に第 7図〜第 1 0図に示す。 第 7図及び第 8 図に示す例においては、 格子形状 (井桁形状) の隔壁 2 1が形成 されており、 蛍光体領域 2 2 (赤色発光蛍光体領域 2 2 R、 緑色 発光蛍光体領域 2 2 G、 青色発光蛍光体領域 2 2 B ) の形状はド ッ ト状である。 一方、 第 9図及び第 1 0図に示す例においては、 隔壁 2 1 の平面形状は、 略矩形の蛍光体領域 2 2の対向する二辺 と平行に延びる帯状形状 (ス トライプ形状) を有する。 尚、 蛍光 体領域 2 2 を、 第 7図あるいは第 9図の上下方向に延びるス トラ イブ状とすることもできる。
そして、 電子放出領域 E Aは、 ゲート電極 1 3及び絶縁層 1 2 に設けられた開口部 1 4 (ゲート電極 1 3 に設けられた開口部 1 4 A及び絶縁層 1 2 に設けられた開口部 1 4 B ) の底部に位置す る電子放出部 1 5から構成されている。尚、実施例 1 においては、 電子放出部 1 5は円錐形である。 また、 ゲート電極 1 3が走査電 極に該当し、 力ソード電極 1 1がデータ電極に該当し、 電子放出 領域 E Aが発光領域の一部に該当する。 尚、 第 1 の方向と第 2 の 方向とは直交している。 即ち、 走査電極 (ゲート電極 1 3 ) の射 影像とデータ電極 (力ソード電極 1 1 ) の射影像とは直交してい る。 ここで、 ゲート電極 1 3 には走査信号が入力され、 力ソード 電極 1 1 にはビデオ信号 (色信号) が入力される。
即ち、 実施例 1 の表示装置においては、
( a ) 支持体 1 0上に形成され、 第 1 の方向に延びるス トライ プ状の力ソード電極 1 1 、
( ) 支持体 1 0及び力ソード電極 1 1上に形成された絶緣層 1 2 、
( c ) 絶縁層 1 2上に形成され、 第 1 の方向とは異なる第 2の 方向に延びるス トライプ状のゲート電極 1 3 、
( d )ゲー ト電極 1 3及び絶縁層 1 2に設けられた開口部 1 4 、 及び、
( e ) 開口部の底部に位置する電子放出部 1 5 、
から冷陰極電界電子放出素子 (以下、 電界放出素子と略称する) が構成されており、 より具体的には、 この電界放出素子は、 円錐 形の電子放出部 1 5が開口部 1 4の底部に位置する力ソー ド電 極 1 1上に設けられたスピント型電界放出素子である。
カソー ド電極 1 1 の射影像とゲー ト電極 1 3 の射影像とが重 複する領域 (重複領域) に設けられた複数の電子放出部 1 5によ つて、 電子放出領域 E Aが構成されている。 そして、 第 6図に力 ソー ドパネル C P及びァノ一 ドパネル A Pの模式的な部分的斜 視図を示すように、 1画素分の領域に相当する電子放出領域 E A が、 力ソードパネル C Pの有効領域内に、 2次元マト リクス状に 配列されている。発光領域( 1画素あるいは 1サブピクセル)は、 力ソードパネル側の電子放出領域 E Aと、 この電子放出領域 E A に対面したアノー ドパネル側の蛍光体領域 2 2 とによって構成 されている。 有効領域には、 係る発光領域 (画素あるいはサブピ クセル) が、 例えば数十万〜数百万個ものオーダーにて配列され ている。
そして、 力ソード電極 1 1 とゲート電極 1 3 とに印加された電 圧によって生じた強電界が発光領域を構成する電子放出部 1 5 に加わる結果、 量子トンネル効果により電子放出部 1 5から電子 が放出され、 アノード電極 2 4 と衝突する。 即ち、 アノード電極 2 4から力ソード電極 1 1へと放出電子電流が流れる。 尚、 第 6 図においては、 隔壁 2 1やスぺ一サ 2 5の図示を省略している。 そして、 実施例 1 の冷陰極電界電子放出表示装置は、 力ソード 電極 1 1 を駆動するために、 各力ソード電極 1 1 に接続された駆 動用 ドライバ 5 0 を更に備えている。
ここで、 各駆動用 ドライバ 5 0は、 スィッチ回路、 出力回路 5 1、 及び、 減算回路 5 2から成る。 また、 力ソード電極 1 1が接 続された力ソード電極制御回路 3 0は、 N個の駆動用 ドライバ 5 0 と N個の例えば 8 ビッ トの D Z Aコンバータ 4 3から構成さ れている。 更には、 ゲート電極 1 3が接続されたゲ一ト電極制御 回路 3 1 は、 一定の電圧 V e をゲート電極 1 3 に印加する周知の 電源及び走査電極出力回路から構成されている。
ここで、 スィッチ回路は、
( A ) データ電極 (力ソード電極 1 1 ) に第 1 の電圧 を印 加するための第 1 のスィッチ回路 5 3 (第 3図に示すように符号 「 S W ,」 で表す場合もある)、
( B ) データ電極 (力ソー ド電極 1 1 ) に第 2 の電圧 V 2 (伹 し、 V 2≠ V , であり、 より具体的には、 実施例 1 においては V 2 である) を印加するための第 2のスィッチ回路 5 4 (第 3 図に示すように符号 「 S W2」 で表す場合もある)、 及び、
(C) 第 1 のスィ ッチ回路 5 3及び第 2のスィ ッチ回路 5 '4の オン オフ制御を行うための比較器 5 5 (比較器 5 5 A, 5 5 B )、 を備えている。
尚、 第 1 のスィ ッチ回路 5 3及び第 2のスィッチ回路 5 4は、 例えば N M O S— F E Tから構成すればよいし、 減算回路 5 2及 び比較器 5 5は、 周知の減算回路及び比較器から構成すればよい。 後述する実施例 2 においても同様とすることができる。
実施例 1 の表示装置にあっては、画像表示時、第 m行目(但し 、 mは 2, 3 · · · Μのいずれか) の走査電極によって構成される
N個の発光領域のそれぞれにおける発光状態を制御するための 丁一夕 (階調制御用データ) の値 Dmn (伹し、 nは 1 , 2 · · •
Nである) に基づき出力回路 5 1から出力された電圧が、 一定期 間 、 第 n列目のデータ電極に印加される。 言い換えれば、 第 m番 巨 (伹し、 m= 2 , 3 - · · Μのいずれか) のゲート電極 1 3 に よつて構成される Ν個の電子放出領域 Ε Αのそれぞれにおける 電子の放出状態を制御するためのデータ (階調制御用データ) の 値 Dra,n (但し、 nは 1 , 2 · · · Nである) に基づき出力回路 5
1から出力された電圧( 0ポルト乃至 1 5ポルト)が、一定期間 、 第 n番目の力ソー ド電極 1 1 に印加される。
具体的には、 第 1 図に示すように、 画像信号が例えば 8 ビッ の AZDコンパ一夕 4 1 に入力され、 A/Dコンバータ 4 1 の出 力であるデータ D n, nが、 2系列備えられたラインバッファ 4 2 に 順次、 一旦記憶される。 そして、 ラインバッファ 4 2に記憶され た階調制御用データに相当するデータ D は順次、第 n番目の駆 動用 ドライバ 5 0 を構成する例えば 8 ビッ トの D / Aコンバー 夕 4 3 に送られ、 D/Aコンバータ 4 3からのアナログ信号が、 第 n列目のデータ電極 (第 n番目の力ソード電極 1 1 ) に接続さ れた駆動用 ドライバ 5 0 を構成する出力回路 5 1 に入力される。 そして、 切替タイミングパルス (ロード信号) に応じて、 走査電 極出力回路によって第 1行目から第 M行目までの走査電極 (ゲー ト電極 1 3 )が線順次駆動され、走査電極(ゲ一ト電極 1 3 ) に、 順次、 例えば一定の電圧 Ve ( = 3 5ポルト) が印加される。 ま た、 第 n列目 (伹し、 n = l, 2 · · · Ν) のデータ電極 (カソ ード電極 1 1 ) には、 階調に応じて、 電圧変調方式に基づき可変 の電圧 VDATAが出力回路 5 1から印加される。
出力回路 5 1 は、 C MO S回路から成る電流バッファ回路であ り、電圧ゲインが 1であり、電流ゲインが 1 を越える回路である。 具体的には、 出力回路 5 1への入力電圧と出力回路 5 1からの出 力電圧は等しく、 出力回路 5 1への入力電流より も出力回路 5 1 からの出力電流が大きい。 出力回路 5 1 を構成する P MO S— F E Tの一方のソース ドレイン領域は Vcc ( = 1 5ポルト) に接 続されており、 P MO S— F E Tの他方のソース/ドレイン領域 は、 出力回路 5 1 を構成する NMO S— F E Tの一方のソース/ ドレイン領域と共に、 データ電極 (力ソード電極 1 1 ) に接続さ れており、 出力回路 5 1 を構成する NMO S — F E Tの他方のソ —ス /ドレイン領域は接地されている。 更には、 出力回路 5 1 を 構成する P M O S — F E T及び NM O S — F E Tのゲー ト電極 は、 DZAコンパ一夕 4 3 に接続されている。 各出力回路 5 1か らの出力によって各データ電極 (各力ソード電極 1 1 ) が駆動さ れるが、この出力回路 5 1からの出力は、実質的に、第 3図の(B ) に示した従来のデ一夕電極に印加される電圧 V DATA と同じである。 そして、 実施例 1 の表示装置にあっては、 第 m行目の走査電極 によって構成される発光領域のそれぞれにおける発光状態を制 御するためのデータ (階調制御用デ一夕) の値 Dm,nから第 (m— 1 ) 行目の走査電極によって構成される発光領域のそれぞれにお ける発光状態を制御するためのデータ (階調制御用データ) の値
Dm— を減算回路 5 2において減じて得られた値 (D^—
Figure imgf000045_0001
であり、 階調制御用差分データである) が入力値として比較器 5 5 (より具体的には、 第 1 の比較器 5 5 A及び第 2の比較器 5 5 B ) に入力される。 言い換えれば、 第 m番目のゲート電極 1 3 に よって構成される電子放出領域 E Aのそれぞれにおける電子の 放出状態を制御するためのデータ (階調制御用データ) の値 Dm,n から第 (m— 1 ) 番目のゲート電極 1 3 によって構成される電子 放出領域 E Aのそれぞれにおける電子の放出状態を制御するた めのデータ (階調制御用データ) の値 を減算回路 5 2 にお いて減じて得られた値 (Dm,n— Dn— uであり、 階調制御用差分デ —夕である) が入力値として比較器 5 5 (より具体的には、. 第 1 の比較器 5 5 A及び第 2の比較器 5 5 B ) に入力される。 一方、 第 1 の比較器 5 5 Aには第 1 の基準値が入力され、 第 2の比較器 5 5 Bには第 2の基準値が入力される。
即ち、 具体的には、 実施例 1 においては、 走査電極 (ゲ一卜電 極 1 3 ) に一定の電圧 (= 3 5ポルト) を印加し、 デ一夕電 極 (力ソード電極 1 1 ) に階調に応じて電圧 V c ( = 0ポルト乃 至 1 5ポルト) を印加する。 そして、 第 (m— 1 ) 行目 X第 n列 目の発光領域における発光状態を制御するためにデータ電極に 電圧 VDATA (このときのデータの値は Dm_いである) を印加 し、 第 m行目 X第 n列目の発光領域における発光状態を制御する ためにデ一夕電極に電圧 VDATA (m,n) (このときのデータの値は Dra,n である) を印加する。 言い換えれば、 第 (m— 1 ) 番目 X第 n番 目の電子放出領域における電子の放出状態を制御するために力 ソー ド電極 1 1 に電圧 V DATA (このときのデータの値は D である) を印加し、 第 m番目 X第 n番目の電子放出領域にお ける電子の放出状態を制御するために力ソー ド電極 1 1 に電圧 VDATA (m,n) (このときのデータの値は Dm,nである) を印加する。 そして、 ラインバッファ 4 2 に記憶されたデ一夕の値
Figure imgf000046_0001
D m,nを読み出して減算回路 5 2 に送出し、減算回路 5 2 において減 じて得られた値 (Dm,n— Dm—し が入力値として比較器 5 5 (第 1 の比較器 5 5 A及び第 2 の比較器 5 5 B ) に入力され、 比較器 5 5 (第 1 の比較器 5 5 A及び第 2 の比較器 5 5 B ) に入力され た入力値 (Dffl,n— D^.J と、 第 1 の基準値及び第 2 の基準値と が比較器 5 5 において比較される。
ここで、 実施例 1 においては、 走査電極に印加される電圧とデ 一夕電極に印加される電圧との差を Δνとしたとき、 第 1 の電圧 V! は、 Δ νの最大値を得るためにデータ電極に印加すべき電圧 であり、 第 2の電圧 V 2 は、 Δ Vの最小値を得るためにデ一夕電 極に印加すべき電圧である。 また、 実施例 1 においては、 (走查 電極に印加される電圧) > (データ電極に印加される電圧) であ るので、 V , < V 2である。 言い換えれば、 ゲート電極 1 3 に印加 される電圧 (例えば、 3 5ポルト一定) と力ソード電極 1 1 に印 加される電圧 (階調に応じて、 例えば 0ポルト乃至 1 5ポルト) との差を A VGCとしたとき、第 1 の電圧 は、 A VGCの最大値(即 ち、 3 5ポルト) を得るために力ソード電極 1 1 に印加すべき電 圧 (即ち、 0ポルト) であり、 第 2 の電圧 V2 は、 A VGC の最小 値 (即ち、 2 0ポルト) を得るために力ソード電極 1 1 に印加す べき電圧 (即ち、 1 5ポルト). である。 そして、 第 1 の基準値を 電圧 α ( V2- V ,) に対応する値、 第 2 の基準値を電圧 /3 ( V! - V2) に対応する値としたとき、 《の値を 0. 5、 i3 の値を 0 . 5 としている。 ここで、 減算回路 5 2への入力デジタルデ一夕で あるデータの値 Dn,nを 8 ビッ 卜とすれば、 2 5 6段階の階調制御 が行われる。 ここで、 Dm,n= 2 5 5が最も明るい画面デ一夕を表 しているとする。 この場合、 αの値及び ;3の値を 8 ビッ トのデジ タル表現で言い換えたときの値をそれぞれひ ', β , とすれば、 ' = 1 2 8、 β , = 1 2 8である。 一般的には、 3 2≤ α, ≤ 1 9 2、 3 2≤ ι3 ' ≤ 1 9 2 を満足することが好ましい。
そして、 もしも入力値が第 1 の基準値以上である場合、 即ち、 (Dm,n— Dm— ) > a ' あるいは (Dra,n— Dm—し。) ≥ a ' である 場合、 第 1 の比較器 5 5 Aの出力に基づき、 一定期間 (例えば、 2 5マイクロ秒)より も短い所定の期間(例えば、 5マイクロ秒)、 第 1のスィッチ回路 5 3がオン状態とされることで、 所定の期間 (例えば、 5マイクロ秒)、 第 n列目のデータ電極 (第 n番目の 力ソード電極 1 1 ) に第 1 の電圧 V i ( = 0ポルト) が印加され る。 この状態は、 第 3図の (A) において、 第 m行目 X第 n列目 の 1 ライン期間におけるデータ電極への印加電圧 VDATA として表 されている。
一方、 もしも入力値が第 2 の基準値以下である場合、 即ち、 (D m,„- Dra_ljn) く β , あるいは (Dm,n— Dra一 ) ≤ β ' の場合、 第 2 の比較器 5 5 Βの出力に基づき、 一定期間 (例えば、 2 5マイ クロ秒) より も短い所定の期間 (例えば、 5マイクロ秒)、 第 2 のスィッチ回路 5 4がオン状態とされることで、 所定の期間 (例 えば、 5マイクロ秒)、 第 n列目のデ一夕電極 (第 n番目の力ソ 一ド電極 1 1 ) に第 2の電圧 V 2 ( = 1 5ポルト) が印加される しの状態は、 第 3図の (A) において、 第 (m— 1 ) 行目 X第 n 列目の 1 ライン期間及び第 (m+ 2 ) 行目 X第 n列目の 1 ライン 期間におけるデータ電極への印加電圧 V MTA として表されてい Ό。
また、 もしも入力値が第 1 の基準値未満であり且つ第 2の基 値を越えている場合、 即ち、 β , ≤ (Dnn
Figure imgf000048_0001
≤ a ' ある いは i3 , く (Dm;n- Dm.ljn) < ' である場合には、 第 1 のスィ チ回路 5 3及び第 2 のスィ ッチ回路 5 4はオフ状態に保持さ れる。
この状態は、 第 3図の (A) において、 第 (m+ 1 ) 行目 X第 n列目の 1 ライン期間として表されている。
以上のように、 実施例 1 においては、 走査電極への印加状態が 例えば第 m行目から第(m + 1 )行目に切り替えられた直後の( い換えれば、 ゲ一ト電極 1 3への印加状態が例えば第 m番目から 第 (m+ 1 ) 番目に切り替えられた直後の)、 データ電極 (力ソ
―ド電極 1 1 ) に印加される電圧 V DATA の波形の立上り、 立下り の波形を、 電圧 Vい v 2を加重することによって急峻にすること ができる結果、 画面表示の応答性の向上を図ることができ、 滑ら かな画像表示を達成することができる。 しかも、 第 n列目のデー 夕電極 (第 n番目の力ソード電極 1 1 ) に第 1 の電圧 V, や第 2 の電圧 V2が印加される期間(時間)は一定期間より も短いので、 固定画素表示装置あるいは冷陰極電界電子放出表示装置におけ る消費電力の増加を抑制することができる。 また、 輪郭が強調さ れた画像を得ることができるので、 視認される画像に先鋭さが増 加する。
尚、 実施例 1 においては、 第 1行目の走査電極によって構成さ れる N個の発光領域のそれぞれにおける発光状態を制御するた めのデータの値 D l n (但し、 nは 1, 2 · ■ · Νである) に基づ き出力回路 5 1から出力された電圧が、 一定期間、 第 η列目のデ 一夕電極に印加されるが、 言い換えれば、 第 1番目のゲート電極 1 3 によって構成される Ν個の電子放出領域 Ε Αのそれぞれに おける電子の放出状態を制御するためのデータの値 D ,, η (但し、 ηは 1, 2 · · · Νである) に基づき出力回路 5 1から出力され た電圧が、一定期間、第 η番目の力ソード電極 1 1 に印加される。 そして、 この場合、 第 1行目の走査電極によって構成される発光 領域のそれぞれにおける発光状態を制御するためのデータの値 からデータ値 「 0」 (データの値 D。,nと表現する) を減算回 路において減じて得られた値 (D^— D。,n) が入力値として比較 器に入力され、 比較器に入力された入力値と、 第 1 の基準値及び 第 2 の基準値とが比較器において比較される。 データの値 D Q,n を用いる代わりに、 直前のデータの値 DM,n ( l フレーム前の最後 のデータの値) を用いることもできる。 あるいは又、 第 1番目の ゲー ト電極によって構成される N個の電子放出領域のそれぞれ における発光状態を制御するためのデ一夕の値 D 1>n からデ一夕 値 「 0」 (データの値 D。,n と表現する) を減算回路において減じ て得られた値 (D —
Figure imgf000049_0001
が入力値として比較器に入力され、 比較器に入力された入力値と、 第 1 の基準値及び第 2 の基準値と が比較器において比較される。データの値 DQ,nを用いる代わりに、 直前のデータの値 DM,n ( 1 フレーム前の最後のデータの値) を用 いることもできる。 以下、 スピント型電界放出素子の製造方法を、 力ソードパネル を構成する支持体 1 0等の模式的な一部端面図である第 1 1 A 図乃至第 1 1 B図及び第 1 2 A図乃至第 1 2 B図を参照して説 明するが、 本発明の冷陰極電界電子放出表示装置における電界放 出素子は、 スピント型電界放出素子に限定するものではない。
尚、 このスピント型電界放出素子は、 基本的には、 円錐形の電 子放出部 1 5 を金属材料の垂直蒸着により形成する方法によつ て得ることができる。 即ち、 ゲート電極 1 3 に設けられた開口部 1 4 Aに対して蒸着粒子は垂直に入射するが、 開口部 1 4 Aの開 口端付近に形成されるオーバーハング状の堆積物による遮蔽効 果を利用して、 絶縁層 1 2 に設けられた開口部 1 4 Bの底部に到 達する蒸着粒子の量を漸減させ、 円錐形の堆積物である電子放出 部 1 5 を自己整合的に形成する。 ここでは、 不要なオーバ一ハン グ状の堆積物の除去を容易とするために、 ゲ一ト電極 1 3及び絶 縁層 1 2上に剥離層 1 6 を予め形成しておく方法について説明 する。 尚、 第 1 1 A図乃至第 1 1 B図及び第第 1 2 A図乃至第 1 2 B図においては、 1つの電子放出部のみを図示した。
[工程一 A 0 ]
先ず、 例えばガラス基板から成る支持体 1 0の上に、 例えばポ リ シリ コンから成る力ソード電極用導電材料層をプラズマ C V D法にて成膜した後、 リソグラフィ技術及びドライエッチング技 術に基づき力ソード電極用導電材料層をパターニングして、 ス ト ライプ状の力ソード電極 1 1 を形成する。 その後、 全面に S i O 2から成る絶縁層 1 2 を C V D法にて形成する。
[工程一 A 1 3
次に、 絶縁層 1 2上に、 ゲート電極用導電材料層 (例えば、 T i N層) をスパッ夕法にて成膜し、 次いで、 ゲート電極用導電材 料層をリ ソグラフィ技術及びドライエッチング技術にてパター ニングすることによって、 ス トライプ状のゲート電極 1 3 を得る ことができる。 ス トライプ状の力ソード電極 1 1 は、 図面の紙面 左右方向に延び、 ス トライプ状のゲート電極 1 3は、 図面の紙面 垂直方向に延びている。
尚、 ゲート電極 1 3 を、 真空蒸着法等の P V D法、 C V D法、 電気メツキ法や無電解メツキ法といったメツキ法、 スク リーン印 刷法、 レ一ザ一アブレーシヨ ン法、 ゾル—ゲル法、 リ フ トオフ法 等の公知の薄膜形成と、 必要に応じてエッチング技術との組合せ によって形成してもよい。 スクリーン印刷法ゃメツキ法によれば、 直接、 例えばス トライプ状のゲ一ト電極を形成することが可能で ある。
[工程一 A 2 ]
その後、 再びレジス ト層を形成し、 エッチングによってゲート 電極 1 3に開口部 1 4 Aを形成し、 更に、 絶縁層に開口部 1 4 B を形成し、 開口部 1 4 Bの底部に力ソード電極 1 1 を露出させた 後、 レジス ト層を除去する。 こう して、 第 1 1 A図に示す構造を 得ることができる。
[工程一 A 3 ]
次に、 支持体 1 0 を回転させながらゲート電極 1 3上を含む絶 縁層 1 2上にニッケル (N i ) を斜め蒸着することにより、 剥離 層 1 6 を形成する (第 1 1 B図参照)。 このとき、 支持体 1 0 の 法線に対する蒸着粒子の入射角を十分に大きく選択することに より (例えば、 入射角 6 5度〜 8 5度)、 開口部 1 4 Bの底部に ニッケルを殆ど堆積させることなく、 ゲート電極 1 3及び絶縁層 1 2 の上に剥離層 1 6 を形成することができる。 剥離層 1 6 は、 開口部 1 4 Aの開口端から庇状に張り出しており、 これによつて 開口部 1 4 Aが実質的に縮径される。
[工程一 A 4 ]
次に、 全面に例えば導電材料としてモリブデン (M o ) を垂直 蒸着する (入射角 3度〜 1 0度)。 このとき、 第 1 2 A図に示す ように、 剥離層 1 6上でオーバ一ハング形状を有する導電材料層 1 7が成長するに伴い、 開口部 1 4 Aの実質的な直径が次第に縮 小されるので、 開口部 1 4 Bの底部において堆積に寄与する蒸着 粒子は、 次第に開口部 1 4 Aの中央付近を通過するものに限られ るようになる。 その結果、 開口部 1 4 Bの底部には円錐形の堆積 物が形成され、 この円錐形の堆積物が電子放出部 1 5 となる。
[工程一 A 5 ]
その後、 第 1 2 B図に示すように、 リフ トオフ法 て剥離層 1 6 をゲート電極 1 3及び絶縁層 1 2 の表面から剥離し、 ゲート電 極 1 3及び絶縁層 1 2 の上方の導電材料層 1 7 を選択的に除去 する。 こうして、 複数のスピント型電界放出素子が形成された力 ソードパネルを得ることができる。 その後、 絶縁層 1 2 に設けら れた開口部 1 4 Bの側壁面を等方的なエッチングによって後退 させることが、 ゲート電極 1 3の開口端部を露出させるといった 観点から、 好ましい。 尚、 等方的なエッチングは、 ケミカルドラ ィエッチングのようにラジカルを主エッチング種として利用す る ドライエッチング、 あるいはエッチング液を利用するゥエツ ト エッチングにより行う ことができる。 エッチング液としては、 例 えば 4 9 %フッ酸水溶液と純水の 1 : 1 0 0 (容積比) 混合液を 用いることができる。 こう して、 第 1 2 B図に示す電界放出素子 を完成することができる。
[工程一 A 6 ]
次いで、 表示装置の組み立てを行う。 具体的には、 蛍光体領域 やアノード電極等が形成されたアノードパネル A Pを準備する。 そして、 例えば、 アノードパネル A Pの有効領域に設けられたス ぺ一サ保持部 (図示せず) にスぺーサ 2 5 を取り付け、 蛍光体領 域 2 2 と電子放出領域 E Aとが対向するようにアノー ドパネル A Pと力ソードパネル C Pとを配置し、 アノードパネル A P と力 ソードパネル C P (より具体的には、 基板 2 0 と支持体 1 0 ) と を、 セラミックスやガラスから作製された高さ約 2 m mの枠体 2 6 を介して、 周縁部において接合する。 接合に際しては、 枠体 2 6 とアノードパネル A Pとの接合部位、 及び、 枠体 2 6 とカソ一 ドパネル C P との接合部位にフリ ッ トガラスを塗布し、 アノード パネル A Pと力ソ一ドパネル C Pと枠体 2 6 とを貼り合わせ、 予 備焼成にてフリ ッ トガラスを乾燥した後、 約 4 5 0 °Cで 1 0〜 3 0分の本焼成を行う。 その後、 アノードパネル A Pと力ソードパ ネル C Pと枠体 2 6 とフリ ッ トガラス (図示せず) とによって囲 まれた空間を、 貫通孔 (図示せず) 及びチップ管 (図示せず) を 通じて排気し、 空間の圧力が 1 0—4 P a程度に達した時点でチッ プ管を加熱溶融により封じ切る。 このようにして、 ァソードパネ ル A P と力ソー ドパネル C P と枠体 2 6 とに囲まれた空間を真 空にすることができる。 あるいは又、 例えば、 枠体 2 6 とァノー ドパネル A P と力ソー ドパネル C P との貼り合わせを真空雰囲 気中で行ってもよい。 あるいは又、 表示装置の構造に依っては、 枠体無しで、 接着層のみによってアノードパネル A Pと力ソード パネル C Pとを貼り合わせてもよい。 その後、 必要な外部回路と の配線接続を行い、 表示装置を完成させる。 実施例 2
実施例 2は、 本発明の固定画素表示装置、 及び、 本発明の第 2 の態様に係る冷陰極電界電子放出表示装置に関する。
実施例 2 における駆動用 ドライバ等の回路図、 実施例 2の固定 画素表示装置の概念図は、 それぞれ、 第 1 図、 第 2図に示したと 同様であるし、 実施例 2の冷陰極電界電子放出表示装置の模式的 な一部端面図、 力ソードパネル C P とアノードパネル A Pを分解 したときの模式的な部分的斜視図、 蛍光体領域等の配列は、 それ ぞれ、第 5図、第 6 図、第 7図〜第 1 0図に示したと同様である。 実施例 2の表示装置におけるデータ電極 (ゲート電極) への電圧 の印加状態を模式的に第 4図に示す。
実施例 2の冷陰極電界電子放出表示装置は、 力ソードパネル C Pとアノードパネル A P とがそれらの周縁部で接合されて成り、 力ソー ドパネル C Pとアノードパネル A P とによって挟まれた 空間は真空状態とされている。 尚、 実施例 2 においては、 カソー ド電極 1 1が走査電極に相当し、 ゲート電極 1 3がデータ電極に 相当する。
実施例 2 において、 力ソードパネル C Pは、
( a ) 支持体 1 0 、
( b ) 支持体 1 0上に形成され、 第 1 の方向 (第 5図の紙面と 平行な方向) に延びる M本 (伹し、 M≥ 2 ) のス トライプ状の力 ソード電極 1 1 、
( c ) 支持体 1 0及び力ソード電極 1 1上に形成された絶緣層
1 2 、 ( d ) 絶縁層 1 2上に形成され、 第 1 の方向とは異なる第 2 の 方向 (第 5図の紙面に垂直な方向) に延びる N本 (伹し、 N≥ 2 ) のス トライプ状のゲート電極 1 3、 及び、
( e ) 力ソード電極 1 1 とゲ一卜電極 1 3 との重複領域に位置 する電子放出領域 E A、 .
から構成されている。
一方、 アノードパネル A Pは、 実施例 1 において説明したァノ ードパネル A Pと同様の構成、 構造を有する。
そして、 電子放出領域 E Aは、 ゲート電極 1 3及び絶縁層 1 2 に設けられた開口部 1 4 (ゲート電極 1 3に設けられた開口部 1 4 A及び絶縁層 1 2に設けられた開口部 1 4 B ) の底部に位置す る電子放出部 1 5から構成されている。尚、実施例 2 においても、 電子放出部 1 5は円錐形である。 即ち、 この電界放出素子は、 実 施例 1 と同様に、 円錐形の電子放出部 1 5が開口部 1 4の底部に 位置する力ソード電極 1 1 上に設けられたスピン ト型電界放出 素子である。 また、 力ソード電極 1 1が走査電極に該当し、 ゲー 卜電極 1 3がデータ電極に該当し、 電子放出領域 E Aが発光領域 の一部に該当する。 尚、 第 1 の方向と第 2の方向とは直交してい る。 即ち、 走査電極 (力ソード電極 1 1 ) の射影像とデータ電極 (ゲート電極 1 3 ) の射影像とは直交している。 こ こで、 カソー ド電極 1 1 には走査信号が入力され、 ゲート電極 1 3 にはビデオ 信号 (色信号) が入力される。
実施例 2 の冷陰極電界電子放出表示装置は、 ゲート電極 1 3 を 駆動するために、 各ゲート電極 1 3 に接続された駆動用 ドライバ 5 0 を更に備えている。 ここで、 各駆動用 ドライバ 5 0は、 実施 例 1 と同様に、 スィッチ回路、 出力回路 5 1 、 及び、 減算回路 5 2から成る。 また、 ゲー ト電極 1 3が接続されたゲー ト電極制御 回路 3 1は、 N個の駆動用 ドライバ 5 0 と N個の例えば 8 ビッ ト の Dノ Aコンバータ 4 3から構成されている。 更には、 力ソード 電極 1 1が接続された力ソード電極制御回路 3 0は、 一定の電圧 Ve を力ソー ド電極 1 1 に印加する周知の電源及び走査電極出力 回路から構成されている。
ここで、 スィッチ回路は、
( A) データ電極 (ゲ一卜電極 1 3 ) に第 1 の電圧 V! を印加 するための第 1 のスィ ッチ回路 5 3 (第 4図に示すよう に符号 「 S WJ で表す場合もある)、
( B ) データ電極 (ゲート電極 1 3 ) に第 2の電圧 V2 (但し、 ν2≠ν, であり、 より具体的には、 実施例 2においては V2< V, である) を印加するための第 2のスィッチ回路 5 4 (第 4図に示 すように符号 「 S W2」 で表す場合もある)、 及び、
( C ) 第 1 のスィッチ回路 5 3及び第 2のスィッチ回路 5 4の オンノオフ制御を行うための比較器 5 5 (比較器 5 5 A, 5 5 B )、 を備えている。
実施例 2の表示装置にあっても、画像表示時、第 m行目(伹し、 mは 2, 3 · · · Μのいずれか) の走査電極によって構成される Ν個の発光領域のそれぞれにおける発光状態を制御するための データ (階調制御用データ) の値 Dm,n (但し、 nは 1, 2 · · · Nである) に基づき出力回路 5 1から出力された電圧が、 一定期 間、 第 n列目のデータ電極に印加される。 言い換えれば、 第 m番 目 (但し、 m= 2 , 3 · · · Μのいずれか) の力ソード電極 1 1 によって構成される Ν個の電子放出領域 Ε Αのそれぞれにおけ る電子の放出状態を制御するためのデータ (階調制御用データ) の値 Dn,n (但し、 nは 1, 2 · · · Νである) に基づき出力回路 5 1から出力された電圧 ( 2 0ポルト乃至 3 5ポルト) が、 一定 期間、 第 η番目のゲート電極 1 3に印加される。
具体的には、 第 1図に示すように、 画像信号が例えば 8ビッ 卜 の AZDコンパ一夕 4 1に入力され、 AZDコンバータ 4 1の出 力であるデータ D fflηが、 2系列備えられたラインバッファ 4 2に 一旦記憶される。 そして、 ラインバッファ 4 2に記憶された階調 制御用データに相当するデータ Dm,nは順次、第 η番目の駆動用 ド ライノ 5 0を構成する DZAコンバータ 4 3に送られ、 DZAコ ンバータ 4 3からのアナログ信号が、 第 η列目のデ一夕電極 (第 η番目のゲート電極 1 3 ) に接続された駆動用 ドライバ 5 0を構 成する出力回路 5 1に入力される。 そして、 切替タイミングパル ス (ロード信号) に応じて、 走査電極出力回路によって第 1行目 から第 Μ行目までの走査電極 (力ソード電極 1 1 ) が線順次駆動 され、 走査電極 (力ソード電極 1 1 ) に、 順次、 例えば一定の電 圧 V e ( = 0ポルト) が印加される。 また、 第 n列目 (伹し、 n = 1 , 2 · · · N) のデータ電極 (ゲート電極 1 3 ) には、 階調 に応じて、 電圧変調方式に基づき可変の電圧 VDATAが出力回路 5 1から印加される。
出力回路 5 1は、 実施例 1に説明したと同様の構造、 構成を有 する CMO S回路から成る電流バッファ回路である。 各出力回路 5 1からの出力によって各データ電極 (各ゲート電極 1 3 ) が駆 動されるが、 この出力回路 5 1からの出力は、 実質的に、 第 3図 の (B) に示した従来のデータ電極に印加される電圧 VDATA と同 じである。
そして、 実施例 2の表示装置にあっては、 第 m行目の走査電極 によって構成される発光領域のそれぞれにおける発光状態を制 御するためのデ一夕 (階調制御用データ) の値 から第 (m— 1 ) 行目の走査電極によって構成される発光領域のそれぞれにお ける発光状態を制御するためのデータ (階調制御用データ) の値 を減算回路 5 2 において減じて得られた値 (Dm,n— であり、 階調制御用差分データである) が入力値として比較器 5 5 (より具体的には、 第 1 の比較器 5 5 A及び第 2の比較器 5 5 B ) に入力される。 言い換えれば、 第 m番目の力ソ一ド電極 1 1 によって構成される電子放出領域 E Aのそれぞれにおける電子 の放出状態を制御するためのデータ (階調制御用データ) の値 D n,nから第 (m— 1 ) 番目のカソード電極 1 1 によつて構成される 電子放出領域 E Aのそれぞれにおける電子の放出状態を制御す るためのデ一夕 (階調制御用デ一夕) の値 を減算回路 5 2 において減じて得られた値 (Dm,n— Dm_1>nであり、 階調制御用差 分データである) が入力値として比較器 5 5 (より具体的には、 第 1 の比較器 5 5 A.及び第 2の比較器 5 5 B ) に入力される。 一 方、 第 1 の比較器 5 5 Aには第 1 の基準値が入力され、 第 2の比 較器 5 5 Bには第 2の基準値が入力される。
即ち、 具体的には、 実施例 2においては、 走査電極 (力ソ一 ド 電極 1 1 ) に一定の電圧 Ve (= 0ポルト) を印加し、 データ電 極 (ゲー ト電極 1 3 ) に階調に応じて電圧 V e ( = 2 0ポルト乃 至 3 5ポルト) を印加する。 そして、 第 (m— 1 ) 行目 X第 n列 目の発光領域における発光状態を制御するためにデータ電極に 電圧 VDATA (このときのデータの値は である) を印加 し、 第 m行目 X第 n列目の発光領域における発光状態を制御する ためにデータ電極に電圧 V DATA (m, (このときのデ一夕の値は D m, n である) を印加する。 言い換えれば、 第 (m— l ) 番目 X第 n番 目の電子放出領域における電子の放出状態を制御するためにゲ ート電極 1 3に電圧 VDATA (m.i;n) (このときのデータの値は
Figure imgf000059_0001
である) を印加し、 第 m番目 X第 n番目の電子放出領域における 電子の放出状態を制御するためにゲー ト電極 1 3 に電圧 V DATA (m,n) (このときのデータの値は D ffl,nである) を印加する。そして、 ラインバッファ 4 2 に記憶されたデ一夕の値 Dm_1>n, Dm,nを読み 出して減算回路 5 2 に送出し、 減算回路 5 2において減じて得ら れた値 (Dffln— Dm_1;n) が入力値として比較器 5 5 (第 1 の比較 器 5 5 A及び第 2の比較器 5 5 B ) に入力され、 比較器 5 5 (第 1 の比較器 5 5 A及び第 2の比較器 5 5 B ) に入力された入力値 (Dffl,n— Dn—し と、 第 1 の基準値及び第 2の基準値とが比較器 5 5 において比較される。
ここで、 走査電極に印加される電圧とデ一夕電極に印加される 電圧との差を Δ νとしたとき、 第 1 の電圧 Vt は、 Δ νの最大値 を得るためにデータ電極に印加すべき電圧であり、 第 2の電圧 V 2 は、 Δ Vの最小値を得るためにデータ電極に印加すべき電圧で ある。 また、 実施例 2においては、 (走査電極に印加される電圧) < (デ一夕電極に印加される電圧)であるので、 V1>V2である。 言い換えれば、ゲート電極 1 3 に印加される電圧(階調に応じて、 例えば 2 0ポルト乃至 3 5ポルト) と力ソード電極 1 1 に印加さ れる電圧 (例えば、 0ポルト一定) との差を Δ Vcc としたとき、 第 1 の電圧 は、 A VGC の最大値 (即ち、 3 5ポルト) を得る ためにゲ一ト電極 1 3に印加すべき電圧 (即ち、 3 5ポルト) で あり、 第 2の電圧 V 2 は、 Δ V GC の最小値 (即ち、 2 0ポルト) を得るためにゲート電極 1 3 に印加すべき電圧 (即ち、 2 0ポル 卜) である。 そして、 第 1 の基準値を電圧ひ ( V ,— V2) に対応 する値、 第 2の基準値を電圧 j3 ( V 2- V ,) に対応する値とした とき、 αの値を 0 . 5 、 j8の値を 0 . 5 としている。 ここで、 減 算回路 5 2への入力デジタルデータであるデ一夕の値 D m,n を 8 ビッ トとすれば、 2 5 6段階の階調制御が行われる。 ここで、 D m>n= 2 5 5が最も明るい画面デ一夕を表しているとする。 この場 合、 ひ の値及び /3の値を 8 ビッ トのデジタル表現で言い換えたと きの値をそれぞれ α ', β , とすれば、 ひ , = 1 2 8 、 β ' = 1 2 8である。 一般的には、 3 2 ≤ « ' ≤ 1 9 2 , 3 2 ≤ β ' ≤ 1 9 2を満足することが好ましい。
そして、 もしも入力値が第 1 の基準値以上である場合、 即ち、 ( D m,n— Dm_し n) > a ' あるいは (D ran— D m- n) ≥ a ' である 場合、 第 1 の比較器 5 5 Aの出力に基づき、 一定期間 (例えば、 2 5マイクロ秒)より も短い所定の期間(例えば、 5マイクロ秒)、 第 1のスィッチ回路 5 3がオン状態とされることで、 所定の期間 (例えば、 5マイクロ秒)、 第 n列目のデータ電極 (第 n番目の ゲート電極 1 3 ) に第 1 の電圧 V , ( = 3 5ポルト) が印加され る。 この状態は、 第 4図において、 第 (m— 1 ) 行目 X第 n列目 の 1 ライン期間及び第 (m + 2 ) 行目 X第 n列目の 1 ライン期間 におけるデータ電極への印加電圧 V DATAとして表されている。 一方、 もしも入力値が第 2の基準値以下である場合、 即ち、 (D „,„- ϋ η.1; η) く β , あるいは (D n,n— D ) ≤ β ' の場合、 第 2の比較器 5 5 Βの出力に基づき、 一定期間 (例えば、 2 5マイ クロ秒) よりも短い所定の期間 (例えば、 5マイクロ秒)、 第 2 のスィッチ回路 5 4がオン状態とされることで、 所定の期間 (例 えば、 5マイクロ秒)、 第 η列目のデータ電極 (第 η番目のゲー ト電極 1 3 ) に第 2 の電圧 V 2 2 0ポルト) が印加される。 この状態は、 第 4図において、 第 m行目 X第 n列目の 1 ライン期 間におけるデータ電極への印加電圧 V DATAとして表されている。
また、 もしも入力値が第 1 の基準値未満であり且つ第 2の基準 値を越えている場合、 即ち、 β ' ≤ (Dm,n- Dm.I>n) ≤ a ' ある いは /3 ' く (Dm,n— Dffl—し n) < a ' である場合には、 第 1 のスィ ツチ回路 5 3及び第 2 のスィ ッチ回路 5 4はオフ状態に保持さ れる。 この状態は、 第 4図において、 第 (m + 1 ) 行目 X第 n列 目の 1 ライン期間として表されている。
以上のように、 実施例 2 においては、 走査電極への印加状態が 例えば第 m行目から第(m + 1 )行目に切り替えられた直後の(言 い換えれば、 カソ一ド電極 1 1への印加状態が例えば第 m番目か ら第 (m + 1 ) 番目に切り替えられた直後の)、 データ電極 (ゲ ート電極 1 3 ) に印加される電圧 VDATA の波形の立上り、 立下り の波形を、 電圧 V l5 V2を加重することによって急峻にすること ができる結果、 画面表示の応答性の向上を図ることができ、 滑ら かな画像表示を達成することができる。 しかも、 第 n列目のデ一 夕電極 (第 n番目のゲート電極 1 3 ) に第 1 の電圧 V, や第 2の 電圧 V2 が印加される期間 (時間) は一定期間より も短いので、 固定画素表示装置あるいは冷陰極電界電子放出表示装置におけ る消費電力の増加を抑制することができる。 また、 輪郭が強調さ れた画像を得ることができるので、 視認される画像に先鋭さが増 加する。
尚、 実施例 2 において、 第 1行目の走査電極によって構成され る N個の発光領域のそれぞれにおける発光状態を制御するため のデータの値 Dし n (但し、 nは 1 , 2 · · · Nである) に基づき 出力回路 5 1から出力された電圧が、 一定期間、 第 n列目のデー タ電極に印加されるが、 言い換えれば、 第 1番目の力ソード電極 1 1 によって構成される N個の電子放出領域 E Aのそれぞれに おける電子の放出状態を制御するためのデータの値 D! , n (但し、 nは 1, 2 · · · Νである) に基づき出力回路 5 1から出力され た電圧が、 一定期間、 第 η番目のゲート電極 1 3 に印加される。 そして、 この場合、 第 1行目の走査電極によって構成される発光 領域のそれぞれにおける発光状態を制御するためのデータの値 D からデータ値 「 0」 (データの値 D。,nと表現する) を減算回 路において減じて得られた値 (D 1>n— D。,n) が入力値として比較 器に入力され、 比較器に入力された入力値と、 第 1 の基準値及び 第 2 の基準値とが比較器において比較される。 データの値 D。, n を用いる代わりに、 直前のデータの値 DMn ( l フレーム前の最後 のデータの値) を用いることもできる。 あるいは又、 第 1番目の カソ一 ド電極によって構成される N個の電子放出領域のそれぞ れにおける発光状態を制御するためのデータの値 Dし からデー タ値 「 0」 (データの値 D。,n と表現する) を減算回路において減 じて得られた値( D D。,n)が入力値として比較器に入力され、 比較器に入力された入力値と、 第 1 の基準値及び第 2の基準値と が比較器において比較される。データの値 D。,nを用いる代わりに、 直前のデータの値 DM,n ( l フレーム前の最後のデータの値) を用 いることもできる。
以上、 本発明を好ましい実施例に基づき説明したが、 本発明は これらの実施例に限定されるものではない。 実施例にて説明した アノードパネルや力ソードパネル、 ゲート電極制御回路やカソー ド電極制御回路といった各種の制御回路、 表示装置や電界放出素 子の構成、 構造は例示であり、 適宜変更することができるし、 ァ ノードパネルや力ソードパネル、 表示装置や電界放出素子の製造 方法も例示であり、 適宜変更することができる。 更には、 ァノー ドパネルや力ソー ドパネルの製造において使用した各種材料も 例示であり、 適宜変更することができる。 表示装置においては、 専らカラ一表示を例にとり説明したが、 単色表示とすることもで さる。
また、 実施例においては、 第 1 の基準値、 第 2の基準値のそれ ぞれを 1つの値としたが、 複数の第 1 の基準値、 複数の第 2の基 準値を設定してもよい。 そして、 この場合、 複数の第 1 の基準値 に応じて、 また、 複数の第 2の基準値に応じて、 所定の期間の長 さを変えてもよいし、 比較器を複数配設することで、 第 1 の電圧 V ^ 第 2 の電圧 V 2 の値を、 それぞれ、 複数、 設定してもよい。 実施例においては、 画像信号が A Z Dコンバータ及び D / Aコン バー夕を通され、 この A / Dコンバータから送出されたデジタル データが、 比較器において、 デジタルデータである第 1 の基準値 及び第 2の基準値と比較されたが、 このような構成に限定するも のではなく、 画像信号に基づくアナログデータが、 比較器におい て、 アナログデータである第 1 の基準値及び第 2の基準値と比較 する構成を採用することもできる。
電界放出素子においては、 専ら 1 つの開口部に 1つの電子放出 部が対応する形態を説明したが、 電界放出素子の構造に依っては、 1つの開口部に複数の電子放出部が対応した形態、 あるいは、 複 数の開口部に 1 つの電子放出部が対応する形態とすることもで きる。 あるいは又、 ゲート電極に複数の開口部を設け、 絶縁層に 係る複数の開口部に連通した複数の開口部を設け、 1又は複数の 電子放出部を設ける形態とすることもできる。
アノード電極は、 実施例にて説明したように有効領域を 1枚の シー ト状の導電材料で被覆した形式のアノー ド電極としてもよ いし、 1又は複数の電子放出部、 あるいは、 1又は複数の画素に 対応するアノー ド電極ュニッ 卜が集合した形式のアノー ド電極 としてもよい。 アノード電極が前者の構成の場合、 係るアノード 電極をアノード電極制御回路に接続すればよいし、 アノード電極 が後者の構成の場合、 例えば、 各アノード電極ユニッ トをァノー ド電極制御回路に接続すればよい。
電界放出素子において、 ゲ一ト電極 1 3及び絶縁層 1 2の上に 更に層間絶縁層 6 2を設け、 層間絶縁層 6 2上に収束電極 6 3 を 設けてもよい。 このような構造を有する電界放出素子の模式的な 一部端面図を第 1 3図に示す。 層間絶縁層 6 2 には、 開口部 1 4 Aに連通した開口部 6 4が設けられている。 収束電極 6 3の形成 は、 例えば、 [工程— A 1 ] において、 絶縁層 1 2上にス トライ プ状のゲート電極 1 3 を形成した後、 層間絶縁層 6 2 を形成し、 次いで、 層間絶縁層 6 2上にパターニングされた収束電極 6 3 を 形成した後、収束電極 6 3、層間絶縁層 6 2 に開口部 6 4を設け、 更に、 ゲート電極 1 3に開口部 1 4 Aを設ければよい。 尚、 収束 電極のパ夕一ニングに依存して、 1又は複数の電子放出部、 ある いは、 1又は複数の画素に対応する収束電極ユニッ トが集合した 形式の収束電極とすることもでき、 あるいは又、 有効領域を 1枚 のシー ト状の導電材料で被覆した形式の収束電極とすることも できる。 尚、 第 1 3図においては、 スピント型電界放出素子を図 示したが、 その他の電界放出素子とすることもできることは云う までもない。 また、 収束電極を有する電界放出素子を、 実施例 1 及び実施例 2 にて説明した表示装置に適用することができる。

Claims

請求の範囲
1 . 1 の方向に延びる M本 (伹し、 M≥ 2 ) のス トライプ状の 走査電極、 及び、 第 1 の方向とは異なる第 2の方向に延びる N本 (伹し、 N≥ 2 ) のス トライプ状のデ一夕電極を備え、 走査電極 とデータ電極との重複領域から構成された発光領域が M行 X N 列の 2次元マ ト リ ックス状に配列された固定画素表示装置であ つて、
' データ電極を駆動するために、 各データ電極に接続された駆動 用 ドライバを備えており、
該各駆動用 ドライバは、 スィッチ回路、 出力回路、 及び、 減算 回路から成り、
該スィッチ回路は、
( A) デ一夕電極に第 1の電圧 V, を印加するための第 1 のス イッチ回路、
(B ) データ電極に第 2の電圧 V2 (但し、 V2≠ V を印加す るための第 2のスィッチ回路、 及び、
( C) 第 1のスィッチ回路及び第 2のスィッチ回路のオン/ォ フ制御を行うための比較器、
を備え、
第 m行目 (但し、 m= 2 , 3 · · · Μのいずれか) の走査電極 によって構成される Ν個の発光領域のそれぞれにおける発光状 態を制御するためのデータの値 (但し、 nは 1 , 2 · · · N である)に基づき前記出力回路から出力された電圧が、一定期間、 第 n列目のデータ電極に印加され、
且つ、 第 m行目の走査電極によって構成される発光領域のそれ ぞれにおける発光状態を制御するためのデータの値 D m, n から第 ( m— 1 ) 行目の走査電極によって構成される発光領域のそれぞ れにおける発光状態を制御するためのデ一夕の値 D M _ nを前記減 算回路において減じて得られた値 (D m, n— が入力値とし て前記比較器に入力され、 該比較器に入力された該入力値と、 第 1 の基準値及び第 2の基準値とが該比較器において比較され、
( 1 ) 入力値が第 1 の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間よりも短い所定の期間、 該第 1 のスイ ツ チ回路がオン状態とされることで、 該所定の期間、 第 n列目のデ 一夕電極に第 1 の電圧 V iが印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較器の出力 に基づき、 前記一定期間よりも短い所定の期間、 該第 2 のスイ ツ チ回路がオン状態とされることで、 該所定の期間、 第 n列目のデ 一夕電極に第 2 の電圧 V 2が印加され、
( 3 ) 入力値が、 第 1 の基準値未満であり、 且つ、 第 2の基準 値を越えている場合、 該第 1のスィツチ回路及び該第 2のスイツ チ回路はオフ状態に保持される、
ことを特徴とする固定画素表示装置。
2 . 走査電極に印加される電圧とデータ電極に印加される電圧 との差を Δ νとしたとき、 第 1 の電圧 V t は、 の最大値を得 るためにデータ電極に印加すべき電圧であり、 第 2 の電圧 V 2は、 △ Vの最小値を得るためにデータ電極に印加すべき電圧である ことを特徴とする請求の範囲第 1項に記載の固定画素表示装置。
3 . 前記出力回路は、 C M O S回路から成る電流バッファ回路 であることを特徴とする請求の範囲第 1項に記載の固定画素表 示装置。
4 . 力ソードパネルとアノードパネルとがそれらの周縁部で接 合されて成る冷陰極電界電子放出表示装置であって、
カゾードパネルは、
( a ) 支持体、
( b ) 支持体上に形成され、 第 1 の方向に延びる N本 (但し、
N≥ 2 ) のス トライプ状の力ソード電極、
( c ) 支持体及び力ソード電極上に形成された絶緣層、
( d ) 絶縁層上に形成され、 第 1 の方向とは異なる第 2の方向 に延びる M本 (但し、 M≥ 2 ) のス トライプ状のゲート電極、 及 び、
( e ) 力ソード電極とゲート電極との重複領域に位置する電子 放出領域、
から構成されており、
アノードパネルは、 基板、 並びに、 該基板上に形成された、 各 電子放出領域に対応して設けられた蛍光体領域及びアノー ド電 極から構成されており、
電子放出領域は、 ゲート電極及び絶縁層に設けられた開口部の 底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
( f ) 力ソード電極を駆動するために、 各力ソード電極に接続 された駆動用 ドライバ、 を更に備えており、
該各駆動用 ドライバは、 スィッチ回路、 出力回路、 及び、 減算 回路から成り、
該スィッチ回路は、
( A ) 力ソ一ド電極に第 1 の電圧 V , を印加するための第 1 の スィッチ回路、 ( B ) 力ソード電極に第 2 の電圧 V2 (但し、 V2> V を印加 するための第 2のスィッチ回路、 及び、
( C) 第 1 のスィッチ回路及び第 2のスィッチ回路のオン/ォ フ制御を行うための比較器、
を備え、
第 m番目 (但し、 m= 2, 3 · · · Μのいずれか) のゲート電 極によって構成される Ν個の電子放出領域のそれぞれにおける 電子の放出状態を制御するためのデ一夕の値 Dmn (但し、 ηは 1 , 2 · · · Νである) に基づき前記出力回路から出力された電圧が、 一定期間、 第 η番目の力ソード電極に印加され、
且つ、 第 m番目のゲート電極によって構成される電子放出領域 のそれぞれにおける電子の放出状態を制御するためのデ一夕の 値 Dm,nから第 (m— 1 ) 番目のゲート電極によって構成される電 子放出領域のそれぞれにおける電子の放出状態を制御するため のデ一夕の値 Dn_ を前記減算回路において減じて得られた値 (Dm,n— D ) が入力値として前記比較器に入力され、 該比較 器に入力された該入力値と、 第 1 の基準値及び第 2の基準値とが 該比較器において比較され、
( 1 ) 入力値が第 1 の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 1 のスィッ チ回路がオン状態とされることで、 該所定の期間、 第 n番目の力 ソード電極に第 1 の電圧 V ,が印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 2のスイツ チ回路がオン状態とされることで、 該所定の期間、 第 n番目の力 ソード電極に第 2の電圧 V 2が印加され、 ( 3 ) 入力値が、 第 1 の基準値未満であり、 且つ、 第 2の基準 値を越えている場合、 該第 1 のスィ ッチ回路及ぴ該第 2のスイ ツ チ回路はオフ状態に保持される、
ことを特徴とする冷陰極電界電子放出表示装置。
5 . ゲート電極に印加される電圧と力ソード電極に印加される 電圧との差を A V C Cとしたとき、 第 1 の電圧 V iは、 A V GCの最大 値を得るために力ソード電極に印加すべき電圧であり、 第 2の電 圧 V 2 は、 △ V (; c の最小値を得るために力ソード電極に印加すベ き電圧であることを特徴とする請求の範囲第 4項に記載の冷陰 極電界電子放出表示装置。
6 . 前記出力回路は、 C M 0 S回路から成る電流バッファ回路 であることを特徴とする請求の範囲第 4項に記載の冷陰極電界 電子放出表示装置。
7 . 力ソードパネルとアノー ドパネルとがそれらの周縁部で接 合されて成る冷陰極電界電子放出表示装置であって、
力ソードパネルは、
( a ) 支持体、
( b ) 支持体上に形成され、 第 1 の方向に延びる M本 (但し、 M≥ 2 ) のス トライプ状の力ソード電極、
( c ) 支持体及び力ソード電極上に形成された絶緣層、
( d ) 絶縁層上に形成され、 第 1 の方向とは異なる第 2の方向 に延びる N本 (伹し、 N≥ 2 ) のス トライプ状のゲート電極、 及 び、
( e ) 力ソード電極とゲート電極との重複領域に位置する電子 放出領域、
から構成されており、 アノードパネルは、 基板、 並びに、 該基板上に形成された、 各 電子放出領域に対応して設けられた蛍光体領域及びアノー ド電 極から構成されており、
電子放出領域は、 ゲート電極及び絶縁層に設けられた開口部の 底部に位置する電子放出部から構成され、
冷陰極電界電子放出表示装置は、
( f ) ゲート電極を駆動するために、 各ゲート電極に接続され た駆動用 ドライバ、
を更に備えており、
該各駆動用 ドライバは、 スィッチ回路、 出力回路、 及び、 減算 回路から成り、
該スイッチ回路は、
( A ) ゲート電極に第 1 の電圧 V t を印加するための第 1 のス ィツチ回路、
( B ) ゲート電極に第 2の電圧 V 2 (但し、 ν 2< ν を印加す るための第 2のスィッチ回路、 及び、
( C ) 第 1 のスィッチ回路及び第 2のスィッチ回路のオン Ζォ フ制御を行うための比較器、
を備え、
第 m番目 (但し、 m = 2, 3 · · · Μのいずれか) の力ソード 電極によって構成される Ν個の電子放出領域のそれぞれにおけ る電子の放出状態を制御するためのデータの値 D m, n (但し、 nは 1 , 2 · · · Νである) に基づき前記出力回路から出力された電 圧が、 一定期間、 第 η番目のゲート電極に印加され、
且つ、 第 m番目の力ソード電極によって構成される電子放出領 域のそれぞれにおける電子の放出状態を制御するためのデータ の値 Dffl,nから第 (m— 1 ) 番目の力ソード電極によって構成され る電子放出領域のそれぞれにおける電子の放出状態を制御する ためのデータの値 を前記減算回路において減じて得られた 値 (Dm,n— Dm_1>n) が入力値として前記比較器に入力され、 該比 較器に入力された該入力値と、 第 1 の基準値及び第 2 の基準値と が該比較器において比較され、
( 1 ) 入力値が第 1 の基準値以上である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 1 のスイツ チ回路がオン状態とされることで、 該所定の期間、 第 n番目のゲ — ト電極に第 1 の電圧 V ,が印加され、
( 2 ) 入力値が第 2の基準値以下である場合、 該比較器の出力 に基づき、 前記一定期間より も短い所定の期間、 該第 2のスイツ チ回路がオン状態とされることで、 該所定の期間、 第 n番目のゲ ート電極に第 2の電圧 V 2が印加され、
( 3 ) 入力値が、 第 1 の基準値未満であり、 且つ、 第 2の基準 値を越えている場合、 該第 1 のスィッチ回路及び該第 2のスイツ チ回路はオフ状態に保持される、
ことを特徴とする冷陰極電界電子放出表示装置。
8. ゲート電極に印加される電圧と力ソード電極に印加される 電圧との差を A V としたとき、 第 1 の電圧 は、 A VGCの最大 値を得るためにゲート電極に印加すべき電圧であり、 第 2の電圧 V 2 は、 △ V GC の最小値を得るためにゲート電極に印加すべき電 圧であることを特徴とする請求の範囲第 7項に記載の冷陰極電 界電子放出表示装置。
9. 前記出力回路は、 C M O S回路から成る電流バッファ回路 であることを特徴とする請求の範囲第 7項に記載の冷陰極電界 電子放出表示装置。
PCT/JP2004/011953 2003-08-29 2004-08-13 固定画素表示装置及び冷陰極電界電子放出表示装置 WO2005022506A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/567,923 US7405711B2 (en) 2003-08-29 2004-08-13 Fixed-pixel display device and cold cathode field electron emission display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003305706A JP4023419B2 (ja) 2003-08-29 2003-08-29 固定画素表示装置及び冷陰極電界電子放出表示装置
JP2003-305706 2003-08-29

Publications (1)

Publication Number Publication Date
WO2005022506A1 true WO2005022506A1 (ja) 2005-03-10

Family

ID=34269360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011953 WO2005022506A1 (ja) 2003-08-29 2004-08-13 固定画素表示装置及び冷陰極電界電子放出表示装置

Country Status (3)

Country Link
US (1) US7405711B2 (ja)
JP (1) JP4023419B2 (ja)
WO (1) WO2005022506A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122475A (ko) * 2005-05-27 2006-11-30 삼성에스디아이 주식회사 전자방출표시장치 및 그 전압제어방법
JP4866028B2 (ja) * 2005-07-11 2012-02-01 日本放送協会 電界放出型ディスプレイ及びその駆動方法
KR101240645B1 (ko) 2005-08-29 2013-03-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI385698B (zh) * 2008-06-17 2013-02-11 Univ Nat Defense 場發射發光元件及其發射陰極與氧化鋅陽極之製備方法
KR101031257B1 (ko) * 2008-12-08 2011-04-29 삼성에스디아이 주식회사 디스플레이 장치용 적색 형광체 및 이를 포함하는 디스플레이 장치
US11551607B1 (en) * 2021-08-19 2023-01-10 Innolux Corporation Electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273560A (ja) * 1995-03-30 1996-10-18 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JPH08287821A (ja) * 1995-04-03 1996-11-01 Motorola Inc 過渡電流源を備えた電界放出装置
JPH08292744A (ja) * 1995-04-24 1996-11-05 Sharp Corp 液晶表示装置
JPH1184342A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置およびその駆動方法
JP2000182547A (ja) * 1998-12-16 2000-06-30 Sony Corp 平面型表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621475B1 (en) * 1996-02-23 2003-09-16 Canon Kabushiki Kaisha Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof
US20010043172A1 (en) * 1997-08-25 2001-11-22 Mcgrath James M. Field emission display
JPH11296131A (ja) 1998-04-13 1999-10-29 Fuji Electric Co Ltd マトリクス表示ディスプレイの階調表示方法及びこの方法を用いた表示装置
JP2004287118A (ja) * 2003-03-24 2004-10-14 Hitachi Ltd 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273560A (ja) * 1995-03-30 1996-10-18 Sony Corp ディスプレイ装置及びディスプレイ装置の駆動方法
JPH08287821A (ja) * 1995-04-03 1996-11-01 Motorola Inc 過渡電流源を備えた電界放出装置
JPH08292744A (ja) * 1995-04-24 1996-11-05 Sharp Corp 液晶表示装置
JPH1184342A (ja) * 1997-09-04 1999-03-26 Sharp Corp 液晶表示装置およびその駆動方法
JP2000182547A (ja) * 1998-12-16 2000-06-30 Sony Corp 平面型表示装置

Also Published As

Publication number Publication date
US7405711B2 (en) 2008-07-29
US20060262046A1 (en) 2006-11-23
JP2005077550A (ja) 2005-03-24
JP4023419B2 (ja) 2007-12-19

Similar Documents

Publication Publication Date Title
US6713947B2 (en) Display device and method of manufacturing the same
US7642700B2 (en) Flat-panel type display and spacer
WO2004042768A1 (ja) 平面型表示装置及びその製造方法
US20040061431A1 (en) Light emission device and field emission display having such light emission devices
JP4927046B2 (ja) 電子放出促進物質を有するMgO保護膜、その製造方法及び該保護膜を備えたプラズマディスプレイパネル
WO2005117055A1 (ja) カソードパネル処理方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP4131238B2 (ja) 表示用パネル及び表示装置
JP2005116232A (ja) 電子放出素子及びその製造方法
JP2001229809A (ja) 電子放出装置及び画像形成装置
US6975074B2 (en) Electron emitter comprising emitter section made of dielectric material
EP1403897A2 (en) Light emitting device
WO2005022506A1 (ja) 固定画素表示装置及び冷陰極電界電子放出表示装置
JP2004125940A (ja) 発光素子及びそれを具えるフィールドエミッションディスプレイ
JP5150156B2 (ja) 平面型表示装置の駆動方法
US20050062390A1 (en) Light emitting device
JP4494301B2 (ja) 画像表示装置
JP2004241292A (ja) 冷陰極電界電子放出表示装置
JP4678156B2 (ja) カソードパネルのコンディショニング方法、冷陰極電界電子放出表示装置のコンディショニング方法、及び、冷陰極電界電子放出表示装置の製造方法
JP3829128B2 (ja) 電子放出素子
JP4797423B2 (ja) 平面型表示装置
JP2006330560A (ja) 冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性維持方法
JP2005044705A (ja) 冷陰極電界電子放出表示装置
JP2005142003A (ja) 表示用パネル及び表示装置
JP5367343B2 (ja) 冷陰極電界電子放出表示装置
JP2005141926A (ja) 冷陰極電界電子放出表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006262046

Country of ref document: US

Ref document number: 10567923

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10567923

Country of ref document: US