KR20070044574A - 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 구동 효율을 높이기 위해 게이트 전극의 선폭을 최적화한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스는 유효 영역과 이 유효 영역 외측의 패드 영역을 구비하는 기판과, 기판 위에 형성되는 캐소드 전극들과, 유효 영역에서 캐소드 전극들에 제공되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들과 분리되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함한다. 이때 각각의 게이트 전극은 유효 영역에서 제1 선폭을 가지는 유효부와, 패드 영역에서 제1 선폭보다 작은 제2 선폭을 가지는 패드부를 포함하고, 제1 선폭에서 유효부의 폭 방향을 따라 위치하는 개구부들의 폭 전체를 제한 선폭을 유효 선폭이라 할 때, 제2 선폭은 유효 선폭 이상으로 이루어진다.

캐소드전극, 게이트전극, 패드영역, 유효영역, 패드부, 유효부, 선폭, 전자방출부, 형광층, 애노드전극

Description

전자 방출 디바이스와 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPLAY DEVICE USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 게이트 전극의 부분 확대 평면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 유효 영역과 패드 영역에서 게이트 전극의 선폭을 최적화한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이 (Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브(CNT)와 흑연 및 다이아몬드상 카본(DLC)과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 일 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

즉 통상의 전자 방출 디바이스는 전자 방출부와 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 하게 된다.

공지의 FEA형 전자 방출 디바이스에서 캐소드 전극들은 기판의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들을 덮는 절연층 위에서 게이트 전 극들이 캐소드 전극과 교차하는 방향을 따라 스트라이프 패턴으로 형성된다. 그리고 게이트 전극들과 절연층에 다수의 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성된다.

캐소드 전극들과 게이트 전극들은 화소별 전자 방출 제어를 위해 전자 방출부가 위치하는 유효 영역으로부터 그 일단이 기판 가장자리의 패드 영역으로 인출되고, 패드 영역에서 연성 인쇄회로(Flexible Printed Circuit; FPC)와 같은 접속 부재에 의해 주사 구동부 또는 데이터 구동부와 전기적으로 연결되어 이로부터 주사 구동 전압 또는 데이터 구동 전압을 인가받는다.

통상의 경우 기판의 일측 가장자리를 따라 여러개의 접속 부재를 배치하여 상기 전극들과 외부 회로를 연결하므로 패드 영역에는 접속 부재간 상호 간섭을 피하고 정렬 마크를 형성하기 위한 여유 공간이 필요하게 된다. 이를 위해 패드 영역에서의 전극 피치와 전극 선폭을 각각 유효 영역에서의 전극 피치 및 전극 선폭보다 작게 형성하는 것이 일반적이다.

그런데 패드 영역과 유효 영역에서 전극 선폭을 적절하게 형성하지 못하면, 가령 패드 영역에서 전극 선폭을 지나치게 작게 형성하면, 패드 영역의 전극 부위가 큰 저항을 갖게 되어 유효 영역에서 구동 효율이 저하된다. 특히 게이트 전극들은 전술한 바와 같이 유효 영역에 전자 방출부 노출을 위한 다수의 개구부들을 구비하고 있으므로 단순히 유효 영역에서의 전극 선폭만을 고려하여 패드 영역에서의 전극 선폭을 설정하기 어려운 점이 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적 은 게이트 전극의 형상 특성을 고려하여 유효 영역과 패드 영역에서 게이트 전극의 선폭을 최적화함으로써 구동 효율을 높일 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

유효 영역과 이 유효 영역 외측의 패드 영역을 구비하는 기판과, 기판 위에 형성되는 캐소드 전극들과, 유효 영역에서 캐소드 전극들에 제공되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들과 분리되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함하며, 각각의 게이트 전극이 유효 영역에서 제1 선폭을 가지는 유효부와, 패드 영역에서 제1 선폭보다 작은 제2 선폭을 가지는 패드부를 포함하고, 제1 선폭에서 유효부의 폭 방향을 따라 위치하는 개구부들의 폭 전체를 제한 선폭을 유효 선폭이라 할 때, 제2 선폭이 유효 선폭 이상으로 이루어지는 전자 방출 디바이스를 제공한다.

상기 게이트 전극은 하기 조건을 만족할 수 있다.

여기서, P1은 상기 제1 선폭을 나타내고, P2는 상기 제2 선폭을 나타내며, P3은 상기 유효 선폭을 나타낸다.

상기 게이트 전극은 유효부와 패드부 사이에 위치하는 폭 가변부를 더욱 포함할 수 있으며, 폭 가변부는 패드부로부터 유효부를 향해 폭이 점진적으로 확대되 는 형상으로 이루어질 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

유효 영역과 이 유효 영역 외측의 패드 영역을 구비하는 제1 기판과, 제1 기판에 대향 배치되는 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 유효 영역에서 캐소드 전극들에 제공되는 전자 방출부들과, 절연층을 사이에 두고 캐소드 전극들과 분리되어 위치하고 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하며, 각각의 게이트 전극이 유효 영역에서 제1 선폭을 가지는 유효부와, 패드 영역에서 제1 선폭보다 작은 제2 선폭을 가지는 패드부를 포함하고, 제1 선폭에서 유효부의 폭 방향을 따라 위치하는 개구부들의 폭 전체를 제한 선폭을 유효 선폭이라 할 때, 제2 선폭이 유효 선폭 이상으로 이루어지는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 게이트 전극의 부분 확대 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(14)가 배치되어 두 기판을 접합시키며, 내부 공간 이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재(14)가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(16)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(16)을 덮으면서 제1 기판(10) 전체에 제1 절연층(18)이 형성된다. 제1 절연층(18) 위에는 제2 전극인 게이트 전극들(20)이 캐소드 전극(16)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(16)과 게이트 전극(20)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극들(16) 위로 각 화소 영역마다 하나 또는 그 이상의 전자 방출부(22)가 형성되고, 제1 절연층(18)과 게이트 전극(20)에는 각 전자 방출부(22)에 대응하는 개구부(181, 201)가 형성되어 제1 기판(10) 상에 전자 방출부(22)가 노출되도록 한다.

전자 방출부(22)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(22)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아 몬드상 카본(DLC), C₆₀, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 스퍼터링 또는 화학기상증착(CVD) 등을 적용할 수 있다.

그리고 게이트 전극들(20)과 제1 절연층(18) 위로 제3 전극인 집속 전극(24)이 형성된다. 집속 전극(24) 하부에는 제2 절연층(26)이 위치하여 게이트 전극들(20)과 집속 전극(24)을 절연시키며, 집속 전극(24)과 제2 절연층(26)에도 전자빔 통과를 위한 개구부(241, 261)가 마련된다. 이 개구부(241, 261)는 일례로 화소 영역당 하나씩 형성되어 집속 전극(24)이 한 화소 영역에서 방출되는 전자들을 포괄적으로 집속하도록 한다.

전술한 구조에서 제1 기판(10)은 전자 방출부들(22)이 위치하여 캐소드 전극들(16)과 게이트 전극들(20)의 작용으로 실제 전자 방출이 이루어지는 유효 영역(120, 도 3 참고)과, 유효 영역(120) 외측의 제1 기판(10) 가장자리에 위치하는 패드 영역(130, 도 3 참고)을 구비한다.

본 실시예에서 각각의 게이트 전극(20)은 제1 선폭(P1)을 가지며 유효 영역(130)에 위치하는 유효부(202)와, 제1 선폭(P1)보다 작은 제2 선폭(P2)을 가지며 패드 영역(120)에 위치하는 패드부(203)와, 유효부(202)와 패드부(203)를 연결하는 폭 가변부(204)로 이루어진다.

패드부(203)는 연성 인쇄회로(FPC)와 같은 접속 부재(도시하지 않음)에 의해 외부 회로와 연결되어 이로부터 구동 전압을 인가받으며, 패드부(203)에 인가된 구 동 전압은 폭 가변부(204)를 거쳐 유효부(202)에 전달된다. 폭 가변부(204)는 패드부(203)로부터 유효부(202)를 향해 점진적으로 선폭이 확대되는 형상으로 이루어져 게이트 전극(20)의 급격한 선폭 변화를 억제한다.

이와 같이 패드부(203)는 외부 회로로부터 구동 전압을 인가받는 부분이고, 유효부(202)는 패드부(203)에서 전달받은 구동 전압으로 캐소드 전극(16)과의 전압 차를 이용해 전자 방출을 제어하는 부분이다. 따라서 제1 선폭(P1)에 대한 제2 선폭(P2)의 비율이 패드부(203)의 저항 특성과 유효부(202)의 에미션 제어 특성에 큰 영향을 미친다.

이때 유효부(202)는 기본적으로 제1 선폭(P1)을 갖는 스트라이프 형상으로 이루어지지만, 캐소드 전극들(16)과 교차하는 화소 영역마다 전자 방출부(22) 노출을 위한 다수의 개구부(201)를 구비함에 따라, 실제 화소 영역에서의 선폭은 제1 선폭(P1)보다 작은 값을 가진다.

전술한 구조에서 화소 영역에서의 유효부 선폭을 편의상 '유효 선폭'이라 하면, 유효 선폭(P3)은 제1 선폭(P1)에서 게이트 전극(20)의 폭 방향을 따라 위치하는 개구부들(201)의 폭 전체를 뺀 값으로 이루어진다. 즉 도면에서와 같이 게이트 전극(20)의 폭 방향을 따라 3개의 개구부(201)가 나란히 위치하는 경우를 가정하면, 유효 선폭(P3)은 하기 수식으로 표현할 수 있다.

P3 = p1 + p2 + p3 + p4

여기서, p1과 p4는 각각 최외곽 개구부(201)와 유효부(202) 일측단 사이의 거리이고, p2와 p3은 개구부들(201) 사이의 거리이다. p1 내지 p4 모두 개구부들(201)의 형상 중심을 관통하는 선을 따라 측정된 거리를 나타낸다.

본 실시예에서 각각의 게이트 전극(20)은 하기 조건을 만족하도록 형성된다.

상기 조건에서 제2 선폭(P2)을 유효 선폭(P3)보다 작게 형성하면, 유효 선폭(P3)을 갖는 화소 영역보다 제2 선폭(P2)을 갖는 패드부(203)에 더 큰 저항이 걸리게 되므로 구동 효율이 저하되어 화소 영역에서 에미션 제어에 불리해진다. 따라서 본 실시예의 전자 방출 디바이스는 제2 선폭(P2)을 제1 선폭(P1)보다 작게 형성하여 패드 영역(120)에 여유 공간을 제공하면서 제2 선폭(P2)을 유효 선폭(P3) 이상으로 형성하여 패드부(203)의 저항을 낮추고 구동 효율을 높이는 장점을 갖는다.

또한 본 실시예에서 각각의 게이트 전극(20)은 더욱 바람직하게 하기 조건을 만족하도록 형성된다.

상기 수식은 게이트 전극(10)의 유효부(202) 저항을 산정할 때 제1 선폭(P1)과 유효 선폭(P3) 모두를 고려한 것으로서, 제2 선폭(P2)을 제1 선폭(P1)과 유효 선폭(P3)의 평균값 이상으로 형성하며, 위의 조건을 만족할 때 패드부(203)의 저항을 낮추어 구동 효율을 높일 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(28), 일례로 적색과 녹색 및 청색의 형광층들이 서로간 임의의 간격을 두고 형성되고, 각 형광층(28) 사이로 화면의 콘트라스트 향상을 위한 흑색층(30)이 형성된다. 그리고 형광층(28)과 흑색층(30) 위로 알루미늄과 같은 금속막으로 이루어진 애노드 전극(32)이 형성된다.

애노드 전극(32)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(28)을 고전위 상태로 유지시키며, 형광층(28)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편, 애노드 전극은 금속막이 아닌 ITO(Indium Tin Oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(28)과 흑색층(30)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 사용하는 구조도 가능하다.

상기 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 다수의 스페이서들(34, 도 2 참고)이 배치된다. 스페이서들(34)은 형광층(28)을 침범하지 않도록 흑색층(30)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(16), 게이트 전극들(20), 집속 전극(24) 및 애노드 전극(32)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(16)과 게이트 전극들(20) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(24)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(32)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(16)과 게이트 전극(20)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(22) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(24)의 개구부(241)를 통과하면서 전자빔 다발의 중심부로 집속되며, 애노드 전극(32)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(28)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에 있어서, 본 실시예의 전자 방출 표시 디바이스는 게이트 전극(20)의 선폭을 상기와 같이 최적화함에 따라, 패드 영역(120)에 여유 공간을 제공하면서 패드부(203)의 저항을 낮추어 유효부(202)의 에미션 제어 특성을 높일 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 게이트 전극의 패드부 선폭을 유효부 선폭보다 작게 형성하여 패드 영역에 여유 공간을 제공하며, 패드부 선폭을 유효 선폭 이상으로 형성하여 패드부의 저항을 낮추고 유효부의 에미션 제어 특성을 높임에 따라 우수한 표시 품질을 구현할 수 있다.

Claims (7)

1. 유효 영역과 이 유효 영역 외측의 패드 영역을 구비하는 기판과;

   상기 기판 위에 형성되는 캐소드 전극들과;

   상기 유효 영역에서 상기 캐소드 전극들에 제공되는 전자 방출부들; 및

   절연층을 사이에 두고 상기 캐소드 전극들과 분리되어 위치하고 상기 전자 방출부들을 개방시키는 개구부들을 형성하는 게이트 전극들을 포함하며,

   상기 각각의 게이트 전극이 상기 유효 영역에서 제1 선폭을 가지는 유효부와, 상기 패드 영역에서 제1 선폭보다 작은 제2 선폭을 가지는 패드부를 포함하고,

   상기 제1 선폭에서 상기 유효부의 폭 방향을 따라 위치하는 상기 개구부들의 폭 전체를 제한 선폭을 유효 선폭이라 할 때, 상기 제2 선폭이 유효 선폭 이상으로 이루어지는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 게이트 전극이 하기 조건을 만족하는 전자 방출 디바이스.

   

   

   여기서, P1은 상기 제1 선폭을 나타내고, P2는 상기 제2 선폭을 나타내며, P3은 상기 유효 선폭을 나타낸다.
3. 제1항에 있어서,

   상기 게이트 전극이 상기 유효부와 상기 패드부 사이에 위치하는 폭 가변부를 더욱 포함하는 전자 방출 디바이스.
4. 제3항에 있어서,

   상기 폭 가변부가 상기 패드부로부터 상기 유효부를 향해 폭이 점진적으로 확대되는 형상으로 이루어지는 전자 방출 디바이스.
5. 제1항에 있어서,

   상기 게이트 전극들 상부에서 게이트 전극들과 절연되어 위치하는 집속 전극을 더욱 포함하는 전자 방출 디바이스.
6. 제1항에 있어서,

   상기 전자 방출부가 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
7. 제1항 내지 제6항 중 어느 한 항에 기재된 전자 방출 디바이스와;

   상기 기판에 대향 배치되는 타측 기판과;

   상기 타측 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극을 포함하는 전자 방출 표시 디바이스.

Images