JP4281844B2 - 表示用パネル及びこれを用いた表示装置 - Google Patents
表示用パネル及びこれを用いた表示装置 Download PDFInfo
- Publication number
- JP4281844B2 JP4281844B2 JP2008209581A JP2008209581A JP4281844B2 JP 4281844 B2 JP4281844 B2 JP 4281844B2 JP 2008209581 A JP2008209581 A JP 2008209581A JP 2008209581 A JP2008209581 A JP 2008209581A JP 4281844 B2 JP4281844 B2 JP 4281844B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cathode electrode
- field emission
- emission device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(A)基板と、
(B)基板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、
(C)電子を単位蛍光体層に向かって誘導するためのアノード電極、
から成る表示用パネルであって、
(D)放電防止層、
を更に有し、
アノード電極は、複数のアノード電極ユニットから成り、
各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、
放電防止層は、少なくともアノード電極ユニットの縁部を被覆していることを特徴とする。
表示用パネルと、複数の電子放出体を有する背面パネルとが真空空間を挟んで対向配置され、
表示用パネルは、
(A)基板と、
(B)基板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、
(C)電子を単位蛍光体層に向かって誘導するためのアノード電極と、
(D)放電防止層、
から成り、
アノード電極は、複数のアノード電極ユニットから成り、
各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、
放電防止層は、少なくともアノード電極ユニットの縁部を被覆していることを特徴とする。
実施の形態1の表示用パネル(以下、アノードパネルAPと呼ぶ)の模式的な一部断面図を図1の(A)〜(D)、図2の(A)〜(D)に示し、アノード電極ユニットの模式的な配置図を図3の(A)、(B)及び図4に示す。尚、図3の(A)、(B)及び図4においては、放電防止層の図示を省略している。
実施の形態2においては、電子放出体を構成する各種の電界放出素子について説明する。
(イ)支持体と、
(ロ)支持体上に設けられたストライプ状のカソード電極と、
(ハ)支持体及びカソード電極上に形成された絶縁層と、
(ニ)絶縁層上に設けられたストライプ状のゲート電極と、
(ホ)ゲート電極を貫通した開口部、及び、絶縁層を貫通し、開口部と連通した孔部と、
(ヘ)孔部の底部に位置するカソード電極上に設けられた電子放出部、
から成り、
孔部の底部に露出した電子放出部から電子が放出される構造を有する。
(イ)支持体と、
(ロ)支持体上に設けられたストライプ状のカソード電極と、
(ハ)支持体及びカソード電極上に形成された絶縁層と、
(ニ)絶縁層上に設けられたストライプ状のゲート電極と、
(ホ)ゲート電極を貫通した開口部、及び、絶縁層を貫通し、開口部と連通し、底部にカソード電極が露出した孔部、
から成り、
孔部の底部に露出したカソード電極の部分が電子放出部に相当し、かかる孔部の底部に露出したカソード電極の部分から電子を放出する構造を有する。
(イ)支持体と、
(ロ)支持体の上方に設けられ、エッジ部を有するストライプ状のカソード電極と、
(ハ)少なくともカソード電極上に形成された絶縁層と、
(ニ)絶縁層上に設けられたストライプ状のゲート電極と、
(ホ)少なくとも、ゲート電極を貫通した開口部、及び、絶縁層を貫通し、開口部と連通した孔部、
から成り、
孔部の底部若しくは側壁に露出したカソード電極のエッジ部が電子放出部に相当し、孔部の底部若しくは側壁に露出したカソード電極のエッジ部から電子を放出する構造を有する。このような構造を有する電界放出素子はエッジ型電界放出素子とも呼ばれる。
図10の(C)に示す電界放出素子は、円錐形の電子放出部15を有する所謂スピント型電界放出素子である。スピント型電界放出素子は、支持体10と、支持体10上に設けられたストライプ状のカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に設けられたストライプ状のゲート電極13と、ゲート電極13を貫通した開口部、及び、絶縁層12を貫通し、開口部と連通した孔部と、孔部の底部に位置するカソード電極11上に設けられた円錐状の電子放出部15から成り、孔部の底部に露出した電子放出部15から電子が放出される構造を有する。このスピント型電界放出素子の製造方法の概要を、以下、支持体等の模式的な一部端面図である図9及び図10を参照して説明する。
先ず、例えばガラスから成る支持体10上にニオブ(Nb)から成るストライプ状のカソード電極11を形成した後、全面にSiO2から成る絶縁層12を形成し、更に、ストライプ状のゲート電極13を絶縁層12上に形成する。ゲート電極13の形成は、例えば、スパッタリング法、リソグラフィ技術及びドライエッチング技術に基づき行うことができる。
次に、ゲート電極13及び絶縁層12に、エッチング用マスクとして機能するレジスト層16をリソグラフィ技術によって形成する(図9の(A)参照)。その後、RIE(反応性イオン・エッチング)法にてゲート電極13に開口部を形成し、更に、絶縁層12に孔部を形成する。尚、以下の説明において、特に断りのない限り、開口部及び孔部を総称して開口部14と表現する。開口部14(孔部)の底部にカソード電極11が露出している。その後、レジスト層16をアッシング技術によって除去する。こうして、図9の(B)に示す構造を得ることができる。
次に、開口部14の底部に露出したカソード電極11上に、電子放出部15を形成する。具体的には、先ず、アルミニウムを斜め蒸着することにより、剥離層17を形成する。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより、開口部14の底部にアルミニウムを殆ど堆積させることなく、ゲート電極13及び絶縁層12上に剥離層17を形成することができる。この剥離層17は、開口部14の開口端部から庇状に張り出しており、これにより開口部14が実質的に縮径される(図9の(C)参照)。
次に、全面に例えばモリブデン(Mo)を垂直蒸着する。このとき、図10の(A)に示すように、剥離層17上でオーバーハング形状を有するモリブデンから成る導電材料層18が成長するに伴い、開口部14の実質的な直径が次第に縮小されるので、開口部14の底部において堆積に寄与する蒸着粒子は、次第に開口部14の中央付近を通過するものに限られるようになる。その結果、開口部14の底部には円錐形の堆積物が形成され、この円錐形のモリブデンから成る堆積物が電子放出部15となる。
その後、電気化学的プロセス及び湿式プロセスによって剥離層17を絶縁層12及びゲート電極13の表面から剥離し、絶縁層12及びゲート電極13の上方の導電材料層18を選択的に除去する。その結果、図10の(B)に示すように、開口部14の底部に位置するカソード電極11上に円錐形の電子放出部15を残すことができる。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい(図10の(C)参照)。等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいは、エッチング液を利用するウェットエッチングにより行うことができる。エッチング液として、例えば49%フッ酸水溶液と純水の1:100(容積比)混合液を用いることができる。
クラウン型電界放出素子から成る電界放出素子の模式的な一部端面図を図12の(A)に示し、一部を切り欠いた模式的な斜視図を図12の(B)に示す。クラウン型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12を貫通した開口部14と、開口部14(孔部)の底部に位置するカソード電極11上に設けられたクラウン(王冠)型の電子放出部15Aから構成されている。
先ず、例えばガラスから成る支持体10上に、ストライプ状のカソード電極11を形成する。尚、カソード電極11は、図面の紙面左右方向に延びている。ストライプ状のカソード電極11は、例えば支持体10上にITO膜をスパッタリング法により約0.2μmの厚さに全面に亙って成膜した後、ITO膜をパターニングすることによって形成することができる。カソード電極11は、単一の材料層であってもよく、複数の材料層を積層することによって構成することもできる。例えば、後の工程で形成される各電子放出部の電子放出特性のばらつきを抑制するために、カソード電極11の表層部を残部よりも電気抵抗率の高い材料で構成することができる。尚、このようなカソード電極の構成を、他の電界放出素子のカソード電極に適用することができる。次に、支持体10及びカソード電極11上に絶縁層12を形成する。ここでは、一例としてガラスペーストを全面に約3μmの厚さにスクリーン印刷する。次に、絶縁層12に含まれる水分や溶剤を除去し、且つ、絶縁層12を平坦化するために、例えば100゜C、10分間の仮焼成、及び500゜C、20分間の本焼成といった2段階の焼成を行う。尚、上述のようなガラスペーストを用いたスクリーン印刷に替えて、例えばプラズマCVD法によりSiO2膜を形成してもよい。
次に、[工程−A2]と同様にして、ゲート電極13及び絶縁層12をRIE法に基づきエッチングし、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部にカソード電極11を露出させる。開口部14の直径を約2〜50μmとする。
次に、ゲート電極13上、絶縁層12上、及び開口部14の側壁面上に剥離層51を形成する(図11の(A)参照)。かかる剥離層51を形成するには、例えば、フォトレジスト材料をスピンコーティング法により全面に塗布し、開口部14の底部の一部分のみを除去するようなパターニングを行えばよい。この時点で、開口部14の実質的な直径は、約1〜20μmに縮径される。
次に、図11の(B)に示すように、全面に組成物原料から成る導電性組成物層52を形成する。ここで使用する組成物原料は、例えば、導電性粒子として平均粒径約0.1μmの黒鉛粒子を60重量%、バインダとして4号の水ガラスを40重量%含む。この組成物原料を、例えば1400rpm、10秒間の条件で全面にスピンコートする。開口部14内における導電性組成物層52の表面は、組成物原料の表面張力に起因して、開口部14の側壁面に沿って迫り上がり、開口部14の中央部に向かって窪む。その後、導電性組成物層52に含まれる水分を除去するための仮焼成を、例えば大気中、400゜Cで30分間行う。
次に、図11の(C)に示すように、剥離層51を除去する。剥離は、2重量%の水酸化ナトリウム水溶液中に、30秒間浸漬することにより行う。このとき、超音波振動を加えながら剥離を行ってもよい。これにより、剥離層51と共に剥離層51上の導電性組成物層52の部分が除去され、開口部14(孔部)の底部に露出したカソード電極11上の導電性組成物層52の部分のみが残される。この残存した部分が電子放出部15Aとなる。電子放出部15Aの形状は、表面が開口部14の中央部に向かって窪み、王冠状となる。[工程−B5]が終了した時点における状態を、図12に示す。図12の(B)は、電界放出素子の一部を示す模式的な斜視図であり、図12の(A)は図12の(B)の線A−Aに沿った模式的な一部端面図である。図12の(B)では、電子放出部15Aの全体が見えるように、絶縁層12とゲート電極13との一部を切り欠いている。尚、1つの電子放出領域には、5〜100個程度の電子放出部15Aを設けることで十分である。尚、導電性粒子が電子放出部15Aの表面に確実に露出するように、電子放出部15Aの表面に露出したバインダをエッチングによって除去してもよい。
次に、電子放出部15Aの焼成を行う。焼成は、乾燥大気中、400゜C、30分間の条件で行う。尚、焼成温度は、組成物原料に含まれるバインダの種類に応じて選択すればよい。例えば、バインダが水ガラスのような無機材料である場合には、無機材料を焼成し得る温度で熱処理を行えばよい。バインダが熱硬化性樹脂である場合には、熱硬化性樹脂を硬化し得る温度で熱処理を行えばよい。但し、導電性粒子同士の密着性を保つために、熱硬化性樹脂が過度に分解したり炭化する虞のない温度で熱処理を行うことが好適である。いずれのバインダを用いるにしても、熱処理温度は、ゲート電極やカソード電極、絶縁層に損傷や欠陥が生じない温度とする必要がある。熱処理雰囲気は、ゲート電極やカソード電極の電気抵抗率が酸化によって上昇したり、あるいはゲート電極やカソード電極に欠陥や損傷が生ずることがないように、不活性ガス雰囲気とすることが好ましい。尚、バインダとして熱可塑性樹脂を使用した場合には、熱処理を必要としない場合がある。
扁平型電界放出素子−1から成る電界放出素子の模式的な一部断面図を、図13の(C)に示す。扁平型電界放出素子−1は、例えばガラスから成る支持体10上に形成されたカソード電極11、支持体10及びカソード電極11上に形成された絶縁層12、絶縁層12上に形成されたゲート電極13、ゲート電極13及び絶縁層12を貫通した開口部14、並びに、開口部14(孔部)の底部に位置するカソード電極11上に設けられた扁平の電子放出部15Bから成る。ここで、電子放出部15Bは、図13の(C)の紙面垂直方向に延びたストライプ状のカソード電極11上に形成されている。また、ゲート電極13は、図13の(C)の紙面左右方向に延びている。カソード電極11及びゲート電極13はクロム(Cr)から成る。電子放出部15Bは、具体的には、グラファイト粉末から成る薄層から構成されている。また、電界放出素子の動作安定化、電子放出特性の均一化のために、カソード電極11と電子放出部15Bとの間にSiCから成る抵抗体層60が設けられている。図13の(C)に示した扁平型電界放出素子−1においては、カソード電極11の表面の全域に亙って、抵抗体層60及び電子放出部15Bが形成されているが、このような構造に限定するものではなく、要は、少なくとも開口部14の底部に電子放出部15Bが設けられていればよい。
先ず、支持体10上に、クロム(Cr)から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極11を支持体10上に形成することができる(図13の(A)参照)。尚、カソード電極11は、図13の紙面垂直方向に延びている。
次に、カソード電極11上に、電子放出部15Bを形成する。具体的には、先ず、全面にスパッタリング法にてSiCから成る抵抗体層60を形成し、次いで、抵抗体層60の上にグラファイト粉末塗料から成る電子放出部15Bをスピンコーティング法にて形成し、電子放出部15Bを乾燥させる。その後、電子放出部15B及び抵抗体層60を公知の方法に基づきパターニングする(図13の(B)参照)。電子放出部15Bから電子が放出される。
次に、全面に絶縁層12を形成する。具体的には、電子放出部15B及び支持体10上に、例えば、スパッタリング法にてSiO2から成る絶縁層12を形成する。尚、絶縁層12を、ガラスペーストをスクリーン印刷する方法や、SiO2層をCVD法にて形成する方法に基づき形成することもできる。その後、ストライプ状のゲート電極13を絶縁層12上に形成する。
次に、[工程−A2]と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部に電子放出部15Bを露出させる。その後、電子放出部15B中の有機溶剤を除去するために、400゜C、30分の熱処理を施す。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい。こうして、図13の(C)に示した電界放出素子−1を得ることができる。
扁平型電界放出素子−2の模式的な一部断面図を、図14の(C)に示す。図14の(C)に示す扁平型電界放出素子−2においては、電子放出部15Bの構造が、図13の(C)に示した扁平型電界放出素子−1と若干異なっている。以下、支持体等の模式的な一部断面図である図14を参照して、かかる扁平型電界放出素子−2の製造方法を説明する。
先ず、支持体10上にカソード電極用導電材料層を形成する。具体的には、支持体10の全面にレジスト材料層(図示せず)を形成した後、カソード電極を形成すべき部分のレジスト材料層を除去する。その後、全面にクロム(Cr)から成るカソード電極用導電材料層をスパッタリング法にて形成する。更に、全面にスパッタリング法にてSiCから成る抵抗体層60を形成し、次いで、抵抗体層60の上にグラファイト粉末塗料層をスピンコーティング法にて形成し、グラファイト粉末塗料層を乾燥させる。その後、剥離液を用いてレジスト材料層を除去すると、レジスト材料層上に形成されたカソード電極用導電材料層、抵抗体層60及びグラファイト粉末塗料層も除去される。こうして、所謂リフトオフ法に基づき、カソード電極11、抵抗体層60及び電子放出部15B(電子放出層)が積層された構造を得ることができる(図14の(A)参照)。
次に、全面に絶縁層12を形成した後、絶縁層12上にストライプ状のゲート電極13を形成する(図14の(B)参照)。その後、[工程−A2]と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成することによって、開口部14(孔部)の底部に電子放出部15Bを露出させる(図14の(C)参照)。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい。開口部14の底部に露出したカソード電極11の表面に設けられた電子放出部15Bから電子が放出される。
扁平型電界放出素子の別の変形例の模式的な一部端面図を、図16の(B)に示す。この扁平型電界放出素子−3においては、電子放出部15Cは、CVD法に基づき形成された炭素薄膜から構成されている。
先ず、例えばガラスから成る支持体10上にカソード電極用導電材料層を形成し、次いで、周知のリソグラフィ技術及びRIE法に基づきカソード電極用導電材料層をパターニングすることによって、ストライプ状のカソード電極11を支持体10上に形成する。ストライプ状のカソード電極11は、図面の紙面左右方向に延びている。カソード電極11は、例えばスパッタリング法により形成された厚さ約0.2μmのクロム(Cr)層から成る。
その後、全面に、具体的には、支持体10上及びカソード電極11上に絶縁層12を形成する。
次いで、ストライプ状のゲート電極13を絶縁層12上に形成した後、[工程−A2]と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部にカソード電極11を露出させる(図15の(A)参照)。ストライプ状のゲート電極13は図面の紙面垂直方向に延びている。開口部14の平面形状は、例えば直径1μm〜30μmの円形である。開口部14を、例えば、1画素分の領域(電子放出領域)に1個〜3000個程度形成すればよい。
次に、開口部14の底部に露出したカソード電極11上に、電子放出部15Cを形成する。具体的には、先ず、開口部14の底部に位置するカソード電極11の表面に炭素薄膜選択成長領域70を形成する。そのために、先ず、開口部14の底部の中央部にカソード電極11の表面が露出したマスク層71を形成する(図15の(B)参照)。具体的には、レジスト材料層をスピンコーティング法にて開口部14内を含む全面に成膜した後、リソグラフィ技術に基づき、開口部14の底部の中央部に位置するレジスト材料層に孔部を形成することによって、マスク層71を得ることができる。マスク層71は、開口部14の底部に位置するカソード電極11の一部分、開口部14の側壁、ゲート電極13及び絶縁層12を被覆している。これによって、次の工程で、開口部14の底部の中央部に位置するカソード電極11の表面に炭素薄膜選択成長領域を形成するが、カソード電極11とゲート電極13とが金属粒子によって短絡することを確実に防止し得る。
その後、炭素薄膜選択成長領域70上に、厚さ約0.2μmの炭素薄膜73を形成し、電子放出部15Cを得る。この状態を図16の(B)に示す。マイクロ波プラズマCVD法に基づく炭素薄膜73の成膜条件を、以下の表1に例示する。
[炭素薄膜の成膜条件]
使用ガス :CH4/H2=100/10SCCM
圧力 :1.3×103Pa
マイクロ波パワー:500W(13.56MHz)
成膜温度 :500゜C
平面型電界放出素子−1の模式的な一部断面図を、図17の(C)に示す。この平面型電界放出素子−1は、例えばガラスから成る支持体10上に形成されたストライプ状のカソード電極11、支持体10及びカソード電極11上に形成された絶縁層12、絶縁層12上に形成されたストライプ状のゲート電極13、並びに、ゲート電極13及び絶縁層12を貫通し、底部にカソード電極11が露出した開口部14から成る。カソード電極11は、図17の(C)の紙面垂直方向に延び、ゲート電極13は、図17の(C)の紙面左右方向に延びている。カソード電極11はクロム(Cr)から成り、絶縁層12はSiO2から成る。ここで、開口部14の底部に露出したカソード電極11の部分が電子放出部15Dに相当する。
先ず、支持体10上に電子放出部15Dとして機能するカソード電極11を形成する。具体的には、支持体10上に、クロム(Cr)から成るカソード電極用導電材料層をスパッタリング法にて形成した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングする。これによって、ストライプ状のカソード電極11を支持体10上に形成することができる(図17の(A)参照)。尚、カソード電極11は、図17の紙面垂直方向に延びている。
次に、例えばCVD法にてSiO2から成る絶縁層12を、支持体10及びカソード電極11の上に形成する。尚、絶縁層12を、スクリーン印刷法に基づきガラスペーストから形成することもできる。
その後、ストライプ状のゲート電極13を絶縁層12上に形成する(図17の(B)参照)。尚、ゲート電極13は、図17の紙面左右方向に延びている。例えばスクリーン印刷法にて、ストライプ状のゲート電極13を絶縁層12上に、直接形成することもできる。
次に、[工程−A2]と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14(孔部)の底部に電子放出部15Dとして機能するカソード電極11を露出させる(図17の(C)参照)。その後、絶縁層12を等方的にエッチングし、ゲート電極13の開口部端部を露出させることが好ましい。
図18の(A)に模式的な一部断面図を示す平面型電界放出素子−1の変形例である平面型電界放出素子−2が図17の(C)に示した平面型電界放出素子−1と相違する点は、開口部14の底部に露出したカソード電極11の表面(電子放出部に相当する)に、微小凹凸部11Aが形成されている点にある。このような平面型電界放出素子−2は、以下の製造方法にて製造することができる。
先ず、[工程−F1]〜[工程−F3]と略同様にして、支持体10上にストライプ状のカソード電極11を形成し、全面に絶縁層12を形成した後、ストライプ状のゲート電極13を絶縁層12上に形成する。即ち、例えばガラスから成る支持体10の上に、スパッタリング法により厚さ約0.2μmのタングステン層を成膜し、通常の手順に従って、このタングステン層をストライプ状にパターニングし、カソード電極11を形成する。次に、支持体10及びカソード電極11上に絶縁層12を形成する。絶縁層12は、TEOS(テトラエトキシシラン)を原料ガスとして用いるCVD法により形成することができる。更に、この絶縁層12の上に、ゲート電極13を形成する。ここまでのプロセスが終了した状態は、実質的に、図17の(B)に示したと同様である。
次に、[工程−F4]と同様にして、ゲート電極13及び絶縁層12に開口部14を形成し、開口部14の底部にカソード電極11を露出させる。その後、開口部14の底部に露出したカソード電極11の部分に、微小凹凸部11Aを形成する。微小凹凸部11Aの形成に際しては、エッチングガスとしてSF6を用い、カソード電極11を構成するタングステン結晶粒のエッチング速度よりも粒界のエッチング速度の方が早くなるような条件を設定してRIE法に基づくドライエッチングを行う。その結果、タングステンの結晶粒径をほぼ反映した寸法を有する微小凹凸部11Aを形成することができる。
クレータ型電界放出素子−1の模式的な一部断面図を、図23の(B)に示す。クレータ型電界放出素子−1においては、電子を放出する複数の隆起部111Aと、各隆起部111Aに囲まれた凹部111Bとを有するカソード電極111が、支持体10上に備えられている。尚、絶縁層12及びゲート電極13を取り除いた模式的な斜視図を図22の(B)に示す。
複数の球体を被覆したストライプ状のカソード電極を支持体上に形成する工程と、
球体を除去することによって、球体を被覆したカソード電極の部分を除去し、以て、電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有するカソード電極を形成する工程、
から成る。
先ず、複数の球体80を被覆したカソード電極111を支持体10上に形成する。具体的には、先ず、例えばガラスから成る支持体10上の全面に、球体80を配置する。球体80は、例えばポリメチレン系の高分子材料から成り、平均直径約5μm、粒径分布1%未満である。球体80を、スプレーガンを用い、支持体10上におおよそ1000個/mm2の密度でランダムに配置する。スプレーガンを用いた散布は、球体を揮発性溶剤と混合して噴霧する方式、あるいは粉末状態のままノズルから噴射する方式のいずれでもよい。配置された球体80は、静電気力で支持体10上に保持されている。この状態を図20の(A)及び(B)に示す。
次に、球体80及び支持体10上にカソード電極111を形成する。カソード電極111を形成した状態を、図21の(A)及び(B)に示す。カソード電極111は、例えばカーボンペーストをストライプ状にスクリーン印刷することによって形成することができる。このとき、球体80は支持体10上の全面に配置されているので、球体80の中には、図21の(B)に示すように、カソード電極111で被覆されないものも当然存在する。次に、カソード電極111に含まれる水分や溶剤を除去し、且つ、カソード電極111を平坦化するために、例えば150゜Cにてカソード電極111を乾燥する。この温度では、球体80は何ら状態変化及び/又は化学変化を起こさない。尚、上述のようなカーボンペーストを用いたスクリーン印刷に替えて、カソード電極111を構成するカソード電極用導電材料層を全面に形成し、このカソード電極用導電材料層を通常のリソグラフィ技術とドライエッチング技術を用いてパターニングし、ストライプ状のカソード電極111を形成することもできる。リソグラフィ技術を適用する場合、通常、レジスト材料層をスピンコーティング法により形成するが、スピンコーティング時の支持体10の回転数が500rpm程度、回転時間が数秒間程度であれば、球体80は脱落したり変位することなく、支持体10上に保持され得る。
次に、球体80を除去することによって、球体80を被覆したカソード電極111の部分を除去し、以て、電子を放出する複数の隆起部111Aと、各隆起部111Aに囲まれ、且つ、球体80の形状の一部を反映した凹部111Bとを有するカソード電極111を形成する。この状態を、図22の(A)及び(B)に示す。具体的には、カソード電極111の焼成を兼ね、約530゜Cにて加熱を行うことにより球体80を燃焼させる。球体80の燃焼に伴って球体80が閉じ込められていた閉鎖空間の圧力が上昇し、球体80を被覆するカソード電極111の部分が或る耐圧限界を超えた時点で破裂して除去される。その結果、支持体10上に形成されたカソード電極111の一部分に、隆起部111A及び凹部111Bが形成される。尚、球体を除去した後に、球体の一部分が残渣として残る場合には、使用する球体を構成する材料にも依るが、適切な洗浄液を用いて残渣を除去すればよい。
その後、カソード電極111及び支持体10上に絶縁層12を形成する。具体的には、例えば、ガラスペーストを全面に約5μmの厚さにスクリーン印刷する。次に、絶縁層12に含まれる水分や溶剤を除去し、且つ、絶縁層12を平坦化するために、例えば150゜Cにて絶縁層12を乾燥する。上述のようなガラスペーストを用いたスクリーン印刷に替えて、例えばプラズマCVD法によりSiO2膜を形成してもよい。
次に、絶縁層12上に、ストライプ状のゲート電極13を形成する(図23の(A)参照)。ストライプ状のゲート電極13の射影像の延びる方向は、ストライプ状のカソード電極111の射影像の延びる方向と90度の角度を成している。
その後、ゲート電極13の射影像とカソード電極111の射影像とが重複する電子放出領域において、[工程−A2]と同様の方法に基づき、ゲート電極13及び絶縁層12に開口部14を形成し、以て、開口部14(孔部)の底部に複数の複数の隆起部111A及び凹部111Bを露出させる。尚、カソード電極111に対して十分に高いエッチング選択比が確保できる条件でエッチングを行うことが好ましい。あるいは又、隆起部111Aを形成した後、例えば、クロムから成る保護層を形成しておき、開口部14を形成した後、保護層を取り除くことが好ましい。こうして、図23の(B)に示した電界放出素子を得ることができる。
クレータ型電界放出素子−2の製造方法の図24を参照して説明するが、支持体10上に複数の球体80を配置する工程が、球体80とカソード電極材料とを分散媒中に分散させて成る組成物から成る組成物層81を支持体10上に形成し、以て、支持体10上に複数の球体80を配置し、カソード電極材料から成るカソード電極111で球体を被覆した後、分散媒を除去する工程から成る、即ち、湿式法から成る点が、クレータ型電界放出素子−1の製造方法と相違する。
先ず、支持体10上に複数の球体80を配置する。具体的には、球体80とカソード電極材料81Bとを分散媒81A中に分散させて成る組成物から成る組成物層81を支持体10上に形成する。即ち、例えば、イソプロピルアルコールを分散媒81Aとして使用し、平均直径約5μmのポリメチレン系の高分子材料から成る球体80と、平均直径約0.05μmのカーボン粒子をカソード電極材料81Bとして分散媒81A中に分散させて成る組成物を支持体10上にストライプ状にスクリーン印刷し、組成物層81を形成する。図24の(A)には、組成物層81の形成直後の状態を示す。
支持体10に保持された組成物層81中では、間もなく球体80が沈降して支持体10上に配置されると共に、球体80から支持体10上に亙ってカソード電極材料81Bが沈降し、カソード電極材料81Bから成るカソード電極111が形成される。これによって、支持体10上に複数の球体80を配置し、カソード電極材料から成るカソード電極111で球体80を被覆することができる。この状態を、図24の(B)に示す。
その後、分散媒81Aを例えば蒸発させることによって除去する。この状態を、図24の(C)に示す。
次いで、クレータ型電界放出素子−1の[工程−H3]〜[工程−H6]と同様の工程、あるいは、クレータ型電界放出素子−1の製造方法の変形例を実行することによって、図23の(B)に示したと同様の電界放出素子を完成することができる。
このクレータ型電界放出素子−3の製造方法において、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、
支持体上に複数の球体を配置する工程と、
電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有し、各隆起部が球体の周囲に形成されたカソード電極を、支持体上に設ける工程と、
球体を除去する工程、
から成る。支持体上への複数の球体の配置は、球体の散布によって行う。また、球体は疎水性の表面処理層を有する。以下、かかる電界放出素子の製造方法を、図25を参照して説明する。
先ず、支持体10上に複数の球体180を配置する。具体的には、ガラスから成る支持体10上の全面に、複数の球体180を配置する。この球体180は、例えばジビニルベンゼン系の高分子材料から成る芯材180Aをポリテトラフルオロエチレン系樹脂から成る表面処理層180Bで被覆して成り、平均直径約5μm、粒径分布1%未満である。球体180を、スプレーガンを用い、支持体10上におおよそ1000個/mm2の密度でランダムに配置する。配置された球体180は、静電気力で支持体10上に吸着されている。ここまでのプロセスが終了した状態を、図25の(A)に示す。
次に、電子を放出する複数の隆起部111Aと、各隆起部111Aに囲まれ、且つ、球体180の形状の一部を反映した凹部111Bとを有し、各隆起部111Aが球体180の周囲に形成されたカソード電極111を、支持体10上に設ける。具体的には、クレータ型電界放出素子−1で述べたと同様に、例えばカーボンペーストをストライプ状にスクリーン印刷するが、クレータ型電界放出素子−3では、球体180の表面が表面処理層180Bにより疎水性を帯びているために、球体180の上にスクリーン印刷されたカーボンペーストは直ちに弾かれて落下し、球体180の周囲に堆積して隆起部111Aが形成される。隆起部111Aの先端部111Cは、クレータ型電界放出素子−1の場合ほど先鋭とはならない。球体180と支持体10との間に入り込んだカソード電極111の部分が、凹部111Bとなる。図25の(B)では、カソード電極111と球体180との間に隙間が存在するように図示されているが、カソード電極111と球体180とは接触している場合もある。その後、カソード電極111を例えば150゜Cにて乾燥させる。ここまでのプロセスが終了した状態を、図25の(B)に示す。
次に、球体180に外力を与えることによって、支持体10上から球体180を除去する。具体的な除去方法としては、洗浄や圧搾気体の吹付けを挙げることができる。ここまでのプロセスが終了した状態を、図25の(C)に示す。尚、球体の除去は、球体の状態変化及び/又は化学変化に基づいて、より具体的には、例えば、燃焼によって球体を除去することも可能である。
その後、クレータ型電界放出素子−1の[工程−H4]〜[工程−H6]を実行することによって、図23の(B)に示したと略同様の電界放出素子を得ることができる。
クレータ型電界放出素子−4の製造方法において、支持体上にストライプ状のカソード電極を形成する工程は、より具体的には、
支持体上に複数の球体を配置する工程と、
電子を放出する複数の隆起部と、各隆起部に囲まれ、且つ、球体の形状の一部を反映した凹部とを有し、各隆起部が球体の周囲に形成されたカソード電極を支持体上に設ける工程、
から成る。尚、全面に絶縁層を設ける際、球体の上方に開口部が形成された絶縁層を、カソード電極及び支持体上に設ける。球体の除去は、開口部の形成後に行う。クレータ型電界放出素子−4の製造方法においては、支持体上への複数の球体の配置は、球体の散布によって行う。また、球体は疎水性の表面処理層を有する。以下、クレータ型電界放出素子−4の製造方法を、図26及び図27を参照して説明する。
先ず、支持体10上に複数の球体180を配置する。具体的には、クレータ型電界放出素子−3の製造工程における[工程−K1]と同様の工程を実行する。
その後、電子を放出する複数の隆起部111Aと、各隆起部111Aに囲まれ、且つ、球体180の形状の一部を反映した凹部111Bとを有し、各隆起部111Aが球体180の周囲に形成されたカソード電極111を、支持体10上に設ける。具体的には、クレータ型電界放出素子−3の製造工程における[工程−K2]と同様の工程を実行する。
次に、球体の上方に開口部14Aが形成された絶縁層12を、カソード電極111及び支持体10上に設ける。具体的には、例えば、ガラスペーストを全面に約5μmの厚さにスクリーン印刷する。球体180の表面が表面処理層180Bにより疎水性を帯びているために、球体180の上にスクリーン印刷されたガラスペーストは直ちに弾かれて落下し、自らの表面張力により絶縁層12の球体180の上の部分は収縮する。その結果、球体180の頂部は絶縁層12に覆われることなく、開口部14A内に露出する。この状態を図26の(A)に示す。図示した例では、開口部14Aの上端部の直径は球体180の直径よりも大きいが、表面処理層180Bの界面張力が、ガラスペーストの界面張力よりも小さい場合には、開口部14Aの直径が小さくなる傾向にある。逆に、表面処理層180Bの界面張力が、ガラスペーストの界面張力よりも著しく大きい場合には、開口部14Aの直径は大きくなり易い。その後、絶縁層12を例えば150゜Cにて乾燥させる。
次に、開口部14Aと連通する開口部14Bを有するゲート電極13を絶縁層12上に形成する。具体的には、例えば、ペーストをストライプ状にスクリーン印刷する。球体180の表面が表面処理層180Bにより疎水性を帯びているために、球体180の上にスクリーン印刷されたペーストは直ちに弾かれて、自らの表面張力により収縮し、絶縁層12の表面のみに付着した状態となる。このとき、ゲート電極13は、図示するように、絶縁層12の開口端部から開口部14A内へ若干回り込むように形成されることもある。その後、ゲート電極13を例えば150゜Cにて乾燥させる。ここまでの工程が終了した状態を、図26の(B)に示す。尚、表面処理層180Bの界面張力が、ペーストの界面張力よりも小さい場合には、開口部14Aの直径が小さくなる傾向にある。逆に、表面処理層180Bの界面張力が、ペーストの界面張力よりも著しく大きい場合には、開口部14Aの直径は大きくなり易い。
次に、開口部14B,14Aの底部に露出した球体180を除去する。具体的には、カソード電極111と絶縁層12との焼成を兼ね、ガラスペーストの典型的な焼成温度である約530゜Cにて加熱を行うことにより、球体180を燃焼させる。このとき、クレータ型電界放出素子−1と異なり、絶縁層12及びゲート電極13には開口部14A,14Bが最初から形成されているので、カソード電極111や絶縁層12、ゲート電極13の一部が飛散することはなく、球体180は速やかに除去される。尚、開口部14A,14Bの上端部の直径が球体180の直径よりも大きい場合、球体180を燃焼させなくとも、例えば、洗浄や圧搾気体の吹付け等の外力によって球体180を除去することが可能である。ここまでの工程が終了した状態を、図27の(A)に示す。
その後、開口部14Aの側壁面に相当する絶縁層12の一部を等方的にエッチングすると、図27の(B)に示す電界放出素子を完成することができる。ここでは、ゲート電極13の端部が下方を向いているが、このことは、開口部14内の電界強度を高める上で好ましい。
エッジ型電界放出素子の模式的な一部断面図を図28の(A)に示す。このエッジ型電界放出素子は、支持体10上に形成されたストライプ状のカソード電極211と、支持体10及びカソード電極211上に形成された絶縁層12と、絶縁層12上に形成されたストライプ状のゲート電極13から構成されており、開口部14がゲート電極13及び絶縁層12に設けられている。開口部14の底部にはカソード電極211のエッジ部211Aが露出している。カソード電極211及びゲート電極13に電圧を印加することによって、カソード電極211のエッジ部211Aから電子が放出される。
先ず、例えばガラスから成る支持体10の上に、スパッタリング法により厚さ約0.2μmのタングステン膜を成膜し、通常の手順に従ってフォトリソグラフィ技術及びドライエッチング技術によりこのタングステン膜をパターニングし、第1のゲート電極13Aを形成する。次に、全面に、SiO2から成る厚さ0.3μmの層間絶縁層12Aを形成した後、層間絶縁層12Aの上にタングステンから成るストライプ状のカソード電極211を形成する(図29の(A)参照)。
その後、全面に、例えばSiO2から成る厚さ0.7μmの絶縁層12Bを形成し、次いで、絶縁層12B上にストライプ状の第2のゲート電極13Bを形成する(図29の(B)参照)。
次に、[工程−A2]と同様の方法に基づき、第2のゲート電極13Bを例えばRIE法により異方的にエッチングし、開口部を形成する。次に、開口部の底面に露出した絶縁層12Bを等方的にエッチングし、孔部を形成する。絶縁層12BをSiO2を用いて形成しているので、緩衝化フッ酸水溶液を用いたウェットエッチングを行う。絶縁層12Bに形成された孔部の壁面は、第2のゲート電極13Bに形成された開口部の開口端面よりも後退するが、このときの後退量はエッチング時間の長短により制御することができる。ここでは、絶縁層12Bに形成された孔部の下端が、第2のゲート電極13Bに形成された開口部の開口端面よりも後退するまで、ウェットエッチングを行う。
[スピント型電界放出素子]にて説明したスピント型電界放出素子の製造方法の変形例を、以下、支持体等の模式的な一部端面図である図30〜図33を参照して説明するが、このスピント型電界放出素子は、基本的には、以下の工程に基づき作製される。即ち、
(a)支持体10上にストライプ状のカソード電極11を形成する工程
(b)カソード電極11上を含む支持体10上に絶縁層12を形成する工程
(c)絶縁層12上にストライプ状のゲート電極13を形成する工程
(d)底部にカソード電極11が露出した開口部14を、ゲート電極13及び絶縁層12に形成する工程
(e)開口部14内を含む全面に電子放出部形成用の導電材料層91を形成する工程
(f)開口部14の中央部に位置する導電材料層91の領域を遮蔽するように、マスク材料層92を導電材料層91上に形成する工程
(g)導電材料層91の支持体10に対して垂直な方向におけるエッチング速度がマスク材料層92の支持体に対して垂直な方向におけるエッチング速度よりも速くなる異方性エッチング条件下で導電材料層91とマスク材料層92とをエッチングすることにより、導電材料層91から成り、先端部が錐状形状を有する電子放出部15Eを開口部14内に露出したカソード電極11上に形成する工程
先ず、例えばガラス基板上に厚さ約0.6μmのSiO2層を形成して成る支持体10上に、クロム(Cr)から成るカソード電極11を設ける。具体的には、支持体10上に、例えばスパッタリング法やCVD法にてクロムから成るカソード電極用導電材料層を堆積させ、かかるカソード電極用導電材料層をパターニングすることによって、複数のカソード電極11を形成することができる。カソード電極11の幅を例えば50μm、カソード電極間スペースを例えば30μmとする。その後、カソード電極11上を含む支持体10上に、原料ガスとしてTEOS(テトラエトキシシラン)を使用するプラズマCVD法にてSiO2から成る絶縁層12を形成する。絶縁層12の厚さを約1μmとする。次に、絶縁層12上の全面に、カソード電極11と直交する方向に平行に延びるストライプ状のゲート電極13を形成する。
次に、全面に密着層90をスパッタリング法にて形成する(図30の(B)参照)。この密着層90は、ゲート電極13が形成されていない絶縁層12の露出面や開口部14の側壁面に露出している絶縁層12と、次の工程で全面的に成膜される導電材料層91との間の密着性を高めるために設けられる層である。導電材料層91をタングステンで形成することを前提とし、タングステンから成る密着層90を、DCスパッタリング法により0.07μmの厚さに形成する。
次に、開口部14内を含む全面に、厚さ約0.6μmのタングステンから成る電子放出部形成用の導電材料層91を水素還元減圧CVD法により形成する(図31の(A)参照)。成膜された導電材料層91の表面には、開口部14の上端面と底面との間の段差を反映した凹部91Aが形成される。
次に、開口部14の中央部に位置する導電材料層91の領域(具体的には凹部91A)を遮蔽するようにマスク材料層92を形成する。具体的には、先ず、スピンコート法により厚さ0.35μmのレジスト材料をマスク材料層92として導電材料層91の上に形成する(図31の(B)参照)。マスク材料層92は、導電材料層91の凹部91Aを吸収し、ほぼ平坦な表面となる。次に、マスク材料層92を酸素系ガスを用いたRIE法によりエッチングする。このエッチングを、導電材料層91の平坦面が露出した時点で終了する。これにより、導電材料層91の凹部91Aを平坦に埋め込むようにマスク材料層92が残る(図32の(A)参照)。
次に、導電材料層91とマスク材料層92と密着層90とをエッチングし、円錐形状の電子放出部15Eを形成する(図32の(B)参照)。これらの層のエッチングは、導電材料層91のエッチング速度がマスク材料層92のエッチング速度よりも速くなる異方性エッチング条件下で行う。エッチング条件を以下の表2に例示する。
[導電材料層91等のエッチング条件]
SF6流量 :150SCCM
O2流量 :30SCCM
Ar流量 :90SCCM
圧力 :35Pa
RFパワー:0.7kW(13.56MHz)
その後、等方的なエッチング条件にて開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図33に示す電界放出素子が完成される。等方的なエッチングは[工程−A5]にて説明したと同様とすればよい。
[スピント型電界放出素子の製造方法の変形−2]の製造方法は、[スピント型電界放出素子の製造方法の変形−1]の製造方法の変形である。この製造方法においては、マスク材料層により遮蔽される導電材料層の領域を、[スピント型電界放出素子の製造方法の変形−1]における製造方法におけるよりも狭くすることが可能である。即ち、[スピント型電界放出素子の製造方法の変形−2]におけるスピント型電界放出素子の製造方法においては、開口部の上端面と底面との間の段差を反映して、柱状部とこの柱状部の上端に連通する拡大部とから成る略漏斗状の凹部を導電材料層の表面に生成させ、工程(f)において、導電材料層の全面にマスク材料層を形成した後、マスク材料層と導電材料層とを支持体の表面に対して平行な面内で除去することにより、柱状部にマスク材料層を残す。
先ず、支持体10上にカソード電極11を形成する。カソード電極11は、例えばDCスパッタリング法により、TiN層(厚さ0.1μm)、Ti層(厚さ5nm)、Al−Cu層(厚さ0.4μm)、Ti層(厚さ5nm)、TiN層(厚さ0.02μm)及びTi層(0.02μm)をこの順に積層して積層膜を形成し、続いてこの積層膜をパターニングして形成することができる。尚、図ではカソード電極11を単層で表した。次に、支持体10とカソード電極11の上に、厚さ0.7μmの絶縁層12を、TEOS(テトラエトキシシラン)を原料ガスとするプラズマCVD法に基づき形成する。次いで、絶縁層12の上にゲート電極13を形成する。
次に、開口部14内を含む全面に、例えば厚さ0.03μmのタングステンから成る密着層90を形成する。次いで、開口部14内を含む全面に電子放出部形成用の導電材料層91を形成する(図36の(B)参照)。但し、[スピント型電界放出素子の製造方法の変形−2]における導電材料層91は、[スピント型電界放出素子の製造方法の変形−1]の製造方法で述べた凹部91Aよりも深い凹部91Aが表面に生成されるように、導電材料層91の厚さを選択する。即ち、導電材料層91の厚さを適切に設定することによって、開口部14の上端面と底面との間の段差を反映して、柱状部91Bとこの柱状部91Bの上端に連通する拡大部91Cとから成る略漏斗状の凹部91Aを導電材料層91の表面に生成させることができる。
次に、導電材料層91の全面に、例えば無電解メッキ法により、厚さ約0.5μmの銅(Cu)から成るマスク材料層92を形成する(図37の(A)参照)。無電解メッキ条件を以下の表3に例示する。
メッキ液 :硫酸銅(CuSO4・5H2O) 7g/リットル
ホルマリン(37%HCHO) 20ml/リットル
水酸化ナトリウム(NaOH) 10g/リットル
酒石酸ナトリウムカリウム 20g/リットル
メッキ浴温度:50゜C
その後、マスク材料層92と導電材料層91とを支持体10の表面に対して平行な面内で除去することにより、柱状部91Bにマスク材料層92を残す(図37の(B)参照)。この除去は、例えば化学的機械的研磨法(CMP法)により行うことができる。
次に、導電材料層91と密着層90のエッチング速度がマスク材料層92のエッチング速度よりも速くなる異方性エッチング条件下で、導電材料層91とマスク材料層92と密着層90とをエッチングする。その結果、開口部14内に錐状形状を有する電子放出部15Eが形成される(図38の(A)参照)。尚、電子放出部15Eの先端部にマスク材料層92が残存する場合には、希フッ酸水溶液を用いたウェットエッチングによりマスク材料層92を除去することができる。
次に、等方的なエッチング条件で開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図38の(B)に示す電界放出素子が完成される。等方的なエッチングについては、[スピント型電界放出素子の製造方法の変形−1]の製造方法で説明したと同様とすればよい。
[スピント型電界放出素子の製造方法の変形−3]の製造方法は、[スピント型電界放出素子の製造方法の変形−2]のスピント型電界放出素子の製造方法の変形である。[スピント型電界放出素子の製造方法の変形−3]の製造方法においては、工程(e)において、開口部の上端面と底面との間の段差を反映して、柱状部とこの柱状部の上端に連通する拡大部とから成る略漏斗状の凹部を導電材料層の表面に生成させ、工程(f)において、導電材料層の全面にマスク材料層を形成した後、導電材料層上と拡大部内のマスク材料層を除去することにより、柱状部にマスク材料層を残す。以下、[スピント型電界放出素子の製造方法の変形−3]におけるスピント型電界放出素子の製造方法を、支持体等の模式的な一部端面図である図40及び図41を参照して説明する。
先ず、図37の(A)に示したマスク材料層92の形成までを[スピント型電界放出素子の製造方法の変形−2]の製造方法の[工程−P1]〜[工程−P3]と同様に行った後、導電材料層91上と拡大部91C内のマスク材料層92のみを除去することにより、柱状部91Bにマスク材料層92を残す(図40の(A)参照)。このとき、例えば希フッ酸水溶液を用いたウェットエッチングを行うことにより、タングステンから成る導電材料層91を除去することなく、銅から成るマスク材料層92のみを選択的に除去することができる。柱状部91B内に残るマスク材料層92の高さは、エッチング時間に依存するが、このエッチング時間は、拡大部91Cに埋め込まれたマスク材料層92の部分が十分に除去される限りにおいて、それ程の厳密さを要しない。なぜなら、マスク材料層92の高低に関する議論は、図39の(A)を参照しながら前述した柱状部91Bの浅深に関する議論と実質的に同じであり、マスク材料層92の高低は最終的に形成される電子放出部15Eの形状に大きな影響を及ぼさないからである。
次に、導電材料層91とマスク材料層92と密着層90のエッチングを、[スピント型電界放出素子の製造方法の変形−2]の製造方法と同様に行い、図40の(B)に示すような電子放出部15Eを形成する。この電子放出部15Eは、図38の(A)に示したように全体が錐状形状を有していても勿論構わないが、図40の(B)には先端部のみが錐状形状を有する変形例を示した。かかる形状は、柱状部91Bに埋め込まれたマスク材料層92の高さが低いか、若しくは、マスク材料層92のエッチング速度が比較的速い場合に生じ得るが、電子放出部15Eとしての機能に何ら支障はない。
その後、等方的なエッチング条件で開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図41に示す電界放出素子が完成される。等方的なエッチングについては、[スピント型電界放出素子の製造方法の変形−1]の作製方法で説明したと同様とすればよい。
[スピント型電界放出素子の製造方法の変形−4]の製造方法は、[スピント型電界放出素子の製造方法の変形−1]の製造方法の変形である。[スピント型電界放出素子の製造方法の変形−4]の模式的な一部端面図を図42に示す。[スピント型電界放出素子の製造方法の変形−4]が[スピント型電界放出素子の製造方法の変形−1]と異なる点は、電子放出部が、基部94と、基部94上に積層された錐状の電子放出部15Eとから構成されている点にある。ここで、基部94と電子放出部15Eとは異なる導電材料から構成されている。具体的には、基部94は、電子放出部15Eとゲート電極13の開口端部との間の距離を調節するための部材であり、且つ、抵抗体層としての機能を有し、不純物を含有するポリシリコン層から構成されている。電子放出部15Eはタングステンから構成されており、錐状形状、より具体的には円錐形状を有する。尚、基部94と電子放出部15Eとの間には、TiNから成る密着層90が形成されている。尚、密着層90は、電子放出部の機能上不可欠な構成要素ではなく、製造上の理由で形成されている。絶縁層12がゲート電極13の直下から基部94の上端部にかけてえぐられることにより、開口部14が形成されている。
先ず、開口部14の形成までを、[スピント型電界放出素子の製造方法の変形−1]の製造方法の[工程−N1]と同様に行う。続いて、開口部14内を含む全面に基部形成用の導電材料層94Aを形成する。導電材料層94Aは、抵抗体層としても機能し、ポリシリコン層から構成され、プラズマCVD法により形成することができる。次いで、全面に、スピンコート法にてレジスト材料から成る平坦化層95を表面が略平坦となるように形成する(図43(A)参照)。次に、平坦化層95と導電材料層94Aのエッチング速度が共に略等しくなる条件で両層をエッチングし、開口部14の底部を上面が平坦な基部94で埋め込む(図43の(B)参照)。エッチングは、塩素系ガスと酸素系ガスとを含むエッチングガスを用いたRIE法により行うことができる。導電材料層94Aの表面を平坦化層95で一旦平坦化してからエッチングを行っているので、基部94の上面が平坦となる。
次に、開口部14の残部を含む全面に密着層90を成膜し、更に、開口部14の残部を含む全面に電子放出部形成用の導電材料層91を成膜し、開口部14の残部を導電材料層91で埋め込む(図44の(A)参照)。密着層90は、スパッタリング法により形成される厚さ0.07μmのTiN層であり、導電材料層91は減圧CVD法により形成される厚さ0.6μmのタングステン層である。導電材料層91の表面には、開口部14の上端面と底面との間の段差を反映して凹部91Aが形成されている。
次に、導電材料層91の全面に、スピンコート法によりレジスト材料から成るマスク材料層92を表面が略平坦となるように形成する(図44の(B)参照)。マスク材料層92は、導電材料層91の表面の凹部91Aを吸収して平坦な表面となっている。次に、マスク材料層92を酸素系ガスを用いたRIE法によりエッチングする(図45の(A)参照)。このエッチングは、導電材料層91の平坦面が露出した時点で終了する。これにより、導電材料層91の凹部91Aにマスク材料層92が平坦に残され、マスク材料層92は、開口部14の中央部に位置する導電材料層91の領域を遮蔽するように形成されている。
次に、[スピント型電界放出素子の製造方法の変形−1]の製造方法の[工程−N5]と同様にして、導電材料層91、マスク材料層92及び密着層90を共にエッチングすると、前述の機構に基づき対レジスト選択比の大きさに応じた円錐形状を有する電子放出部15Eと密着層90とが形成され、電子放出部が完成される(図45の(B)参照)。その後、開口部14の内部において絶縁層12に設けられた開口部14の側壁面を後退させると、図42に示した電界放出素子を得ることができる。
[スピント型電界放出素子の製造方法の変形−5]の製造方法は、[スピント型電界放出素子の製造方法の変形−2]の製造方法の変形である。[スピント型電界放出素子の製造方法の変形−5]の模式的な一部端面図を図47の(B)に示す。[スピント型電界放出素子の製造方法の変形−5]が[スピント型電界放出素子の製造方法の変形−2]と異なる点は、電子放出部が、[スピント型電界放出素子の製造方法の変形−4]と同様に、基部94と、基部94上に積層された錐状の電子放出部15Eとから構成されている点にある。ここで、基部94と電子放出部15Eとは異なる導電材料から構成されている。具体的には、基部94は、電子放出部15Eとゲート電極13の開口端部との間の距離を調節するための部材であり、且つ、抵抗体層としての機能を有し、不純物を含有するポリシリコン層から構成されている。電子放出部15Eはタングステンから構成されており、錐状形状、より具体的には円錐形状を有する。尚、基部94と電子放出部15Eとの間には、TiNから成る密着層90が形成されている。尚、密着層90は、電子放出部の機能上不可欠な構成要素ではなく、製造上の理由で形成されている。絶縁層12がゲート電極13の直下から基部94の上端部にかけてえぐられることにより、開口部14が形成されている。
先ず、開口部14の形成までを、[スピント型電界放出素子の製造方法の変形−1]の製造方法の[工程−N1]と同様に行う。次に、開口部14内を含む全面に基部形成用の導電材料層を形成し、導電材料層をエッチングすることによって、開口部14の底部を埋め込む基部94を形成することができる。尚、図示される基部94は平坦化された表面を有しているが、表面が窪んでいてもよい。尚、平坦化された表面を有する基部94は、[スピント型電界放出素子の製造方法の変形−4]の製造方法の[工程−R1]と同様のプロセスによって形成可能である。更に、開口部14の残部を含む全面に、密着層90及び電子放出部形成用の導電材料層91を順次形成する。このとき、開口部14の残部の上端面と底面との間の段差を反映した柱状部91Bとこの柱状部91Bの上端に連通する拡大部91Cとから成る略漏斗状の凹部91Aが導電材料層91の表面に生成されるように、導電材料層91の厚さを選択する。次に、導電材料層91上にマスク材料層92を形成する。このマスク材料層92は、例えば銅を用いて形成する。図46の(A)は、ここまでのプロセスが終了した状態を示している。
次に、マスク材料層92と導電材料層91とを支持体10の表面に対して平行な面内で除去することにより、柱状部91Bにマスク材料層92を残す(図46の(B)参照)。この除去は、[工程−P4]と同様に、化学的機械的研磨法(CMP法)により行うことができる。
次に、導電材料層91とマスク材料層92と密着層90とをエッチングすると、前述の機構に基づき対レジスト選択比の大きさに応じた円錐形状を有する電子放出部15Eが形成される。これらの層のエッチングは、[スピント型電界放出素子の製造方法の変形−2]の製造方法の[工程−P5]と同様に行うことができる。電子放出部15Eと基部94、及び、電子放出部15Eと基部94の間に残存する密着層90とによって、電子放出部が形成される。電子放出部は、全体が錐状形状を有していても勿論構わないが、図47の(A)には基部94の一部が開口部14の底部を埋め込むように残存した状態を示した。かかる形状は、柱状部91Bに埋め込まれたマスク材料層92の高さが低いか、若しくは、マスク材料層92のエッチング速度が比較的速い場合に生じ得るが、電子放出部としての機能に何ら支障はない。
その後、等方的なエッチング条件で開口部14の内部において絶縁層12の側壁面を後退させると、図47の(B)に示した電界放出素子が完成される。等方的なエッチング条件は、[スピント型電界放出素子の製造方法の変形−1]の製造方法で説明したと同様とすればよい。
[スピント型電界放出素子の製造方法の変形−6]の製造方法は、[スピント型電界放出素子の製造方法の変形−3]のスピント型電界放出素子の製造方法の変形である。[スピント型電界放出素子の製造方法の変形−6]がスピント型電界放出素子の製造方法の変形−3]と異なる点は、電子放出部が、[スピント型電界放出素子の製造方法の変形−4]と同様に、基部94と、基部94上に積層された錐状の電子放出部15Eとから構成されている点にある。以下、スピント型電界放出素子である[スピント型電界放出素子の製造方法の変形−6]の製造方法を、支持体等の模式的な一部端面図である図48を参照して説明する。
マスク材料層92の形成までを[スピント型電界放出素子の製造方法の変形−5]の製造方法の[工程−S1]と同様に行う。その後、導電材料層91上と拡大部91C内のマスク材料層92のみを除去することにより、柱状部91Bにマスク材料層92を残す(図48参照)。例えば希フッ酸水溶液を用いたウェットエッチングを行い、タングステンから成る導電材料層91を除去することなく、銅から成るマスク材料層92のみを選択的に除去することができる。この後の導電材料層91とマスク材料層92のエッチング、絶縁層12の等方的なエッチング等のプロセスは、全て、[スピント型電界放出素子の製造方法の変形−5]の製造方法と同様に行うことができる。
Claims (4)
- (A)基板と、
(B)基板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、
(C)電子を単位蛍光体層に向かって誘導するためのアノード電極、
から成る表示用パネルであって、
(D)放電防止層、
を更に有し、
アノード電極は、複数のアノード電極ユニットから成り、
各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、
放電防止層は、アノード電極の全面に形成されており、
放電防止層は、CrO X 、Al 2 O 3 、SiC、又は、アモルファスシリコンから成る表示用パネル。 - 放電防止層の厚さは1nm乃至50nmである請求項1に記載の表示用パネル。
- 表示用パネルと、複数の電子放出体を有する背面パネルとが真空空間を挟んで対向配置され、
表示用パネルは、
(A)基板と、
(B)基板上に形成され、真空空間中から飛来した電子によって発光する複数の単位蛍光体層と、
(C)電子を単位蛍光体層に向かって誘導するためのアノード電極と、
(D)放電防止層、
から成り、
アノード電極は、複数のアノード電極ユニットから成り、
各アノード電極ユニットは、所定数の単位蛍光体層上に形成され、
放電防止層は、アノード電極の全面に形成されており、
放電防止層は、CrO X 、Al 2 O 3 、SiC、又は、アモルファスシリコンから成る表示装置。 - 放電防止層の厚さは1nm乃至50nmである請求項3に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209581A JP4281844B2 (ja) | 2008-08-18 | 2008-08-18 | 表示用パネル及びこれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209581A JP4281844B2 (ja) | 2008-08-18 | 2008-08-18 | 表示用パネル及びこれを用いた表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000373424A Division JP2002175764A (ja) | 2000-12-07 | 2000-12-07 | 表示用パネル及びこれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277314A JP2008277314A (ja) | 2008-11-13 |
JP4281844B2 true JP4281844B2 (ja) | 2009-06-17 |
Family
ID=40054974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209581A Expired - Fee Related JP4281844B2 (ja) | 2008-08-18 | 2008-08-18 | 表示用パネル及びこれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4281844B2 (ja) |
-
2008
- 2008-08-18 JP JP2008209581A patent/JP4281844B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008277314A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4670137B2 (ja) | 平面型表示装置 | |
US6819041B2 (en) | Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display | |
JP2002265942A (ja) | 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置 | |
JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
US6945838B2 (en) | Knocking processing method in flat-type display device, and knocking processing method in flat-panel display device-use substrate | |
JP2001210225A (ja) | ゲッター、平面型表示装置及び平面型表示装置の製造方法 | |
JP2002175764A (ja) | 表示用パネル及びこれを用いた表示装置 | |
JP2001256884A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
JP2002208346A (ja) | 冷陰極電界電子放出素子の製造方法 | |
JP4670154B2 (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
JP2004285363A (ja) | 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置 | |
JP4281844B2 (ja) | 表示用パネル及びこれを用いた表示装置 | |
JP2003151456A (ja) | 冷陰極電界電子放出表示装置用カソードパネル及び冷陰極電界電子放出表示装置、並びに、冷陰極電界電子放出表示装置用カソードパネルの製造方法 | |
JP2001043790A (ja) | 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法 | |
JP2002124199A (ja) | 表示用パネル、表示装置、及び、それらの製造方法 | |
JP2003086080A (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
JP2004307869A (ja) | 蛍光体粉末及びその製造方法、表示用パネル、並びに、平面型表示装置 | |
JP2002270087A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
JP2003007234A (ja) | 冷陰極電界電子放出表示装置用のアノードパネル及びその製造方法、冷陰極電界電子放出表示装置用のカソードパネル及びその製造方法、並びに、冷陰極電界電子放出表示装置およびその製造方法 | |
JP2002150977A (ja) | 表示用パネル及び表示装置 | |
JP2002343254A (ja) | 冷陰極電界電子放出表示装置のコンディショニング方法 | |
JP2001345042A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
JP2002134017A (ja) | 冷陰極電界電子放出表示装置の製造方法、及び、冷陰極電界電子放出表示装置用のアノードパネルの製造方法 | |
JP2000285796A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
JP2002313264A (ja) | 表示用パネル及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |