JP2000340101A

JP2000340101A - 冷陰極電界電子放出素子の製造方法、冷陰極電界電子放出素子、並びに、表示装置

Info

Publication number: JP2000340101A
Application number: JP14656599A
Authority: JP
Inventors: Shinji Kubota; 紳治久保田; Hiroshi Sata; 博史佐多; Kazuo Kikuchi; 一夫菊地
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-05-26
Filing date: 1999-05-26
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】先端部が錐状形状を有する電子放出電極を備え
た電界放出素子を、簡便且つ歩留まり良く製造する。【解決手段】支持体１０上にカソード電極１１、絶縁層
１２、ゲート電極１３を形成し、底部にカソード電極１
１が露出した開口部１５を少なくとも絶縁層１２に形成
し、開口部１５内を含む全面に導電材料層１７を形成
し、開口部１５の中央部に位置する導電材料層１７の領
域を遮蔽するように、先端部が錐状形状を有するマスク
材料層１８を導電材料層１７上に形成し、導電材料層１
７のエッチング速度がマスク材料層１８のエッチング速
度よりも速くなる異方性エッチング条件下で、導電材料
層１７とマスク材料層１８とをエッチングすることによ
り、導電材料層１７から成り、先端部が錐状形状を有す
る電子放出電極を開口部１５内に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電界電子放
出素子の製造方法に関し、より詳しくは、先端部が錐状
形状を有する電子放出電極を備えた冷陰極電界電子放出
素子の製造方法に関する。

【０００２】

【従来の技術】現在主流の陰極線管（ＣＲＴ）に代わる
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置としては、液晶表示装置（ＬＣＤ）、エレクトロ
ルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）が例示される。また、熱的励起によらず固体
から真空中に電子を放出することが可能な冷陰極電界電
子放出型の表示装置、所謂フィールドエミッションディ
スプレイ（ＦＥＤ）も提案されており、画面の明るさ及
び低消費電力の観点から注目を集めている。

【０００３】冷陰極電界電子放出型の表示装置（以下、
単に、表示装置と称する場合がある）は、一般に、２次
元マトリクス状に配列された各画素に対応して電子放出
電極を有するカソード・パネルと、この電子放出電極か
ら放出された電子との衝突により励起されて発光する蛍
光体層を有するアノード・パネルとが、真空層を介して
対向配置された構成を有する。カソード・パネル上の各
画素においては、通常、複数の電子放出電極が形成さ
れ、更に、電子放出電極から電子を引き出すためのゲー
ト電極も形成されている。この電子放出電極とゲート電
極を有する部分を、冷陰極電界電子放出素子、あるいは
より簡略に電界放出素子と称することにする。

【０００４】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、電子放出電
極の先端形状を鋭く尖らせた形状とすること、個々の電
子放出電極を微細化して、一画素に対応する区画内にお
ける電子放出電極の存在密度を高めること、電子放出電
極の先端とゲート電極との距離を短縮することが必要で
ある。従って、これらを実現するために、従来より様々
な構成を有する電界放出素子が提案されている。

【０００５】かかる従来の表示装置に用いられる電界放
出素子の代表例の１つとして、電子放出電極を円錐形の
導電体で構成した、所謂スピント（Ｓｐｉｎｄｔ）型電
界放出素子が知られている。このスピント型表示装置の
概念図を、図２５に示す。カソード・パネルＣＰに形成
されたスピント型電界放出素子は、支持体１００に形成
されたカソード電極１０１と、絶縁層１０２と、絶縁層
１０２上に形成されたゲート電極１０３と、ゲート電極
１０３及び絶縁層１０２を貫通して設けられた開口部１
０４内に形成された円錐形の電子放出電極１０５から構
成されている。電子放出電極１０５が所定数、２次元マ
トリクス状に配列されて１画素が構成される。一方、ア
ノード・パネルＡＰは、基板１１０上に所定のパターン
に従って蛍光体層１１１が形成され、この蛍光体層１１
１がアノード電極１１２で覆われた構造を有する。

【０００６】実際の表示装置の構成においては、カソー
ド・パネルＣＰとアノード・パネルＡＰとが枠体（図示
せず）を介して接合され、両パネルと枠体とに囲まれた
空間が高真空に排気されている。電子放出電極１０５に
はカソード電極１０１を通じて走査回路から相対的に負
電圧が印加され、ゲート電極１０３には制御回路から相
対的に正電圧が印加され、アノード電極１１２にはゲー
ト電極１０３よりも更に高い正電圧が加速電源から印加
される。表示装置において表示を行う場合、制御回路に
はビデオ信号、走査回路には走査信号が入力される。カ
ソード電極１０１とゲート電極１０３とに電圧を印加し
た際に生ずる電界により、電子放出電極１０５の先端部
から電子ｅが引き出される。この電子ｅが、アノード電
極１１２に引き付けられて蛍光体層１１１に衝突する
と、蛍光体層１１１が発光し、所望の画像を得ることが
できる。

【０００７】かかる表示装置を構成する電界放出素子の
製造方法の概要を、以下、図２６及び図２７を参照しな
がら説明する。この製造方法は、基本的には、円錐形の
電子放出電極１０５を金属材料の垂直蒸着により形成す
る方法である。即ち、開口部１０４に対して蒸着粒子は
垂直に入射するが、開口端付近に形成されるオーバーハ
ング状の堆積物による遮蔽効果を利用して、開口部１０
４の底部に到達する蒸着粒子の量を漸減させ、円錐形の
堆積物である電子放出電極１０５を自己整合的に形成す
る。ここでは、不要なオーバーハング状の堆積物の除去
を容易とするために、ゲート電極１０３上に剥離層１０
６を予め形成しておく方法について説明する。

【０００８】［工程−１０］先ず、例えばガラス基板か
ら成る支持体１００の上にニオブ（Ｎｂ）から成るカソ
ード電極１０１を形成した後、その上にＳｉＯ₂から成
る絶縁層１０２、導電材料から成るゲート電極１０３を
順次製膜し、次に、このゲート電極１０３と絶縁層１０
２をパターニングすることにより開口部１０４を形成す
る（図２６の（Ａ）参照）。

【０００９】［工程−２０］次に、図２６の（Ｂ）に示
すように、ゲート電極１０３上にアルミニウムを斜め蒸
着することにより、剥離層１０６を形成する。このと
き、支持体１００の法線に対する蒸着粒子の入射角を十
分に大きく選択することにより、開口部１０４の底面に
はアルミニウムを殆ど堆積させることなく、ゲート電極
１０３の上に剥離層１０６を形成することができる。こ
の剥離層１０６は、開口部１０４の開口端から庇状に張
り出しており、これにより開口部１０４が実質的に縮径
される。

【００１０】［工程−３０］次に、全面に例えば導電材
料としてモリブデン（Ｍｏ）を垂直蒸着する。このと
き、図２７の（Ａ）に示すように、剥離層１０６上でオ
ーバーハング形状を有する導電材料層１０５Ａが成長す
るに伴い、開口部１０４の実質的な直径が次第に縮小さ
れるので、開口部１０４の底部において堆積に寄与する
蒸着粒子は、次第に開口部１０４の中央付近を通過する
ものに限られるようになる。この結果、開口部１０４の
底部には円錐形の堆積物が形成され、この円錐形の堆積
物が電子放出電極１０５となる。

【００１１】［工程−４０］この後、図２７の（Ｂ）に
示すように、電気化学的プロセス及び湿式プロセスによ
って剥離層１０６をゲート電極１０３の表面から剥離
し、ゲート電極１０３の上方の導電材料層１０５Ａを選
択的に除去する。これは、所謂リフトオフ・プロセスで
ある。

【００１２】また、特開平９−６３４６３号公報には、
上記のスピント型電界放出素子とは異なる構成を有する
電界放出素子が開示されている。この電界放出素子にお
いては、当該特許公開公報の図２に示されるように、下
から上に向かってｎ型半導体層３２、ｐ型半導体層３
３、ｎ型半導体層３４が積層されて成るシリコン基板が
これら３層に亙って円錐状に加工され、円錐状に加工さ
れた部分の先鋭な先端部がエミッタ１３（本明細書の添
付図面である図２７の電子放出電極１０５に相当）とさ
れている。エミッタ１３の周面には絶縁層３５が形成さ
れ、その上に薄い導電性電極層であるゲート１４が形成
されている。かかる電界放出素子を製造するには、当該
特許公開公報の図３に示されるように、先ず、所定の不
純物プロファイルを有するシリコン基板上にＳｉＯ₂マ
スク４４を形成し、このＳｉＯ₂マスク４４の下にアン
ダカットを生ずるようにシリコン基板を等方的にエッチ
ングして円錐状のエミッタ１３を形成し、エミッタ１３
の周面を熱酸化して絶縁層３５を形成する。続いて、ス
パッタリング法により導電材料層４５（将来、ゲート１
４となる）を絶縁層３５上に形成し、最後に全体を緩衝
フッ酸溶液に入れてＳｉＯ₂マスク４４や絶縁層３５の
一部を除去する。

【００１３】

【発明が解決しようとする課題】ところで、図２７の
（Ｂ）に示した構造を有する電界放出素子の電子放出特
性は、開口部１０４の上端部を成すゲート電極１０３の
縁部１０３Ａから電子放出電極１０５の先端部までの距
離に大きく依存する。そして、この距離は、開口部１０
４の形状の加工精度や直径の寸法精度、［工程−３０］
において製膜される導電材料層１０５Ａの膜厚精度やカ
バレージ（段差被覆性）、更にはその下地となる剥離層
１０６の形状精度に大きく依存する。

【００１４】従って、均一な特性を有する複数の電界放
出素子から構成された表示装置を製造するためには、被
製膜体の全面に亙って導電材料層１０５Ａを均一に製膜
しなければならない。しかしながら、通常の蒸着装置で
は１地点に設置された蒸発源からある程度の広がり角を
もって導電材料粒子が放出されるため、被製膜体の中央
部近傍と周辺部とでは、層厚もカバレージの対称性も異
なってしまう。このため、電子放出電極の高さがばらつ
いたり、電子放出電極の頂点の位置が開口部１０４の中
心からずれ易く、円錐状の電子放出電極１０５の先端部
からゲート電極１０３までの距離のばらつきを抑えるこ
とが難しい。しかも、この距離のばらつきは、同一の製
造ロット内はもちろん、製造ロット間でも発生し、表示
装置の画像表示特性、例えば画像の輝度ムラを発生させ
る原因となる。更に、導電材料層１０５Ａは通常、約１
μｍあるいはそれ以上の厚さに製膜されるため、蒸着法
では数十時間単位の製膜時間が必要となり、スループッ
ト改善が困難であること、大型の蒸着装置が必要となる
こと等の問題もある。

【００１５】また、剥離層１０６を斜め蒸着法にて大面
積の被製膜体全面に亙って均一に製膜することも極めて
困難である。ゲート電極１０３に設けられた開口部１０
４の縁部から剥離層１０６が庇状に延びるように剥離層
１０６を高精度で堆積させることも極めて困難である。
しかも、剥離層１０６の製膜は、支持体面内でばらつく
だけでなく、ロット間でもばらつき易い。更には、大面
積の表示装置を製造するために大面積のガラス基板全体
に亙って剥離層１０６の剥離を行うことは極めて困難で
ある上、剥離層１０６の剥離は汚染の原因となり、表示
装置の製造歩留まりの低下を招く。

【００１６】加えて、円錐状の電子放出電極１０５の高
さは主に導電材料層１０５Ａの膜厚によって規定される
ため、電子放出電極１０５の設計上の自由度が低い。加
えて、電子放出電極１０５の高さを任意に設定すること
が困難であるが故に、電子放出電極１０５からゲート電
極１０３までの距離を短くする場合、絶縁層１０２の膜
厚を薄くせざるを得ない。然るに、絶縁層１０２の膜厚
を薄くすると、配線間（ゲート電極１０３とカソード電
極１０１との間）の静電容量を低減することができず、
表示装置の電気回路の負担が増えるばかりか、表示画像
の面内の均一性及び画質が劣化するといった問題があ
る。

【００１７】更に、低いゲート駆動電圧にて電子放出電
極１０５から効率良く電子を放出させる観点からは、ゲ
ート電極１０３に設けられる開口部１０４の開口寸法が
できるだけ小さく、また、電子放出電極１０５の先端部
ができるだけ鋭く尖っていることが有利である。例え
ば、セミコンダクター・インターナショナル、ｐ．３０
〜３４、１９９８年７月には、先端部の直径が１０ｎｍ
以下のシリコン単結晶から成る電子放出電極を用い、ゲ
ート電極に開口される開口部の直径を３μｍとし、２０
ボルト以下のゲート駆動電圧にて電子の１１００時間以
上の連続放出を達成した例が記載されている。

【００１８】しかし、ゲート電極１０３に設けられる開
口部１０４の直径が縮小することは、より微小な導電性
ダストによってもゲート電極１０３と電子放出電極１０
５との間の短絡不良の危険が増すことを意味している。
例えば、ゲート電極１０３に設けられた開口部１０４の
直径の設計値を０．５μｍとした場合、理論上は、半径
相当分の０．２５μｍの長さを有する導電性ダストが付
着しても短絡不良が生じ得る。かかるダストの付着によ
る製造歩留まりの低下は、ＦＥＤの量産における最も深
刻な問題の一つであり、特に製造工程にリフトオフ・プ
ロセスが含まれる場合には不可避的である。リフトオフ
・プロセスでは、一般に被加工体を剥離液に浸漬して不
要部を除去するため、剥離液中を浮遊する不要部がダス
トとして被加工体に再付着する可能性が極めて高いから
である。例えば、１０ｃｍ×１０ｃｍの表示画面寸法を
有するＦＥＤの製造歩留まりを８０％まで上げるために
は、欠陥密度を０．１個／ｃｍ²以下に抑えることが目
安となるが、このように低い欠陥密度値を達成すること
は、実際には極めて困難である。

【００１９】前述の特開平９−６３４６３号公報に記載
された技術では、プラズマエッチング法によりエミッタ
を形成しており、エミッタの形状精度や寸法精度は良好
である。しかしながら、ＳｉＯ₂マスク４４の除去に緩
衝フッ酸溶液を用いたリフトオフ・プロセスが採用され
ており、ダストによる製造歩留まりの低下に関しては何
ら対策となり得ていない。

【００２０】そこで、本発明は、冷陰極電界電子放出素
子（以下、電界放出素子と称する）を、簡便に、且つ、
高い製造歩留まりをもって製造し得る電界放出素子の製
造方法と、かかる製造方法によって得られる均一且つ良
好な電子放出特性を有する電界放出素子と、この電界放
出素子を組み込んだ表示画像の画質に優れる表示装置を
提供することを目的とする。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る電界放出素子の製造方法
（以下、第１の態様に係る製造方法と称する）は、
（イ）支持体上にカソード電極を形成する工程と、
（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程
と、（ニ）底部にカソード電極が露出した開口部を、少
なくとも絶縁層に形成する工程と、（ホ）開口部内を含
む全面に導電材料層を形成する工程と、（ヘ）開口部の
中央部に位置する導電材料層の領域を遮蔽するように、
先端部が錐状形状を有するマスク材料層を導電材料層上
に形成する工程と、（ト）支持体に対して垂直な方向に
おける導電材料層のエッチング速度が、支持体に対して
垂直な方向におけるマスク材料層のエッチング速度より
も速くなる異方性エッチング条件下で、導電材料層とマ
スク材料層とをエッチングすることにより、導電材料層
から成り、先端部が錐状形状を有する電子放出電極を開
口部内に形成する工程、から成ることを特徴とする。
尚、本明細書中では、以下、「支持体に対して垂直な方
向におけるエッチング速度」を単に「エッチング速度」
と称することにする。

【００２２】本発明の第１の態様に係る電界放出素子
は、本発明の第１の態様に係る製造方法により得られる
電界放出素子であり、（Ａ）支持体上に形成されたカソ
ード電極、（Ｂ）カソード電極上を含む支持体上に形成
された絶縁層、（Ｃ）絶縁層上に形成されたゲート電
極、（Ｄ）少なくとも絶縁層に形成され、底部にカソー
ド電極が露出した開口部、及び、（Ｅ）開口部の底部に
露出したカソード電極上に形成され、導電材料層から成
り、先端部が錐状形状を有する電子放出電極、を備え、
電子放出電極は、開口部内を含む全面に導電材料層を形
成し、開口部の中央部に位置する導電材料層の領域を遮
蔽するように、先端部が錐状形状を有するマスク材料層
を導電材料層上に形成し、更に、支持体に対して垂直な
方向における導電材料層のエッチング速度が、支持体に
対して垂直な方向におけるマスク材料層のエッチング速
度よりも速くなる異方性エッチング条件下で、導電材料
層とマスク材料層とをエッチングすることによって形成
されていることを特徴とする。本発明の第１の態様に係
る電界放出素子は、均一且つ良好な電子放出特性を有し
ている。

【００２３】更に、本発明の第１の態様に係る表示装置
は、本発明の第１の態様に係る電界放出素子を組み込ん
だ表示装置であり、複数の画素から構成され、各画素
は、複数の冷陰極電界電子放出素子と、複数の冷陰極電
界電子放出素子に対向して基板上に設けられたアノード
電極及び蛍光体層から構成され、各冷陰極電界電子放出
素子は、（Ａ）支持体上に形成されたカソード電極、
（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少
なくとも絶縁層に形成され、底部にカソード電極が露出
した開口部、及び、（Ｅ）開口部の底部に露出したカソ
ード電極上に形成され、導電材料層から成り、先端部が
錐状形状を有する電子放出電極、を備え、電子放出電極
は、開口部内を含む全面に導電材料層を形成し、開口部
の中央部に位置する導電材料層の領域を遮蔽するよう
に、先端部が錐状形状を有するマスク材料層を導電材料
層上に形成し、更に、支持体に対して垂直な方向におけ
る導電材料層のエッチング速度が、支持体に対して垂直
な方向におけるマスク材料層のエッチング速度よりも速
くなる異方性エッチング条件下で、導電材料層とマスク
材料層とをエッチングすることによって形成されている
ことを特徴とする。第１の態様に係る表示装置は、輝度
ムラを抑えた良好な画像表示を可能とする。

【００２４】本発明の第１の態様に係る製造方法の上記
工程（ト）は、マスク材料層と導電材料層のエッチング
速度の差を巧妙に利用した一種のエッチバック・プロセ
スである。先端部が錐状形状を有するマスク材料層を介
してその下側の導電材料層をエッチングすると、導電材
料層の被エッチング面が露出するタイミングは、錐状形
状の仮想底面の周縁部に対応する領域においてより早
く、仮想底面の中心部に対応する領域においてより遅く
なる。このように、第１の態様に係る製造方法によれ
ば、エッチング・マスク（ここではマスク材料層）の形
状の工夫により、先端部が錐状形状を有する電子放出電
極を、通常のエッチング技術を用いて形成することが可
能である。しかも、導電材料層のエッチング速度は、マ
スク材料層のエッチング速度よりも速いため、電子放出
電極の先端部の錐状形状は、マスク材料層の先端部の錐
状形状よりも急峻となる。即ち、第１の態様に係る製造
方法によれば、電子放出電極の先端部を鋭く尖らせるこ
とが容易であり、以て、電子放出効率に優れる電界放出
素子を簡便に製造することが可能となる。しかも、リフ
トオフ法と異なり、ダストが発生する虞れが極めて少な
いため、開口部の開口寸法が縮小されても、このことが
直ちにゲート電極と電子放出電極との間の短絡の原因と
はなり得ない。尚、マスク材料層において、錐状形状を
有する部分は先端部のみであっても、全体であってもよ
い。マスク材料層の先端部のみが錐状形状を有する場
合、先端部以外の部分は柱状形状あるいは漏斗形状を有
していてもよい。また、形成される電子放出電極につい
ても、錐状形状を有する部分は先端部のみであっても、
全体であってもよい。

【００２５】先端部が錐状形状を有するマスク材料層
を、開口部の中央部に位置する導電材料層の領域を遮蔽
するように形成するための具体的な方法としては、工程
（ホ）において、開口部の上端面と底面との間の段差を
反映した凹部を導電材料層の表面に生成させ、続く工程
（ヘ）において、（ヘ−１）導電材料層上の全面に、該
導電材料層の凹部の形状を反映した窪み部を有するマス
ク材料層を形成する工程、（ヘ−２）マスク材料層上の
全面に平坦化層を形成する工程、（ヘ−３）窪み部に平
坦化層を残す工程、（ヘ−４）マスク材料層のエッチン
グ速度が平坦化層のエッチング速度よりも速くなる異方
性エッチング条件下で、マスク材料層と平坦化層とをエ
ッチングし、以て、先端部が錐状形状を有するマスク材
料層を凹部に残す工程、を経ることが特に好適である。

【００２６】上記工程（ヘ−４）も、平坦化層とマスク
材料層のエッチング速度の差を巧妙に利用した一種のエ
ッチバック・プロセスである。窪み部に残された平坦化
層は、漏斗形状を有する。かかる漏斗形状を有する平坦
化層を介してその下側のマスク材料層をエッチングする
と、マスク材料層の被エッチング面が露出するタイミン
グは、漏斗形状の周縁部に対応する領域においてより早
く、漏斗形状の中心部に対応する領域においてより遅く
なる。このようなエッチング・マスク（ここでは平坦化
層）の形状の工夫により、先端部が錐状形状を有するマ
スク材料層を、通常のエッチング技術を用いて形成する
ことが可能となる。

【００２７】工程（ヘ−３）において、窪み部に平坦化
層を残す方法としては、サンドブラスト法、レーザアブ
レーション法、ラビング法等の手法を用いても構わない
が、加工損傷を最小限に抑える観点から特に好ましい方
法として、（１）マスク材料層に対してエッチング選択
比を十分に大きく確保し得る条件下で、マスク材料層の
上面が露出するまで平坦化層をドライエッチングあるい
はウェットエッチングにより除去する方法、あるいは、
（２）研磨法によりマスク材料層の上面が露出するまで
平坦化層を除去する方法、を挙げることができる。窪み
部に残された平坦化層の表面は、略平坦であることが好
ましい。従って、マスク材料層の全面に形成された段階
で平坦化層の表面が略平坦である場合は、平坦化層の除
去を異方性エッチング条件によるエッチバック法や研磨
法、あるいはこれらの方法の組合せによって行えばよ
い。また、マスク材料層の全面に形成された段階で平坦
化層の表面が略平坦でない場合は、平坦化層の除去を研
磨法によって行えばよい。

【００２８】第１の態様に係る製造方法において、工程
（ヘ）を工程（ヘ−１）〜（ヘ−４）により構成する場
合、工程（ニ）において形成される開口部の壁面の傾斜
角により、３種類の構成が可能である。尚、本明細書中
で述べる「壁面の傾斜角」とは、カソード電極の表面を
基準とした場合の傾斜角と定義する。第１の構成では、
工程（ニ）において、壁面の傾斜角θが実質的に９０°
に等しい開口部を形成する。第２の構成では、工程
（ニ）において、壁面の傾斜角θが９０°未満である開
口部を絶縁層に形成する。更に、第３の構成では、工程
（ニ）において、壁面の傾斜角θが９０°未満である開
口上部を形成した後、該開口上部の下端に連通し、壁面
が略垂直な開口下部を形成し、以て、開口上部と開口下
部とから成る開口部を完成する。これら３種類の構成に
おいては、工程（ホ）における導電材料層のカバレージ
が互いに異なる。このため、開口部の上端面と底面との
間の段差を反映した凹部の形状、寸法、最深部の位置に
変化が生じ、これらの変化は、凹部内に残されるマスク
材料層の形状、寸法、最下部の位置に反映される。従っ
て、これら３種類の構成を適宜選択することによって、
最終的に得られる電子放出電極の先端部の錐状形状の急
峻さや先端部の高さを制御することが可能となる。

【００２９】絶縁層に開口部を形成する方法としては、
異方性エッチング法が最も一般的であり、このエッチン
グ法において、堆積性の反応副生成物によるエッチング
速度の低下効果を利用することにより、開口部の壁面を
傾斜させることができる。特に、絶縁層の構成材料とし
て酸化シリコン系材料や窒化シリコン系材料等のシリコ
ン化合物を想定した場合、エッチングガスとしては一般
にフルオロカーボン系エッチングガスが用いられ、堆積
性物質としてカーボン系ポリマーを利用することができ
る。かかるエッチング反応系においてカーボン系ポリマ
ーの堆積量を増加させるためには、フルオロカーボン系
エッチングガスの流量を増大させるか、カーボン系ポリ
マーの燃焼を促進する酸素系化学種の供給源となり得る
エッチングガスの流量を減少させるか、ガス圧を高めて
イオンの平均自由行程を短縮するか、プラズマ励起用の
ＲＦパワーを低下させるか、プラズマ励起用のＲＦ電源
の周波数を増大させて、イオン・スパッタ効果によるカ
ーボン系ポリマーの除去を抑制するか、あるいは被エッ
チング物の温度を低下させることにより、カーボン系ポ
リマーの蒸気圧を低下させる、等の手段を講ずることが
できる。但し、カーボン系ポリマーの堆積量が多すぎる
と、実用的な速度でエッチングが進行しなくなるため、
上記の手段はあくまでも実用的なエッチング速度を達成
し得る範囲で講じられる必要がある。

【００３０】尚、本発明の第１の態様に係る製造方法の
工程（ニ）において、底部にカソード電極が露出した開
口部を「少なくとも」絶縁層に形成する、と表現したの
は、ゲート電極における開口部の形成と絶縁層における
開口部の形成とを同時に行う必要がない場合も想定され
るからである。ゲート電極における開口部の形成と絶縁
層における開口部の形成とを同時に行う必要がない場合
とは、例えば、最初から開口部が設けられたゲート電極
を絶縁層上に形成し、この開口部内において絶縁層の一
部を除去することにより開口部を形成する場合である。
尚、この「少なくとも」の意味は、後述する本発明の第
２の態様に係る製造方法の工程（ニ）についても同様に
当てはまるものとする。

【００３１】本発明の第２の態様に係る電界放出素子の
製造方法（以下、第２の態様に係る製造方法と称する）
は、（イ）支持体上にカソード電極を形成する工程と、
（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程
と、（ニ）底部にカソード電極が露出した開口部を、少
なくとも絶縁層に形成する工程と、（ホ）開口部の底部
を第１導電材料層で埋め込む工程と、（へ）開口部の残
部を含む全面に第２導電材料層を形成する工程と、
（ト）開口部の中央部に位置する第２導電材料層の領域
を遮蔽するように、先端部が錐状形状を有するマスク材
料層を第２導電材料層上に形成する工程と、（チ）支持
体に対して垂直な方向における第２導電材料層のエッチ
ング速度と、支持体に対して垂直な方向における第１導
電材料層のエッチング速度とが、支持体に対して垂直な
方向におけるマスク材料層のエッチング速度よりも速く
なる異方性エッチング条件下で、第２導電材料層と第１
導電材料層とマスク材料層とをエッチングすることによ
り、第２導電材料層及び第１導電材料層から成り、先端
部が錐状形状を有する電子放出電極を開口部内に形成す
る工程、から成ることを特徴とする。

【００３２】本発明の第２の態様に係る電界放出素子
は、本発明の第２の態様に係る製造方法により得られる
電界放出素子であり、（Ａ）支持体上に形成されたカソ
ード電極、（Ｂ）カソード電極上を含む支持体上に形成
された絶縁層、（Ｃ）絶縁層上に形成されたゲート電
極、（Ｄ）少なくとも絶縁層に形成され、底部にカソー
ド電極が露出した開口部、及び、（Ｅ）開口部の底部に
露出したカソード電極上に形成され、第１導電材料層及
び第２導電材料層から成り、先端部が錐状形状を有する
電子放出電極、を備えた冷陰極電界電子放出素子であっ
て、電子放出電極は、開口部の底部を第１導電材料層で
埋め込み、開口部の残部を含む全面に第２導電材料層を
形成し、開口部の中央部に位置する第２導電材料層の領
域を遮蔽するように、先端部が錐状形状を有するマスク
材料層を第２導電材料層上に形成し、更に、支持体に対
して垂直な方向における第２導電材料層のエッチング速
度と、支持体に対して垂直な方向における第１導電材料
層のエッチング速度とが、支持体に対して垂直な方向に
おけるマスク材料層のエッチング速度よりも速くなる異
方性エッチング条件下で、第２導電材料層と第１導電材
料層とマスク材料層とをエッチングすることによって形
成されていることを特徴とする。

【００３３】更に、本発明の第２の態様に係る表示装置
は、本発明の第２の態様に係る電界放出素子を組み込ん
だ表示装置であり、複数の画素から構成され、各画素
は、複数の冷陰極電界電子放出素子と、複数の冷陰極電
界電子放出素子に対向して基板上に設けられたアノード
電極及び蛍光体層から構成され、各冷陰極電界電子放出
素子は、（Ａ）支持体上に形成されたカソード電極、
（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少
なくとも絶縁層に形成され、底部にカソード電極が露出
した開口部、及び、（Ｅ）開口部の底部に露出したカソ
ード電極上に形成され、第１導電材料層及び第２導電材
料層から成り、先端部が錐状形状を有する電子放出電
極、を備え、電子放出電極は、開口部の底部を第１導電
材料層で埋め込み、開口部の残部を含む全面に第２導電
材料層を形成し、開口部の中央部に位置する第２導電材
料層の領域を遮蔽するように、先端部が錐状形状を有す
るマスク材料層を第２導電材料層上に形成し、更に、支
持体に対して垂直な方向における第２導電材料層のエッ
チング速度と、支持体に対して垂直な方向における第１
導電材料層のエッチング速度とが、支持体に対して垂直
な方向におけるマスク材料層のエッチング速度よりも速
くなる異方性エッチング条件下で、第２導電材料層と第
１導電材料層とマスク材料層とをエッチングすることに
よって形成されていることを特徴とする。

【００３４】第２の態様に係る製造方法において、先端
部が錐状形状を有するマスク材料層を用い、先端部が錐
状形状を有する電子放出電極が形成される機構について
は、第１の態様に係る製造方法に関連して前述した通り
である。但し、第２の態様に係る製造方法においては、
被エッチング層は単一の導電材料層ではなく、第２導電
材料層と第１導電材料層の２層となる。マスク材料層や
電子放出電極の形状についても、第１の態様に係る製造
方法に関連して前述した通りである。

【００３５】第２の態様に係る製造方法では、第１の態
様に係る製造方法と異なり、開口部の底部を第１導電材
料層で一旦埋め込んだ後に、開口部の残部を含む全面に
第２導電材料層を形成するので、導電材料層１層当たり
の埋め込みの負担が軽減され、カバレージの制御が容易
となる。また、第２の態様に係る製造方法で得られる電
子放出電極は、下側の第１導電材料層と上側の第２導電
材料層との２層構成となるため、電子放出電極の先端部
の高さをゲート電極の端部の高さに近付けることが容易
となる。従って、ゲート電極近傍の強電界を利用して効
率良く電子を放出する電界放出素子を製造することが可
能となる。

【００３６】第２の態様に係る製造方法の工程（ホ）に
おいて、開口部の底部を第１導電材料層で埋め込む具体
的な方法としては、開口部内を含む全面に第１導電材料
層を形成した後、第１導電材料層をエッチングすること
により、開口部の底部に第１導電材料層を残す方法が簡
便である。開口部内を含む全面に第１導電材料層を形成
した時点では、通常、開口部の上端面と底面との間の段
差が第１導電材料層の上面にも反映されるが、この第１
導電材料層の上面を平坦化した後にエッチングを行え
ば、開口部の底部に残される第１導電材料層の上面を平
坦化することができる。平坦化の手法としては、研磨
法、あるいはリフロー層を併用したエッチバック法が挙
げられる。

【００３７】工程（チ）のエッチングにおいては、第１
導電材料層のエッチング速度と第２導電材料層のエッチ
ング速度のいずれもが、マスク材料層のエッチング速度
よりも速い必要があり、かかる条件が満たされる限りに
おいて、第１導電材料層のエッチング速度と第２導電材
料層のエッチング速度は異なっていても構わない。但
し、第１導電材料層と第２導電材料層とが共に電子放出
電極の一部分を構成する層であることを考慮すると、電
子放出電極の形状制御の観点から、両層のエッチング速
度がほぼ等しいことが好ましく、そのためには両層が同
一の材料から構成されることが特に好ましい。

【００３８】第２の態様に係る製造方法において、先端
部が錐状形状を有するマスク材料層を、開口部の中央部
に位置する導電材料層の領域を遮蔽するように形成する
ための具体的な方法としては、工程（へ）において、開
口部の上端面と第１導電材料層の上面との間の段差を反
映した凹部を第２導電材料層の表面に生成させ、続く工
程（ト）において、（ト−１）第２導電材料層上の全面
に、該第２導電材料層の凹部の形状を反映した窪み部を
有するマスク材料層を形成する工程、（ト−２）マスク
材料層上の全面に平坦化層を形成する工程、（ト−３）
窪み部に平坦化層を残す工程、（ト−４）マスク材料層
のエッチング速度が平坦化層のエッチング速度よりも速
くなる異方性エッチング条件下で、マスク材料層と平坦
化層とをエッチングし、以て、先端部が錐状形状を有す
るマスク材料層を凹部に残す工程、を経ることが特に好
適である。

【００３９】上記工程（ト−４）も、平坦化層とマスク
材料層のエッチング速度の差を巧妙に利用した一種のエ
ッチバック・プロセスである。窪み部に残された平坦化
層は、漏斗形状を有する。かかる漏斗形状を有する平坦
化層を介してその下側のマスク材料層をエッチングする
と、マスク材料層の被エッチング面が露出するタイミン
グは、漏斗形状の周縁部に対応する領域においてより早
く、漏斗形状の中心部に対応する領域においてより遅く
なる。このようなエッチング・マスク（ここでは平坦化
層）の形状の工夫により、先端部が錐状形状を有するマ
スク材料層を、通常のエッチング技術を用いて形成する
ことが可能となる。

【００４０】第２の態様に係る製造方法の工程（ト−
３）において、窪み部に平坦化層を残す方法は、第１の
態様に係る製造方法の工程（ヘ−３）に関連して述べた
通りである。

【００４１】また、第２の態様に係る製造方法におい
て、工程（ト）を工程（ト−１）〜（ト−４）により構
成する場合、工程（ニ）において形成される開口部の壁
面の傾斜角により、３種類の構成が可能である。即ち、
第１の構成では、工程（ニ）において、壁面の傾斜角θ
が実質的に９０°に等しい開口部を形成する。第２の構
成では、工程（ニ）において、壁面の傾斜角θが９０°
未満である開口部を絶縁層に形成する。更に、第３の構
成では、工程（ニ）において、壁面の傾斜角θが９０°
未満である開口上部を形成した後、該開口上部の下端に
連通し、壁面が略垂直な開口下部を形成し、以て、開口
上部と開口下部とから成る開口部を完成する。第３の構
成においては、開口下部を開口部の底部と見なし、開口
下部を第１導電材料層で埋め込むことができる。第１〜
第３のいずれの構成を採るにしても、第２の態様に係る
製造方法によれば、開口部の底部が第１導電材料層で一
旦埋め込まれるために、開口部が見掛け上、底上げされ
た状態となる。従って、開口部の上端面と第１導電材料
層の上面との間の段差を反映した凹部が第２導電材料層
の表面に形成される際、凹部の最深部は、必ず開口部の
残部内に位置することになる。この凹部の最深部の位置
は、最終的な電子放出電極の高さを決定する重要なパラ
メータであり、この位置を高く保証することによって、
電子放出電極とゲート電極の端部との距離を短縮し、ひ
いては電界放出素子の電子放出効率を高めることが可能
となる。絶縁層に開口部を形成する方法については、第
１の態様に係る製造方法に関連して述べた通りである。

【００４２】第１の態様及び第２の態様に係る各製造方
法においては、電子放出電極を構成する導電材料層と絶
縁層との密着性を向上させるために、電子放出電極とカ
ソード電極との間に導電性の密着層を設けてもよい。即
ち、第１の態様に係る製造方法では、工程（ホ）におい
て、導電材料層を形成する前に、開口部内を含む全面に
密着層を形成し、工程（ト）において、支持体に対して
垂直な方向における導電材料層のエッチング速度と、支
持体に対して垂直な方向における密着層のエッチング速
度とが、支持体に対して垂直な方向におけるマスク材料
層のエッチング速度よりも速くなる異方性エッチング条
件下で、導電材料層とマスク材料層と密着層とをエッチ
ングすることができる。また、第２の態様に係る製造方
法では、工程（へ）において、第２導電材料層を形成す
る前に、開口部内を含む全面に密着層を形成し、工程
（チ）において、支持体に対して垂直な方向における第
２導電材料層のエッチング速度と、支持体に対して垂直
な方向における第１導電材料層のエッチング速度と、支
持体に対して垂直な方向における密着層のエッチング速
度とが、支持体に対して垂直な方向におけるマスク材料
層のエッチング速度よりも速くなる異方性エッチング条
件下で、第２導電材料層と第１導電材料層と密着層とマ
スク材料層とをエッチングすることができる。従って、
第１の態様及び第２の態様に係る電界放出素子及び表示
装置は、電子放出電極とカソード電極との間に導電性の
密着層を有してを設する構成を採ることができる。

【００４３】密着層としては、通常の半導体プロセスに
おいて所謂バリヤメタルとして用いられている層を利用
することができ、単一の種類の材料層を用いても、複数
の種類の材料層が組み合わせられた複合層を用いてもよ
い。但し、電子放出電極が導電材料層や第２導電材料層
や第１導電材料層（以下、導電材料層、第２導電材料
層、第１導電材料層を総称して導電材料層等と称するこ
とがある）のエッチングにより形成されることを考慮す
ると、導電材料層等と密着層に関しては、同一のエッチ
ング条件下においてほぼ同程度のエッチング速度で除去
され得るか、あるいは導電材料層等のエッチング速度の
方が速いとしても、密着層のエッチング速度の５倍以内
に選択することが特に好ましい。即ち、導電材料層のエ
ッチング速度をＲ₁、密着層のエッチング速度をＲ₂、第
２導電材料層のエッチング速度をＲ ₃とすると、Ｒ₂≦Ｒ
₁≦５Ｒ₂、及び、Ｒ₂≦Ｒ₃≦５Ｒ₂の関係が各々成立す
ることが特に好ましい。これは、導電材料層等のエッチ
ングが進行して被エッチング面の大部分に密着層が露出
し、該密着層のエッチング反応生成物が大量に発生して
その一部が導電材料層等の表面に付着した場合、このエ
ッチング反応生成物の蒸気圧が余り低いと、該エッチン
グ反応生成物自体がエッチング・マスクとして機能して
しまい、導電材料層等のエッチングを妨げる虞れが大き
いからである。最も単純には、導電材料層等と密着層と
を同一の導電材料にて構成すれば、両層のエッチング速
度をほぼ同一とすることができる。但し、導電材料層等
と密着層とを同一の導電材料にて構成する場合、密着層
をスパッタ法により形成し、導電材料層等をＣＶＤ法に
よって形成することが特に好ましい。

【００４４】第１の態様に係る製造方法で用いる導電材
料層、及び、第２の態様に係る製造方法で用いる第１導
電材料層と第２導電材料層は、例えば、タングステン、
チタン、モリブデン、タンタル、クロム、あるいはこれ
らの化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ₂、Ｍ
ｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサイド）の導
電材料を用い、公知の薄膜形成技術により形成すること
ができる。薄膜形成技術の中では、ＣＶＤ法が特に好適
である。ＣＶＤ法は、スパッタ法や蒸着法に比べて製膜
速度が速いので、スループットを大幅に改善できる可能
性がある。また、１地点に置かれた蒸発源から飛来する
蒸着粒子を堆積させる蒸着法や、ある程度の指向性をも
って飛来するスパッタ粒子を堆積させるスパッタ法とは
異なり、ＣＶＤ法では製膜雰囲気中に存在する原料ガス
に接触する地点であれば、如何なる地点であっても製膜
が進行し得ることから、大面積の被製膜体全面に亙って
均一な膜厚とカバレージを達成することが可能である。

【００４５】マスク材料層は、異方性ドライエッチング
条件下で酸素系エッチング種を実質的に必要とせず、且
つ、酸素を含むエッチング反応生成物を実質的に発生し
ない材料から構成されることが特に好ましい。これは、
導電材料層等の被エッチング面に蒸気圧の低い酸化物が
形成され、導電材料層等のエッチング速度が大幅に低下
したり、導電材料層等に由来する酸化物がダスト源とな
ったり、あるいは最終的に得られる電子放出電極の仕事
関数が上昇して電子放出効率が低下することを防止する
ために、エッチング反応系から酸素系エッチング種や酸
素を含むエッチング反応生成物を排除しておくことが特
に望ましいからである。尚、「酸素系エッチング種を実
質的に必要とせず」、及び、「酸素を含むエッチング反
応生成物を実質的に発生しない」の中で「実質的に」の
表現を用いたのは、エッチング反応系への微量の酸素の
不可避的な混入や残留を許容する旨を明確にするためで
ある。マスク材料層の具体的な構成材料としては、窒化
シリコンを代表例として挙げることができる。

【００４６】第１の態様及び第２の態様に係る製造方法
において、平坦化層は、エッチング速度を導電材料層等
のエッチング速度よりも遅く設定し得る材料により構成
される。加えて、平坦化層の表面を平坦にできるよう、
形成の適当な段階で流動性を持ち得る材料により構成さ
れることが特に好ましい。平坦化層を構成する材料とし
て、例えば、レジスト材料やＳＯＧ（スピン・オン・グ
ラス）、ポリイミド系樹脂を挙げることができ、これら
の材料はスピンコート法により簡便に塗布することがで
きる。あるいは、ＢＰＳＧ（ホウ素／リン・シリケート
・ガラス）のように、製膜後に加熱リフローを行って表
面を平坦化できる材料であってもよい。

【００４７】支持体は、少なくとも表面が絶縁性部材よ
り構成されていればよく、ガラス基板、表面に絶縁膜が
形成されたガラス基板、石英基板、表面に絶縁膜が形成
された石英基板、表面に絶縁膜が形成された半導体基板
を用いることができる。

【００４８】絶縁層の構成材料としては、ＳｉＯ₂、Ｓ
ｉＮ、ＳｉＯＮ、ガラス・ペースト硬化物を単独あるい
は適宜積層して使用することができる。絶縁層の製膜に
は、ＣＶＤ法、塗布法、スパッタ法、印刷法等の公知の
プロセスが利用できる。

【００４９】ゲート電極及びカソード電極は、タングス
テン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チタ
ン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ア
ルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｕ）等の金属
層、又はこれらの金属元素を含む合金層、又はこれらの
金属元素を含む化合物（例えばＴｉＮ等の窒化物や、Ｗ
Ｓｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサイ
ド）、あるいはダイヤモンド等の半導体層を用いて形成
することができる。ただし、本発明では電子放出電極を
エッチングにより形成する際に、これらの電極が露出す
る場合があるため、電子放出電極を構成する導電材料層
に対してエッチング選択比を確保できる材料を選択する
必要がある。

【００５０】また、本発明の第１の態様及び第２の態様
に係る製造方法においては、ゲート電極上に更に第２絶
縁層を形成し、第２絶縁層上に収束電極を形成してもよ
い。収束電極は、アノード電極とカソード電極との間の
電位差が１０〜１００Ｖのオーダーであって両電極間の
距離が比較的長い、所謂高電圧タイプの表示装置におい
て、電子放出電極から放出された電子の軌道の発散を防
止するために設けられる部材である。放出電子軌道の収
束性を高めることによって、画素間のクロストークが低
減され、特にカラー表示を行う場合の色濁りを防止し、
更に画素を微細化して表示画面の高精細度化を図ること
が可能となる。第２絶縁層の構成材料及び成膜方法は、
絶縁層と同様である。また、収束電極の構成材料は、ゲ
ート電極及びカソード電極に関連して述べた通りであ
る。従って、本発明の第１の態様及び第２の態様に係る
電界放出素子及び表示装置は、ゲート電極上に形成され
た第２絶縁層と、第２絶縁層上に形成された収束電極を
備えた構成を採ることができる。

【００５１】

【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。

【００５２】（実施の形態１）実施の形態１は、本発明
の第１の態様（より具体的には第１の構成）に係る製造
方法、本発明の第１の態様に係る電界放出素子、及び、
この電界放出素子を組み込んだ本発明の第１の態様に係
る表示装置に関する。実施の形態１の製造方法と電界放
出素子に構成を図１乃至図６を参照して説明し、表示装
置の構成例を図２４に示す。

【００５３】［工程−１００］先ず、一例としてガラス
基板上に厚さ約０．６μｍのＳｉＯ₂層を形成し、支持
体１０上を構成する。ＳｉＯ₂層は、例えば下記の表１
に示す条件に従い、ＴＥＯＳ（テトラエトキシシラン）
を原料ガスとするプラズマＣＶＤ法によって形成するこ
とができる。尚、本明細書の添付図面では全て、支持体
１０を単層として図示する。

【００５４】［表１］ＴＥＯＳ流量：８００ＳＣＣＭＯ₂流量：６００ＳＣＣＭ圧力：１．１ｋＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）製膜温度：４０°Ｃ

【００５５】次に、支持体１０上にカソード電極１１を
形成する。カソード電極１１は、ＤＣスパッタ法によ
り、Ｔｉ層（厚さ約５ｎｍ）、ＴｉＮ層（同約０．１μ
ｍ）、Ｔｉ層（同約５ｎｍ）、Ａｌ−Ｃｕ層（同約０．
４μｍ）、Ｔｉ層（同約５ｎｍ）、ＴｉＮ層（同約０．
０２μｍ）及びＴｉ層（同約０．０２μｍ）をこの順に
積層して積層膜を形成し、次に通常のフォトリソグラフ
ィ技術を用いて積層膜上にレジスト層（図示せず）を形
成し、更にこのレジスト層をマスクとした積層膜のＲＩ
Ｅ（反応性イオンエッチング）を行って形成する。カソ
ード電極１１の幅は約１９０μｍ、隣接するカソード電
極１１間のスペースは約５０μｍとする。ＤＣスパッタ
条件の一例を下記の表２に示し、ＲＩＥ条件の一例を下
記の表３に示す。尚、図ではカソード電極１１を単層と
して表した。ＲＩＥ終了後のレジスト層は、アッシング
により除去する。アッシング条件の一例を、下記の表４
に示す。

【００５６】［表２］Ａｒ流量：３０ＳＣＣＭＮ₂流量：６０ＳＣＣＭ（ＴｉＮ層の製膜時のみ）圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【００５７】［表３］エッチング装置：平行平板型ＲＩＥ装置ＢＣｌ₃流量：３０ＳＣＣＭＣｌ₂流量：７０ＳＣＣＭ圧力：７ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）エッチング温度：６０°Ｃ

【００５８】［表４］Ｏ₂流量：１２００ＳＣＣＭ圧力：７５ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）アッシング温度：３００°Ｃ

【００５９】次に、カソード電極１１上を含む支持体１
０上に、ＳｉＯ₂から成る厚さ約０．７μｍの絶縁層１
２を形成する。絶縁層１２は、表１に示した条件に従っ
て形成することができる。次に、絶縁層１２の上にゲー
ト電極１３を形成する。ゲート電極１３は、例えば表２
に示したスパッタ条件に従ってＤＣスパッタ法で形成さ
れた厚さ約０．０７μｍのＴｉＮ層を、表３に示したＲ
ＩＥ条件に従ってパターニングすることによって形成さ
れる。ゲート電極１３の幅は約５０μｍ、隣接するゲー
ト電極１３間のスペースは約３０μｍとする。

【００６０】次に、全面に例えばＳｉＯ₂から成る厚さ
０．２μｍのエッチング停止層１４を形成する。このエ
ッチング停止層１４は、電界放出素子の機能上不可欠な
部材ではなく、後工程で行われる導電材料層１７及び密
着層１６のエッチング時に、ゲート電極１３を保護する
役割を果たす。エッチング停止層１４の形成条件は、前
述の表１に示した通りである。但し、導電材料層１７の
エッチング条件に対してゲート電極１３が十分に高いエ
ッチング耐性を持ち得る場合には、エッチング停止層１
４を省略しても構わない。

【００６１】次に、ＲＩＥ法により、エッチング停止層
１４、ゲート電極１３、絶縁層１２を貫通し、底部にカ
ソード電極１１が露出した開口部１５を形成する。エッ
チング停止層１４と絶縁層１２のＲＩＥ条件の一例を、
下記の表５に示す。ゲート電極１３のＲＩＥ条件は、表
３に示した通りである。このようにして、図１の（Ａ）
に示す状態が得られる。開口部１５の平面形状は円形、
直径は０．５６μｍとし、カソード電極１１とゲート電
極１３とが重複する領域、即ち、１画素領域においてお
およそ５００〜５０００個形成する。開口部１５の壁面
は、カソード電極１１の表面に対してほぼ垂直である。

【００６２】［表５］エッチング装置：平行平板型ＲＩＥ装置Ｃ₄Ｆ₈流量：３０ＳＣＣＭＣＯ流量：７０ＳＣＣＭＡｒ流量：３００ＳＣＣＭ圧力：７．３ＰａＲＦパワー：１．３ｋＷ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【００６３】［工程−１１０］次に、図１の（Ｂ）に示
すように、開口部１５内を含む全面に密着層１６をスパ
ッタ法にて形成する。この密着層１６は、ゲート電極１
３の非形成部や開口部１５の側壁面に露出している絶縁
層１２と、次工程で全面的に製膜される導電材料層１７
との間の密着性を高めるために設けられる層である。こ
こでは、導電材料層１７をタングステンで形成すること
を前提とし、タングステンとの密着性に優れる窒化チタ
ン（ＴｉＮ）から成る密着層１６を、スパッタ法により
０．０７μｍの厚さに形成する。このときのスパッタ条
件の一例を、下記の表６に示す。

【００６４】［表６］Ａｒ流量：３０ＳＣＣＭＮ₂流量：６０ＳＣＣＭ圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【００６５】［工程−１２０］次に、図２の（Ａ）に示
すように、開口部１５内を含む全面に、電子放出電極形
成用の導電材料層１７を形成する。ここでは、導電材料
層１７として、厚さ約０．６μｍのタングステン層を減
圧ＣＶＤ法により製膜する。製膜条件を以下の表７に例
示する。製膜された導電材料層１７の表面には、開口部
１５の上端面と底面との間の段差を反映した凹部１７Ａ
が形成される。

【００６６】［表７］ＷＦ₆流量：１０ＳＣＣＭＳｉＨ₄流量：７０ＳＣＣＭＨ₂流量：１０００ＳＣＣＭ圧力：２６．６Ｐａ製膜温度：４３０゜Ｃ

【００６７】［工程−１３０］次に、図２の（Ｂ）に示
すように、導電材料層１７上の全面に、窒化シリコン
（ＳｉＮ）から成るマスク材料層１８を約０．３μｍの
厚さに形成する。マスク材料層１８の形成は、例えば下
記の表８に示す条件に従い、プラズマＣＶＤ法により行
うことができる。マスク材料層１８の上面には、凹部１
７Ａの形状を反映した窪み部１８Ａが形成される。

【００６８】［表８］ＣＶＤ装置：有磁場マイクロ波プラズマＣＶＤ
装置ＳｉＨ₄流量：７０ＳＣＣＭＮ₂流量：３０ＳＣＣＭＡｒ流量：１０００ＳＣＣＭ圧力：０．３Ｐａマイクロ波パワー：１．２ｋＷ（２．４５ＧＨｚ）ＲＦバイアスパワー：４０Ｗ（１３．５６ＭＨｚ）ＣＶＤ温度：４６０°Ｃ

【００６９】［工程−１４０］次に、図３の（Ａ）に示
すように、マスク材料層上の全面に、平坦化層１９を上
面が略平坦となるように形成する。平坦化層１９とし
て、ここでは、スピンコート法により形成される厚さ
０．３５μｍのレジスト層を用いる。

【００７０】［工程−１５０］次に、図３の（Ｂ）に示
すように、平坦化層１９を酸素系ガスを用いたＲＩＥ法
によりエッチングする。このときのＲＩＥ条件の一例
を、下記の表９に示す。このエッチングは、マスク材料
層１８の上面が露出した時点で終了する。これにより、
マスク材料層１８の窪み部１８Ａを平坦に埋め込むよう
に平坦化層１９が残る。

【００７１】［表９］Ｏ₂流量：１００ＳＣＣＭ圧力：５．３ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【００７２】［工程−１６０］次に、平坦化層１９とマ
スク材料層１８とをエッチングし、図４の（Ａ）に示す
ように、先端部が円錐形状を有するマスク材料層１８を
導電材料層１７の凹部１７Ａに残す。これらの層のエッ
チングは、マスク材料層１８のエッチング速度が平坦化
層１９のエッチング速度よりも速くなるように、例えば
下記の表１０に示す異方性エッチング条件下で行う。

【００７３】［表１０］エッチング装置：平行平板型ＲＩＥ装置ＣＨＦ₃流量：５０ＳＣＣＭＣＦ₄流量：３０ＳＣＣＭＡｒ流量：１００ＳＣＣＭ圧力：５．３ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【００７４】ここで、［工程−１６０］において、錐状
形状を有するマスク材料層１８が形成される機構につい
て、図４の（Ｂ）を参照して説明する。この図は、エッ
チングの進行に伴って、被エッチング物の表面プロファ
イルが一定時間毎にどのように変化するかを示す模式図
である。表１０に示したエッチング条件では、レジスト
材料から成る平坦化層１９のエッチング速度よりも、窒
化シリコンから成るマスク材料層１８のエッチング速度
の方が速い。平坦化層１９が存在しない領域では、マス
ク材料層１８が直ちにエッチングされ始め、被エッチン
グ物の表面が速やかに下降してゆく。これに対し、平坦
化層１９が存在する領域では、先ずこの平坦化層１９が
除去されないとその下のマスク材料層１８のエッチング
が始まらないので、平坦化層１９がエッチングされてい
る間は被エッチング物の厚さの減少速度は遅く、平坦化
層１９が消失した時点で初めて、被エッチング物の厚さ
の減少速度が平坦化層１９の存在しない領域と同様に速
くなる。マスク材料層１８のエッチング開始時期は、平
坦化層１９の厚さが最大である開口部中心で最も遅く、
平坦化層１９の薄い開口部周辺に向かって早くなる。こ
のようにして、円錐形状を有するマスク材料層１８が形
成される。

【００７５】［工程−１７０］次に、導電材料層１７と
マスク材料層１８と密着層１６とをエッチングし、図５
の（Ａ）に示すように、開口部１５内に、錐状形状を有
する電子放出電極１７ｅを形成する。電子放出電極１７
ｅの下には、密着層１６ｅが残存する。これらの層のエ
ッチングは、導電材料層１７のエッチング速度と密着層
１６のエッチング速度が共にマスク材料層１８のエッチ
ング速度よりも速くなるように、例えば下記の表１１に
示す異方性エッチング条件下で行う。

【００７６】［表１１］エッチング装置：有磁場マイクロ波プラズマエッチ
ング装置ＳＦ₆流量：３０ＳＣＣＭＣｌ₂流量：７０ＳＣＣＭＡｒ流量：５００ＳＣＣＭ圧力：３．０Ｐａマイクロ波パワー：１．３ｋＷ（２．４５ＧＨｚ）ＲＦバイアスパワー：２０Ｗ（８ＭＨｚ）エッチング温度：−３０°Ｃ

【００７７】図５の（Ｂ）は、［工程−１７０］におい
て、錐状形状を有する電子放出電極１７ｅが形成される
機構を示す模式図である。この機構は、前述の［工程−
１６０］において、錐状形状を有するマスク材料層１８
が形成される機構と原理的に同じである。但し、［工程
−１７０］では、エッチングマスク（即ち、マスク材料
層１８）の元々の形状が錐状であるため、場所による導
電材料層１７のエッチング開始時期の差がより大きくな
り、この結果、形成される電子放出電極１７ｅの錐状形
状は、マスク材料層１８の錐状形状よりも急峻となる。
このように、本発明の第１の態様に係る製造方法によれ
ば、先端部が鋭く尖った電子放出電極１７ｅを形成する
ことが可能となる。また、［工程−１７０］におけるエ
ッチング反応系には、酸素系化学種が実質的に関与して
いない。即ち、表１１に示したエッチング条件では、酸
素を構成元素として含むエッチングガスが用いられてお
らず、また、マスク材料層１８も窒化シリコン（Ｓｉ
Ｎ）から成るため、エッチング反応生成物に酸素が含ま
れることもない。従って、エッチング中に導電材料層１
７が酸化される虞れが殆ど無く、エッチング速度の低
下、ダスト発生、あるいは電子放出電極の仕事関数等の
問題を効果的に回避することが可能となる。

【００７８】尚、マスク材料層１８のエッチング速度に
対する導電材料層１７のエッチング速度の比を、「対マ
スク選択比」と称することにすると、この対マスク選択
比の大小に応じて電子放出電極１７ｅの高さと形状を制
御することができる。即ち、対マスク選択比が大きいほ
ど、マスク材料層１８の膜減りに比べて導電材料層１７
の膜減りが激しくなるので、電子放出電極１７ｅはより
高く急峻となり、対マスク選択比が小さいほど電子放出
電極１７ｅは低く、且つ鈍化する。対マスク選択比は、
基板バイアスを併用してイオンの入射エネルギーを変化
させることが可能なエッチング装置を用いる場合には、
ＲＦバイアスパワーを高めたり、バイアス印加用の交流
電源の周波数を下げると低下する。

【００７９】［工程−１８０］この後、等方的なエッチ
ング条件で開口部１５の内部において絶縁層１２に設け
られた開口部の側壁面を後退させると共に、エッチング
停止層１４を除去すると、図６に示すような電界放出素
子が完成される。等方的なエッチングは、ケミカルドラ
イエッチングのようにラジカルを主エッチング種として
利用するドライエッチング、或いはエッチング液を利用
するウェットエッチングにより行うことができる。エッ
チング液としては、例えば４９％フッ酸水溶液と純水の
１：１００（容積比）混合液を用いることができる。

【００８０】上述のような電界放出素子を組み込んだ表
示装置の構成例を、図２４に示す。実際の表示装置の構
成においては、電界放出素子はカソード・パネルＣＰの
構成要素である。一方、アノード・パネルＡＰは、基板
５０上に所定のパターンに従って形成された蛍光体層５
１と、この蛍光体層５１を覆うアノード電極５２から構
成される。カソード・パネルＣＰとアノード・パネルＡ
Ｐとは、枠体（図示せず）を介して接合され、両パネル
と枠体とに囲まれた空間が高真空に排気されている。電
子放出部１７ｅにはカソード電極１１を通じて走査回路
５３から相対的に負電圧が印加され、ゲート電極１３に
は制御回路５４から相対的に正電圧が印加され、アノー
ド電極５２にはゲート電極１３よりも更に高い正電圧が
加速電源５５から印加される。表示装置において表示を
行う場合、制御回路５４にはビデオ信号、走査回路５３
には走査信号が入力される。カソード電極１１とゲート
電極１３とに電圧を印加した際に生ずる電界により、電
子放出部１７ｅの先端部から電子ｅが引き出される。こ
の電子ｅが、アノード電極５２に引き付けられて蛍光体
層５１に衝突すると、蛍光体層５１が発光し、所望の画
像を得ることができる。

【００８１】かかる表示装置を製造するには、例えば、
セラミックスやガラスから作製された高さ約１ｍｍの枠
体を用意し、枠体とアノード・パネルＡＰ、及び枠体と
カソード・パネルＣＰとの間にフリットガラスから成る
シール材を塗布しておき、かかるシール材を乾燥した
後、約４５０゜Ｃで１０〜３０分焼成すればよい。この
後、表示装置の内部を１０^-4Ｐａ程度の真空度となるま
で排気し、適当な方法で封止する。

【００８２】（実施の形態２）実施の形態２は、本発明
の第１の態様（より具体的には第２の構成）に係る製造
方法に関する。実施の形態２の製造方法を、図７乃至図
９を参照して説明する。尚、これらの図面で用いる参照
符号は図１乃至図６と一部共通であり、共通部分につい
ては詳しい説明を省略する。

【００８３】［工程−２００］エッチング停止層１４の
形成までを、実施の形態１と同様に行った後、エッチン
グ停止層１４を表５に示した条件に従ってエッチング
し、更に、ゲート電極１３を表３に示した条件でエッチ
ングする。図７の（Ａ）には、ここまでのプロセスが終
了した状態を示す。

【００８４】［工程−２１０］次に、絶縁層１２をＲＩ
Ｅ法によりエッチングし、図７の（Ｂ）に示すように、
壁面の傾斜角θが９０°未満である開口部２５を形成す
る。ＲＩＥ条件の一例を、下記の表１２に示す。表１２
に示す条件は、先の表５に示した条件に比べ、Ｃ₄Ｆ₈流
量の増加によって堆積性が増強され、且つ、Ａｒガス流
量の減少及びＲＦバイアスパワーの低減によってイオン
スパッタ作用を弱めた条件である。開口部２５の壁面の
傾斜角θは、約７５°となる。

【００８５】［表１２］エッチング装置：平行平板型ＲＩＥ装置Ｃ₄Ｆ₈流量：１００ＳＣＣＭＣＯ流量：７０ＳＣＣＭＡｒ流量：１００ＳＣＣＭ圧力：７．３ＰａＲＦパワー：０．７ｋＷ（１３．５６ＭＨｚ）エッチング温度：２０°Ｃ

【００８６】［工程−２２０］次に、図８の（Ａ）に示
すように、開口部２５内を含む全面に密着層１６を形成
し、更に、密着層１６上に導電材料層１７、マスク材料
層１８、平坦化層１９をこの順に形成する。これら各層
の形成方法は、実施の形態１の［工程−１１０］〜［工
程−１４０］と同様とすることができる。但し、実施の
形態２では、開口部２５の壁面が傾斜し、開口端が拡大
しているために、導電材料層１７の凹部１７Ａは実施の
形態１に比べて大きく形成され、より多くのマスク材料
層１８が凹部１７Ａに埋め込まれた状態となる。

【００８７】［工程−２３０］次に、平坦化層１９をエ
ッチングし、図８の（Ｂ）に示すように、平坦化層１９
をマスク材料層１８の窪み部１８Ａに残す。このプロセ
スは、実施の形態１の［工程−１５０］と同様に行うこ
とができる。

【００８８】［工程−２４０］次に、マスク材料層１８
と平坦化層１９とをエッチングし、図９の（Ａ）に示す
ように、導電材料層１７の凹部１７Ａ内に、先端部が錐
状形状を有するマスク材料層１８を残す。このプロセス
は、実施の形態１の［工程−１６０］と同様に行うこと
ができる。

【００８９】［工程−２５０］次に、導電材料層１７と
マスク材料層１８と密着層１６とをエッチングし、図９
の（Ｂ）に示すように、開口部２５内に電子放出電極１
７ｅを形成する。電子放出電極１７ｅの下には、密着層
１６ｅが残存する。このプロセスは、実施の形態１の
［工程−１７０］と同様に行うことができる。

【００９０】［工程−２６０］この後、等方的なエッチ
ング条件で開口部２５の内部において絶縁層１２に設け
られた開口部の側壁面を後退させると共に、エッチング
停止層１４を除去すると、図９の（Ｃ）に示す電界放出
素子が完成される。等方的なエッチングについては、実
施の形態１で前述した通りである。かかる電界放出素子
を用いて、実施の形態１で述べたと同様に表示装置を構
成することができる。

【００９１】（実施の形態３）実施の形態３は、本発明
の第１の態様（より具体的には第３の構成）に係る製造
方法に関する。実施の形態３の製造方法を、図１０及び
図１１を参照して説明する。尚、これらの図面で用いる
参照符号は図１乃至図６と一部共通であり、共通部分に
ついては詳しい説明を省略する。

【００９２】［工程−３００］ゲート電極１３のエッチ
ングまでを、実施の形態２の［工程−２００］と同様に
行う。続いて、先の表１２に示した条件で絶縁層１２の
厚さの半分程度（即ち、約０．３５μｍ）までエッチン
グし、側壁の傾斜角θが約７５°の開口上部３５Ｕを形
成する。更に、エッチング条件を先の表５に示した条件
に切り替え、絶縁層１２の残部（即ち、約０．３５μ
ｍ）をエッチングする。このエッチングにより、開口上
部３５Ｕの下端に連通し、壁面が略垂直な開口下部３５
Ｌを形成し、以て開口部３５を完成する。

【００９３】［工程−３１０］次に、開口部３５内を含
む全面に密着層１６を形成し、更に、密着層１６上に導
電材料層１７、マスク材料層１８、平坦化層１９をこの
順に形成する。これら各層の形成方法は、実施の形態１
の［工程−１１０］〜［工程−１４０］と同様とするこ
とができる。但し、実施の形態３では、開口部３５の壁
面が傾斜し、開口端が拡大しているために、導電材料層
１７の凹部１７Ａは実施の形態１に比べて大きく形成さ
れ、より多くのマスク材料層１８が凹部１７Ａに埋め込
まれた状態となる。しかも、開口部３５は、実施の形態
２で形成された開口部２５と異なり上部のみが拡大した
形状を有し、開口下部３５Ｌを埋め込む導電材料層１７
によって見掛け上、底上げされた状態となるので、導電
材料層１７の凹部１７Ａの最深部の位置を、実施の形態
２におけるよりも高めることができる。この後、平坦化
層１９をエッチングしてマスク材料層１８の窪み部１８
Ａに残す。図１０の（Ｂ）には、ここまでのプロセスを
終了した状態を示す。

【００９４】［工程−３２０］次に、マスク材料層１８
と平坦化層１９とをエッチングし、図１１の（Ａ）に示
すように、導電材料層１７の凹部１７Ａ内に、先端部が
錐状形状を有するマスク材料層１８を形成する。このプ
ロセスは、実施の形態１の［工程−１６０］と同様に行
うことができる。

【００９５】［工程−３３０］次に、導電材料層１７と
マスク材料層１８と密着層１６とをエッチングし、開口
部３５内に電子放出電極１７ｅを形成する。電子放出電
極１７ｅの下には、密着層１６ｅが残存する。このプロ
セスは、実施の形態１の［工程−１７０］と同様に行う
ことができる。実施の形態３では、実施の形態２に比
べ、電子放出電極１７ｅの高さを十分に大きく確保する
ことが容易となる。この後、実施の形態１で述べた等方
的なエッチング条件で開口部３５の内部において絶縁層
１２に設けられた開口部の側壁面を後退させると共に、
エッチング停止層１４を除去すると、図１１の（Ｂ）に
示す電界放出素子が完成される。かかる電界放出素子を
用いて、実施の形態１で述べたと同様に表示装置を構成
することができる。

【００９６】（実施の形態４）実施の形態４は、実施の
形態１の変形例である。実施の形態４が実施の形態１と
異なる点は、密着層１６を窒化チタン（ＴｉＮ）層では
なく、スパッタ法により製膜されたタングステン層によ
り構成した点である。実施の形態４の製造方法を提案す
るに至った技術的背景について、図１２の（Ａ）を参照
して説明し、実施の形態４の製造方法を図１２の（Ｂ）
を参照して説明する。尚、図１２で用いた参照符号は図
４と共通であり、各部の詳しい説明は省略する。

【００９７】先の図４及び図５は、実施の形態１におけ
る［工程−１６０］から［工程−１７０］に至るプロセ
ス、即ち、導電材料層１７のエッチングが理想的に進行
した場合を示している。しかしながら、実際のプロセス
ではエッチング条件の微妙なばらつきにより、電子放出
電極１７ｅの錐状形状がエッチングの進行に伴って鈍化
したり、あるいは開口部１５の側壁にエッチング残渣が
残る場合も生じ得る。その原因のひとつとして、導電材
料層１７と密着層１６の各構成材料の組合せによって
は、密着層１６に由来するエッチング反応生成物が導電
材料層１７のエッチングを阻害することが考えられる。
例えば、導電材料層１７がタングステン（Ｗ）から成
り、密着層１６が窒化チタン（ＴｉＮ）から成り、これ
らをフッ素系化学種を用いてエッチングする際に生じ得
る現象を、図１２の（Ａ）に概念的に示す。尚、図１２
の（Ａ）には、エッチングガスとしてＳＦ₆を使用し、
フッ素系化学種としてＳＦ_x ⁺が生成した状態を例示する
が、エッチングガスとしてＮＦ ₃を用いればＮＦ_x ⁺、フ
ルオロカーボン系ガスを用いればＣＦ_xが、それぞれフ
ッ素系化学種として生成する。

【００９８】［工程−１７０］で行われるエッチングの
初期においては、タングステンから成る導電材料層１７
の面積が被エッチング物の面積の大部分を占めており、
導電材料層１７は、Ｗ＋ｘＦ→ＷＦｘ（但し、ｘは６以
下の自然数であり、典型的にはｘ＝６である）で表され
る反応により速やかに除去される。しかし、ＴｉＮから
成る密着層１６が露出した途端に、密着層１６が被エッ
チング物の面積の大部分を占めるようになり、導電材料
層１７の面積が被エッチング物の面積に占める割合は、
通常の電界放出素子の設計では僅か１％以下となってし
まう。ＴｉＮとフッ素系化学種との反応によって生成す
るフッ化チタン（ＴｉＦｘ；但し、ｘは３以下の自然数
であり、典型的にはｘ＝３である）は蒸気圧が低いた
め、導電材料層１７の表面に付着するとエッチングの進
行を妨げる。このため、導電材料層１７のエッチング速
度が極端に低下したり、電子放出電極１７ｅの錐状形状
が鈍化したり、あるいは開口部１５の隅部にエッチング
残渣が残ってダスト源となる虞れがある。このことは、
電子放出効率の低下や、ダストによるゲート電極とカソ
ード電極との短絡等の不具合の原因となる。

【００９９】実施の形態４の製造方法においては、導電
材料層１７のエッチング速度Ｒ₁と密着層１６のエッチ
ング速度Ｒ₂とをほぼ揃えるか、あるいは導電材料層１
７のエッチング速度Ｒ₁の方が速いとしても、密着層１
６のエッチング速度Ｒ₂の５倍以内に選択する（Ｒ₂≦Ｒ
₁≦５Ｒ₂）ことにより、上記の問題を解決する。同一の
エッチング条件下で導電材料層１７と密着層１６のエッ
チング速度を揃えるには、両層を同一の導電材料を用い
て構成することが最も簡便である。両層を構成する導電
材料が同一であっても、製膜方法を選択することによ
り、導電材料層に要求されるステップカバレージの良好
さと、密着層に要求される密着性の良好さをそれぞれ達
成することは可能である。

【０１００】実施の形態４の製造方法においては、密着
層１６として、例えばＤＣスパッタ法により、厚さ約
０．０７μｍのタングステン層を製膜することができ
る。スパッタ条件の一例を、下記の表１３に示す。スパ
ッタ法により形成されたタングステン層は、密着層１６
として十分な機能を果たし得る。密着層１６の形成以外
のプロセスは、全て実施の形態１と同様に行うことがで
きる。［表１３］Ａｒ流量：１００ＳＣＣＭ圧力：０．６７ＰａＤＣパワー：３ｋＷスパッタ温度：２００°Ｃ

【０１０１】密着層１６を導電材料層１７と同じくタン
グステンを用いて構成すると、導電材料層１７のエッチ
ング時に密着層１６の上面が露出した時点でも、被エッ
チング物の面積の大部分を占める材料は依然としてタン
グステンである。従って、図１２の（Ａ）に示したよう
な蒸気圧の低いエッチング反応生成物が発生せず、エッ
チングは引き続き速やかに進行し、最終的には、良好な
錐状形状を有する電子放出電極１７ｅを形成することが
できる。かかる電界放出素子を用いて、実施の形態１で
述べたと同様に表示装置を構成することができる。

【０１０２】（実施の形態５）実施の形態５は、実施の
形態１の変形例である。実施の形態５の製造方法が実施
の形態１の製造方法と異なる点は、ゲート電極上に更に
第２絶縁層を形成し、第２絶縁層上に収束電極を形成す
る点である。実施の形態５の製造方法を、図１３乃至図
１６を参照して説明する。尚、これらの図面の符号は図
１乃至図６と一部共通であり、共通部分については詳し
い説明を省略する。

【０１０３】［工程−５００］先ず、支持体１０上にお
いて、行方向に平行に延びる帯状の複数のカソード電極
１１を形成し、続いて、カソード電極１１上を含む支持
体１０上に絶縁層１２を形成する。更に、絶縁層１２上
において、列方向に平行に延びる帯状の複数のゲート電
極１３を形成し、図１３の（Ａ）に示す状態を得る。こ
こまでのプロセスは、実施の形態１と同様に行うことが
できる。

【０１０４】［工程−５１０］次に、ＳｉＯ₂から成る
厚さ約１μｍの第２絶縁層４０を、ＣＶＤ法で全面に形
成する。更に、第２絶縁層４０上の全面に厚さ約０．０
７μｍのＴｉＮ層をスパッタ法にて製膜し、所定のパタ
ーニングを行って収束電極４１を形成する。更に、収束
電極４１上を含む第２絶縁層４０上に、厚さＳｉＯ₂か
ら成るエッチング停止層４２を約０．２μｍの厚さに形
成し、図１３の（Ｂ）に示す状態を得る。第２絶縁層４
０とエッチング停止層４２の形成は、絶縁層１２の形成
条件と同じ条件にて行うことができる。また、収束電極
４１の形成は、ゲート電極１３の形成条件と同じ条件に
て行うことができる。

【０１０５】［工程−５２０］次に、エッチング停止層
４２の上に所定のパターンを有するレジスト層４３を形
成し、このレジスト層４３をマスクとしてエッチング停
止層４２、収束電極４１、第２絶縁層４０、ゲート電極
１３及び絶縁層１２を順次エッチングする。このエッチ
ングにより、図１４の（Ａ）に示すように、底部にカソ
ード電極１１が露出した円形の開口部４４を形成するこ
とができる。ここで、収束電極４１とゲート電極１３の
エッチングは、前述の表３に示した条件に従って行うこ
とができる。また、エッチング停止層４２、第２絶縁層
４０及び絶縁層１２のエッチングは、先の表１２に示し
た条件に従って行うことができる。絶縁層１２と第２絶
縁層４４に設けられる開口部４４の壁面の傾斜角θは、
約７５°となる。

【０１０６】［工程−５３０］次に、レジスト層４３を
除去し、開口部４４内を含む全面に、ＴｉＮから成る密
着層４６を形成し、更にタングステンから成る導電材料
層４７、窒化シリコン（ＳｉＮ）から成るマスク材料層
４８、レジスト材料から成る平坦化層４９を、順次、実
施の形態１と同様にして形成する。導電材料層４７の表
面には、開口部４４の上端面と底面との間の段差を反映
した凹部４７Ａが形成され、マスク材料層４８の表面に
は、凹部４７Ａの形状を反映した窪み部４８Ａが形成さ
れる。図１４の（Ｂ）には、ここまでのプロセスが終了
した状態を示す。

【０１０７】［工程−５４０］次に、平坦化層４９をエ
ッチングし、図１５の（Ａ）に示すように、窪み部４８
Ａに平坦化層４９を残す。このプロセスは、実施の形態
の［工程−１５０］と同様に、エッチングにより行って
もよいが、例えば下記の表１４に例示される条件に従っ
て化学機械研磨（ＣＭＰ）法により行うこともできる。
尚、下記の条件中、「ウェーハ」という語を慣用的に使
用しているが、本発明においてウェーハに相当する部材
は、支持体１０である。

【０１０８】［表１４］ウェーハ押圧圧力：３．４×１０⁴Ｐａ（＝５ｐｓ
ｉ）定盤回転数：２８０ｒｐｍウェーハ保持台回転数：１６ｒｐｍスラリー流量：１５０ｍｌ／分

【０１０９】［工程−５５０］次に、マスク材料層４８
と平坦化層４９とをエッチングし、図１５の（Ｂ）に示
すように、凹部４７Ａに先端部が錐状形状を有するマス
ク材料層４８を残す。凹部４７Ａにマスク材料層４８を
残すプロセスは、実施の形態１の［工程−１６０］と同
様に行うことができる。

【０１１０】［工程−５６０］次に、図１６の（Ａ）に
示すように、導電材料層４７とマスク材料層４８と密着
層４６とをエッチングし、円錐形状の電子放出電極４７
ｅを形成する。これらの層のエッチングは、実施の形態
１の［工程−１７０］と同様に行うことができる。

【０１１１】この後、等方的なエッチング条件で開口部
４４の内部において絶縁層１２及び第２絶縁層４０に設
けられた開口部の側壁面を後退させると共に、エッチン
グ停止層４２を除去すると、図１６の（Ｂ）に示した電
界放出素子が完成される。等方的なエッチングについて
は、実施の形態１で前述した通りである。かかる電界放
出素子を用いて、実施の形態１で述べたと同様に表示装
置を構成することができる。

【０１１２】（実施の形態６）実施の形態６は、本発明
の第２の態様（より具体的には第１の構成）に係る製造
方法に関する。実施の形態６の製造方法を、図１７乃至
図１９を参照して説明する。尚、これらの図面で用いる
参照符号は図１乃至図６と一部共通であり、共通部分に
ついては詳しい説明を省略する。

【０１１３】［工程−６００］先ず、密着層１６の形成
までを実施の形態１の［工程−１００］〜［工程−１１
０］と同様に行う。次に、開口部１５内を含む全面に第
１導電材料層２７を形成する。第１導電材料層２７とし
ては、ＣＶＤ法により製膜されるタングステン層を使用
する。第１導電材料層２７を製膜するためのＣＶＤ条件
は、先の表７とすることができる。次に、全面にリフロ
ー層２８を形成する。このリフロー層２８は、前述の平
坦化層１９と同様の材料を用いて形成することができ、
第１導電材料層２７の表面段差を吸収して平坦に形成さ
れる。尚、リフロー層２８は省略することもできる。

【０１１４】［工程−６１０］次に、リフロー層２８と
第１導電材料層２７と密着層１６の各エッチング速度が
いずれもほぼ等しくなる条件でエッチングを行うことに
より、図１７の（Ｂ）に示すように、開口部１５の底部
を、厚さ約０．４μｍの第１導電材料層２７ｅで埋め込
む。尚、第１導電材料層２７ｅとカソード電極１１の間
には、密着層１６ｅが残る。尚、図示される例では、第
１導電材料層２７ｅの上面は平坦であるが、先の［工程
−６００］においてリフロー層２８を省略した場合に
は、開口部１５の底部を埋め込む第１導電材料層２７ｅ
の上面には製膜直後の表面段差が残る。

【０１１５】［工程−６２０］次に、開口部４４内を含
む全面に、ＴｉＮから成る密着層２９を形成し、更にタ
ングステンから成る第２導電材料層３０、窒化シリコン
（ＳｉＮ）から成るマスク材料層３１、レジスト材料か
ら成る平坦化層３２を、順次、実施の形態１と同様にし
て形成する。第２導電材料層３０の表面には、開口部１
５の上端面と第１導電材料層２７ｅの上面との間の段差
を反映した凹部３０Ａが形成され、マスク材料層３１の
表面には、凹部３０Ａの形状を反映した窪み部３１Ａが
形成される。図１８の（Ａ）には、ここまでのプロセス
が終了した状態を示す。実施の形態６では、開口部１５
の底部が第１導電材料層２７ｅで一旦埋め込まれるため
に、開口部１５が見掛け上、底上げされた状態となる。
従って、開口部１５の上端面と第１導電材料層２７ｅの
上面との間の段差を反映した凹部３０Ａが第２導電材料
層３０の表面に形成される際、凹部３０Ａの最深部は、
開口部１５の底部ではなく、残部内に位置することにな
る。

【０１１６】［工程−６３０］次に、平坦化層３２をエ
ッチングあるいは研磨して窪み部３１Ａに平坦化層３２
を残し、続いてマスク材料層３１と平坦化層３２とをエ
ッチングすることにより、図１８の（Ｂ）に示すよう
に、第２導電材料層３０の凹部３０Ａに、先端部が錐状
形状を有するマスク材料層３１を残す。これらのプロセ
スは、実施の形態１と同様に行うことができる。

【０１１７】［工程−６４０］次に、第２導電材料層３
０、密着層２９、第１導電材料層２７ｅ、密着層１６ｅ
の各エッチング速度がいずれもマスク材料層３１のエッ
チング速度よりも速くなる異方性エッチング条件下で、
第２導電材料層３０と密着層２９と第１導電材料層２７
ｅと密着層１６とをエッチングする。このエッチング
は、実施の形態１の［工程−１７０］と同様に行うこと
ができる。この結果、図１９の（Ａ）に示すように、開
口部１５内に、第２導電材料層３０ｅと第１導電材料層
２７ｅから成り、全体として錐状形状を有し、かつ十分
な高さを有する電子放出電極３２が形成される。尚、第
２導電材料層３０ｅと第１導電材料層２７ｅとの間には
密着層２９ｅが残存し、第１導電材料層２７ｅとカソー
ド電極１１との間には密着層１６ｅが残存する。

【０１１８】［工程−６５０］この後、実施の形態１で
述べた等方的なエッチング条件で開口部１５の内部にお
いて絶縁層１２に設けられた開口部の側壁面を後退させ
ると共に、エッチング停止層１４を除去すると、図１９
の（Ｂ）に示す電界放出素子が完成される。かかる電界
放出素子を用いて、実施の形態１で述べたと同様に表示
装置を構成することができる。

【０１１９】（実施の形態７）実施の形態７は、本発明
の第２の態様（より具体的には第２の構成）に係る製造
方法に関する。実施の形態７の製造方法を、図２０及び
図２１を参照して説明する。尚、これらの図面で用いる
参照符号は図１７乃至図１９と一部共通であり、共通部
分については詳しい説明を省略する。

【０１２０】［工程−７００］先ず、開口部２５の形成
までを、実施の形態２の［工程−２００］〜［工程−２
１０］と同様に行う。続いて、実施の形態６と同様にし
て、開口部２５の底部を第１導電材料層２７ｅ及び密着
層１６ｅで埋め込む。ここまでのプロセスを終了した状
態を、図２０の（Ａ）に示す。

【０１２１】［工程−７１０］次に、開口部２５内を含
む全面に、ＴｉＮから成る密着層２９を形成し、更にタ
ングステンから成る第２導電材料層３０、窒化シリコン
（ＳｉＮ）から成るマスク材料層３１、レジスト材料か
ら成る平坦化層（図示せず）を、順次、実施の形態６と
同様にして形成する。更に、平坦化層をマスク材料層３
１の窪み部（図示せず）に残すプロセス、及び、マスク
材料層３１と平坦化層とをエッチングするプロセスを実
施の形態６と同様に行い、図２０の（Ｂ）に示すよう
に、第２導電材料層３０の凹部３０Ａに、先端部が錐状
形状を有するマスク材料層３１を残す。

【０１２２】［工程−７２０］次に、実施の形態６と同
様にして、第２導電材料層３０、密着層２９、第１導電
材料層２７ｅ、密着層１６ｅの各エッチング速度がいず
れもマスク材料層３１のエッチング速度よりも速くなる
異方性エッチング条件下で、第２導電材料層３０と密着
層２９と第１導電材料層２７ｅと密着層１６とをエッチ
ングする。この結果、図２１の（Ａ）に示すように、開
口部２５内に、第２導電材料層３０ｅと第１導電材料層
２７ｅから成り、全体として錐状形状を有し、かつ十分
な高さを有する電子放出電極３２が形成される。尚、第
２導電材料層３０ｅと第１導電材料層２７ｅとの間には
密着層２９ｅが残存し、第１導電材料層２７ｅとカソー
ド電極１１との間には密着層１６ｅが残存する。

【０１２３】［工程−７３０］この後、実施の形態１で
述べた等方的なエッチング条件で開口部２５の内部にお
いて絶縁層１２に設けられた開口部の側壁面を後退させ
ると共に、エッチング停止層１４を除去すると、図２１
の（Ｂ）に示す電界放出素子が完成される。かかる電界
放出素子を用いて、実施の形態１で述べたと同様に表示
装置を構成することができる。

【０１２４】（実施の形態８）実施の形態８は、本発明
の第２の態様（より具体的には第３の構成）に係る製造
方法に関する。実施の形態８の製造方法を、図２２及び
図２３を参照して説明する。尚、これらの図面で用いる
参照符号は図１７乃至図１９と一部共通であり、共通部
分については詳しい説明を省略する。

【０１２５】［工程−８００］先ず、開口部３５の形成
までを、実施の形態３の［工程−３００］と同様に行
う。続いて、実施の形態６と同様にして、開口部３５の
底部を第１導電材料層２７ｅ及び密着層１６ｅで埋め込
む。ここまでのプロセスを終了した状態を、図２２の
（Ａ）に示す。

【０１２６】［工程−８１０］次に、開口部３５内を含
む全面に、ＴｉＮから成る密着層２９を形成し、更にタ
ングステンから成る第２導電材料層３０、窒化シリコン
（ＳｉＮ）から成るマスク材料層３１、レジスト材料か
ら成る平坦化層（図示せず）を、順次、実施の形態６と
同様にして形成する。更に、平坦化層をマスク材料層３
１の窪み部（図示せず）に残すプロセス、及び、マスク
材料層３１と平坦化層３２とをエッチングするプロセス
を実施の形態６と同様に行い、図２２の（Ｂ）に示すよ
うに、第２導電材料層３０の凹部３０Ａに、先端部が錐
状形状を有するマスク材料層３１を残す。

【０１２７】［工程−８２０］次に、実施の形態６と同
様にして、第２導電材料層３０、密着層２９、第１導電
材料層２７ｅ、密着層１６ｅの各エッチング速度がいず
れもマスク材料層３１のエッチング速度よりも速くなる
異方性エッチング条件下で、第２導電材料層３０と密着
層２９と第１導電材料層２７ｅと密着層１６とをエッチ
ングする。この結果、図２３の（Ａ）に示すように、開
口部３５内に、第２導電材料層３０ｅと第１導電材料層
２７ｅから成り、全体として錐状形状を有し、かつ十分
な高さを有する電子放出電極３２が形成される。尚、第
２導電材料層３０ｅと第１導電材料層２７ｅとの間には
密着層２９ｅが残存し、第１導電材料層２７ｅとカソー
ド電極１１との間には密着層１６ｅが残存する。

【０１２８】［工程−８３０］この後、実施の形態１で
述べた等方的なエッチング条件で開口部３５の内部にお
いて絶縁層１２に設けられた開口部の側壁面を後退させ
ると共に、エッチング停止層１４を除去すると、図２３
の（Ｂ）に示す電界放出素子が完成される。かかる電界
放出素子を用いて、実施の形態１で述べたと同様に表示
装置を構成することができる。

【０１２９】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。電界放出素子の製造方法における加工条件や使用し
た材料等の詳細事項は例示であり、適宜変更、選択、組
合せが可能である。例えば、実施の形態１〜実施の形態
４、及び実施の形態６〜実施の形態８において説明した
製造方法において、実施の形態５で説明したごとく収束
電極の形成工程を追加してもよい。また、平坦化層を窪
み部に残す際に、実施の形態５では研磨法を適用した
が、この研磨法は他のあらゆる実施の形態にも適用可能
である。

【０１３０】

【発明の効果】以上の説明からも明らかなように、本発
明の第１の態様に係る電界放出素子の製造方法によれ
ば、先端部が錐状形状を有するマスク材料層を用いるこ
とにより、急峻な錐状形状を有する電子放出電極を、ダ
ストによる製造歩留まりの低下を招くことなく容易に形
成し、以て、信頼性の高い電界放出素子を製造すること
が可能となる。本発明の第２の態様に係る電界放出素子
の製造方法によれば、上述の急峻な錐状形状に加え、高
さも十分に高い電子放出電極を形成することができ、以
て、電子放出効率に優れ、消費電力の低い電界放出素子
を製造することが可能となる。

【図面の簡単な説明】

【図１】実施の形態１の製造方法を説明する工程図であ
る。

【図２】図１に続き、実施の形態１の製造方法を説明す
る工程図である。

【図３】図２に続き、実施の形態１の製造方法を説明す
る工程図である。

【図４】図３に続き、実施の形態１の製造方法を説明す
る工程図である。

【図５】図４に続き、実施の形態１の製造方法を説明す
る工程図である。

【図６】図５に続き、実施の形態１の製造方法を説明す
る工程図である。

【図７】実施の形態２の製造方法を説明する工程図であ
る。

【図８】図７に続き、実施の形態２の製造方法を説明す
る工程図である。

【図９】図８に続き、実施の形態２の製造方法を説明す
る工程図である。

【図１０】実施の形態３の製造方法を説明する工程図で
ある。

【図１１】図１０に続き、実施の形態３の製造方法を説
明する工程図である。

【図１２】実施の形態４の製造方法に関連し、（Ａ）は
技術的背景を説明する模式図、（Ｂ）は実施の形態４の
製造方法を説明する模式図である。

【図１３】実施の形態５の製造方法を説明する工程図で
ある。

【図１４】図１３に続き、実施の形態５の製造方法を説
明する工程図である。

【図１５】図１４に続き、実施の形態５の製造方法を説
明する工程図である。

【図１６】図１５に続き、実施の形態５の製造方法を説
明する工程図である。

【図１７】実施の形態６の製造方法を説明する工程図で
ある。

【図１８】図１７に続き、実施の形態６の製造方法を説
明する工程図である。

【図１９】図１８に続き、実施の形態６の製造方法を説
明する工程図である。

【図２０】実施の形態７の製造方法を説明する工程図で
ある。

【図２１】図２０に続き、実施の形態７の製造方法を説
明する工程図である。

【図２２】実施の形態８の製造方法を説明する工程図で
ある。

【図２３】図２２に続き、実施の形態８の製造方法を説
明する工程図である。

【図２４】本発明の第１の態様に係る電界放出素子を組
み込んだ表示装置の構成例を示す部分模式的断面図であ
る。

【図２５】従来の表示装置の一般的な構成を示す部分模
式的断面図である。

【図２６】従来のスピント型電界放出素子の製造方法を
一例を説明する工程図である。

【図２７】図２６に続き、従来のスピント型の電界放出
素子の製造方法の一例を説明する工程図である。

【符号の説明】

１０・・・支持体、１１・・・カソード電極、１２・・
・絶縁層、１３・・・ゲート電極、１４，４２・・・エ
ッチング停止層、１５，２５，３５，４４・・・開口
部、１６，１６ｅ，２９，２９ｅ，４６，４６ｅ・・・
密着層，１７，４７・・・導電材料層、１７Ａ，３０
Ａ，４７Ａ・・・凹部、１７ｅ，３２，４７ｅ・・・電
子放出電極、１８，３１，４８・・・マスク材料層、１
８Ａ，３１Ａ，４８Ａ・・・窪み部、１９，３２，４９
・・・平坦化層、２７，２７ｅ・・・第１導電材料層、
２８・・・リフロー層、３０・・・第２導電材料層、３
５Ｕ・・・開口上部、３５Ｌ・・・開口下部、４０・・
・第２絶縁層、４１・・・収束電極、５０・・・基板、
５１・・・蛍光体層、５２・・・アノード電極、５３・
・・走査回路、５４・・・制御回路、５５・・・加速電
源、ＡＰ・・・アノード・パネル、ＣＰ・・・カソード
・パネル

Claims

【特許請求の範囲】

【請求項１】（イ）支持体上にカソード電極を形成する
工程と、（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（ホ）開口部内を含む全面に導電材料層を形成する工程
と、（ヘ）開口部の中央部に位置する導電材料層の領域を遮
蔽するように、先端部が錐状形状を有するマスク材料層
を導電材料層上に形成する工程と、（ト）支持体に対して垂直な方向における導電材料層の
エッチング速度が、支持体に対して垂直な方向における
マスク材料層のエッチング速度よりも速くなる異方性エ
ッチング条件下で、導電材料層とマスク材料層とをエッ
チングすることにより、導電材料層から成り、先端部が
錐状形状を有する電子放出電極を開口部内に形成する工
程、から成ることを特徴とする冷陰極電界電子放出素子
の製造方法。
【請求項２】工程（ホ）では、開口部の上端面と底面と
の間の段差を反映した凹部を導電材料層の表面に生成さ
せ、工程（ヘ）は更に、（ヘ−１）導電材料層上の全面に、該導電材料層の凹部
の形状を反映した窪み部を有するマスク材料層を形成す
る工程、（ヘ−２）マスク材料層上の全面に平坦化層を形成する
工程、（ヘ−３）窪み部に平坦化層を残す工程、（ヘ−４）支持体に垂直な方向におけるマスク材料層の
エッチング速度が、支持体に垂直な方向における平坦化
層のエッチング速度よりも速くなる異方性エッチング条
件下で、マスク材料層と平坦化層とをエッチングし、以
て、先端部が錐状形状を有するマスク材料層を凹部に残
す工程、から成ることを特徴とする請求項１に記載の冷陰極電界
電子放出素子の製造方法。
【請求項３】工程（ニ）では、カソード電極の表面を基
準とした壁面の傾斜角θが９０°未満である開口部を絶
縁層に形成することを特徴とする請求項２に記載の冷陰
極電界電子放出素子の製造方法。
【請求項４】工程（ニ）では、カソード電極の表面を基
準とした壁面の傾斜角θが９０°未満である開口上部を
形成した後、該開口上部の下端に連通し、壁面がカソー
ド電極の表面に対して略垂直な開口下部を形成し、以
て、開口上部と開口下部とから成る開口部を完成するこ
とを特徴とする請求項２に記載の冷陰極電界電子放出素
子の製造方法。
【請求項５】工程（ホ）では、導電材料層を形成する前
に、開口部内を含む全面に密着層を形成し、工程（ト）では、支持体に対して垂直な方向における導
電材料層のエッチング速度と、支持体に対して垂直な方
向における密着層のエッチング速度とが、支持体に対し
て垂直な方向におけるマスク材料層のエッチング速度よ
りも速くなる異方性エッチング条件下で、導電材料層と
マスク材料層と密着層とをエッチングすることを特徴と
する請求項１に記載の冷陰極電界電子放出素子の製造方
法。
【請求項６】工程（ト）では、支持体に対して垂直な方
向における導電材料層のエッチング速度Ｒ₁と支持体に
対して垂直な方向における密着層のエッチング速度Ｒ₂
とが、Ｒ₂≦Ｒ₁≦５Ｒ₂の関係を満たすことを特徴とす
る請求項５に記載の冷陰極電界電子放出素子の製造方
法。
【請求項７】導電材料層と密着層とが同一の導電材料か
ら成ることを特徴とする請求項６に記載の冷陰極電界電
子放出素子の製造方法。
【請求項８】工程（ホ）では、導電材料層をＣＶＤ法に
より形成することを特徴とする請求項１に記載の冷陰極
電界電子放出素子の製造方法。
【請求項９】マスク材料層は、異方性ドライエッチング
条件下で酸素系エッチング種を実質的に必要とせず、且
つ、酸素を含むエッチング反応生成物を実質的に発生し
ない材料から構成されることを特徴とする請求項１に記
載の冷陰極電界電子放出素子の製造方法。
【請求項１０】マスク材料層は、窒化シリコンから成る
ことを特徴とする請求項９に記載の冷陰極電界電子放出
素子の製造方法。
【請求項１１】（イ）支持体上にカソード電極を形成す
る工程と、（ロ）カソード電極上を含む支持体上に絶縁層を形成す
る工程と、（ハ）絶縁層上にゲート電極を形成する工程と、（ニ）底部にカソード電極が露出した開口部を、少なく
とも絶縁層に形成する工程と、（ホ）開口部の底部を第１導電材料層で埋め込む工程
と、（へ）開口部の残部を含む全面に第２導電材料層を形成
する工程と、（ト）開口部の中央部に位置する第２導電材料層の領域
を遮蔽するように、先端部が錐状形状を有するマスク材
料層を第２導電材料層上に形成する工程と、（チ）支持体に対して垂直な方向における第２導電材料
層のエッチング速度と、支持体に対して垂直な方向にお
ける第１導電材料層のエッチング速度とが、支持体に対
して垂直な方向におけるマスク材料層のエッチング速度
よりも速くなる異方性エッチング条件下で、第２導電材
料層と第１導電材料層とマスク材料層とをエッチングす
ることにより、第２導電材料層及び第１導電材料層から
成り、先端部が錐状形状を有する電子放出電極を開口部
内に形成する工程、から成ることを特徴とする冷陰極電
界電子放出素子の製造方法。
【請求項１２】工程（ホ）では、開口部内を含む全面に
第１導電材料層を形成した後、第１導電材料層をエッチ
ングすることにより、開口部の底部に第１導電材料層を
残すことを特徴とする請求項１１に記載の冷陰極電界電
子放出素子の製造方法。
【請求項１３】第１導電材料層のエッチングを、第１導
電材料層の上面を平坦化した後に行うことを特徴とする
請求項１２に記載の冷陰極電界電子放出素子の製造方
法。
【請求項１４】第１導電材料層と第２導電材料層とは、
同じ材料から成ることを特徴とする請求項１１に記載の
冷陰極電界電子放出素子の製造方法。
【請求項１５】工程（ヘ）では、開口部の上端面と第１
導電材料層の上面との間の段差を反映した凹部を第２導
電材料層の表面に生成させ、工程（ト）は更に、（ト−１）第２導電材料層上の全面に、該第２導電材料
層の凹部の形状を反映した窪み部を有するマスク材料層
を形成する工程、（ト−２）マスク材料層上の全面に平坦化層を形成する
工程、（ト−３）窪み部に平坦化層を残す工程、（ト−４）支持体に垂直な方向におけるマスク材料層の
エッチング速度が、支持体に垂直な方向における平坦化
層のエッチング速度よりも速くなる異方性エッチング条
件下でマスク材料層と平坦化層とをエッチングし、以
て、先端部が錐状形状を有するマスク材料層を凹部に残
す工程、から成ることを特徴とする請求項１１に記載の
冷陰極電界電子放出素子の製造方法。
【請求項１６】工程（ニ）では、カソード電極の表面を
基準とした壁面の傾斜角θが９０°未満である開口部を
絶縁層に形成することを特徴とする請求項１５に記載の
冷陰極電界電子放出素子の製造方法。
【請求項１７】工程（ニ）では、カソード電極の表面を
基準とした壁面の傾斜角θが９０°未満である開口上部
を形成した後、該開口上部の下端に連通し、壁面がカソ
ード電極の表面に対して略垂直な開口下部を形成し、以
て、開口上部と開口下部とから成る開口部を完成するこ
とを特徴とする請求項１５に記載の冷陰極電界電子放出
素子の製造方法。
【請求項１８】第１導電材料層は開口下部を埋め込むこ
とを特徴とする請求項１７に記載の冷陰極電界電子放出
素子の製造方法。
【請求項１９】工程（ヘ）では、第２導電材料層を形成
する前に、開口部の残部を含む全面に密着層を形成し、工程（チ）では、支持体に対して垂直な方向における第
２導電材料層のエッチング速度と、支持体に対して垂直
な方向における第１導電材料層のエッチング速度と、支
持体に対して垂直な方向における密着層のエッチング速
度とが、支持体に対して垂直な方向におけるマスク材料
層のエッチング速度よりも速くなる異方性エッチング条
件下で、第２導電材料層と第１導電材料層と密着層とマ
スク材料層とをエッチングすることを特徴とする請求項
１１に記載の冷陰極電界電子放出素子の製造方法。
【請求項２０】工程（チ）では、支持体に対して垂直な
方向における第２導電材料層のエッチング速度Ｒ₃と、
支持体に対して垂直な方向における密着層のエッチング
速度Ｒ₂とが、Ｒ₂≦Ｒ₃≦５Ｒ₂の関係を満たすことを特
徴とする請求項１９に記載の冷陰極電界電子放出素子の
製造方法。
【請求項２１】第２導電材料層と第１導電材料層と密着
層とが同一の導電材料から成ることを特徴とする請求項
２０に記載の冷陰極電界電子放出素子の製造方法。
【請求項２２】工程（ヘ）では、第２導電材料層をＣＶ
Ｄ法により形成することを特徴とする請求項１１に記載
の冷陰極電界電子放出素子の製造方法。
【請求項２３】マスク材料層は、異方性ドライエッチン
グ条件下で酸素系エッチング種を実質的に必要とせず、
且つ、酸素を含むエッチング反応生成物を実質的に発生
しない材料から構成されることを特徴とする請求項１１
に記載の冷陰極電界電子放出素子の製造方法。
【請求項２４】マスク材料層は、窒化シリコンから成る
ことを特徴とする請求項２３に記載の冷陰極電界電子放
出素子の製造方法。
【請求項２５】（Ａ）支持体上に形成されたカソード電
極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少なくとも絶縁層に形成され、底部にカソード電
極が露出した開口部、及び、（Ｅ）開口部の底部に露出したカソード電極上に形成さ
れ、導電材料層から成り、先端部が錐状形状を有する電
子放出電極、を備えた冷陰極電界電子放出素子であっ
て、電子放出電極は、開口部内を含む全面に導電材料層を形成し、開口部の中
央部に位置する導電材料層の領域を遮蔽するように、先
端部が錐状形状を有するマスク材料層を導電材料層上に
形成し、更に、支持体に対して垂直な方向における導電
材料層のエッチング速度が、支持体に対して垂直な方向
におけるマスク材料層のエッチング速度よりも速くなる
異方性エッチング条件下で、導電材料層とマスク材料層
とをエッチングすることによって形成されていることを
特徴とする冷陰極電界電子放出素子。
【請求項２６】（Ａ）支持体上に形成されたカソード電
極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少なくとも絶縁層に形成され、底部にカソード電
極が露出した開口部、及び、（Ｅ）開口部の底部に露出したカソード電極上に形成さ
れ、第１導電材料層及び第２導電材料層から成り、先端
部が錐状形状を有する電子放出電極、を備えた冷陰極電
界電子放出素子であって、電子放出電極は、開口部の底部を第１導電材料層で埋め込み、開口部の残
部を含む全面に第２導電材料層を形成し、開口部の中央
部に位置する第２導電材料層の領域を遮蔽するように、
先端部が錐状形状を有するマスク材料層を第２導電材料
層上に形成し、更に、支持体に対して垂直な方向におけ
る第２導電材料層のエッチング速度と、支持体に対して
垂直な方向における第１導電材料層のエッチング速度と
が、支持体に対して垂直な方向におけるマスク材料層の
エッチング速度よりも速くなる異方性エッチング条件下
で、第２導電材料層と第１導電材料層とマスク材料層と
をエッチングすることによって形成されていることを特
徴とする冷陰極電界電子放出素子。
【請求項２７】複数の画素から構成され、各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成された表示装置であっ
て、各冷陰極電界電子放出素子は、（Ａ）支持体上に形成されたカソード電極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少なくとも絶縁層に形成され、底部にカソード電
極が露出した開口部、及び、（Ｅ）開口部の底部に露出したカソード電極上に形成さ
れ、導電材料層から成り、先端部が錐状形状を有する電
子放出電極、を備え、電子放出電極は、開口部内を含む全面に導電材料層を形成し、開口部の中
央部に位置する導電材料層の領域を遮蔽するように、先
端部が錐状形状を有するマスク材料層を導電材料層上に
形成し、更に、支持体に対して垂直な方向における導電
材料層のエッチング速度が、支持体に対して垂直な方向
におけるマスク材料層のエッチング速度よりも速くなる
異方性エッチング条件下で、導電材料層とマスク材料層
とをエッチングすることによって形成されていることを
特徴とする表示装置。
【請求項２８】複数の画素から構成され、各画素は、複数の冷陰極電界電子放出素子と、複数の冷
陰極電界電子放出素子に対向して基板上に設けられたア
ノード電極及び蛍光体層から構成された表示装置であっ
て、各冷陰極電界電子放出素子は、（Ａ）支持体上に形成されたカソード電極、（Ｂ）カソード電極上を含む支持体上に形成された絶縁
層、（Ｃ）絶縁層上に形成されたゲート電極、（Ｄ）少なくとも絶縁層に形成され、底部にカソード電
極が露出した開口部、及び、（Ｅ）開口部の底部に露出したカソード電極上に形成さ
れ、第１導電材料層及び第２導電材料層から成り、先端
部が錐状形状を有する電子放出電極、を備え、電子放出電極は、開口部の底部を第１導電材料層で埋め込み、開口部の残
部を含む全面に第２導電材料層を形成し、開口部の中央
部に位置する第２導電材料層の領域を遮蔽するように、
先端部が錐状形状を有するマスク材料層を第２導電材料
層上に形成し、更に、支持体に対して垂直な方向におけ
る第２導電材料層のエッチング速度と、支持体に対して
垂直な方向における第１導電材料層のエッチング速度と
が、支持体に対して垂直な方向におけるマスク材料層の
エッチング速度よりも速くなる異方性エッチング条件下
で、第２導電材料層と第１導電材料層とマスク材料層と
をエッチングすることによって形成されていることを特
徴とする表示装置。