JP2006228730A

JP2006228730A - 高密度電界放出素子および前記放出素子を形成するための方法

Info

Publication number: JP2006228730A
Application number: JP2006035891A
Authority: JP
Inventors: Seong Jin Koh; ジンコーセオン; Jr Gerald W Gibson; ダブリュ．ギブソン，ジュニヤジェラルド
Original assignee: Agere Systems LLC
Current assignee: Agere Systems LLC
Priority date: 2005-02-14
Filing date: 2006-02-14
Publication date: 2006-08-31
Anticipated expiration: 2026-02-14
Also published as: JP5153075B2; US20060181188A1; KR20060091242A; US20090280585A1; US7564178B2; KR101184202B1; US7981305B2

Abstract

【課題】電界放出ディスプレイ用の高密度の放出素子を形成するための方法およびその方法に従って形成される電界放出ディスプレイを提供すること。
【解決手段】シリコン基板を含むプラズマ・エッチング・チャンバの中に酸素とシリコン・エッチング剤が導入される。酸素がシリコン表面と反応して二酸化ケイ素の領域を形成し、その一方でシリコン・エッチング剤がシリコンをエッチングして放出素子を形成する。二酸化ケイ素領域は下にあるシリコンをシリコン・エッチング処理中にマスクする。先行技術で実践されていたようなフォトリソグラフィ処理を使用することなく高密度で高アスペクト比の放出素子が形成される。本発明に従って形成される放出素子は先行技術よりもさらに均一な電子放出を提供する。さらに、本発明に従って形成された放出素子を組み入れるディスプレイは増加した輝度を与える。さらに、そのディスプレイの信頼性は蛍光基板材料を刺激して画像を作り出すための電子を供給するために複数の放出素子を使用することに起因して高められる。
【選択図】図９

Description

本発明は概して電界放出電子供給源に関し、さらに特定するとシリコンを主原料とする半導体材料から形成される電界放出素子およびこの電界放出素子を形成するための方法に関する。

電界放出デバイスおよび構造の技術では、放出素子の尖った表面もしくはエミッタ（またはアレイに構成された複数のそのような放出素子もしくはエミッタ）に加えられるかまたはその付近に加えられる電位が尖った表面からの電子の放出を刺激する。放出表面、例えば尖ったエミッタ先端の形状はこの電位によって形成される電界を集中させ、それにより、エミッタを取り巻く真空中への電子放出を最大にするように選択される。電界強度を増大させる処理は放出される電子の電流密度を高め、さらにその強度は放出表面の形状の半径と逆の関係にある。したがって極めて尖った電界放出先端が望まれる。

電界放出ディスプレイでは、放出素子から放出される電子が真空中で加速され、電子で叩かれると輝く蛍光スクリーンに衝突する。それに反してブラウン管では、電子は加熱されたカソード表面から熱放射によって作り出される。電解放出ディスプレイでは、電子は「冷」カソード表面から放出される。

図１に例示されるように電界放出ディスプレイ６では、絶縁体層１２内の開口部１１の中に形成された数百万個のサブミクロン放出素子１０のアレイを有するカソード電極８から電界放出過程によって電子が作り出される。（カソード基板１４の上に重なる）カソード電極８とゲート電極１６との間への電圧Ｖｇの印加がカソード電極８とゲート電極１６との間の電界を形成する。この電界が放出素子１０からの電子の放出を引き起こす。図１では、放出された電子は矢印２０で表される。

放出素子１０の形状は電子の放出を最大にするように選択され、尖った放出素子ほど多くの電子を作り出し、したがってさらに輝く画像を作り出す。放出素子からの電子放出は時間と共に減少しかねないことは知られているので、各々のディスプレイ画素に電子を供給する放出素子の数が増すにつれてディスプレイの信頼性もやはり上がる。

カソード電極８とアノード電極２４との間に印加される（電圧Ｖｇよりも高い）電圧Ｖａが蛍光スクリーン２５（または他の電子発光ディスプレイ）に向けて電子を加速する。蛍光スクリーン２５とアノード電極２４は透明のアノード基板２６によって支持される。衝突する電子に反応して蛍光スクリーン２５を含む蛍光画素はアノード基板２６の表面３０から観測可能な光を放出する。通常では、単一の画素に関して複数の放出素子１０が衝突電子を供給し、これら複数の放出素子１０は他の複数の放出素子１０から隔絶され、それにより、単一の画素を叩く電子を供給するために複数の各々が別々に制御可能となる。

カラー画像を作り出すために、各々の画素はさらに赤色の部分画素、緑色のカラー部分画素、および青色のカラー部分画素をさらに含む三つ組みのカラー画素を有する。画素に付随する放出素子は隔絶されたアドレス指定可能なアレイのマトリックスの中に隔離され、それにより、第１のアレイは赤色の部分画素に付随し、第２のアレイは緑色の部分画素に付随し、第３のアレイは青色の部分画素に付随する。例えばディスプレイ上に青色を作り出すために、第３のエミッタ・グループが活性化されることで青色の部分画素に衝突する電子を放出する。

比較的低い動作電圧で動作を可能にするために、放出素子１０は通常、電子放出を増加させるように低い仕事関数を示す材料（例えばモリブデンであって、仕事関数は電子が金属から周囲の真空中へと脱出するために必要とされるエネルギー量の指標である）から構成され、点３４の形状に整形される。図１から見られ得るように、放出素子１０（コーンとも称される）は概して三角形の形状を有し、各々の放出素子１０は放出素子１０から放出される電子がスクリーン２５に向かって方向付けられるように蛍光スクリーン２５の方向に向けられる。

ゲート電極１６とカソード電極８との間への電圧Ｖｇの印加は放出素子１０からの電子の放出を制御する。図１に見られ得るように、ゲート電極１６はカソード電極８よりも上に配置される。エミッタ放出素子１０からアノード電極２４への適切な電子の流れを可能にするために、ゲート電極１６および絶縁体層１２の中に形成される開口部１１は放出素子１０に関して適切に位置決めされなければならない。開口のサイズおよび場所は放出素子１０からの電子の流れの大きさに影響を与えるだけでなく、電子流束の形状と方向も決定する。開口のサイズおよび各放出素子１０への周縁付近は電子放出の効率的な制御に必要とされる電圧Ｖｇを決定し、その一方で素子の軸に関する穴の軸の位置合わせは電子ビームの方向を制御する。

開口部／素子の位置合わせおよび開口のサイズは、開口部１１と放出素子１０に付随する極めて小さい幾何学形状および公差に起因して先行技術では制御することが困難であった。通常では、開口部／素子の位置合わせを獲得するために、難しくかつ時間を要するマスク処理工程を使用して開口部１１を形成することが必要であったが、マスクまたは基板１４に相対したマスクの位置合わせのわずかな誤差が開口部／素子の位置合わせ、したがって電子の放出に有害な影響を及ぼす可能性が高い。そのようなアレイの加工で遭遇する困難は、エミッタ放出素子１０の寸法がサブミクロンまたはナノメートル・スケールへと小さくなるにつれて大幅に増大する。

開口部／素子の位置合わせの懸案事項に加えて、先行技術によると放出素子１０は知られているフォトリソグラフィによるマスク処理、パターニング、およびエッチング工程を使用して加工される。この方法は素子の密度および素子の品質を制限する。特に、フォトリソグラフィ法の解像度によって密度が制限される。また、放出素子はテーパを付けられるので、各々が先端頂点よりも底部で大きな面積を占める。したがって、必要とされるテーパ付きの基底部が放出素子の密度を制限し、それが画像の輝度を下げる。したがって、さらに高い画像輝度を達成するためにさらに高い素子の密度が望まれる。

エミッタ放出素子を形成するためのフォトリソグラフィ法の使用に付随する欠点を克服する努力の中で、現在の研究努力はレーザ・ビームを基板表面に向けて方向付けることによって放出素子１０を形成する。レーザ・ビームが叩くとそこから表面の材料が除去され、残る材料が放出素子１０を形成する。この方法はレーザの走査を必要とし、したがって多大な時間を消費する可能性が高い。都合の悪いことに、レーザ技術によって作り出される放出素子１０は基板全体にわたって不均一になる可能性が高い。

シリコン基板から材料層を除去するためのエッチング技術は一般に半導体製造過程で使用される。様々な乾式および湿式のエッチング剤が利用可能であり、各々のエッチング剤が材料の選択性、エッチングの均一性、およびエッジ・プロファイルの制御を含めて特定のエッチング特性を提供する。プラズマ・エッチングは乾式エッチングの１つの形式であって、所望の材料層をエッチングする化学反応を作り出すためにガスおよびプラズマ・エネルギーを使用する。

従来式のプラズマ・エッチング・システムはチャンバ、真空システム、ガス供給部、および電源を有する。シリコン・ウェハをチャンバ内の台座に装着した後、真空システムが圧力を下げ、反応ガスがチャンバに供給される。チャンバ内の電極が高周波電源によって電圧印加されてガスをプラズマ状態に励起することでイオン、電子、およびラジカルを作り出す。基板に加えられる高周波バイアスが基板付近で電界を成長させることで反応ガスのイオンを基板へと引き付ける。これらのイオンおよびラジカルは基板の上に重なるマスクのパターンに従って相乗的に基板をエッチングする。

特定の反応ガスの選択は、エッチング処理の間に除去される材料に基づくものである。例えば、二酸化ケイ素の材料層をエッチングするために、通常ではＣＦ_４と酸素が使用される。励起された状態で、ＣＦ_４はいくらかのイオンに加えて高度に反応性の炭素およびフッ素のラジカルへと分解される。これらのラジカルおよびイオンは基板と相互作用し、フッ素が二酸化ケイ素を攻撃して二酸化ケイ素を揮発性材料へと変換し、それが真空システムによってチャンバから除去される。通常、プラズマ・エッチング処理は、処理のために使用される反応器のタイプに応じて、約１５℃と４５℃の間の温度、および約５乃至と１００ｍＴｏｒｒの間の圧力で実施される。

本発明の一実施形態はシリコン基板の中で電界放出素子を加工するための方法を含む。この方法はプラズマ・エッチング・チャンバを供給する工程、チャンバに酸素を供給する工程、チャンバにシリコン・エッチング剤を供給する工程、酸素対シリコン・エッチング剤の比を制御する工程、およびシリコン基板からシリコンをエッチングして基板内に放出素子を形成する工程を含み、放出素子の上側表面が概して収束した形状を示す。

他の実施形態によると、本発明はアノード、ドープされたシリコン基板、シリコン基板の表面に無作為に配置されてアノードの方向に収束した先端領域を有する放出素子、基板の上に重なる絶縁体層をさらに有する電界放出ディスプレイを含み、各々の放出素子の先端領域は絶縁体層の表面および絶縁体層の上に重なるゲートよりも下にあり、絶縁体層とゲートを貫いて配置される開口部が放出素子のうちの特定のものの先端領域を露出させ、開口の無い基板の領域では放出素子のうちの他のものの先端領域は絶縁体層によって覆われて残る。

本発明の前述の特徴および他の特徴は添付の図面に例示されるような下記の本発明のさらに特定の説明から明らかになるであろうが、その中で類似した参照文字は様々な図面を通じて同じ部分に関する。図面は必ずしも縮尺通りではなく、本発明の原理を具体的に示すものに強調が置かれている。

本発明による電界放出素子を形成するための特定の方法および装置を詳細に説明する前に、本発明が主に、素子および処理工程の新規的でかつ非自明性の組み合わせにあることが観察されるはずである。当業者に容易に明らかになるであろう細部で本開示を不明瞭にしないために、或る従来式の素子および工程は細部を少なくして提示され、その一方で図面および明細書は本発明の理解に適切である他の素子および工程を一層詳しく説明する。

本発明による放出素子１０を形成するための方法は図２に例示されるように始まり、そこでは基板５０は上側表面５３を有する濃密にドープされた単結晶シリコン層５２、および上に重なる窒化ケイ素層５４を含む。通常、シリコン層５２のドープ密度は少なくとも１０〜３０オーム平方のシート抵抗、またはシリコン層５３が組み入れられる電界放出ディスプレイによるシリコン層５３に充分な導電率を与えるために必要とされるようなドープ密度を生じさせる。

窒化ケイ素層５４の上に重ねてフォトレジスト層が堆積させられ、知られている技術に従ってパターン化されることでパターン化されたフォトレジスト層５６を形成する。フォトレジスト層５６内のパターンは電界放出素子１０のために望ましいパターンによって決定される。

フォトレジスト層５６のパターンを使用して、下にある窒化ケイ素層５４が知られている技術に従って（例えばＣＦ_４化学物質を使用して）エッチングされることで窒化ケイ素領域５４Ａ（図３Ａ参照）を形成し、それがその後の（窒化ケイ素エッチング化学物質とは異なるエッチング化学物質を使用する）エッチング処理の間で、窒化ケイ素領域５４Ａの直下のシリコン層５２の領域内の電界放出素子１０の形成を阻止する。したがって図３Ａは、窒化ケイ素領域５４Ａの形成、プラズマ・エッチングまたは当該技術で知られている他の技術によるフォトレジスト層５６の除去、および放出素子１０を形成するための基板５２のエッチングの後の断面図である。別の実施形態によると、窒化ケイ素領域５４Ａは例示されたそれとは異なるサイズであることが可能であり、あるいは無くてもよい。

本発明によると、フォトリソグラフィ用のマスクの使用を伴なわずにプラズマ・エッチング法を使用して放出素子１０がシリコン層５２内に形成され、その結果、放出素子加工コストを下げる。付け加えると、本発明は先行技術よりも高い密度および高いアスペクト比の放出素子を供給し、結果的にさらに良好な素子の均一性およびさらに明るいディスプレイ画像につながる。プラズマ・エッチング処理の間では、酸素（Ｏ_２）と六フッ化硫黄（ＳＦ_６）が約１．５：１の酸素対六フッ化硫黄の比でエッチング・チャンバに供給される。好ましい流量は酸素に関して約３０ｓｃｃｍ、六フッ化硫黄に関して約２０ｓｃｃｍである。臭化水素（ＨＢｒ）が約５０ｓｃｃｍの流量でエッチング・チャンバに供給されることもやはり可能である。他の実施形態では、塩素を主成分とする化合物（または周期律表のＶＩＩＡ族から由来する元素を含む他の化合物）が臭化水素および／または六フッ化硫黄の代わりに使用されることが可能である。

エッチング処理の間では、チャンバの圧力は約３０ｍＴｏｒｒに維持される。約６０Ｗの電力を発生する高周波電流が基板５０をバイアスする。高周波電源はチャンバ内のプラズマ形成電極に約１５００Ｗを供給する。

述べられたエッチング・パラメータは単に範例である。当業者は、述べられたパラメータから最大で少なくとも２０％までの変更が所望の結果、すなわち放出素子１０の形成を生じ得ることを認識する。さらに、エッチング・パラメータはエッチング器具の設計およびチャンバの条件に起因して変わることが可能である。

エッチング処理の間では、酸素ラジカルが上側表面５３のシリコンと結合してマイクロマスクとも称される二酸化ケイ素領域５５を形成する。これらの二酸化ケイ素領域５５は使用されるエッチング剤の材料選択性質、すなわち二酸化ケイ素よりも高いシリコンに対するエッチング選択性に起因して容易にエッチングされない。その結果、二酸化ケイ素領域５５に隣接するシリコン層５２の領域がエッチングされ、その一方で二酸化ケイ素領域５５によってマスクされたシリコン領域が実質的に無傷で残る（すなわちはるかに遅い速度でエッチングされる）と放出素子１０が形成される。

二酸化ケイ素領域５５を形成し、二酸化ケイ素領域５５によってマスクされていないシリコン層５２の領域をエッチングするこの事象はマイクロマスキングと称される。（シリコンの）エッチングと（二酸化ケイ素マイクロマスクを形成するための二酸化ケイ素の）堆積の両方が、処理の間に使用される反応物質によって決められる堆積の速度対エッチングの速度の比で同時に起きるようにエッチング化学物質がされるときにこの処理が生じる。

ＳＦ６ガスとＨＢｒガスの両方が、それが存在する実施形態ではシリコンのエッチング処理に参画する。ＳＦ６は高速でエッチングするが二酸化ケイ素に対して選択性が低く、かつ一層等方性である（すなわち結果として得られるエッチング・プロファイルは実質的に異方性のエッチングの垂直性に欠ける）。フッ素とシリコンの結合は揮発性のＳＦ４を形成し、それがエッチング・チャンバから除去される。ＨＢｒガスは二酸化ケイ素に対してさらに選択的であり、極めて異方性でエッチングするが、なぜならば臭素はフッ素よりも反応性が小さく、揮発性ＳｉＢｒ４を形成するためにさらに大きなイオン衝突エネルギーを必要とするからである。

ＳＦ６対ＨＢｒの比は二酸化ケイ素に対する選択性の度合いおよび結果として得られるエッチングの異方性特徴を決定する。二酸化ケイ素は揮発性物質でないので、いくらかの酸素イオンおよびラジカルがシリコンと結合することで二酸化ケイ素領域５５を形成する。

基板５０をエッチングするイオンおよびラジカルはＳＦ６とＨＢｒの両方（それが存在する実施形態で）から派生する。イオンはシリコン層５２の表面を実質的に通常の通りに叩くか、または異方性で叩くが、なぜならばそれらは基板５０に加えられた負電位によって引き付けられるからである。さらに、イオンは表面に対して約９０度で表面を叩くので、それらは横方向ではなく縦方向にエッチング処理を推進する傾向があり、結果として主に縦方向のエッチング処理につながり、先行技術による方法よりも高密度で放出素子１０を作り出す。電荷を帯びないフリーラジカルは実質的に全方向からシリコン層５２を叩くが、なぜならばそれらは基板５０に引き付けられないからである。それよりもむしろ、ラジカルの運動はチャンバ内の他の原子との衝突によって影響を受け、それにより、本質的に全方向に無秩序である。イオンが露出シリコン表面に衝突すると、それらはシリコン層５２の最初のいくつかの単原子層でラジカルによって開始されたエッチング処理を加速する傾向がある。

エッチング処理が始まるとき、シリコン層５２の上側表面５３は比較的平坦な表面を有する。二酸化ケイ素領域５５が形成されるので、エッチング処理は二酸化ケイ素領域５５に隣接する材料を除去し、図３Ｂの拡大図に例示されるような実質的に方形の縦型構造１０Ａを形成する。エッチング処理が続くにつれて、方形の縦型構造１０Ａの角１０Ｂでの励起イオンの衝突が、平坦な表面よりも角の方で大きい電界のせいで概して収束型の放出素子、例えば円錐形または尖った放出素子を形成する。領域１０Ａの側壁１０Ｃでのポリマー物質の形成もやはり放出素子１０の収束型先端の形成に寄与することが可能であり、なぜならばポリマーが側壁１０Ｃを衝突するイオンおよびラジカルからマスクするからである。放出素子１０の形成の後に、二酸化ケイ素領域５５は選択的等方性エッチングによって除去される。

図４で始まって図１２まで続けると、基板５０は放出素子１０への導電性経路を形成するための一連の処理工程を受け、これを通って電流が供給されることで電子の放出を生じさせる。図４に例示されるように、二酸化ケイ素の層６０が高密度プラズマまたは共形化学蒸着技術によって蒸着される。その優れたギャップ充填結果のせいでプラズマ蒸着が好ましい。
基板５０の上側表面６４を平坦化させるために化学機械研磨（ＣＭＰ）が実行される。図５参照。

図６に例示されるように、二酸化ケイ素層６６が上側表面６４の上に重ねて形成される。フォトレジスト層７０が二酸化ケイ素層６６の上に重ねて形成され、その中に開口部７２を形成するためにパターン化される。対応する開口が二酸化ケイ素層６６および窒化ケイ素領域５４Ａ内にエッチングされ、その後、フォトレジスト層７０が除去される。

図７に例示されるように、（例えばタングステンを含む）導電性プラグ７６および（例えばチタンもしくは窒化チタンを含む）バリヤ層７８が二酸化ケイ素層６６と窒化ケイ素領域５４Ａ内の開口の中に知られている技術に従って形成される。導電性プラグ７６は高レベルにドープされたシリコン層５２を通じて放出素子１０への電気的接続を供給する。一実施形態では、複数の電気的に隔絶された放出素子のアレイがシリコン層５２内に形成され、各々の素子アレイがディスプレイの部分画素に結び付けられる。そのようなアレイはシリコン層５２内にトレンチ分離領域のような隔絶領域を加工することによって形成されることが可能である。導電性プラグ７６のようなタングステン・プラグはそのアレイから電子の放出を別々に制御するために各々のアレイと電気的に接触して形成される。その結果、選択されたアレイが励起されて電子を放出し、その一方で他の残りが不活性であり、それにより、ディスプレイ上に画像を作り出すことが可能である。

図８は二酸化ケイ素層６６の上に重なる積層関係のバリヤ層８０、アルミニウム層８２、およびフォトレジスト層８４を描いており、後者はその中に開口部８８を形成するためにパターン化される。通常、バリヤ層８０は二酸化ケイ素内へのアルミニウムの移動を回避するためにチタン層と窒化チタン層をさらに含む二重層を有する。

開口部８８をパターンとして使用し、アルミニウム層８２の中に例えば塩素を主成分とするエッチング化学物質を使用して開口部８９が形成される。開口部８９を通じて材料層８０および二酸化ケイ素層６６に開口部９０が形成される。図９に見られ得るように、開口部９０は放出素子１０を露出させる。開口部９０は、二酸化ケイ素層６６の上側領域から材料を除去するために乾式で低温のフッ素を主成分とする等方性エッチングを使用し、放出素子１０のようなシリコン層５２の材料に到達する前に停止して形成されることが好ましい。その後に続くシリコン選択性の乾式異方性エッチングが二酸化ケイ素層６６の付加的な材料を除去する。述べられたエッチングはシャンパングラス・エッチングとして知られており、それは第１段階では等方性であってシリコンに対して非選択性である。第２段階では、エッチングは異方性であってシリコンに対して選択性であり、それを使用しない場合、電界放出素子が浸食されるであろう。両方のエッチング工程の中で、二酸化ケイ素がエッチングされ、その一方で下にあるシリコン層５２と放出素子１０のシリコンの除去は最少限にされる。

開口部９０の形成の後にフォトレジスト層８４が除去される。複数の放出素子１０が開口部９０の中に形成されるが、しかし単一の放出素子１０だけが図９に例示され、それが放出素子を形成するための先行技術から本発明を差別化していることに留意すべきである。図１０は基板５０の領域の上面図を例示しており、複数の開口部８２／９０の各々の中の複数の放出素子を描いている。複数の開口部８２／９０（およびそこに配置された放出素子）はアレイ素子を形成し、各々のそのような素子がディスプレイのカラー画素のために電子を供給する。このようにして、さらに均一な電子分布およびさらに信頼性のある表示を伴なったさらに明るい画像が本発明に従って供給される。

物理的蒸着処理が（一実施形態に従って）開口部９０を通じて先端１０Ａの上に材料層９６を堆積させ、アルミニウム層８２の上に導電体層９８を堆積させる。図１１参照。材料層９６の材料は、比較的低い電圧で材料層９６から電子が放出されるように電子の放出に関して低い仕事関数を示す。一実施形態では、材料層９６は二酸化ケイ素層６０に形成された表面１００へと延びる。一実施形態では、材料層９６は放出素子１０全体にわたるコーティングを供給し、別の実施形態では先端１０Ａだけが材料層９６によって覆われる。さらに別の実施形態では、材料層９６と導電体層９８の両方が存在せず、電子はシリコン層５２を通じて放出素子１０から放出される。

図１２に示されるように、フォトレジスト層１０６が基板５０の上に重ねて堆積させられ、その中に開口部１０８を形成するためにパターン化される。
図１３に例示されるように、開口部１０８に従って導電体層９８およびアルミニウム層８２がパターン化され、導電性プラグ７６およびアルミニウム層８２の領域８２Ａをアルミニウム層８２の領域８２Ｂから隔離する開口部１１１を形成する。領域８２Ｂ（これは図１３に例示されない第３の次元で接続される）はゲート電極として機能し、すなわち電源Ｖｇの一方の端子が領域８２Ｂへと接続される。電源Ｖｇの他方の端子は領域８２Ａと導電性プラグ７６を通じてシリコン層５２へ、したがって放出先端１０Ａへと接続される。印加電圧Ｖｇに応答して電子が放出材料層９６から放出される。各々のシリコンの放出先端１０Ａの鋭い先は、材料層９６からの電子放出を容易にする電界を作り出す。別の実施形態では、材料層９６が存在せず、電子はシリコン層５２に形成された放出素子１０から直接放出される。放出材料として使用するために適した範例の材料はダイヤモンド、（化学蒸着、自然のダイヤモンド粒、または合成のダイヤモンド、ドープされるかまたは未ドープの）グラファイト、モリブデン、タングステン、もしくはセシウムのような金属、ＬａＢ６、ＹＢ６、ＡｌＮのような化合物、またはこれらの材料の組み合わせ、あるいはその他の低い仕事関数の材料を含む。

完成した構造の上面図が図１４に例示されており、ゲート電極１６と放出素子１０との間に電圧Ｖｇを供給するためのグリッド導体１１３および放出素子導体１１５を含む。図示されていない制御器が特定の放出素子導体１１５への電圧Ｖｇの印加を制御することで、それらの導体に結び付いた放出素子１０に電子流束を放出させる。

赤色のサブ画素アレイ１２０は複数の放出素子１０を有し、それらは励起されると赤色の部分画素を叩いて蛍光スクリーン２５上で赤色を作り出すための電子を放出する。同様に、複数の放出素子１０を有する青色の部分画素アレイ１２２から放出される電子は青色の部分画素に衝突して青色を作り出し、複数の放出素子１０を有する緑色の部分画素アレイ１２４から放出される電子は緑色の部分画素に衝突して緑色を作り出す。図１４に例示されるように、各々の画素アレイ１２０、１２２、および１２４は開口部８２／９０のアレイを有し、各々の開口部が複数の放出素子１０を有するが、しかし簡明にするために各々の開口部８２／９０内に１つの放出素子１０だけが描かれている。

半導体基板に電界放出素子を形成するために有用な１つの構造および方法が説明されてきた。様々な方式および様々な回路構造で本発明を実施するための基礎を提供する本発明の特定の用途および範例の実施形態が例示されて考察されてきた。本発明の範囲内で数多くの変形例が可能である。述べられた実施形態の１つまたは複数に付随する特徴および要素がすべての実施形態に必要とされる要素として解釈されるべきではない。本発明は添付の特許請求の範囲によってのみ制限される。

先行技術による電界放出素子を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。本発明の一方法に従って電界放出素子を形成するための順序立てられた処理工程の中の基板を例示する断面図である。図２〜９に描かれた方法に従って形成された複数の放出素子を示す上面図である。本発明の一方法に従って電界放出素子を形成するための引き続きの順序立てられた処理工程の中の基板を例示する追加の断面図である。本発明の一方法に従って電界放出素子を形成するための引き続きの順序立てられた処理工程の中の基板を例示する追加の断面図である。本発明の一方法に従って電界放出素子を形成するための引き続きの順序立てられた処理工程の中の基板を例示する追加の断面図である。図２〜９および図１１〜１３に描かれた方法に従って形成された複数の放出素子を示す上面図である。

Claims

シリコン基板の中に電界放出素子を加工するための方法であって、
プラズマ・エッチング・チャンバを供給する工程と、
前記チャンバに酸素を供給する工程と、
前記チャンバにシリコン・エッチング剤を供給する工程と、
前記酸素対前記シリコン・エッチング剤の比を制御する工程と、
前記基板内に前記放出素子を形成するために前記シリコン基板からシリコンをエッチングする工程とを含み、前記放出素子の上側表面が概して収束型の形状を示す方法。
前記シリコン基板がドープされたシリコン基板を含む、請求項１に記載の方法。
前記ドープされたシリコン基板が前記ドープされたシリコン基板の表面から前記放出素子への導電性経路を供給する、請求項２に記載の方法。
前記放出素子が円錐形の放出素子と尖った放出素子との間から選択される、請求項１に記載の方法。
前記シリコン・エッチング剤が六フッ化硫黄を含む、請求項１に記載の方法。
前記シリコン・エッチング剤が周期律表のＶＩＩＡ族から由来する元素を含む材料を含む、請求項１に記載の方法。
前記シリコン・エッチング剤が六フッ化硫黄と臭化水素の組み合わせを含む、請求項１に記載の方法。
前記エッチングの工程が、前記チャンバに供給される六フッ化硫黄の量と臭化水素の量との間の関係に応答する、請求項７に記載の方法。
前記酸素が前記シリコンと反応することで前記シリコン基板の上側表面上に二酸化ケイ素領域を形成し、前記エッチングの工程の中で前記二酸化ケイ素領域が下にあるシリコンに相対してマスクの役割りを果たす、請求項１に記載の方法。
前記放出素子が先端構造を有し、前記二酸化ケイ素領域が前記先端構造の表面上に配置され、かつ前記二酸化ケイ素領域が方向性のエッチングを促進することで前記先端構造を形成する、請求項９に記載の方法。
前記二酸化ケイ素領域が、各々の二酸化ケイ素領域の直下にある領域でシリコン基板からのシリコンのエッチングを阻止する、請求項９に記載の方法。
前記二酸化ケイ素領域の形成を制御するために前記基板へと供給される電力を制御する工程をさらに含む、請求項９に記載の方法。
前記比が約１．５から１．０である、請求項１に記載の方法。
前記酸素を供給する工程が約３０ｓｃｃｍの流量で酸素を供給する工程を含み、前記シリコン・エッチング剤を供給する工程が約２０ｓｃｃｍの流量でシリコンエッチング剤を供給する工程を含む、請求項１に記載の方法。
前記酸素が前記シリコンと反応することで前記シリコン基板の上側表面上に二酸化ケイ素領域を形成し、前記放出素子が、前記二酸化ケイ素領域の場所以外のシリコン基板からシリコンをエッチングすることによる前記エッチング工程に従って形成される先端構造を含み、前記シリコン・エッチング剤が二酸化ケイ素エッチング速度よりも大きいシリコン・エッチング速度を示す、請求項１に記載の方法。
各々の放出素子が先端領域および基台領域を含み、前記先端領域が前記基台領域よりも小さい、請求項１に記載の方法。
前記放出素子の上に二酸化ケイ素層を形成する工程、および放出素子を露出させるために前記二酸化ケイ素の領域を除去する工程をさらに含む、請求項１に記載の方法。
前記露出した放出素子の上に重ねて電子放出材料層を形成する工程をさらに含み、前記電子放出層が、前記放出素子と前記放出素子から間隔を置かれたグリッドとの間に印加される電圧に応答した電子の放出を可能にすることを満たす仕事関数を示す、請求項１７に記載の方法。
前記二酸化ケイ素層の上側表面の上に導電体層を形成する工程、および前記導電体層から前記シリコン基板への電気的接触を供給するために前記導電体層から前記二酸化ケイ素層を通って前記シリコン基板へと延びる導電性接触部を形成する工程をさらに含む、請求項１７に記載の方法。
ドープされたシリコン基板の中に電界放出素子を加工するための方法であって、
前記シリコン基板上に複数のマイクロマスクを形成する工程と、
下側の基台領域の面積よりも小さい面積を有する上側先端領域を含む複数の放出素子を形成するために前記マイクロマスク間の前記シリコン基板からシリコンをエッチングする工程とを含む方法。
前記エッチングの工程が、荷電したイオンと荷電していないラジカルによってエッチングする工程を含む、請求項２０に記載の方法。
前記エッチングの工程が等方性エッチングおよび異方性エッチングをさらに含む、請求項２０に記載の方法。
前記複数のマイクロマスクを形成する工程が、前記シリコン・エッチング剤と組み合わせるための酸素を供給することによって前記複数のマイクロマスクを形成する工程をさらに含む、請求項２０に記載の方法。
放出素子であって、
ドープされたシリコン基板を含み、
前記基板の上側表面に前記放出素子が配置され、各々の放出素子の上側表面が概して収束型の形状を示し、
前記放出素子が各々の放出素子の上側表面上に配置されたマスクされた領域を含み、前記収束型の形状が、前記マスクされた領域の材料よりもシリコンに対して大きな選択性を有するエッチング剤で前記ドープされたシリコン基板をエッチングすることによって形成される放出素子。
前記上側表面の上に配置された放出材料をさらに含む、請求項２４に記載の放出素子。
電界放出ディスプレイであって、
アノードと、
ドープされたシリコン基板と、
前記シリコン基板の表面に無作為に配置され、前記アノードの方向に収束する先端を有する放出素子と、
前記基板の上に重なる絶縁層であって各々の放出素子の先端が前記絶縁層の上側表面よりも下になるような絶縁層と、
前記絶縁層の上に重なるゲートとを有し、前記絶縁層と前記ゲートを貫く開口部が前記放出素子のうちの特定のものの先端を露出させ、前記基板のうちの開口部の無い領域では前記放出素子のうちのその他のものの先端が前記絶縁層によって覆われた状態で残る電界放出ディスプレイ。
前記露出した放出素子が複数の露出放出素子アレイに構成され、複数のアレイのうちの或るアレイの中の複数の前記放出素子が共通して活性化されて電子を放出する、請求項２６に記載の電界放出ディスプレイ。
前記アノードの近傍に蛍光材料をさらに含み、前記放出電子が前記蛍光材料に衝突し、前記蛍光材料が、各々が第１、第２、および第３の部分画素を含む複数の三つ組みカラー画素を含み、前記複数のアレイのうちの第１、第２、および第３のアレイが各三つ組みカラー画素の前記第１、前記第２、および前記第３の部分画素にそれぞれ衝突する電子を放出する、請求項２７に記載の電界放出ディスプレイ。
各々の開口部の中で複数の先端領域が露出させられる、請求項２６に記載の電界放出ディスプレイ。
前記シリコン基板と導通連絡して前記絶縁層内に形成された導電性プラグをさらに含む、請求項２６に記載の電界放出ディスプレイ。
前記放出素子の前記先端領域の上に配置された電子放出材料をさらに含む、請求項２６に記載の電界放出ディスプレイ。