KR20020074021A - 전계방출소자의 전극구조 - Google Patents

Abstract

전계방출소자의 전극구조가 게시된다. 본 발명의 전계방출소자의 전극구조는 하부기판 상에 형성되며, 화소의 밝기를 균일하게 하기 위한 제1 저항층과, 제1 저항층 상에 형성되는 하부전극과, 하부전극상에 형성되는 절연층과, 절연층 상에 형성되는 게이트 전극과, 절연층 및 게이트 전극에 형성되는 개구부와, 개구부 내에 형성되어 전자를 방출하는 콘형의 에미터를 포함한다.

따라서, 하부기판 상에 제1 저항층을 형성한다음 하부전극을 형성함으로써, 절연층과 제1 저항층과의 식각비를 확보하기가 용이하며, 종래보다 공정이 복잡하지 않은 효과가 있다.

Description

전계방출소자의 전극구조{AN ELECTRODE CONSTRUCTION IN FIELD EMMISION DISPLAY}

본 발명은 전계방출소자에 관한 것으로, 상세하게는 하부기판 상에 제1 저항층을 증착한 다음, 상기 제1 저항층 상에 하부전극을 형성하고, 상기 하부전극 상에 절연층, 게이트 전극 및 에미터를 형성함으로써 각 에미터로부터 방출되는 전자량을 균일하게 제어하는 전계방출소자의 전극구조에 관한 것이다.

일반적으로, 전계방출소자는 에미터 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5~10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 전계방출소자는 음극선관의 고선명성과 액정표시장치의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, 전계방출소자는 경박형의 제작이 가능할 뿐만 아니라 액정표시장치의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, 액정표시장치는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량처리되지만, 전계방출소자는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한, 전계방출소자는 액정표시장치에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 잇점이 있다.

한편, 상기 전계방출소자는 각 에미터로부터 방출되는 전자의 양이 균일해야 형광체의 밝기도 균일해진다. 따라서, 상기 에미터팁으로부터 방출되는 전자의 양을 균일하게 해야한다.

도 1은 종래의 전계방출소자의 전극구조를 나타내는 도면이다.

도 1에 도시된 바와 같이, 종래의 전계방출소자는 하부전극(110)이 형성된기판(100) 상에 저항층(120)이 형성된다. 그런 다음, 상기 저항층(120) 상에 절연층(130)이 형성되고, 상기 절연층(130) 상에 게이트 전극(140)이 형성된다. 그런 다음, 상기 절연층(130) 및 게이트 전극(140)에 소정의 홀을 형성하고, 상기 홀 안에 팁형의 에미터(150)를 형성한다.

보다 상세히 설명하면, 상기 캐소드 전극(110)과 게이트 전극(140)사이에 전압이 인가되면, 상기 에미터 팁부분에 전계가 집중되어 전자가 방출된다. 상기 에미터 팁에 형성되는 전계는 팁 끝의 뾰족한 정도, 일함수등의 여러가지 변수에 의해 좌우된다. 상기 전자의 방출량을 디스플레이 전영역에 걸쳐 균일하게 방출시키기 위해 상기 하부전극(110)과 게이트 전극(140) 사이에 비교적 저항이 큰 물질을 삽입한다. 이러한 경우, 전류가 많이 흐르는 에미터팁의 저항층에서는 전압강하가 발생하여 에미터팁에 형성되는 전계를 감소시켜 전류량을 억제한다.

따라서, 저항층(120)을 삽입함으로써 디스플레이 영역의 전체적인 균일도가 증가되는 효과를 볼 수 있다.

도 2a 내지 도 2c는 종래의 대표적인 세가지 형태의 하부전극과 저항층의 구조를 나타낸다.

도 2a에 도시된 하부전극(200)은 기판(100)과 저항층(120) 사이에 형성된다. 상기 하부전극(200)과 저항층(120)의 부분도 즉, 도 a1을 살펴보면, 하부전극(200) 상에 저항층(120)이 형성된다. 이러한 경우, 전류는 상기 저항층(120)의 두께방향으로 흐르게 된다. 따라서, 작은 구멍과 같은 결함이 존재하면 저항층으로서의 역할을 잃게 된다.

도 2b에 도시된 바와 같이, 하부전극(210)은 기판(100)과 저항층(120) 사이에 형성되며, 상기 하부전극(210)은 도 2a에 도시된 하부전극(200)과는 다른 패턴을 갖고 있다.

보다 상세히 설명하면, 상기 하부전극(210)의 패턴은 부분도 즉, 도 b1에 나타나듯이, 상기 저항층(120) 아래에 형성된 하부전극(210)은 이미션부에 증착되어 있는 하부전극(210)을 제거한 액자형이다. 이러한 경우, 상기 저항층(120)의 저항값은 하부전극(210)의 폭에 의해 결정된다.

도 2c는 상기 도 2a 및 도 2b에 도시된 구조를 조합한 형태이다. 이러한 경우, 패터닝된 하부전극(220) 상에 저항층(120)이 형성된다. 상기 하부전극(220)과 저항층(120)의 부분도 즉, 도 c3를 살펴보면, 도 2b1에 도시된 액자형 하부전극의 내부에 소정 거리 이격되어, 장방형의 하부전극(220)이 형성된다. 그런 다음, 상기하부전극(220) 상에 저항층(120)이 형성된다. 따라서, 이러한 구조는 패터닝된 하부전극(220) 상에 하나의 저항층(120) 물질이 형성되므로, 수평 저항값 및 수직 저항값을 개별적으로 제어하기 어려운 문제점이 발생한다.

본 발명은 상기한 종래 기술의 문제점을 효과적으로 해결하기 위해, 하부기판 상에 저항층을 형성하고 상기 저항층 상에 하부전극을 형성한 다음 절연층, 게이트 전극 및 에미터가 형성되는 전계방출소자의 전극구조를 제공함에 그 목적이 있다.

도 1은 종래의 전계방출소자의 전극구조를 나타내는 도면이다.

도 2a 내지 도 2c는 종래의 대표적인 세가지 형태의 저항층 구조를 나타내는 전계방출소자의 전극구조를 나타내는 도면이다.

도 3a 내지 도 3c는 본 발명에 따른 전계방출소자의 전극구조에서 저항층의 구조를 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100, 300 : 기판

110, 200, 210, 220, 320, 400, 500 : 하부전극

120, 310, 600 : 저항층130, 330 : 절연층

140, 340 : 게이트 전극150, 350 : 에미터

상기한 기술적 과제를 달성하기 위한 본 발명의 일면은 하부기판 상에 형성되며, 화소의 밝기를 균일하게 하기 위한 제1 저항층과, 상기 제1 저항층 상에 형성되는 하부전극과, 상기 하부전극상에 형성되는 절연층과, 상기 절연층 상에 형성되는 게이트 전극과, 상기 절연층 및 게이트 전극에 형성되는 개구부와, 상기 개구부 내에 형성되어 전자를 방출하는 콘형의 에미터를 포함한다.

이하, 첨부된 도 3a 내지 도 3c를 참조하여 본 발명의 전계방출소자의 전극 형성방법에 대하여 설명하고자 한다.

도 3a에 도시된 바와 같이, 하부기판(300) 상에 제1 저항층(310)을 형성하고, 각 화소별로 패터닝한다. 그리고, 상기 제1 저항층(310) 상에 금속으로 이루어지는 하부전극(320)을 증착한다. 이러한 경우, 도 3a1에 도시된 바와 같이, 상기 하부전극(320)은 에미터(350)가 형성되는 이미션부를 패터닝하여 식각공정을 수행하며, 상기 하부전극(320)은 액자형이 된다.

그리고, 상기 패터닝된 하부전극(320) 상에 절연층(330)이 증착된다. 그런 다음, 상기 절연층(330) 상에 니오브등의 금속층으로 이루어지는 게이트 전극(340)이 증착등에 의해 형성된다.

상기 게이트 전극(340) 및 절연층(330)에 개구부를 설치하고, 상기 개구부 안에 콘형의 에미터를 형성한다.

이러한 경우, 상기 하부전극(320)과 에미터(350) 사이에는 제1 저항층(310)을 통해 전압이 인가된다. 따라서, 이러한 구조에서는 하부전극(320)과 에미터(350)의 거리에 따라 에미터(350)에 걸리는 전압이 달라지게 된다.

부연하면, 상부전극(미도시)과 하부전극(320) 사이에 전압이 인가되어, 상기 전압이 일정 기준 이상이되면 에미터(350)팁으로부터 전자가 방출된다. 이때, 상기 제1 저항층(310)에서는 전압강하가 발생되어 에미터(350)팁과 상부전극 사이에 형성되는 전계가 감소된다. 상기 전압강하는 흐르는 전류의 양이 증가할수록 커지므로 각 에미터에 흐르는 전류를 평준화시킨다.

도 3b는 상기 도 3a의 하부전극의 패턴이 변형된 전계방출소자의 전극구조를 나타낸다.

도 3b에 도시된 바와 같이, 상기 하부전극(400)은 제1 저항층(310) 상에 형성된다. 상기 하부전극(400)은 도 3b1과 같이, 액자형의 하부전극 내부(즉, 이미션부)에 소정거리 이격되어 형성되는 하부전극(400)이 존재한다. 이러한 경우, 상기 이미션부에 형성되는 에미터(350)에는 균일한 전압이 걸린다.

상세히 설명하면, 에미터(350)의 전류가 하부전극(400)을 통해 제1 저항층(310)에 흐르게된다. 따라서, 상기 제1 저항층(310)에서 발생하는 전압강하에 의해 에미터(350)에 걸리는 전압이 균일해진다. 또한, 하부전극(400) 상에 절연층(330)이 형성됨으로써, 상기 절연층(330)을 식각할때, 식각되지 않는 금속물질 즉, 하부전극(400)이 존재하므로 절연층(330)의 식각이 용이하다.

도 3c는 상기 도 3b의 구조에서 상기 이미션부에 형성되어 있는 하부전극(500) 상에 수직 저항 성분인 제2 저항층(600)을 형성한다. 이러한 경우, 상기 제2 저항층(600)의 물질은 제1 저항층(310)의 물질과 달라도 되기 때문에 수평 저항값과 수직 저항값을 따로 조절할 수 있다.

본 발명은 도면에 도시된 일실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위 기술적 사상에 의해 정해져야 할 것이다.

전술한 바와 같은 본 발명에 따른 전계방출소자의 전극구조는 하부기판 상에 저항층을 형성한다음 하부전극을 형성함으로써, 절연층과 저항층과의 식각비를 확보하기가 용이하며, 종래보다 공정이 복잡하지 않은 효과가 있다.

Claims (4)

1. 하부기판 상에 형성되며, 화소의 밝기를 균일하게 하기 위한 제1 저항층과,

   상기 제1 저항층 상에 형성되는 하부전극과,

   상기 하부전극상에 형성되는 절연층과,

   상기 절연층 상에 형성되는 게이트 전극과,

   상기 절연층 및 게이트 전극에 형성되는 개구부와,

   상기 개구부 내에 형성되어 전자를 방출하는 콘형의 에미터를 포함하는 것을 특징으로 하는 전계방출소자의 전극구조.
2. 제 1 항에 있어서,

   상기 하부전극의 구조가 액자형인 것을 특징으로 하는 전계방출소자의 전극구조.
3. 제 1 항에 있어서,

   상기 액자형의 하부전극의 내부에 장방형의 하부전극이 형성되며, 상기 장방형의 하부전극 상에 제2 저항층이 형성되는 것을 특징으로 하는 전계방출소자의 전극구조.
4. 제 3 항에 있어서,

   상기 제1 저항층과 제2 저항층의 물질이 서로 다른 것을 특징으로 하는 전계방출소자의 전극구조.