KR100205938B1 - 전계방출소자의 제조방법 - Google Patents

Abstract

본 발명은 화산형 에미터를 가지는 FED의 제조에 적합한 방법을 개시한다.

본 발명에서는 Si등의 도전성재료층에 에미터 피치로 웰을 형성하여 이를 비도전성재료로 충전한뒤, 팁마스크를 형성하고 에칭하여 캐소드 및 에미터를 형성한 후 웰을 충전한 비도전성 재료를 제거함으로써 상부에 고리형의 첨예부를 가지는 화산형 에미터 및 이를 구비하는 전계방출부를 효율적으로 제조하도록 하였다.

Description

전계방출소자의 제조방법

제1도는 일반적인 FED의 구조를 보이는 단면도.

제2도는 화산형 에미터를 가지는 본원인의 동일자 출원 FED의 전계방출부에 대한 단면 사시도.

제3도는 본 발명 방법의 흐름을 보이는 순차적 단면도들이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 에미터(emitter) 2 : 첨예부(sharp edge)

K : 캐소드(cathode) G : 게이트(gate)

I : 절연층(dielectric layer) W : 웰(Well)

Si : 도전성 재료층 M : 팁 마스크(tip mask)

M' : 비도전성재료

본 발명은 전계방출소자(FED; Field Emission Display)의 제조에 관한 것으로, 특히 화산(volcano)형 에미터(emitter)를 가지는 FED의 제조에 적합한 방법에 관한 것이다.

전계발광소자로도 불리우는 FED는 브라운관의 박형화(薄型化)에 대한 연구과정에서 출현한 평판표시소자의 일종으로, 액티브 매트릭스 LCD보다 우수한 성능과 LED보다 낮은 제조원가 등의 장점에 의해 차세대 화상표시 소자로서 각광받고 있다.

이러한 FED는 미세 팁(tip)으로부터 전자들이 큰 전계방출을 일으키는 원리를 이용하여 화상을 표시하는 것으로, 수직형이나 수평형등의 방식이 있으며 각 방식에도 다양한 구조가 제안된 바 있으나, 제1도에는 가장 보편적인 구성의 수직형 FED를 일례로 도시하였다.

제1도에 있어서, FED의 각 화소는 전면기판(F)에 배열된 발광부와 배면기판(R)에 배열된 전계방출부(field emitter)로 구성되는데, 먼저 전계방출부는 캐소드(cathode; K)와 이로부터 원추형으로 돌출된 에미터(emitter; E) 그리고 캐소드(K)와 절연층(I)으로 구획된 게이트(gate; G)로 구성된 각 에미터(E)부분에서 게이트(G)와 절연층(I)에는 이를 둘러싸는 대략 원통형의 제어공간이 형성되어 있다.

한편 발광부는 ITO등 투명전극으로 된 아노드(anode; A)와 그 상부에 대략 원판형으로 도포된 형광층(P)을 구비한다.

전계방출부와 발광부 사이는 도시된 바와 같이 공간으로 이격할 수도 있으나, 구조에 따라서는 그 사이에 절연층이 구비되기도 한다.

이러한 FED 구조에 있어서 아노드(A)와 게이트(G), 그리고 캐소드(K)의 에미터(E)는 브라운관의 아노드, 그리고(grid), 캐소드에 대응하는 3극 진공관형태를 가지고 있다. 이에따라 캐소드(K)에 충분한 전압이 인가되면 에미터(E)와 게이트(G)간에 강한 전계를 형성하여 다량의 전자(-)들이 에미터(E)에서 방출되고, 방출된 전자(-)들은 고압이 인가되는 아노드(A)에 의해 가속되어 형광층(P)에 충돌됨으로써 이를 발광시켜 가시광선(L)을 방출시키게 된다.

이 과정에서 게이트(G)에 흡수되는 전자(-)가 거의 없어 대부분의 전자(-)가 형광층(P)에 도달하므로 높은 발광효율을 나타낼 수 있으며, 이러한 전계방출과정의 전류-전압 특성이 대단히 비선형적이므로 별도의 능동소자가 없이도 휘도의 광범위한 조절이 가능하게 된다.

그런데 이러한 종래의 FED 구조에 있어서는 에미터(E)가 원추형으로 형성되어 그 선단에서만 전자를 방출하게 되므로 그 전자방출량에 한계가 있어서 발광휘도가 높지 못하고 전류의 제어로는 적절한 계조(gray scale)의 표시가 어려운 문제가 있었다.

에미터(E)는 이러한 원추형외에도 웨지(wedge)형의 구성이 있으나 이는 도트(dot)형의 화소배열이 불가능하고 콘트라스트(contrast)가 낮은 문제가 있으며, 수평방식중에는 박막형 에미터도 있으나 이는 휘도나 제어등에 문제가 있다.

이에 따라 본원인은 제2도에 도시된 바와 같이 에미터(1)가 상부에 고리형의 첨예부(2)를 가져 화산형으로 구성된 FED를 동일자로 출원하고 있다. 이러한 FED는 전계방출원이 점으로부터 선으로 연장되어 발광휘도의 현저한 향상과 제어특성의 개선등을 기대할 수 있다.

본 발명의 목적은 이러한 화산형 에미터를 가지는 FED의 제조에 적합한 방법을 제공하는 것이다.

상술한 목적의 달성을 위해 본 발명에 의한 FED 제조방법은 도전재료의 층에 에미터의 피치(pitch)로 소정직경 및 깊이의 웰(well)을 형성하고, 이 웰 내부를 비도전성 재료로 충전하고, 웰 상부에 팁 마스크(tip mask)를 형성한 후, 이를 등방성 에칭(isotropic etching)하여 에미터와 캐소드를 형성하고, 팁 마스크와 웰 내부의 비도전성 재료를 제거하는 것을 특징으로 한다.

본 발명의 바람직한 특징에 의하면 에미터와 캐소드의 형성후에는 절연층과 게이트를 증착으로 형성하고 팁마스크를 제거하게 되고, 웰 내부의 비도전성재료는 드라이에칭(dry etching)으로 제거된다.

이하 첨부된 도면을 참조하여 본 발명의 한 바람직한 실시예를 상세히 설명한다.

제3a도에서, 도전성 재료층(Si)은 별도의 웨이퍼(wafer) 또는 배면기판(R)상에 형성된 실리콘(Si)층으로 구성되는 것이 바람직하고, 이 실리콘층은 고순도의 n형 단결정실리콘층에 소정농도의 불순물이 도핑(doping)된 구성을 가진다. 이 도전성재료층(Si)에 에미터(1)의 피치로 대략 원기둥형의 웰(W)을 형성하는데, 이 웰(W)은 완성된 에미터(1)의 내부공간을 형성하게 되므로 이에 대응하는 직경과 깊이, 예를들어 0.5㎛이하의 직경과 1㎛ 이하의 깊이로 형성된다. 웰(W)의 형성은 레이저나 이온 봄바드먼트(ion bombardment)등의 드라이에칭으로 수행되는 것이 바람직하다.

다음 이 웰(W)을 소정의 비도전성 재료로 충전하는데, 이는 두가지 방법으로 이루어질 수 있다. 첫번째 방법은 SiO₂등의 절연재질의 증착후 도전성재료층(Si) 상면의 절연재질을 제거하는 방법이고, 두번째 방법은 팁마스크(M)를 형성할 포토레지스트(photo resist)의 도포시 인쇄시의 압력에 의해 자동적으로 충전되도록 하는 방법이다. 전자의 방법이 비도전성재료(M')의 정확한 충전이 가능하지만, 이 비도전성재료(D)는 첨예부(2)의 형성에만 관련되므로 후자의 방법은 충전 및 제거관점에서 유리하다.

이 실시예에서는 후자의 방법을 따라 도전재료층(Si)상에 포토레지스트를 인쇄도포한 뒤 이를 사진식각하여 제3b도와 같이 소정직경의 팁마스크(M)를 형성하는 동시에 웰(W)의 적어도 상부가 포토레지스트로 충전되도록 하였다. 여기서 팁마스크(M)의 직경은 게이트(G)의 제어공간을 형성할 어퍼츄어(aperture)를 결정하게 되며, 그 두께는 바람직하기로 0.5~1㎛가 된다. 완성된 형태의 팁마스크(M)는 웰(W) 충전부분(M')을 포함하여 대략 "T"자 형태가 된다.

다음 이 상태로 도전재료층(Si)을 등방성식각시켜 제3c도와 같이 팁마스크(M)와 도전재료층(Si)의 접촉부분이 웰(W)의 상단과 만날때까지 에칭한다. 이 상태에서 팁마스크(M)하부의 도전성재료층(Si)이 에미터(1)를 형성하고 팁마스크(M)와의 접촉부분이 고리형의 첨예부(2)를 형성하게 된다. 또한 도전성재료층(Si)의 나머지부분이 캐소드(K)를 형성하게 된다. 첨예부(2)의 적절한 형성을 위해서는 에칭속도의 적절한 조절이나 필요에 따라 샤프닝 산화(sharpening oxidization)등이 수행된다.

이 상태에서 팁마스크(M)와 웰(W) 내부의 비도전재료(M')를 제거하면 화산형의 에미터(1)가 완성되지만, 바람직하기로는 절연층(I)과 게이트(G)가 함께 형성된다.

즉 제3c도 상태의 기판 상부로부터 SiO₂등의 절연재료를 증착시키면 제3a도와 같이 팁마스크(M) 상부와 캐소드부분 상부에 절연층(I)이 형성된다. 바람직하기로 절연층(I)의 높이는 팁마스크(M) 하부의 높이와 대략 동일하게 형성된다.

다음 제3e도와 같이 Mo등 도전성 금속재료를 증착하여 게이트(G)를 형성한다.

그 다음 포토레지스트를 제거하는 적절한 식각용액으로 에칭시키면 팁마스크(M)가 제거되고, 이에 따라 팁마스크(M) 상부에 형성되었던 절연재질과 도전성금속재질도 함께 제거되어 제3f도와 같은 상태가 된다. 이 상태에서 웰(W) 내부에는 충전되었던 비도전성재료(M')가 잔류하게 된다.

이 비도전성재료(M')가 팁마스크(M) 형성시의 포토레지스트인 경우는 팁마스크(M) 제거용 식각용액의 추가적 에칭에 의해 제거될 수 있다. 한편 비도전성재료(M')가 별도로 충전된 SiO₂인 경우는 드라이 에칭으로 제거된다.

그 결과 제3g도와 같은 기판이 얻어지게 되는데, 상부에 고리형의 첨예부(2)를 가지는 화산형 에미터(1)는 캐소드(K)상의 절연층(I) 및 게이트(G)가 이루는 제어공간내에 위치하여, 전계방출부가 완성된다.

이상과 같이 본 발명에 의하면 종래의 FED 제조방법에서 과도한 공정추가나 변경없이 화산형 에미터를 가지는 FED를 효율적으로 제조할 수 있게 된다.

Claims (7)

1. 상부에 고리형의 첨예부가 형성된 화산형 에미터를 가지는 전계방출소자의 제조방법에 있어서, 도전성재료층에 상기 에미터의 피치로 소정직경 및 폭의 웰을 형성한 후, 상기 웰을 비도전성재료로 충전하고, 상기 웰 상부에 소정직경 및 두께의 팁마스크를 형성하고, 이를 등방성에칭함으로써 상기 에미터 및 캐소드를 동시에 형성하고, 상기 팁마스크와 웰 내부의 비도전성재료를 제거하는 것을 특징으로 하는 전계방출소자의 제조방법.
2. 제1항에 있어서, 상기 도전성재료층이 n형의 단결정실리콘층으로 구성되는 것을 특징으로 하는 전계방출소자의 제조방법.
3. 제1항에 있어서, 상기 웰을 충전하는 비도전성재료가 SiO₂인 것을 특징으로 하는 전계방출소자의 제조방법.
4. 제1항 또는 제3항중의 어느 한 항에 있어서, 상기 웰을 충전한 비도전성재료가 드라이에칭으로 제거되는 것을 특징으로 하는 전계방출소자의 제조방법.
5. 제1항에 있어서, 상기 팁마스크가 포토레지스트로 형성되는 것을 특징으로 하는 전계방출소자의 제조방법.
6. 제1항 또는 제5항중의 어느 한 항에 있어서, 상기 웰이 상기 팁마스크의 포토레지스트 인쇄시 포토레지스트로 충전되는 것을 특징으로 하는 전계방출소자의 제조방법.
7. 제1항에 있어서, 상기 에미터 및 캐소드의 형성후 절연층과 게이트를 순차적으로 형성하고, 상기 팁마스크 및 비도전성재료를 제거하는 것을 특징으로 하는 전계방출소자의 제조방법.