JP2694889B2 - セルフアラインゲート構造および集束リングの形成法 - Google Patents
セルフアラインゲート構造および集束リングの形成法Info
- Publication number
- JP2694889B2 JP2694889B2 JP7511793A JP7511793A JP2694889B2 JP 2694889 B2 JP2694889 B2 JP 2694889B2 JP 7511793 A JP7511793 A JP 7511793A JP 7511793 A JP7511793 A JP 7511793A JP 2694889 B2 JP2694889 B2 JP 2694889B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter tip
- insulating layer
- tip
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】ゲートおよび集束リング（focus
ring）構造を形成する方法に関する。
ring）構造を形成する方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】通
常、デスクトップ型コンピュータスクリーンにおいて使
用されるもののような陰極線管（ＣＲＴ）ディスプレイ
は、比較的離れたスクリーン上の蛍光体に衝突する電子
銃からの走査電子ビームの結果として機能する。電子は
蛍光体のエネルギー準位を増加する。蛍光体がその定常
のエネルギー準位に戻る時、電子からエネルギーを光子
として放出し、これはディスプレイのガラススクリーン
を通して見る人に伝達される。
常、デスクトップ型コンピュータスクリーンにおいて使
用されるもののような陰極線管（ＣＲＴ）ディスプレイ
は、比較的離れたスクリーン上の蛍光体に衝突する電子
銃からの走査電子ビームの結果として機能する。電子は
蛍光体のエネルギー準位を増加する。蛍光体がその定常
のエネルギー準位に戻る時、電子からエネルギーを光子
として放出し、これはディスプレイのガラススクリーン
を通して見る人に伝達される。
【０００３】平面パネルディスプレイは軽量ポータブル
スクリーンを必要とする装置においてますます重要にな
っている。現在、このようなスクリーンはエレクトロル
ミネセンスまたは液晶技術を用いている。将来有望な技
術はスクリーン上の蛍光体を励起する冷陰極放出デバイ
スのマトリクス状アドレス可能なアレーの使用である。
スクリーンを必要とする装置においてますます重要にな
っている。現在、このようなスクリーンはエレクトロル
ミネセンスまたは液晶技術を用いている。将来有望な技
術はスクリーン上の蛍光体を励起する冷陰極放出デバイ
スのマトリクス状アドレス可能なアレーの使用である。
【０００４】ワサ（Wasa）らの「ディスプレイパネル」
という名称の米国特許第３，８７５，４４２号には透明
なガスの漏れないエンベロープ、そのガスの漏れないエ
ンベロープ内に互いに平行に配置される２個の主要な平
面電極および陰極発光パネルからなるディスプレイパネ
ルが開示されている。２個の主要な電極のうち一方は冷
陰極であり、他方は低電位陽極、ゲートまたは格子であ
る。陰極発光パネルは透明ガラス板、その透明ガラス板
上に形成された透明電極およびその透明電極上に塗布さ
れた蛍光体層から構成されうる。蛍光体層は例えば低エ
ネルギー電子で励起することのできる酸化亜鉛で構成さ
れる。
という名称の米国特許第３，８７５，４４２号には透明
なガスの漏れないエンベロープ、そのガスの漏れないエ
ンベロープ内に互いに平行に配置される２個の主要な平
面電極および陰極発光パネルからなるディスプレイパネ
ルが開示されている。２個の主要な電極のうち一方は冷
陰極であり、他方は低電位陽極、ゲートまたは格子であ
る。陰極発光パネルは透明ガラス板、その透明ガラス板
上に形成された透明電極およびその透明電極上に塗布さ
れた蛍光体層から構成されうる。蛍光体層は例えば低エ
ネルギー電子で励起することのできる酸化亜鉛で構成さ
れる。
【０００５】スピント（Spindt）らの米国特許第３，６
６５，２４１号、同第３，７５５，７０４号、同第３，
８１２，５５９号および同第４，８７４，９８１号には
電界放出陰極構造が開示されている。所望の電界放出を
得るために、電位源はその正極端子がゲートまたは格子
に接続され、そしてその負極端子が放出器電極（陰極導
体基板）に接続される。電位源は電子放出電流を制御す
るために変化させることができる。電極間に電位を印加
すると、放出器の先端と低電位陽極格子との間に電界が
生じ、それにより陰極先端から格子電極の穴を通して電
子が放出される。この構造は図１に示される。
６５，２４１号、同第３，７５５，７０４号、同第３，
８１２，５５９号および同第４，８７４，９８１号には
電界放出陰極構造が開示されている。所望の電界放出を
得るために、電位源はその正極端子がゲートまたは格子
に接続され、そしてその負極端子が放出器電極（陰極導
体基板）に接続される。電位源は電子放出電流を制御す
るために変化させることができる。電極間に電位を印加
すると、放出器の先端と低電位陽極格子との間に電界が
生じ、それにより陰極先端から格子電極の穴を通して電
子が放出される。この構造は図１に示される。
【０００６】低電位陽極格子の穴と一致した点のアレー
は１個以上の先端を含む領域に細分される陰極の製造に
適応させることができ、これらの領域からそれに適当な
電位を印加することにより別々に放出を行うことができ
る。
は１個以上の先端を含む領域に細分される陰極の製造に
適応させることができ、これらの領域からそれに適当な
電位を印加することにより別々に放出を行うことができ
る。
【０００７】電界放出ディスプレイの鮮明度または解像
度は幾つかの因子、例えば放出器の先端の鋭さ、その先
端を取り囲むゲートまたは格子開口部の整合および間
隔、画素サイズ、並びに陰極−ゲートおよび陰極−スク
リーン間の電圧の関数である。これらの因子はまた相互
関係がある。画像の鮮鋭度に影響を与える他の因子は放
出された電子がディスプレイスクリーンの蛍光体に衝突
する角度である。
度は幾つかの因子、例えば放出器の先端の鋭さ、その先
端を取り囲むゲートまたは格子開口部の整合および間
隔、画素サイズ、並びに陰極−ゲートおよび陰極−スク
リーン間の電圧の関数である。これらの因子はまた相互
関係がある。画像の鮮鋭度に影響を与える他の因子は放
出された電子がディスプレイスクリーンの蛍光体に衝突
する角度である。
【０００８】放出された電子が底板から面板に移動する
必要がある距離（ｄ）は典型的に数１００ミクロンのオ
ーダーである。ディスプレイのコントラストおよび明る
さは、放出された電子が陰極発光スクリーンまたは面板
上に位置する蛍光体に実質上９０゜の角度で衝突する場
合に最適である。しかしながら、ディスプレイのコント
ラストおよび明るさは現在、放出器の先端から発する最
初の電子軌道が約３０゜の頂角を有する実質上円錐形の
パターンであると考えられるため最適ではない。その
上、空間−電荷効果により放出された電子間にクローン
の斥力が発生し、図１に示されているようにさらに電子
ビームが分散するようになる。
必要がある距離（ｄ）は典型的に数１００ミクロンのオ
ーダーである。ディスプレイのコントラストおよび明る
さは、放出された電子が陰極発光スクリーンまたは面板
上に位置する蛍光体に実質上９０゜の角度で衝突する場
合に最適である。しかしながら、ディスプレイのコント
ラストおよび明るさは現在、放出器の先端から発する最
初の電子軌道が約３０゜の頂角を有する実質上円錐形の
パターンであると考えられるため最適ではない。その
上、空間−電荷効果により放出された電子間にクローン
の斥力が発生し、図１に示されているようにさらに電子
ビームが分散するようになる。
【０００９】「電界放出型電子源」という名称の米国特
許第５，０７０，２８２号には“抽出（extracting）電
極”の下流に配置された“制御（controlling ）電極”
が開示されている。「電界放出器アレーを製造するため
のセルフアラインゲート工程」という名称の米国特許第
４，９４３，３４３号にはセルフアラインゲート構造の
形成におけるフォトレジストの使用が開示されている。
許第５，０７０，２８２号には“抽出（extracting）電
極”の下流に配置された“制御（controlling ）電極”
が開示されている。「電界放出器アレーを製造するため
のセルフアラインゲート工程」という名称の米国特許第
４，９４３，３４３号にはセルフアラインゲート構造の
形成におけるフォトレジストの使用が開示されている。
【００１０】
【課題を解決するための手段】本発明の目的は冷陰極の
放出器の先端の製造においてセルフアラインゲートおよ
び集束リング構造を使用することにより平面パネルディ
スプレイの画像鮮明度を向上させることである。ケミカ
ルメカニカルプラナリゼーション（ＣＭＰ）および選択
的エッチング技術は本製造法の基本要素である。本発明
の集束リングはＣＲＴの集束構造と類似しており、図２
を見てわかるように放出された電子を平行にしてビーム
がディスプレイスクリーン上の小さめのスポットに衝突
するように機能する。
放出器の先端の製造においてセルフアラインゲートおよ
び集束リング構造を使用することにより平面パネルディ
スプレイの画像鮮明度を向上させることである。ケミカ
ルメカニカルプラナリゼーション（ＣＭＰ）および選択
的エッチング技術は本製造法の基本要素である。本発明
の集束リングはＣＲＴの集束構造と類似しており、図２
を見てわかるように放出された電子を平行にしてビーム
がディスプレイスクリーン上の小さめのスポットに衝突
するように機能する。
【００１１】本発明の方法の利点の１つは集束リングを
冷陰極製造工程に組み込むことができることであり、そ
れにより陰極放出器の先端から放出された電子の平行化
が高められ、その結果ディスプレイのコントラストおよ
び鮮明度が改良される。
冷陰極製造工程に組み込むことができることであり、そ
れにより陰極放出器の先端から放出された電子の平行化
が高められ、その結果ディスプレイのコントラストおよ
び鮮明度が改良される。
【００１２】本発明の方法の別の利点は集束リングの製
造はセルフアライン法で行われることであり、それによ
り工程のバリエーションが相当減少され、また製造コス
トも低くなる。本発明の方法は添付図面を参照して、次
の非限定的な態様の記載を読むことにより良く理解され
よう。各図面中、同一の部分は同じ番号で表示される。
造はセルフアライン法で行われることであり、それによ
り工程のバリエーションが相当減少され、また製造コス
トも低くなる。本発明の方法は添付図面を参照して、次
の非限定的な態様の記載を読むことにより良く理解され
よう。各図面中、同一の部分は同じ番号で表示される。
【００１３】図１に言及すると、冷陰極を使用する電界
放出ディスプレイが図示されている。基板１１は例えば
ガラスまたは種々の他の適当な材料の何れかで構成する
ことができる。好ましい態様においては、その上にドー
プされた多結晶シリコンのような導体層１２が堆積され
た単結晶シリコン層が基板１１として働く。
放出ディスプレイが図示されている。基板１１は例えば
ガラスまたは種々の他の適当な材料の何れかで構成する
ことができる。好ましい態様においては、その上にドー
プされた多結晶シリコンのような導体層１２が堆積され
た単結晶シリコン層が基板１１として働く。
【００１４】電界放出部位において、ミクロ陰極１３
（本明細書では放出器の先端とも称する）が基板１１の
上部に構築されている。ミクロ陰極１３は種々の形状、
例えば角錐、円錐または電子放出のための微細なミクロ
点を有する他の形状である突起である。低電位陽極ゲー
ト構造１５がミクロ電極１３を取り囲んでいる。
（本明細書では放出器の先端とも称する）が基板１１の
上部に構築されている。ミクロ陰極１３は種々の形状、
例えば角錐、円錐または電子放出のための微細なミクロ
点を有する他の形状である突起である。低電位陽極ゲー
ト構造１５がミクロ電極１３を取り囲んでいる。
【００１５】電位源２０により陰極１３とゲート１５と
の間に差動電圧が印加されると、電子流１７がスクリー
ン１６に塗布された蛍光体に向って放出される。スクリ
ーン１６は陽極として機能する。電子流１７は発散する
傾向を示し、陰極１３の先端からの距離が大きくなると
幅広くなる。
の間に差動電圧が印加されると、電子流１７がスクリー
ン１６に塗布された蛍光体に向って放出される。スクリ
ーン１６は陽極として機能する。電子流１７は発散する
傾向を示し、陰極１３の先端からの距離が大きくなると
幅広くなる。
【００１６】電子放出先端１３は半導体基板１１と一体
になっており、陰極導体として働く。ゲート１５は低電
位陽極またはその各々の陰極１３の格子構造として働
く。誘電体絶縁層１４は導電陰極層１２の上に堆積され
る。絶縁体１４はまた電界放出部位に開口部を有する。
になっており、陰極導体として働く。ゲート１５は低電
位陽極またはその各々の陰極１３の格子構造として働
く。誘電体絶縁層１４は導電陰極層１２の上に堆積され
る。絶縁体１４はまた電界放出部位に開口部を有する。
【００１７】図２の陰極構造は図１と類似している。し
かしながら、本発明の方法により製造されたビーム平行
化集束リング構造１９もまた図示されている。集束リン
グ１９は各放出器１３から放出された電子ビーム１７を
平行にして、ビームがスクリーン１６に塗布された蛍光
体に衝突するスポットの領域を小さくし、それにより画
像の解像度が改良される。
かしながら、本発明の方法により製造されたビーム平行
化集束リング構造１９もまた図示されている。集束リン
グ１９は各放出器１３から放出された電子ビーム１７を
平行にして、ビームがスクリーン１６に塗布された蛍光
体に衝突するスポットの領域を小さくし、それにより画
像の解像度が改良される。
【００１８】本発明の一連の製造工程により製造された
初期、中間および最終の構造を図示した図３〜１０を参
照して本発明をより良く理解することができる。
初期、中間および最終の構造を図示した図３〜１０を参
照して本発明をより良く理解することができる。
【００１９】本発明の方法で使用される電子放出器の先
端１３を形成する方法が幾つかある（図１０の工程
Ａ）。このような方法の例は「ミクロ構造電界放出電子
源」という名称の米国特許第３，９７０，８８７号に記
載されている。
端１３を形成する方法が幾つかある（図１０の工程
Ａ）。このような方法の例は「ミクロ構造電界放出電子
源」という名称の米国特許第３，９７０，８８７号に記
載されている。
【００２０】実際上、Ｐ−型シリコンウェハーはその中
に（適当な公知のドーピング前処理により）形成された
一連の引き延ばされた平行に伸長する反対のＮ−型導電
領域またはくぼみ（well）を有する。各Ｎ−型導電スト
リップは幅が約１０ミクロンであり、そして深さが約３
ミクロンである。ストリップの間隔は任意であり、所定
のサイズのシリコンウェハー基板１１の上に形成されう
る電界放出陰極部位を所望の数だけ収容できるように調
整することができる（Ｐ−型およびＮ−型導電領域を与
える基板の加工は何れかのよく知られている半導体加工
技術、例えば拡散および／またはエピタキシャル成長に
より行うことができる）。所望なら、Ｐ−型およびＮ−
型領域は適当な基板１１および適当なドーパントの使用
により逆にすることができる。
に（適当な公知のドーピング前処理により）形成された
一連の引き延ばされた平行に伸長する反対のＮ−型導電
領域またはくぼみ（well）を有する。各Ｎ−型導電スト
リップは幅が約１０ミクロンであり、そして深さが約３
ミクロンである。ストリップの間隔は任意であり、所定
のサイズのシリコンウェハー基板１１の上に形成されう
る電界放出陰極部位を所望の数だけ収容できるように調
整することができる（Ｐ−型およびＮ−型導電領域を与
える基板の加工は何れかのよく知られている半導体加工
技術、例えば拡散および／またはエピタキシャル成長に
より行うことができる）。所望なら、Ｐ−型およびＮ−
型領域は適当な基板１１および適当なドーパントの使用
により逆にすることができる。
【００２１】イオン注入されたくぼみは放出器の先端１
３の部位である。電界放出陰極ミクロ構造１３は半導体
基板１１を使用して製造することができる。半導体基板
１１はＰ−型またはＮ−型であり、その表面の一方が選
択的にマスクされ、そこで電界放出陰極部位を形成する
ことが望ましい。マスキングはマスクされた領域が下層
にある半導体基板１１の表面上に島を定めるような方法
で行われる。その後、マスクされた島領域の端部の下側
にある半導体基板１１を取り囲む周辺領域の横側を選択
的に除去することにより、電界放出陰極部位を定める各
々マスクされた島領域のすぐ下側の領域に中心が露出
し、盛り上がった半導体電界放出器の先端１３が形成す
る。好ましくは、下層にある半導体基板１１を取り囲む
周辺領域の除去はマスクされた島領域を取り囲む半導体
基板１１の表面の酸化により厳密に制御され、酸化相は
マスクされた領域の周辺端部の下にある生成した酸化膜
層の横側の成長を促すのに十分で、島マスクの下側にあ
る基板１１の非酸化先端１３だけを残すのに必要な程度
までの長さである。その後、酸化膜層は少なくともマス
クされた島領域を直接取り囲む領域において選択的にエ
ッチングされ、それぞれ所望の電界放出陰極部位に下層
にある半導体基板１１と一体となった中心が露出し、盛
り上がった半導体電界放出器の先端１３が形成される。
３の部位である。電界放出陰極ミクロ構造１３は半導体
基板１１を使用して製造することができる。半導体基板
１１はＰ−型またはＮ−型であり、その表面の一方が選
択的にマスクされ、そこで電界放出陰極部位を形成する
ことが望ましい。マスキングはマスクされた領域が下層
にある半導体基板１１の表面上に島を定めるような方法
で行われる。その後、マスクされた島領域の端部の下側
にある半導体基板１１を取り囲む周辺領域の横側を選択
的に除去することにより、電界放出陰極部位を定める各
々マスクされた島領域のすぐ下側の領域に中心が露出
し、盛り上がった半導体電界放出器の先端１３が形成す
る。好ましくは、下層にある半導体基板１１を取り囲む
周辺領域の除去はマスクされた島領域を取り囲む半導体
基板１１の表面の酸化により厳密に制御され、酸化相は
マスクされた領域の周辺端部の下にある生成した酸化膜
層の横側の成長を促すのに十分で、島マスクの下側にあ
る基板１１の非酸化先端１３だけを残すのに必要な程度
までの長さである。その後、酸化膜層は少なくともマス
クされた島領域を直接取り囲む領域において選択的にエ
ッチングされ、それぞれ所望の電界放出陰極部位に下層
にある半導体基板１１と一体となった中心が露出し、盛
り上がった半導体電界放出器の先端１３が形成される。
【００２２】ゲート形成工程を開始する前に、電子放出
器の先端１３は酸化工程により尖鋭化することができる
（図８の工程Ａ′）。シリコンウェハー（Ｓｉ）１１お
よび放出器の先端１３の表面は酸化されてＳｉＯ2 の酸
化膜層（図示せず）を形成し、これは次にエッチングさ
れて先端１３を尖鋭化する。ＳｉＯ2 を形成し、先端１
３をエッチングするのに、慣用的で公知の酸化法の何れ
かを用いることができる。
器の先端１３は酸化工程により尖鋭化することができる
（図８の工程Ａ′）。シリコンウェハー（Ｓｉ）１１お
よび放出器の先端１３の表面は酸化されてＳｉＯ2 の酸
化膜層（図示せず）を形成し、これは次にエッチングさ
れて先端１３を尖鋭化する。ＳｉＯ2 を形成し、先端１
３をエッチングするのに、慣用的で公知の酸化法の何れ
かを用いることができる。
【００２３】次の工程（図１０の工程Ｂ）はゲート導体
１５に関して選択的にエッチング可能な絶縁体１８の堆
積である。好ましい態様においては、二酸化ケイ素層１
８が使用される。他の好適な選択的にエッチング可能な
材料、例えば窒化ケイ素およびオキシ窒化ケイ素もまた
使用することができるが、これらに限定されない。
１５に関して選択的にエッチング可能な絶縁体１８の堆
積である。好ましい態様においては、二酸化ケイ素層１
８が使用される。他の好適な選択的にエッチング可能な
材料、例えば窒化ケイ素およびオキシ窒化ケイ素もまた
使用することができるが、これらに限定されない。
【００２４】この第１絶縁層１８の厚さは実質的にゲー
ト１５と陰極１３との間隔およびゲート１５と基板１１
との間隔の両方を定める。したがって、絶縁層１８はゲ
ート１５と陰極１３との距離が小さいと放出器の駆動電
圧が低くなるためできるだけ薄い必要がある。同時に、
絶縁層１８はゲートが陰極導体１２と十分に離れていな
いと酸化膜が破壊するため、それを防止するのに十分な
大きさでなければならない。
ト１５と陰極１３との間隔およびゲート１５と基板１１
との間隔の両方を定める。したがって、絶縁層１８はゲ
ート１５と陰極１３との距離が小さいと放出器の駆動電
圧が低くなるためできるだけ薄い必要がある。同時に、
絶縁層１８はゲートが陰極導体１２と十分に離れていな
いと酸化膜が破壊するため、それを防止するのに十分な
大きさでなければならない。
【００２５】図３に示されるように、酸化膜絶縁層１８
は好ましくは整合的な（conformal）絶縁層である。酸
化膜は酸化膜層１８が陰極放出器の先端１３の形状に整
合するような方法で放出器の先端１３上に堆積される。
は好ましくは整合的な（conformal）絶縁層である。酸
化膜は酸化膜層１８が陰極放出器の先端１３の形状に整
合するような方法で放出器の先端１３上に堆積される。
【００２６】本法の次の工程（図１０の工程Ｃ）はゲー
ト導体１５の堆積である（図３）。ゲート１５は導電層
１５から形成される。導体層１５はクロムまたはモリブ
デンのような金属を含有してもよいが、本法のための好
ましい材料はドープされたポリシリコンまたはシリサイ
ド化ポリシリコンである。
ト導体１５の堆積である（図３）。ゲート１５は導電層
１５から形成される。導体層１５はクロムまたはモリブ
デンのような金属を含有してもよいが、本法のための好
ましい材料はドープされたポリシリコンまたはシリサイ
ド化ポリシリコンである。
【００２７】製造のこの段階（図１０の工程Ｄ）におい
て、第２絶縁層１４が堆積される（図３）。第２絶縁層
１４は実質的に第１絶縁層１８と同じであり、例えば層
１４もまた好ましくは性質上整合的である。第２絶縁層
１４はまた二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ
素および他の好適な選択的にエッチング可能な材料から
構成されてもよい。第２絶縁層１４は実質的にゲート１
５と集束リング１９の間隔を定める（図２および３）。
て、第２絶縁層１４が堆積される（図３）。第２絶縁層
１４は実質的に第１絶縁層１８と同じであり、例えば層
１４もまた好ましくは性質上整合的である。第２絶縁層
１４はまた二酸化ケイ素、窒化ケイ素、オキシ窒化ケイ
素および他の好適な選択的にエッチング可能な材料から
構成されてもよい。第２絶縁層１４は実質的にゲート１
５と集束リング１９の間隔を定める（図２および３）。
【００２８】本法の次の工程（図１０の工程Ｅ）におい
て、集束電極層１９が堆積される（図３）。集束リング
１９（図２）は集束電極層１９から形成される。集束電
極材層１９はまた導電層であり、これはクロムまたはモ
リブデンのような金属から構成されうるが、ゲート導体
層１５の場合と同様に好ましい材料はドープされたポリ
シリコンまたはシリサイド化ポリシリコンである。
て、集束電極層１９が堆積される（図３）。集束リング
１９（図２）は集束電極層１９から形成される。集束電
極材層１９はまた導電層であり、これはクロムまたはモ
リブデンのような金属から構成されうるが、ゲート導体
層１５の場合と同様に好ましい材料はドープされたポリ
シリコンまたはシリサイド化ポリシリコンである。
【００２９】製造のこの段階（図１０の工程Ｅ′）にお
いて、次のケミカルメカニカルポリシング（ＣＭＰ）工
程（図１０の工程Ｆ）の間の、集束電極材層１９の下側
にある部分の望ましくないエッチングを防止するために
緩衝材２１が堆積されうる。緩衝層２１の堆積は任意の
工程であることに留意されたい。好適な緩衝材にはＳｉ
3 Ｎ4 またはポリイミドの薄層、あるいは当該技術分野
において公知の他の好適な緩衝材が含まれる。窒化物緩
衝層２１は先端１３の強度を高める効果を有し、これは
この任意の工程を行うことの利点の１つである。緩衝層
２１は実質的に、その上に緩衝材２１が堆積されている
層へのＣＭＰの進行を妨害する。
いて、次のケミカルメカニカルポリシング（ＣＭＰ）工
程（図１０の工程Ｆ）の間の、集束電極材層１９の下側
にある部分の望ましくないエッチングを防止するために
緩衝材２１が堆積されうる。緩衝層２１の堆積は任意の
工程であることに留意されたい。好適な緩衝材にはＳｉ
3 Ｎ4 またはポリイミドの薄層、あるいは当該技術分野
において公知の他の好適な緩衝材が含まれる。窒化物緩
衝層２１は先端１３の強度を高める効果を有し、これは
この任意の工程を行うことの利点の１つである。緩衝層
２１は実質的に、その上に緩衝材２１が堆積されている
層へのＣＭＰの進行を妨害する。
【００３０】ゲート形成工程の次の工程（図１０の工程
Ｆ）はケミカルメカニカルプラナリゼーション（ＣＭ
Ｐ）であり、これは当該技術分野においてケミカルメカ
ニカルポリシング（ＣＭＰ）とも称される。化学および
研磨技術を用いて、放出器の先端１３の前に伸長する緩
衝材および他の層（例えば集束電極層１９、整合的絶縁
層１４，１８およびゲート導電層１５の頂点）がこすり
取られる。
Ｆ）はケミカルメカニカルプラナリゼーション（ＣＭ
Ｐ）であり、これは当該技術分野においてケミカルメカ
ニカルポリシング（ＣＭＰ）とも称される。化学および
研磨技術を用いて、放出器の先端１３の前に伸長する緩
衝材および他の層（例えば集束電極層１９、整合的絶縁
層１４，１８およびゲート導電層１５の頂点）がこすり
取られる。
【００３１】一般に、ＣＭＰには制御された化学スラリ
ー、圧力および温度条件下で半導体材料のウェハーを湿
った研磨表面と逆に保持または回転することが含まれ
る。アルミナまたはシリカのような研磨剤を含有する化
学スラリーを研磨用媒体として使用することができる。
したがって、化学スラリーは化学エッチング剤を含有し
てもよい。この操作は所望の終点または厚さの表面を形
成するのに用いられ、さらにこれは研磨および平坦化さ
れた表面を有する。研磨のためのこのような装置は米国
特許第４，１９３，２２６号および同第４，８１１，５
２２号に開示されている。別のこのような装置はウエス
テックエンジニアリング（Westech Engineering ）社に
より製造されており、モデル３７２ポリッシャーと呼ば
れている。
ー、圧力および温度条件下で半導体材料のウェハーを湿
った研磨表面と逆に保持または回転することが含まれ
る。アルミナまたはシリカのような研磨剤を含有する化
学スラリーを研磨用媒体として使用することができる。
したがって、化学スラリーは化学エッチング剤を含有し
てもよい。この操作は所望の終点または厚さの表面を形
成するのに用いられ、さらにこれは研磨および平坦化さ
れた表面を有する。研磨のためのこのような装置は米国
特許第４，１９３，２２６号および同第４，８１１，５
２２号に開示されている。別のこのような装置はウエス
テックエンジニアリング（Westech Engineering ）社に
より製造されており、モデル３７２ポリッシャーと呼ば
れている。
【００３２】ＣＭＰは実質的にウェハー表面の全体にわ
たって、そして高圧において行われる。最初に、ＣＭＰ
は頂点が取り除かれるにつれて非常に速い速度で進み、
次に頂点が実質的に取り除かれた後はその速度はかなり
遅くなる。ＣＭＰの除去速度は圧力および平坦化される
表面の硬さに比例する。
たって、そして高圧において行われる。最初に、ＣＭＰ
は頂点が取り除かれるにつれて非常に速い速度で進み、
次に頂点が実質的に取り除かれた後はその速度はかなり
遅くなる。ＣＭＰの除去速度は圧力および平坦化される
表面の硬さに比例する。
【００３３】図５はゲート１５形成工程におけるケミカ
ルメカニカルプラナリゼーション（ＣＭＰ）後の中間工
程を示している。実質的に平面状の表面が達成され、そ
れにより第２整合的絶縁層１４が露出する。この時点
（図１０の工程Ｇ）で、当該技術分野において公知のエ
ッチング技術の何れか、例えば湿式エッチングを用い
て、各種の層を選択的にエッチングして放出器の先端１
３を露出させ、セルフアラインゲート１５および集束リ
ング１９構造を定めることができる。ＣＭＰ工程の結果
として、層除去の順番もまた変えることができる。
ルメカニカルプラナリゼーション（ＣＭＰ）後の中間工
程を示している。実質的に平面状の表面が達成され、そ
れにより第２整合的絶縁層１４が露出する。この時点
（図１０の工程Ｇ）で、当該技術分野において公知のエ
ッチング技術の何れか、例えば湿式エッチングを用い
て、各種の層を選択的にエッチングして放出器の先端１
３を露出させ、セルフアラインゲート１５および集束リ
ング１９構造を定めることができる。ＣＭＰ工程の結果
として、層除去の順番もまた変えることができる。
【００３４】好ましい態様においては、第２絶縁層１４
は選択的にエッチングされ、ゲート１５を露出する。図
５はそれにより第２整合的絶縁層１４がゲート１５と集
束リング１９の間隔を定める手段、並びにそれによりゲ
ート１５および集束リング１９が自動整合される手段を
示している。
は選択的にエッチングされ、ゲート１５を露出する。図
５はそれにより第２整合的絶縁層１４がゲート１５と集
束リング１９の間隔を定める手段、並びにそれによりゲ
ート１５および集束リング１９が自動整合される手段を
示している。
【００３５】図７に示されるように、次にゲート材層１
５がエッチングされる。ゲート材層１５が除去された
後、放出器の先端１３を覆う第１整合的絶縁層１８が露
出する。本法における次の工程は選択的にエッチング可
能な第１絶縁層１８の湿式エッチングであり、放出器の
先端１３を露出させる。図７は絶縁性空胴がエッチング
された後の電界放出デバイスを示している。
５がエッチングされる。ゲート材層１５が除去された
後、放出器の先端１３を覆う第１整合的絶縁層１８が露
出する。本法における次の工程は選択的にエッチング可
能な第１絶縁層１８の湿式エッチングであり、放出器の
先端１３を露出させる。図７は絶縁性空胴がエッチング
された後の電界放出デバイスを示している。
【００３６】別の態様（図示せず）においては、ゲート
材層１５を最初に除去して第１絶縁層１８を露出させる
ことができる。次に、選択的にエッチング可能な絶縁層
１４および１８の両方を同時に除去して放出器の先端１
３を露出させることができる。
材層１５を最初に除去して第１絶縁層１８を露出させる
ことができる。次に、選択的にエッチング可能な絶縁層
１４および１８の両方を同時に除去して放出器の先端１
３を露出させることができる。
【００３７】所望ならば、陰極の先端１３は場合によっ
ては低仕事関数の材料で被覆されうる（図１０の工程
Ｇ′）。低仕事関数の材料にはサーメット（Ｃｒ3 Ｓｉ
＋ＳｉＯ2 ）、セシウム、ルビジウム、窒化タンタル、
バリウム、クロムシリサイド、チタンカーバイト、モリ
ブデンおよびニオブが含まれるが、これらに限定されな
い。
ては低仕事関数の材料で被覆されうる（図１０の工程
Ｇ′）。低仕事関数の材料にはサーメット（Ｃｒ3 Ｓｉ
＋ＳｉＯ2 ）、セシウム、ルビジウム、窒化タンタル、
バリウム、クロムシリサイド、チタンカーバイト、モリ
ブデンおよびニオブが含まれるが、これらに限定されな
い。
【００３８】放出器の先端の被覆は多くの方法で行うこ
とができる。低仕事関数の材料またはその先駆物質を先
端１３の上にスパッタリングまたは他の好適な手段によ
り堆積させることができる。特定の金属（例えばチタン
またはクロム）は急速熱加工（ＲＴＰ）工程の間に先端
のケイ素と反応してシリサイドを形成する。ＲＴＰ工程
の後、未反応の金属は何れも先端１３から除去される。
窒素雰囲気下で、堆積されたタンタルはＲＴＰの間に窒
化タンタル、すなわち特に低い仕事関数を有する物質に
変換されうる。
とができる。低仕事関数の材料またはその先駆物質を先
端１３の上にスパッタリングまたは他の好適な手段によ
り堆積させることができる。特定の金属（例えばチタン
またはクロム）は急速熱加工（ＲＴＰ）工程の間に先端
のケイ素と反応してシリサイドを形成する。ＲＴＰ工程
の後、未反応の金属は何れも先端１３から除去される。
窒素雰囲気下で、堆積されたタンタルはＲＴＰの間に窒
化タンタル、すなわち特に低い仕事関数を有する物質に
変換されうる。
【００３９】被覆工程のバリエーションは殆ど無限であ
る。その結果、放出器の先端１３は平坦なシリコン先端
よりも尖っているだけでなく耐浸蝕性が強く、低い仕事
関数を有する。アニール工程において、耐熱金属と下層
のポリシリコンとの反応によりシリサイドが形成され
る。
る。その結果、放出器の先端１３は平坦なシリコン先端
よりも尖っているだけでなく耐浸蝕性が強く、低い仕事
関数を有する。アニール工程において、耐熱金属と下層
のポリシリコンとの反応によりシリサイドが形成され
る。
【００４０】上記の製造法はかなり変形可能であること
は当業者には明白であろう。例えば、図４および９に示
されるように、ＣＭＰ工程（平坦化工程の相対的レベル
は破線で示される）の前に絶縁層１４，１４ａなどおよ
び導電層１９，１９ａなどを加え、その後選択的に各層
をエッチングして放出器の先端１３を露出させることに
より幾つかの集束リング構造を形成することができる。
は当業者には明白であろう。例えば、図４および９に示
されるように、ＣＭＰ工程（平坦化工程の相対的レベル
は破線で示される）の前に絶縁層１４，１４ａなどおよ
び導電層１９，１９ａなどを加え、その後選択的に各層
をエッチングして放出器の先端１３を露出させることに
より幾つかの集束リング構造を形成することができる。
【００４１】上記で引用した米国特許はすべて、本明細
書に参考文献として組み込まれる。本明細書で例示し、
詳細に説明した特定の方法は単に本発明の態様の代表例
であり、本発明はこれらに限定されないことは理解され
よう。
書に参考文献として組み込まれる。本明細書で例示し、
詳細に説明した特定の方法は単に本発明の態様の代表例
であり、本発明はこれらに限定されないことは理解され
よう。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
ケミカルメカニカルプラナリゼーション（ＣＭＰ）およ
び選択的エッチング技術を用いて放出器の先端に自動整
合されるゲートおよび集束リング構造を形成する方法が
提供される。また、冷陰極放出器の先端の製造において
セルフアラインゲートおよび集束リング構造を使用する
ことにより平面パネルディスプレイの画像鮮明度が向上
する。
ケミカルメカニカルプラナリゼーション（ＣＭＰ）およ
び選択的エッチング技術を用いて放出器の先端に自動整
合されるゲートおよび集束リング構造を形成する方法が
提供される。また、冷陰極放出器の先端の製造において
セルフアラインゲートおよび集束リング構造を使用する
ことにより平面パネルディスプレイの画像鮮明度が向上
する。
【図１】本発明のセルフアライン集束リングのない電界
放出陰極を示す平面パネルディスプレイの断面図であ
る。
放出陰極を示す平面パネルディスプレイの断面図であ
る。
【図２】さらに本発明の集束リング構造を加えて描いた
図１の平面パネルディスプレイの断面図である。
図１の平面パネルディスプレイの断面図である。
【図３】その上に第１絶縁層、導電層、第２絶縁層、集
束電極層および緩衝層が堆積された実質的に円錐状の放
出器の先端を有する電界放出陰極の断面図である。
束電極層および緩衝層が堆積された実質的に円錐状の放
出器の先端を有する電界放出陰極の断面図である。
【図４】さらに複数の絶縁層および集束電極層を描いた
図３の電界放出陰極の断面図である。
図３の電界放出陰極の断面図である。
【図５】ケミカルメカニカルプラナリゼーション（ＣＭ
Ｐ）を行った後の図３の多層構造の断面図である。
Ｐ）を行った後の図３の多層構造の断面図である。
【図６】最初にエッチングした後の図５の構造の断面図
である。
である。
【図７】二度目のエッチング後の図６の構造の断面図で
ある。
ある。
【図８】エッチングした後の図７の構造の断面図であ
る。
る。
【図９】エッチングした後の図４の構造の断面図であ
る。
る。
【図１０】セルフアラインゲートおよび集束リング構造
の形成に含まれる工程のフローチャートである。
の形成に含まれる工程のフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タイラー・エイ・ロウリー アメリカ合衆国、83712 アイダホ州、 ボイーズ、イースト・プラトウ 2599 (72)発明者 デイビット・エイ・キャセイ アメリカ合衆国、83703−6238 アイダ ホ州、ボイーズ、アパートメント 304、 ウィスターレーン 3374 (72)発明者 ジェイ・ブレット・ロルフソン アメリカ合衆国、83709−7236 アイダ ホ州、ボイーズ、ホリリン・ドライブ 6225 (56)参考文献 特開 昭51−120167（ＪＰ，Ａ) 特開 平５−21002（ＪＰ，Ａ) 特開 昭51−120424（ＪＰ，Ａ) 特開 昭52−132771（ＪＰ，Ａ) 特開 昭51−21471（ＪＰ，Ａ) 特表 平４−505073（ＪＰ，Ａ)
Claims (10)
- 【請求項１】 エミッタ先端１３を有する少なくとも一
個の陰極１２を基板１１上に形成する工程、 第１絶縁層１８を前記エミッタ先端１３の上に形成する
工程、 導電層１５を前記第１絶縁層１８の上に形成する工程、 第２絶縁層１４を前記導電層１５の上に形成する工程、 集束電極層１９を前記第２絶縁層１４の上に形成する工
程、 前記積層された基板１１にケミカルメカニカルプラナリ
ゼーション（ＣＭＰ）を施して、上層を平坦化し、前記
集束電極層１９に前記エミッタ先端１３に対してセルフ
アラインな集束電極１９を形成する工程、前記第２絶縁層１４、前記導電層１５および前記第１絶
縁層１８の一部を選択的に除去して、ゲート１５を形成
し、さらに前記エミッタ先端１３を露出させる工程 、 からなるエミッタ先端１３の周囲にセルフアラインゲー
ト１５および集束リング１９を形成する方法。 - 【請求項２】 前記ケミカルメカニカルプラナリゼーシ
ョン（ＣＭＰ）は研磨剤を含む研磨スラリーを用いる請
求項１記載の方法。 - 【請求項３】 さらに、前記エミッタ先端１３の露出工
程の後に、前記エミッタ先端１３に低仕事関数を有する
材料を被覆する工程を含む請求項１または２いずれか１
項記載の方法。 - 【請求項４】 さらに、前記第１絶縁層１８形成工程の
前に前記エミッタ先端１３を酸化により尖鋭化する工程
を含む請求項１ないし３いずれか１項記載の方法。 - 【請求項５】 前記第１絶縁層１８および前記第２絶縁
層１４は前記導電層１５および前記集束電極層１９に関
して選択的にエッチング可能である請求項１ないし４い
ずれか１項記載の方法。 - 【請求項６】 さらに、前記ケミカルメカニカルプラナ
リゼーション（ＣＭＰ）工程前に、Ｓｉ3Ｎ4薄層である
緩衝層２１を前記集束電極層１９の上に堆積させる工程
を含む請求項１ないし５いずれか１項記載の方法。 - 【請求項７】 前記エミッタ先端１３が、光ディスプレ
イの同様のエミッタ先端１３のアレーに組み込まれる請
求項１ないし６いずれか１項記載の方法。 - 【請求項８】 エミッタ先端１３を有する少なくとも一
個の陰極１２を基板１１上に形成する工程、 第１絶縁層１８を前記エミッタ先端１３の上に形成する
工程、 導電層１５を前記第１絶縁層１８の上に形成する工程、 前記導電層１５の上に複数の第２絶縁層１４，１４Ａと
複数の集束電極層１９，１９Ａを交互に形成する工程、 前記積層された基板１１にケミカルメカニカルプラナリ
ゼーション（ＣＭＰ）を施して、上層を平坦化し、前記
集束電極層１９，１９Ａに前記エミッタ先端１３に対し
てセルフアラインな集束電極１９，１９ａを形成する工
程、前記第２絶縁層１４，１４Ａ、前記導電層１５および前
記第１絶縁層１８の一部を選択的に除去して、ゲート１
５を形成し、さらに前記エミッタ先端１３を露出させる
工程 、 からなるエミッタ先端１３の周囲にセルフアラインゲー
ト１５および集束リング１９，１９Ａを形成する方法。 - 【請求項９】 前記ケミカルメカニカルプラナリゼーシ
ョン（ＣＭＰ）は研磨剤を含む研磨スラリーを用いる請
求項８記載の方法。 - 【請求項１０】 さらに、前記第１絶縁層１８形成工程
の前に前記エミッタ先端１３を酸化により尖鋭化する工
程と、前記エミッタ先端１３の露出工程の後に前記エミ
ッタ先端１３に低仕事関数を有する材料を被覆する工程
とを含む請求項８記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7511793A JP2694889B2 (ja) | 1993-03-10 | 1993-03-10 | セルフアラインゲート構造および集束リングの形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7511793A JP2694889B2 (ja) | 1993-03-10 | 1993-03-10 | セルフアラインゲート構造および集束リングの形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275189A JPH06275189A (ja) | 1994-09-30 |
| JP2694889B2 true JP2694889B2 (ja) | 1997-12-24 |
Family
ID=13566933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7511793A Expired - Fee Related JP2694889B2 (ja) | 1993-03-10 | 1993-03-10 | セルフアラインゲート構造および集束リングの形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2694889B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5062761B2 (ja) * | 2008-08-28 | 2012-10-31 | 独立行政法人産業技術総合研究所 | 集束電極一体型電界放出素子及びその作製方法 |
| US9024544B2 (en) | 2009-11-13 | 2015-05-05 | National University Corporation Sizuoka University | Field emission device |
| CN109767961B (zh) * | 2018-12-28 | 2022-09-23 | 中国电子科技集团公司第十二研究所 | 带屏蔽结构的尖锥阵列型场发射电子源及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325632B2 (ja) * | 1973-03-22 | 1978-07-27 | ||
| JPS5436828B2 (ja) * | 1974-08-16 | 1979-11-12 | ||
| JPS52119164A (en) * | 1976-03-31 | 1977-10-06 | Toshiba Corp | Manufacture of flat cathode |
| JPH0322329A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Electric Ind Co Ltd | 平板型画像表示装置 |
| JPH0711937B2 (ja) * | 1989-12-22 | 1995-02-08 | 日本電気株式会社 | 微小真空三極管とその製造方法 |
-
1993
- 1993-03-10 JP JP7511793A patent/JP2694889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275189A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259799A (en) | Method to form self-aligned gate structures and focus rings | |
| US5653619A (en) | Method to form self-aligned gate structures and focus rings | |
| US5186670A (en) | Method to form self-aligned gate structures and focus rings | |
| JP3098483B2 (ja) | 化学・機械研磨法を用いた冷陰極エミッタ先端部の周囲にセルフアライン型のゲート構造体を形成する方法 | |
| US5831378A (en) | Insulative barrier useful in field emission displays for reducing surface leakage | |
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| US6181060B1 (en) | Field emission display with plural dielectric layers | |
| US5965898A (en) | High aspect ratio gated emitter structure, and method of making | |
| US7981305B2 (en) | High-density field emission elements and a method for forming said emission elements | |
| US6445123B1 (en) | Composite self-aligned extraction grid and in-plane focusing ring, and method of manufacture | |
| JP2694889B2 (ja) | セルフアラインゲート構造および集束リングの形成法 | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| US6008064A (en) | Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP) | |
| US6426233B1 (en) | Uniform emitter array for display devices, etch mask for the same, and methods for making the same | |
| US6045425A (en) | Process for manufacturing arrays of field emission tips | |
| KR100301616B1 (ko) | 전계방사형(電界放射型)소자의제조방법 | |
| JPH08138531A (ja) | 電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |