KR20000002648A - 전계방출표시소자의 제조방법 - Google Patents

Abstract

본 발명은 전계방출표시소자의 제조방법에 관한 것으로, 저전압으로 구동할 수 있는 전계방출표시소자의 제조방법에 있어서, 캐소드금속이 형성된 기판 상부에 게이트홀이 구비된 제1절연막을 형성하는 공정과, 상기 게이트홀 내부에 금속팁을 형성하는 공정과, 상기 제1절연막을 일정두께 습식식각하여 단차피복비를 향상시키는 공정과, 전체표면상부에 제2절연막과 게이트금속을 각각 일정두께 적층하는 공정과, 상기 게이트금속과 제2절연막을 에치백하여 게이트금속과 자기정렬된 금속팁을 노출시키는 공정으로 금속팁과 게이트금속간의 거리를 감소시킴으로써 구동전압을 감소시키고 그로인하여 패널 내부의 잔류가스로 인한 이온화 현상을 감소시켜 소자의 라이프 타임 ( life time ) 을 증가시키고, 그에 따른 소자의 특성 및 신뢰성을 향상시키고 소자의 대면적화를 가능하게 하는 기술이다.

Description

전계방출표시소자의 제조방법

본 발명은 전계방출표시소자의 제조방법에 관한 것으로, 특히 에치백 ( etch back ) 공정을 이용하여 게이트홀의 크기를 감소시킴으로써 저전압으로 소자를 구동시킬 수 있도록 하여 소자의 대면적화를 가능하게 하는 기술에 관한 것이다.

일반적으로, 전계방출소자 ( field emission display ; 이하 FED 라 칭함 ) 는, 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10 V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED 는 CRT 의 고선명성과 액정표시장치 ( liquid crystal display; 이하 LCD 라 칭함 ) 의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히, FED 는 경박형의 제작이 가능할 뿐만 아니라, LCD 의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다. 즉, LCD 는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED 는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다. 또한 FED 는 LCD 에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.

초기의 FED 는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 에미터와, 상기 에미터의 양측에 정렬되어 있는 게이트와, 상기 게이트와 일정간격 이격되어 있는 애노드(Anode)로 구성되어, 각각 CRT 의 캐소드, 게이트 및 애노드와 대응된다.

상기의 FED는 애노드에 전압, 예를들어 500∼10 ㎸ 정도의 전압이 인가되어 에미터의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질에 비딪혀서 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.

도시되지는 않았으나 종래기술을 도시하면 다음과 같다.

먼저, 기판 상부에 캐소드 금속을 패터닝하여 그 상부에 절연막과 게이트전극을 형성한 다음, 게이트홀을 형성할 수 있는 팁마스크(도시안됨)를 이용한 식각공정으로 상기 캐소드 금속을 노출시키는 게이트 홀을 형성한다.

그리고, 상기 캐소드 금속 상부의 게이트홀에 금속팁을 형성한다.

상기와 같이 종래기술에 따른 전계방출표시소자의 제조방법은, 금속과 절연막을 연속적으로 식각함으로써 하부금속이 손상될 수 있으며 금속식각공정시 잔류물이 유발될 수 있다. 이로인하여, 높은 구동전압으로 소자가 구동되며, 이것은 패널 내부의 잔류가스들을 이온화시켜 팁에 손상을 줄 수 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 에치백공정을 이용하여 저전압으로 소자를 구동시킬 수 있도록 함으로써 소자의 대면적화를 가능하게 하는 전계방출표시소자의 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f 는 본 발명의 실시예에 따른 전계방출표시소자의 제조방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11 : 기판 13 : 캐소드금속

15 : 제1절연막 17 : 감광막패턴

19 : 희생층 21 : 몰리브덴

23 : 제2절연막 25 : 게이트금속

이상의 목적을 달성하기 위해 본 발명에 따른 전계방출표시소자의 제조방법은,

저전압으로 구동할 수 있는 전계방출표시소자의 제조방법에 있어서,

캐소드금속이 형성된 기판 상부에 절연막홀이 구비된 제1절연막을 형성하는 공정과,

상기 절연막홀 내부에 금속팁을 형성하는 공정과,

상기 제1절연막을 일정두께 습식식각하여 단차피복비를 향상시키는 공정과,

전체표면상부에 제2절연막과 게이트금속을 각각 일정두께 적층하는 공정과,

상기 게이트금속과 제2절연막을 에치백하여 게이트금속과 자기정렬된 금속팁을 노출시키는 공정을 포함하는 것을 특징으로한다.

이하, 첨부된 도면을 참고로하여 본 발명을 상세히 설명하기로 한다.

도 1a 내지 도 1f 는 본 발명에 실시예에 따른 전계방출표시소자의 제조방법을 도시한 단면도이다.

먼저, 기판(11) 상부에 캐소드 금속(13)을 형성하고 그 상부에 제1절연막(15)을 형성한다. 이때, 상기 기판(11)은 유리 또는 실리콘을 사용하며, 상기 제1절연막(15)은 실리콘산화막으로 후속공정으로 형성된 금속팁 높이의 20 ∼ 60 % 정도의 두께로 형성한다. 그 이유는, 제1절연막은 식각할 부분이므로 형성된 팁에 손상을 적게 주면서, 습식식각 시간을 줄이기 위한 것이다.

그 다음에, 전체표면상부에 감광막(17)을 도포하고 팁마스크(도시안됨), 즉 절연막홀을 형성할 수 있는 마스크를 이용하여 상기 감광막(17)을 노광 및 현상하여 감광막(17)패턴을 형성한다.

그리고, 상기 감광막(17)패턴을 마스크로하여 상기 제1절연막(15)을 건식식각한 후, 감광막을 제거한다. (도 1a)

그 다음에, 상기 제1절연막(15) 상부에 희생층(19)을 형성하되, 전자빔을 이용한 방향성 경사증착방법으로 형성한다. 이때, 상기 희생층(19)은 알루미늄이 사용된다.

그리고, 전자빔을 이용한 수직증착방법으로 상기 게이트홀 내부의 캐소드금속(13) 상부에 금속팁을 형성한다. 이때, 상기 금속팁은 몰리브덴(21)을 수직증착하여 형성한다. (도 1b)

그 다음, 상기 희생층(19)을 리프트 오프 ( lift off ) 시켜 희생층(19)과 희생층 상부에 형성된 믈리브덴(21)을 제거하여 몰리브덴(21)으로 형성된 금속팁을 남긴다. (도 1c)

그리고, 상기 몰리브덴(21), 캐소드금속(13) 및 제1절연막(15) 등의 식각선택비 차이를 이용하여 상기 제1절연막(15)을 전체두께의 20 ∼ 60 퍼센트 정도의 두께를 습식식각한다.

이때, 상기 습식식각공정시 제1절연막(15)의 모서리부분 먼저 식각되어 단차피복비가 좋아진다. (도 1d)

그 다음에, 전체표면상부에 제2절연막(23)과 게이트금속(25)을 각각 일정두께 형성한다. 이때, 상기 제2절연막(23)은 플라즈마 화학기상증착 ( plasma enhanced chemical vapor deposition, 이하에서 PECVD 라 함 ) 방법으로 형성한다. 그리고, 상기 게이트금속(25)은 스퍼터링 ( sputtering ) 방법으로 형성한다.

그리고, 에치백공정으로 상기 게이트금속(25)의 철부를 식각하고 그 내부의 제2절연막을 일정두께 식각하여 상기 몰리브덴(21)으로 형성된 금속팁의 상부를 노출시킨다.

상기 에치백공정은, 전체표면상부에 감광막막을 도포한 후, 상부로부터 감광막을 플라즈마로 태워 제거하여 금속팁이 형성된 부분이 노출되도록 하고, 노출된 게이트금속(25)과 제2절연막(23)을 식각하여 금속팁을 노출시킨다. 이때, 상기 금속팁과 게이트금속(25)은 자기정렬된다. (도 1e, 도 1f)

이상에서 설명한 바와같이 본 발명에 따른 전계방출표시소자의 제조방법은, 금속팁과 게이트금속간의 거리를 감소시켜 구동전압을 낮출 수 있으며, 그로인하여 패널 내부의 잔류가스로 인한 이온화 현상을 감소시킨다. 이것은 패널 내부의 이온이 팁을 손상시킬 수 있는 활률이 줄어듬으로 해서 소자의 라이프 타임 ( life time ) 을 증가시킬 수 있고, 그에 따른 소자의 특성 및 신뢰성을 향상시키는 효과가 있다.

Claims (5)

1. 저전압으로 구동할 수 있는 전계방출표시소자의 제조방법에 있어서,

   캐소드금속이 형성된 기판 상부에 게이트홀이 구비된 제1절연막을 형성하는 공정과,

   상기 절연막홀 내부에 금속팁을 형성하는 공정과,

   상기 제1절연막을 일정두께 습식식각하여 단차피복비를 향상시키는 공정과,

   전체표면상부에 제2절연막과 게이트금속을 각각 일정두께 적층하는 공정과,

   상기 게이트금속과 제2절연막을 에치백하여 게이트금속과 자기정렬된 금속팁을 노출시키는 공정을 포함하는 전계방출표시소자의 제조방법.
2. 제 1 항에 있어서,

   상기 제1절연막과 제2절연막은 PECVD 방법을 이용하여 실리콘산화막으로 형성하는 것을 특징으로하는 전계방출표시소자의 제조방법.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 제1절연막은 상기 금속팁의 20 ∼ 60 퍼센트 정도 두께로 형성하는 것을 특징으로하는 전계방출표시소자의 제조방법.
4. 제 1 항에 있어서,

   상기 금속팁은 몰리브덴과 같이 낮은 일함수를 갖는 금속으로 형성하는 것을 특징으로하는 전계방출표시소자의 제조방법.
5. 제 1 항에 있어서,

   상기 제1절연막의 습식식각공정은 상기 제1절연막 전체두께의 20 ∼ 60 퍼센트 정도 두께가 식각되도록 실시하는 것을 특징으로 하는 전계방출표시소자의 제조방법.