KR100282261B1 - 전계방출 캐소드 어레이 및 이의 제조방법 - Google Patents

Abstract

본 발명은 전계방출 캐소드 어레이 및 이의 제조방법에 관한 것으로, 좀 더 상세하게는 소정의 패턴으로 형성된 제1게이트 전극(21)의 상면에 적층된 제1절연층(22)과, 상기 제1절연층(22)의 상면에 피착되어 분화구 형상의 전계방출부(27)를 구비한 전계방출막(26)과 전기적으로 접속되는 캐소드 전극(25), 상기 캐소드 전극(25)의 상부에 순차적으로 적층된 제2절연층(23) 및 제2게이트 전극(24)으로 이루어진 소자를 제조하므로써 저전압 구동이 가능하면서도 공정상 1~2㎛정도의 미세 패턴을 필요로 하지 않으므로 수율이 높고 제조원가를 절감할 수 있는 잇점이 있는 전계방출 캐소드 어레이 및 이의 제조방법에 관한 것이다.

Description

전계방출 캐소드 어레이 및 이의 제조방법

제1도는 종래기술에 의해 제조된 전계방출 캐소드의 단면도이고,

제2도는 종래기술에 의해 제조된 또다른 전계방출 캐소드의 단면도이며,

제3도는 본 발명의 방법에 의해 제조된 전계방출 캐소드의 단면도이고,

제4도는 본 발명의 전계방출 캐소드의 제조공정도이다.

〈도면의 주요부분에 대한 부호의 설명〉

1, 11 : 캐소드전극(도핑된 실리콘) 2, 12 : 절연층

3, 13 : 게이트전극 4 : 전계방출부(Si)

14 : 전계방출부(금속) 21 : 제1게이트 전극

22 : 제1절연층 23 : 제2절연층

24 : 제2게이트 전극 25 : 캐소드전극

26 : 전계방출막 27 : 전계방출부(금속)

31 : 도핑된 실리콘 웨이퍼 32 : 산화마스크

본 발명은 전계방출 캐소드 어레이(Field Emission Cathode Array, 이하 FEA라 칭함) 및 이의 제조방법에 관한 것으로, 좀 더 상세하게는 저전압 구동이 가능하고 수율이 높으며 제조원가를 절감할 수 있는 전계방출 캐소드 어레이 및 이의 제조방법에 관한 것이다.

전계방출 표시기(Field Emission Display, 이하 FED라 칭함)는 평평한 박막판넬 표시기(flat thin panel display)의 일종으로서 최근에 이에 대한 연구개발이 활발히 진행되고 있다.

한편, FEA는 FED중 캐소드수단으로 작용하는데, 저전압구동이 가능한 FEA의 개발이 FED의 성패의 관건이 되고 있다.

FEA의 저전압구동을 가능하게 하기 위해서는 ① 전계방출부인 캐소드의 선단을 예리하게 만드는 방법, ② 게이트(gate) 전극과 캐소드 전계 방출부사이의 거리를 가깝게 만드는 방법, ③ 캐소드 전계방출부 선단의 방출면적(emission area)을 크게 하는 방법, ④ 캐소드 전계방출부 선단을 일함수(work function)가 낮은 물질로 코팅시키는 방법등이 있는데, 본 발명은 상기 ①, ② 및 ③의 방법에 관계된 것이다.

종래의 경우, 본 발명의 선행기술자료인 Technical Digest of IVMC91, PP26~29. 1991.라는 문헌에는 Si를 원추형으로 형성시켜 전계방출부로 사용한 캐소드 어레이의 제조방법과 그 특성이 개시되어 있다. 즉, 제1도에 도시한 바와 같이 도핑된 실리콘으로 이루어진 캐소드 전극(1)위의 소정부에 절연층(2) 및 게이트 전극(3)이 순차적으로 적층되고 원추형 Si전계방출부(4)가 상기 캐소드 전극(1)위에 일체로 형성된 구조를 가진다.

그러나, 이러한 구조의 캐소드 어레이의 경우, 원추형의 캐소드선단에서만 전자방출이 일어나므로 방출면적이 작아지고, 이에 따라 전류량이 상대적으로 낮아지는 단점이 있었다.

이러한 단점을 개선하기 위하여 대한민국 특허출원 제93-4093호에는 방출면적을 넓히려는 시도의 하나로서 전계 방출부를 분화구(volcano) 또는 림(rim) 형태로 제작하는 내용이 개시되어 있다. 즉, 제2도에 도시한 바와 같이 도핑된 실리콘으로 이루어진 캐소드 전극(11)위의 소정부에 절연층(12) 및 게이트 전극(13)이 순차적으로 적층되고 금속으로 이루어진 분화구형 전계방출부(14)가 상기 캐소드 전극(11)위에 일체로 형성된 구조로 이루어져 있다.

그러나, 상술한 두가지 경우 모두 포토리소그래피(photolitho-graphy)공정을 사용하기 때문에 공정상의 단점을 가지고 있었다. 즉, 상기 공정중에는 원형의 산화 마스크(oxide mask)를 형성시키게 되는데, 이때 형성되는 패턴의 크기는 1~3㎛정도로서 대단히 미세한 패턴이기 때문에 대면적 평판 표시기에 사용될 수 있는 대면적 캐소드 어레이를 제작하기 위해서는 매우 고가의 장비가 개발되어야 하며 수율 및 공간적인 일체성(uniformity)이 저하되는 문제점이 있었다.

따라서, 본 발명의 목적은 상기 문제점을 해결할 뿐만 아니라 수율이 높고 제조원가를 절감할 수 있는 전계방출 캐소드 어레이의 제조방법을 제공하는 데 있다.

본 발명의 또다른 목적은 상기 방법으로 제조된 개선된 전계방출 캐소드 어레이를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 전계방출 캐소드 어레이의 제조방법은 a) 도핑된 실리콘 웨이퍼를 열산화시켜 열산화막을 제조하여 산화마스크를 형성시키는 단계; b) 상기 산화마스크를 제외한 부분에 건식에칭을 수행하여 실리콘을 에칭시키고 다시 열산화를 시켜 제1절연막을 형성시키는 단계; c) 스퍼터링법을 사용하여 상기 산화마스크 및 제1절연막위를 증착시켜 전계방출막을 형성시키는 단계; d) 전자빔 증착기를 사용하여 상기 전계방출막에 캐소드전극을 증착시킨 후, 제2절연막과 제2게이트 전극을 형성시키는 단계 ; 및 e) Si 에칭제 또는 SiO₂에칭제로 습식에칭을 수행하는 단계로 이루어진다.

상기 방법으로 제조된 본 발명의 전계방출 캐소드 어레이는 소정의 패턴으로 형성된 제1게이트 전극의 상면에 적층된 제1절연층과, 상기 제1절연층의 상면에 피착되어 분화구 형상의 전계방출부를 구비한 전계 방출막과 전기적으로 접속되는 캐소드 전극, 상기 캐소드 전극의 상부에 순차적으로 적층된 제2절연층 및 제2게이트 전극으로 구성된다.

이하 본 발명의 구성 및 효과를 첨부된 도면을 참조하여 좀 더 상세히 설명하면 다음과 같다.

전계방출 캐소드 어레이는 전술한 바와 같이 전자방출이 일어나는 부위를 원추형 또는 분화구 형태로 제조하여 사용되었지만, 사용시 이의 특성상 또는 공정상에 많은 문제점을 야기시켰다.

본 발명자는 이러한 문제점을 해결하기 위하여 연구를 거듭한 결과 종래의 것들에 비해 제특성이 좀 더 향상된 전계방출 캐소드 어레이 및 이의 좀 더 효과적인 제조방법을 개발한 것이다.

제3도는 본 발명의 방법에 의해 제조된 전계방출 캐소드의 단면도를 나타낸 것이고, 제4(a)~(g)도는 본 발명의 전계방출 캐소드의 제조 공정도를 나타낸 것으로, 도면중 부호 21은 제1게이트 전극, 22는 제1절연층, 23은 제2절연층, 24는 제2게이트 전극, 25는 캐소드전극, 26은 전계방출막, 27은 전계방출부, 31은 도핑된 실리콘 웨이퍼, 32는 산화마스크를 가리킨다.

저전압 구동이 가능한 구조를 가지면서 미세패턴의 형성을 필요로 하지 않는 본 발명의 전계방출 캐소드 어레이의 제작공정을 제4(a)~(g)도를 참조하여 설명하면 다음과 같다.

도핑된 실리콘 웨이퍼(31)를 열산화시켜 열산화막을 형성한 후 포토리소그래피공정을 수행하여 3~20㎛의 지름을 가지는 산화마스크(32)를 형성한다(제4(a)도 참조). 그 뒤, 상기 산화마스크(32)를 제외한 실리콘 웨이퍼부분에 건식에칭을 수행하여 실리콘을 에칭시킨다(제4(b)도 참조). 여기서, 실리콘은 본 발명의 캐소드 어레이의 동작시 제1게이트 전극으로 작동하게 된다.

상기 에칭공정 후, 다시 열산화를 실시하여 제1절연막(22)을 형성시킨다(제4(c)도 참조).

스퍼터링법을 사용하여 5mTorr의 아르곤 압력(Ar pressure)하에서 상기 산화마스크(32) 및 제1절연막(22)위를 증착시켜 전계방출막(26)을 형성시키는데, 여기서 상기 전계방출막의 두께는 약 1300~1700Å정도이다. 또한, 이때 사용되는 전계방출막 물질로는 Mo, W, Hf등이 있으며, 스퍼터링 공정대신 전자빔 증착기(E-beam evaporator)를 사용한 방법으로도 증착이 가능하다(제4(d)도 참조).

한편, 증착시에는 산화마스크층의 새도우(shadowing)효과로 인하여 전계방출막의 에지부분이 약 300Å 정도의 두께로 형성되므로 예리한 선단을 가지게 되고 산화마스크층의 밑부분에는 전계방출막이 증착이 안되므로 리프트-오프(lift-off)공정을 용이하게 해준다.

그 다음, 전자빔 증착기를 이용하여 전계방출막을 수직입사 증착하게 되면 산화마스크로 가려진 부분인 에지부분의 예리한 선단은 그대로 유지되는 반면, 산화마스크로 가려지지 않은 부분은 더욱 더 증착되어 캐소드 어레이의 동작시 바이어스(bias)가 가해지는 캐소드전극(25)으로 사용하기에 적절한 두께의 막으로 형성된다(제4(e)도 참조). 그후, 다시 전자빔 증착기를 사용하여 제2절연막(23) 및 제2게이트 전극(24)을 수직입사 증착하여 형성시킨다(제4(f)도 참조). 이때, 제2절연막 물질로는 SiO₂가 사용되며, 제2게이트 전극물질로는 Mo, W, Nb, Hf등이 바람직하다.

최종적으로, Si 에칭제 또는 SiO₂에칭제를 사용하여 습식에칭을 수행하므로써 본 발명의 전계방출 캐소드 어레이를 제작한다(제4(g)도 참조). 한편, 리프트-오프 공정을 용이하게 하기 위해서는 열산화물 대신 증착산화물(evaporated oxide)을 산화마스크로 사용하는 것도 좋은 방법중의 하나이다.

전술한 제조공정에서는 실리콘 기판을 사용하였을 경우인데, 다른 종류의 기판, 이를테면 글래스 기판을 사용해도 본 발명의 전계방출 캐소드 어레이와 동일한 구조의 소자를 또한 제작할 수 있다. 즉, 예를들면 글래스 기판상에 Ta막을 약 2㎛정도 증착한 상태에서 제4(a)~(g)도의 공정을 수행하므로써 가능하다. 이때 사용되는 산화마스크로는 증착된 SiO₂막이고, 제1절연막으로는 Ta₂O₅, 스퍼터링된 SiO₂등이 바람직하다. 또한, 제2절연막 및 제2게이트 전극막 형성시에는 방향성 입자 증착법인 전자빔 증착공정 대신 스퍼터링법으로 증착하고 에치백(etch back)방법을 이용하는 것도 또한 좋은 방법이다.

전술한 바와 같이 본 발명의 제조방법에 의해 제조된 전계방출 캐소드 어레이는, 제3도에 도시된 바와 같이 소정의 패턴으로 형성된 제1게이트 전극(21)의 상면에 적층된 제1절연층(22)과, 상기 제1절연층(22)의 상면에 피착되어 분화구 형상의 전계방출부(27)를 구비한 전계방출막(26)과 전기적으로 접속되는 캐소드 전극(25), 상기 캐소드 전극(25)의 상부에 순차적으로 적층된 제2절연층(23) 및 제2게이트 전극(24)으로 이루어진 구조를 가진다.

이하 본 발명에 의해 제작된 전계방출 캐소드 어레이의 동작원리를 제3도를 참조하여 설명하면 다음과 같다.

주위분위기가 약 10^-6torr정도인 진공 분위기에서 캐소드 전극(25)에 0V의 바이어스를 인가하고, 제1게이트 전극(21) 및 제2게이트 전극(24)에 약 40V정도의 전압을 인가하면 금속 전계방출막(26)의 첨예부인 전계방출부(27)에서 고전계가 발생하여 전자들이 터널링 기구(tunnelling mechanism)를 통하여 진공준위로 튀어 나오게 되는 바, 이때 그 전자량은 게이트 전극에 가해지는 전압치에 비례하게 된다.

따라서, 캐소드 어레이의 상단에 형광 스크린을 위치시키면 전계방출부(27)에서 나온 전자들이 형광체를 여기시켜 형광 스크린이 발광하게 되는 바, 이 원리를 이용하면 전계방출 표시판넬을 제작할 수 있다.

또한, 제1게이트 전극(21)과 제2게이트 전극(24)에 가해지는 전압을 각각 달리하게 되면 전자가 방출되는 방향을 조절할 수 있으므로 전자빔의 포커싱(focusing)을 제어할 수 있는 장점이 있는 것이다.

이하 본 발명의 실시예를 통하여 본 발명을 좀 더 상세히 설명하지만, 이것이 본 발명의 범주를 한정하는 것은 아니다.

[실시예 1]

먼저 도핑된 실리콘 웨이퍼를 열산화시켜 열산화막을 형성한 후, 포토리소그래피공정을 수행하여 10㎛의 지름을 가지는 산화마스크를 형성시켰다.

이어서, 산화마스크를 제외한 실리콘 웨이퍼부분에 건식에칭을 수행하여 실리콘을 에칭시킨 다음 다시 열산화를 시켜 제1절연막을 형성시켰다. 그리고, 스퍼터링법을 사용하여 5mTorr의 아르곤 압력(Ar pressure)하에서 상기 산화마스크 및 제1절연막위를 증착시켜 몰리브덴으로 이루어진 전계방출막을 약 1500Å두께로 형성시켰다.

그후, 전자빔 증착기를 사용하여 전계방출막에 빔을 수직입사하여 상기 막을 증착시켜 에지부분의 예리한 선단은 유지하면서 산화마스크로 가려지지 않은 부분은 더욱더 증착이 되도록 하여 캐소드전극으로 사용하기에 적절한 두께의 막으로 형성시켰다. 그 다음, 다시 전자빔 증착기를 사용하여 SiO₂로 이루어진 제2절연막과 몰리브덴으로 이루어진 제2게이트 전극을 수직입사 증착하여 형성시켰다.

최종적으로, SiO₂에칭제로 습식에칭을 수행하여 전계방출 캐소드 어레이를 제작하였다.

상기와 같이 제조된 본 발명의 전계방출 캐소드 어레이는 제특성 및 제조공정상에서 종래의 것들에 비해 좀 더 향상되었음을 알 수 있었다.

그러므로, 본 발명에 따른 제조공정을 이용하여 대면적의 전계방출 캐소드 어레이를 제작하게 되면 저전압 구동이 가능하면서도 공정상 1~2㎛정도의 미세 패턴을 필요로 하지 않으므로 수율이 높고 제조원가를 절감할 수 있는 효과가 있다.

Claims (9)

1. 소정의 패턴으로 형성된 제1게이트 전극(21)의 상면에 적층된 제1절연층(22)과, 상기 제1절연층(22)의 상면에 피착되어 분화구 형상의 전계방출부(27)를 구비한 전계방출막(26)과 전기적으로 접속되는 캐소드 전극(25), 상기 캐소드 전극(25)의 상부에 순차적으로 적층된 제2절연층(23) 및 제2게이트 전극(24)으로 이루어진 것을 특징으로 하는 전계방출 캐소드 어레이.
2. 제1항에 있어서, 상기 전계방출막(26)이 Mo, W, 및 Hf로 구성된 군으로부터 선택된 물질로 이루어진 것을 특징으로 하는 전계방출 캐소드 어레이.
3. 제1항 또는 2항에 있어서, 상기 전계방출막의 두께가 약1300~1700Å인 것을 특징으로 하는 전계방출 캐소드 어레이.
4. 제1항에 있어서, 상기 제1절연층이 열산화공정에 의해 제조된 열산화막인 것을 특징으로 하는 전계방출 캐소드 어레이.
5. 제1항에 있어서, 상기 제2절연층 물질이 SiO₂인 것을 특징으로 하는 전계방출 캐소드 어레이.
6. 제1항에 있어서, 상기 제2게이트 전극이 Mo, W, Nb, 및 Hf로 구성된 군으로부터 선택된 물질인 것을 특징으로 하는 전계방출 캐소드 어레이.
7. 제1항에 있어서, 상기 제1게이트 전극이 글래스 기판상에 형성된 Ta막인 것을 특징으로 하는 전계방출 캐소드 어레이.
8. 제7항에 있어서, 상기 캐소드 어레이의 제조시 사용되는 산화마스크가 증착된 SiO₂막이고, 제1절연층이 Ta₂O₅또는 스퍼터링된 SiO₂이며, 제2절연층 및 제2게이트 전극이 스퍼터링법에 의해 형성되는 것을 특징으로 하는 전계방출 캐소드 어레이.
9. a) 도핑된 실리콘 웨이퍼를 열산화시켜 열산화막을 제조하여 산화마스크를 형성시키는 단계 ;

   b) 상기 산화마스크를 제외한 부분에 건식에칭을 수행하여 실리콘을 에칭시키고 다시 열산화를 시켜 제1절연막을 형성시키는 단계 ;

   c) 스퍼터링법을 사용하여 상기 산화마스크 및 제1절연막 위를 증착시켜 전계방출막을 형성시키는 단계 ;

   d) 전자빔 증착기를 사용하여 상기 전계방출막에 캐소드전극을 증착시킨 후, 제2절연막과 제2게이트 전극을 형성시키는 단계 ; 및

   e) Si 에칭제 또는 SiO₂에칭제로 습식에칭을 수행하는 단계로 이루어지는 것을 특징으로 하는 전계방출 캐소드 어레이의 제조방법.