JP3223650B2

JP3223650B2 - 電界放出カソード

Info

Publication number: JP3223650B2
Application number: JP17756193A
Authority: JP
Inventors: 茂生伊藤; 照男渡辺; 和佳大津; 剛宏新山
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1993-06-25
Filing date: 1993-06-25
Publication date: 2001-10-29
Anticipated expiration: 2016-10-29
Also published as: JPH0714500A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコールドカソードとして
知られている電界放出カソードに関するものであり、特
に新規な構成の電界放出カソード及びその製造方法に関
するものである。

【０００２】

【従来の技術】金属または半導体表面の印加電界を１０
⁹ ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われるよ
うになる。これを電界放出（Field Emission）と云い、
このような原理で電子を放出するカソードを電界放出カ
ソード（Field Emission Cathode）と呼んでいる。近
年、半導体加工技術を駆使して、ミクロンサイズの電界
放出カソードからなる面放出型の電界放出カソードを作
成することが可能となっており、電界放出カソードは蛍
光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に用
いられようとしている。

【０００３】図３に、その一例であるエミッタとカソー
ド間に抵抗を有するスピント（Ｓｐｉｎｄｔ）型と呼ば
れる電界放出カソード（以下、ＦＥＣと記す）の斜視図
を示す。この図において、基板１１１上にカソードライ
ン１１２が形成されており、このカソードライン１１２
上にコーン上のエミッタ１１９が抵抗領域１１７を介し
て形成されている。さらに、カソードライン１１２上に
絶縁層１１３を介してゲ−ト１１４が設けられており、
ゲート１１４に設けられた丸い開口部の中にコーン状の
エミッタ１１９が形成され、このエミッタ１１９の先端
部分がゲートに開けられた開口部から臨んでいる。この
エミッタ１１９間のピッチは１０ミクロン以下とするこ
とが出来、このようなエミッタを数万ないし数１０万個
を１枚の基板１１１上に設けることが出来る。

【０００４】ところで、エミッタ１１９の下に抵抗領域
１１７を設ける理由は次の通りである。一般的なＦＥＣ
においてはコーン上のエミッタの先端とゲートとの距離
がサブミクロンという極めて短い距離とされていると共
に、数万個ものエミッタが一枚の基板上に設けられるた
め、製造の過程において塵埃等によりエミッタとゲート
とが短絡してしまうことがある。このように、ゲートと
エミッタとのひとつでも短絡していると、カソードとゲ
ートとが短絡したことになるため、すべてのエミッタに
電圧が印加されなくなり動作不能のＦＥＣとなってしま
っていた。また、ＦＥＣの初期の作動時に局部的な脱ガ
スが生じ、このガスによりエミッタとゲートあるいはア
ノード間が放電を起こすことがあり、このため大電流が
カソードに流れてカソードが破壊してしまうことがあっ
た。

【０００５】さらに、多数のエミッタのうち電子の放出
しやすいエミッタから集中して電子が放出されやすいた
め、そのエミッタに電流が集中することになり、画面上
に異状に明るいスポットが発生することもあった。この
らの動作上の欠点を防止するために、従来は、カソード
とエミッタとの間に抵抗領域を設けるようにしているの
である。

【０００６】すなわち、図３に示すように、抵抗領域１
１７の上にエミッタ１１９を形成すると、この抵抗領域
１１７によりカソード電流が抑制されるため、カソード
１１２が破壊されることがなくなる。また、あるエミッ
タに電流が集中した場合はそのエミッタに設けられた抵
抗領域１１７の電圧降下が大きくなるため、そのエミッ
タ電位が上昇し、このためゲート・カソード間の電圧が
下降し、電流の集中を防止することができるようにな
る。したがって、抵抗領域１１７を設けることにより、
ＦＥＣの製造上の歩留りが向上したり、安定な動作を行
わせたりすることができるようになる。

【０００７】次に、図３に示すＦＥＣの製造過程を図４
に示す。まず、図４（ａ）に示すように、ガラス等の基
板１１１の上にカソードライン１１２が蒸着により形成
されており、さらにその上に絶縁層１１３であるＳｉＯ
₂ 層１１３が形成されている。さらに、その上にゲート
１１４となるニオブ（Ｎｂ）が蒸着され、ゲート１１４
上にフォトレジストを塗布した後、パターニング及びエ
ッチングを行いゲート１１４及び絶縁層１１３に穴開け
が行われている。

【０００８】次に、同図（ｂ）に示すように、基板１１
１を回転させながら、斜め方向から剥離層１１５となる
アルミニウムの蒸着を行う。このように斜め蒸着を行う
と、剥離層１１５はあけた穴の中には蒸着されずにゲー
ト１１３の表面にのみ選択的に蒸着されるようになる。

【０００９】さらに、同図（ｃ）に示すように剥離層１
１５の上からモリブデンの混合物等からなる抵抗材料層
１１６を堆積させる。すると、この抵抗材料は穴開けし
た穴の中にも堆積し、カソードライン１１２上に台形状
の台からなる抵抗領域１１７が形成される。次に、この
抵抗材料層１１６の上からエミッタ材料であるモリブデ
ンを抵抗材料層１１６の上から堆積させると、同図
（ｄ）に示すように上記台形状の抵抗領域１１７の上
に、モリブデンがコーン１１９の形状で堆積する。この
後、ゲート１１３上の剥離層１１５及び抵抗材料層１１
６及びエミッタ材料層１１８をエッチングにより、共に
除去すると、同図（ｅ）に示すような形状のＦＥＣが得
られるようになる。

【００１０】図４（ｅ）に示すＦＥＣはコーン上のエミ
ッタ１１９とゲート電極１１３との距離をサブミクロン
とすることが出来るため、エミッタ１１９とゲート１１
３間にわずか数１０ボルトの電圧を印加することにより
エミッタ１１９から電子を放出させることが出来るよう
になる。

【００１１】

【発明が解決しようとする課題】しかしながら、図３に
示すＦＥＣにおいては次のような問題点がある。（１）エミッタの先端はゲートに対して高さが均一で、
かつ、ゲートとの距離がほぼ一定であることが望ましい
が、抵抗領域の蒸着とエミッタ金属の蒸着との２度の蒸
着によりエミッタが形成されており、蒸着の厚さを均一
にすることは困難であることから、２度の蒸着により形
成される個々のエミッタの高さを均一化することは極め
て困難になる。したがって、エミッタの高さにばらつき
が生じてしまうという問題点がある。また、抵抗領域の
厚さにばらつきが生じると、抵抗値もばらついてしまう
問題点もある。

【００１２】（２）剥離層は斜め蒸着により形成される
ため、剥離層の開口部はゲートの開口部より小さくな
る。そして、正蒸着により抵抗層は形成されるため、台
形状の抵抗領域の径は開口部の底部の径より小さくな
る。すると、この抵抗領域の上にエミッタ金属を蒸着し
た場合、この金属が台形状の抵抗領域の上だけでなく台
形状の周囲を覆う形で蒸着される恐れがあり、エミッタ
がこの抵抗領域の周囲のエミッタ蒸着金属を介してカソ
ード導体と電気的に接続されてしまい、抵抗領域を設け
る意味がなくなるという問題点がある。

【００１３】（３）台形状の抵抗領域の径が（２）で述
べたように小さいため、抵抗領域すなわちエミッタに流
せる電流を大きく取ることができずＦＥＣの出力を大き
くすることができないという問題点がある。（４）台形状の低抗層の上にエミッタ金属が蒸着されて
いることから、エミッタ金属が剥離する恐れがあり、Ｆ
ＥＣのコーンの機械的強度が小さいという問題がある。

【００１４】上記問題点を回避するために、カソード導
体上の全面に抵抗層を蒸着するようにして、エミッタと
カソードとの間に抵抗を形成するようにした電界放出カ
ソードも提案されており、このＦＥＣの断面を図５に示
す。この図において、基板５１の上にカソード５２の導
体が蒸着等により形成されており、このカソード５２の
上に全面に抵抗層５３が設けられている。この抵抗層５
３の上には絶縁層５４と、この絶縁層５４を介してゲー
ト５５の導体が蒸着等により形成されている。さらに、
ゲート５５及び絶縁層５４に設けられた開口部の中にコ
ーン状のエミッタ５６が形成されている。

【００１５】このように形成されたＦＥＣにおいては、
抵抗層５３の抵抗Ｒがエミッタ５６の直下のみに設けら
れておらず、各エミッタに共通に設けられていることか
ら、各エミッタ毎の抵抗値が膜厚分布に依存すること
や、電子放出中のエミッタやゲートの爆発により、エミ
ッタとゲートとが短絡されるとそのエミッタに電流が集
中して流れ、共通に設けられた抵抗層を通じて他のエミ
ッタへも影響を及ぼすと云う問題点があった。また、グ
ラフィックディスプレイ等の場合、カソードライン間の
リークが抵抗層によって損なわれるという問題点があっ
た。

【００１６】図５に示すＦＥＣの問題点を解決しようと
した、さらに他の従来のＦＥＣを図６に示す。この図
におけるＦＥＣは、カソードラインを格子状に形成する
と共に、この格子状のカソードラインの上全面に抵抗層
を形成する。そして、この格子枠内の抵抗層上に複数の
エミッタからなるエミッタアレイを形成するようにして
いる。このように構成すると、格子枠内のエミッタとゲ
ートとが短絡した場合、格子枠内のエミッタにしか悪影
響が及ばない。

【００１７】しかしながら、このＦＥＣにおいてはカソ
ードラインを正確な位置に精度良く形成したり、ゲート
に開口する穴を作成するためのマスクの位置合わせを精
度良く行わなければならないことからＦＥＣの製造が困
難となる。さらに、格子枠内のエミッタのうちカソード
ラインと距離の近い周辺部のエミッタからはエミッショ
ン電流が多くなり、逆に中央部のエミッタからはエミッ
ション電流が小さくなることから、エミッタの電流にア
ンバランスが生じ、エミッタ電流が均一化することがで
きなくなる。また、カソードラインの上にはエミッタを
形成しないこと、及びエミッタ電流を均一化するために
は、原理上格子枠内には４個又は１個しかエミッタを設
けることが出来ないことから、カソードライン形成の微
細加工が必要であると共にエミッタの面密度が低下する
と云う問題点があった。

【００１８】そこで、本発明はエミッタの直下に容易に
独立した抵抗領域を形成することが出来ると共に、エミ
ッタをゲートに対し均一な高さ及び距離をもって形成で
きるようにした電界放出カソードを提供することを目的
としている。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明はカソードの上に不純物をドープした第１絶
縁層を設け、この第１絶縁層の上にエミッタ及び第２絶
縁層を介してゲートを形成するようにしたものである。
そして、エミッタを形成する前にゲートに設けられた開
口部をフォトマスクとして、レーザあるいはランプ等を
用いて局部的な第１絶縁層のアニールを行うことによ
り、エミッタが形成される第１絶縁層の部分を抵抗化す
るようにしたものである。

【００２０】

【作用】本発明の電界放出カソードによれば、エミッタ
を２回の蒸着を用いて形成することなくエミッタの直下
だけに独立して抵抗領域を設けることが出来るため、エ
ミッタの高さ及びゲートとの距離を均一にすることが出
来ると共に、抵抗領域の径が小さくなることがなくなる
ため、出力を大きくとることが出来る。さらに、抵抗領
域の抵抗値をレーザ等のパワーを制御することにより任
意の値にすることが出来る。また、ＦＥＣの機械的強度
が低下することもなくなる。

【００２１】

【実施例】本発明の電界放出カソードの斜視図を図１に
示す。この図において、ガラス等の基板１の上にカソー
ド２が蒸着により形成されており、カソード２の上に第
１絶縁層３及び第２絶縁層４が積層されている。さら
に、第２絶縁層４の上にはゲート５が形成されており、
ゲート５及び第２絶縁層４に開口された穴の中にエミッ
タ７が蒸着により形成されている。

【００２２】さらに、エミッタ７の直下には第１絶縁層
３をアニールすることにより抵抗化された抵抗領域６が
形成されている。なお、カソード２はアニールにより高
温とされるため、高温とされても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点金属を材料としてスパッタ法に
より形成されており、ゲート５はＴｉ，Ｃｒ，Ｎｂ，Ｍ
ｏ，Ｗ等の金属を材料としてスパッタ法により形成され
ている。

【００２３】そして、上記ＦＥＣは半導体製造技術をも
って作成することが出来るため、エミッタ７間の間隔は
１０ミクロン以下として製造することが出来る。このた
め、ゲート・カソード間に僅か数１０ボルトの電圧Ｖ_GE
を印加することによりエミッタ７から電子を放出するこ
とが出来る。エミッタ７から放出された電子はゲート５
上に離隔して正電圧Ｖ_A の印加されたアノード８を設け
ておけば、このアノード８により捕集することが出来
る。

【００２４】次に、図１に示すＦＥＣの製造過程を図２
に示す。この図の（ａ）において、ガラス等の基板１の
上に高融点金属材料をスパッタすることにより形成され
たカソード２の薄膜導体が設けられており、カソード２
の上には第１絶縁層及び第２絶縁層が積層されている。
第１絶縁層３は、例えばＳｉ₂ Ｈ₆ をガス種としてＰＨ
₃ をドープガスとして用い、減圧ＣＶＤ（ＬＰＣＶＤ）
法によりアモルファスシリコンを成膜することにより形
成されている。この第１絶縁層３の抵抗値は約１０⁷ 〜
１０¹²Ωｃｍである。また、第２絶縁層４はガス種とし
てＳｉＨ₄ 及びＮ₂ Ｏ，Ｎ₂ を用いてプラズマＣＶＤ法
あるいはスパッタ法により二酸化シリコン（ＳｉＯ₂ ）
を約１ミクロン成膜することにより形成されている。

【００２５】さらに、第２絶縁層４の上にはゲート５の
導体が形成されている。ゲート５はＴｉ，Ｃｒ，Ｎｂ，
Ｍｏ，Ｗ等の金属材料から選択された金属を用いて、ス
パッタ法により約０．４ミクロンの厚さで成膜されてい
る。このゲート５の上にはレジスト層１１が塗布されフ
ォトリソグラフィ法あるいはエッチング法により、レジ
スト層１１及びゲート５に開口部を形成している。この
開口部の径は約１ミクロンとされている。また、ゲート
５の導体のエッチングはＳＦ₆ 等を用いたドライエッチ
ング法が好適である。

【００２６】この開口部からさらにエッチングを行い、
図（ｂ）に示すように第２絶縁層４に開口部を設ける。
このエッチングはＢＨＦでウエットエッチングするか、
あるいはＣＨＦ₃ 等のガスを用いて反応性イオンエッチ
ング（ＲＩＥ）により行えば良い。

【００２７】この選択性のエッチングにより所定の面積
を有する第１絶縁層が開口部の底部に露出される。そこ
で、ゲート５をマスクパターンとして、例えばレーザを
照射すると第１絶縁層３の露出部分にレーザが照射され
て、その部分の温度が瞬時に高温とされる。これによ
り、第１絶縁層３の露出部分のレーザアニールが行われ
る。このレーザとしては、例えばＸｅＣｌエキシマレー
ザ（波長λ＝３０８ｎｍ）を用いることが出来る。

【００２８】レーザアニールの行われた第１絶縁層３の
部分６は、アニールされたことにより抵抗化され、１×
１０〜１×１０⁶ Ωｃｍの抵抗率が得られるようにな
る。この抵抗率の調整はレーザのパワーを調整すること
により行うことが出来、任意の抵抗値に調整することが
出来る。また、レーザに替えてランプによるアニールを
行っても良い。アニールを行った後に、同図（ｃ）に示
すように、ゲート５の上にアルミニウムからなる剥離層
１２を斜め回転蒸着法を用いて、ゲート５に設けた開口
部内に蒸着されないように形成する。これに使用する蒸
着法としては電子ビーム（ＥＢ）蒸着法を用いることが
出来る。

【００２９】次に、同図（ｄ）に示すように、剥離層１
２が形成された基板１にモリブデン（Ｍｏ）等の金属材
料をＥＢ蒸着等により、基板１にたいし垂直方向から正
蒸着を行い、コーン状のエミッタ７を開口部内の抵抗領
域６の上に形成する。そして、エミッタ７の形成された
基板１を燐酸中で、Ｍｏ等のエミッタ材料層１３を剥離
層１２と共に除去すると、同図（ｅ）に示すような電界
放出カソードが得られる。

【００３０】上記の説明では第１絶縁層としてアモルフ
ァスシリコンを用いたが、これに替えてポリシリコンを
用いるようにしてもよい。また、第１絶縁層３にドープ
する不純物の材料としては、燐（Ｐ）に替えてボロン
（Ｂ），ビスマス（Ｂｉ），ガリウム（Ｇａ），インジ
ウム（Ｉｎ），タリウム（Ｔｌ）等を用いることが出来
る。

【００３１】なお、基板毎に行われるアニールによって
も抵抗領域の抵抗値を均一化することが出来るように、
基板の周辺部に第１絶縁層の形成過程と同時にモニタ用
の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検
出しながらアニールを行い、所望の抵抗値がモニタ用の
絶縁層から得られたときにアニールを終了するようにす
れば、均一化された抵抗値の抵抗領域を有する電界放出
カソードを製造することが出来る。

【００３２】

【発明の効果】本発明は以上のように構成されているた
め、ゲートに設けられた開口をフォトマスクとしてセル
フアラインで正確に各エミッタコーンの直下のみに所定
の抵抗領域を設けることが出来る。このため、フォトマ
スクを追加して用意する必要がない。また、エミッタを
カソードラインの格子枠内に設ける従来のＦＥＣに比較
してカソードラインの寸法及び位置にそれほどの精度を
必要とせず、抵抗領域の作製を容易に行うことが出来る
と共に、格子枠を設ける必要がないためエミッタの密度
が低下することがなくなり、面内における電子の均一性
が向上する。

【００３３】さらに、第１絶縁層を局部的にアニールし
て抵抗領域を作製しているため、レーザ等のパワー密度
を替えることにより必要とされる所定の抵抗値を正確に
制御することが出来る。また、このため、均一性、再現
性及び位置精度に優れた抵抗領域を形成することが出来
る。

【図面の簡単な説明】

【図１】本発明の電界放出カソードの斜視図である。

【図２】本発明の電界放出カソードの製造行程を示す図
である。

【図３】従来の電界放出カソードの斜視図である。

【図４】従来の電界放出カソードの製造過程を示す図で
ある。

【図５】従来の他の電界放出カソードの断面を示す図で
ある。

【図６】従来のさらに他の電界放出カソードのカソード
ラインとエミッタとの配置を示す図である。

【符号の説明】

１，５１，１１１基板２，５２，１１２カソード３第１絶縁層４第２絶縁層５，５５，１１４ゲート６，１１７抵抗領域７，５６，６２，１１９エミッタ８，１２０アノード１１レジスト１２，１１５剥離層１３，１１８エミッタ材料層５３抵抗層５４，１１３絶縁層６１カソードライン１１６抵抗材料層

───────────────────────────────────────────────────── フロントページの続き (72)発明者新山剛宏千葉県茂原市大芝629 双葉電子工業株式会社内 (56)参考文献特開平５−47296（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/304

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成されたカソードと、該カソード上に形成された第１の絶縁層と、該第１の絶縁層の上に第２の絶縁層を介して形成された
ゲートと、該ゲートと上記第２の絶縁層に設けられた開口部の中
で、かつ、第１の絶縁層の上に形成されたコーン状のエ
ミッタ、を備える電界放出カソードにおいて、上記第１の絶縁層の、上記コーン状のエミッタの直下の
みが抵抗化されていることを特徴とする電界放出カソー
ド。
【請求項２】上記第１の絶縁層が不純物のドープされた
アモルファスシリコンあるいはポリシリコンからなるこ
とを特徴とする請求項１記載の電界放出カソード。
【請求項３】上記ゲートをフォトマスクとしてレーザま
たはランプ等の光線を照射することにより、上記第１の
絶縁層を抵抗化することを特徴とする請求項１あるいは
２に記載の電界放出カソード。
【請求項４】上記抵抗化された抵抗領域の抵抗率を１×
１０¹ 〜１×１０⁶ Ωｃｍとすることを特徴とする請求
項１ないし３のいずれかに記載の電界放出カソード。