JPH1167057A - 微小冷陰極 - Google Patents
微小冷陰極Info
- Publication number
- JPH1167057A JPH1167057A JP21506597A JP21506597A JPH1167057A JP H1167057 A JPH1167057 A JP H1167057A JP 21506597 A JP21506597 A JP 21506597A JP 21506597 A JP21506597 A JP 21506597A JP H1167057 A JPH1167057 A JP H1167057A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- tip
- cold cathode
- emitter tip
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 ゲート−エミッタ間電流リークを抑制して長
寿命化を可能にする微小冷陰極を提供する。 【解決手段】 この微小冷陰極４９は、基板４１上に形
成したエミッタティップ４８から構成され、その周囲を
絶縁膜４５、４６とその上に形成したゲート電極５０と
により取り囲まれていて、エミッタティップ４８に面す
る絶縁膜４５、４６の側壁面である絶縁膜沿面をエミッ
タティップ４８の先端から少なくとも部分的に掩蔽する
ことにより、エミッタティップ４８とゲート電極５０間
のリーク電流の発生を抑制する。
寿命化を可能にする微小冷陰極を提供する。 【解決手段】 この微小冷陰極４９は、基板４１上に形
成したエミッタティップ４８から構成され、その周囲を
絶縁膜４５、４６とその上に形成したゲート電極５０と
により取り囲まれていて、エミッタティップ４８に面す
る絶縁膜４５、４６の側壁面である絶縁膜沿面をエミッ
タティップ４８の先端から少なくとも部分的に掩蔽する
ことにより、エミッタティップ４８とゲート電極５０間
のリーク電流の発生を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、微小な真空管の集
積化デバイスやフラットパネルディスプレイ、あるいは
電子発生装置等に応用される、半導体微細加工技術を駆
使して製作された微小冷陰極に関する。
積化デバイスやフラットパネルディスプレイ、あるいは
電子発生装置等に応用される、半導体微細加工技術を駆
使して製作された微小冷陰極に関する。
【０００２】
【従来の技術】近年、固体素子の速度限界を克服するた
め、半導体の微細加工技術を利用して微小な真空管を作
る試みに端を発して、微小な電界放射型冷陰極を多数配
列、集積化したフラットパネルディスプレイや、微小な
電子鏡筒の開発が進められている。最近では、こうした
微小冷陰極を電子源として用いて電子ビーム装置に応用
しようとする研究・開発もさかんに行われている。
め、半導体の微細加工技術を利用して微小な真空管を作
る試みに端を発して、微小な電界放射型冷陰極を多数配
列、集積化したフラットパネルディスプレイや、微小な
電子鏡筒の開発が進められている。最近では、こうした
微小冷陰極を電子源として用いて電子ビーム装置に応用
しようとする研究・開発もさかんに行われている。
【０００３】微小冷陰極の製造方法としては、いくつか
の方法が提案されている。例えば、アルミナ基板上にＭ
ｏ陰極膜層とアルミナ絶縁膜層とＭｏ陽極膜層を順次被
着し、Ｍｏ陽極膜層の一部にエッチング孔を形成したの
ち、そのエッチング孔を通してアルミナ絶縁膜層を選択
エッチングして空孔を形成し、次いでＭｏ陽極膜層のエ
ッチング孔の上方からＭｏを、また、斜め方向からアル
ミナを基板を回転しながら、蒸着またはスパッタして、
前記空孔の底部にＭｏの冷陰極コーンを形成する方法が
知られている（J. of Appl. Phys., vol.39, p3504, 19
68)。
の方法が提案されている。例えば、アルミナ基板上にＭ
ｏ陰極膜層とアルミナ絶縁膜層とＭｏ陽極膜層を順次被
着し、Ｍｏ陽極膜層の一部にエッチング孔を形成したの
ち、そのエッチング孔を通してアルミナ絶縁膜層を選択
エッチングして空孔を形成し、次いでＭｏ陽極膜層のエ
ッチング孔の上方からＭｏを、また、斜め方向からアル
ミナを基板を回転しながら、蒸着またはスパッタして、
前記空孔の底部にＭｏの冷陰極コーンを形成する方法が
知られている（J. of Appl. Phys., vol.39, p3504, 19
68)。
【０００４】あるいは、シリコン基板の等方性エッチン
グによりシリコンの冷陰極コーンを形成する方法も提案
されている（Mat. Res. Soc. Symp., vol.76, p25, 198
7)。
グによりシリコンの冷陰極コーンを形成する方法も提案
されている（Mat. Res. Soc. Symp., vol.76, p25, 198
7)。
【０００５】一例として、後者について、以下に示す主
な工程を、図１、図２を参照して順を追って簡単に説明
する。 工程１： シリコン基板１の上に、一様な厚さの絶縁
膜、例えばＳｉＯ2 膜２を熱酸化法で形成する（図１
（ａ））。 工程２： こうして基板１に形成したＳｉＯ2 膜２を、
フォトリソグラフィ法で、円形のＳｉＯ2 マスクパター
ン３が残るように、例えば、ＣＦ4 ＋Ｈ2 ガスを用いて
ＳｉＯ2 膜のみをリアクティブイオンエッチング（ＲＩ
Ｅ）して除去する（図１（ｂ））。 工程３： ＳｉＯ2 マスクパターン３を形成した基板１
を、例えば、ＳＦ6 ガスを用いてシリコンのみを等方的
にリアクティブイオンエッチングして、ＳｉＯ 2 マスク
パターン３の下にエミッタコーン部４を形成する（図１
（ｃ））。この時、コーン頭部からＳｉＯ2 マスクパタ
ーン３が取れてしまう前にエッチングを中止する。 工程４： エミッタコーン部４を形成した基板１に熱酸
化処理を施し、表面にＳｉＯ2 膜５を形成する（図１
（ｄ））。 工程５： 熱酸化処理済み基板１の上方から絶縁膜、例
えば、ＳｉＯ2 膜６を電子ビーム蒸着で形成する（図２
（ａ））。 工程６： ＳｉＯ2 膜６を形成した基板１の上方からゲ
ート電極膜、例えば、Ｍｏ膜７を電子ビーム蒸着で形成
する（図２（ｂ））。 工程７： Ｍｏ膜７を形成した基板１のＳｉＯ2 マスク
パターン３をフッ酸で選択的にエッチングし、更に引き
続いて、露出したコーン部４の円錐側面に形成されてい
る熱酸化膜５のエッチングを継続して完全に除去し、冷
陰極ティップ８を露出させ、シリコン基板上にシリコン
からなる微小冷陰極９を形成する（図２（ｃ））。
な工程を、図１、図２を参照して順を追って簡単に説明
する。 工程１： シリコン基板１の上に、一様な厚さの絶縁
膜、例えばＳｉＯ2 膜２を熱酸化法で形成する（図１
（ａ））。 工程２： こうして基板１に形成したＳｉＯ2 膜２を、
フォトリソグラフィ法で、円形のＳｉＯ2 マスクパター
ン３が残るように、例えば、ＣＦ4 ＋Ｈ2 ガスを用いて
ＳｉＯ2 膜のみをリアクティブイオンエッチング（ＲＩ
Ｅ）して除去する（図１（ｂ））。 工程３： ＳｉＯ2 マスクパターン３を形成した基板１
を、例えば、ＳＦ6 ガスを用いてシリコンのみを等方的
にリアクティブイオンエッチングして、ＳｉＯ 2 マスク
パターン３の下にエミッタコーン部４を形成する（図１
（ｃ））。この時、コーン頭部からＳｉＯ2 マスクパタ
ーン３が取れてしまう前にエッチングを中止する。 工程４： エミッタコーン部４を形成した基板１に熱酸
化処理を施し、表面にＳｉＯ2 膜５を形成する（図１
（ｄ））。 工程５： 熱酸化処理済み基板１の上方から絶縁膜、例
えば、ＳｉＯ2 膜６を電子ビーム蒸着で形成する（図２
（ａ））。 工程６： ＳｉＯ2 膜６を形成した基板１の上方からゲ
ート電極膜、例えば、Ｍｏ膜７を電子ビーム蒸着で形成
する（図２（ｂ））。 工程７： Ｍｏ膜７を形成した基板１のＳｉＯ2 マスク
パターン３をフッ酸で選択的にエッチングし、更に引き
続いて、露出したコーン部４の円錐側面に形成されてい
る熱酸化膜５のエッチングを継続して完全に除去し、冷
陰極ティップ８を露出させ、シリコン基板上にシリコン
からなる微小冷陰極９を形成する（図２（ｃ））。
【０００６】こうして形成したシリコン微小冷陰極９
は、真空中でエミッタティップ８とゲート電極１０（図
２（ｃ））間に所定の電圧を印加すると、エミッタティ
ップ８のコーン先端に大きな電界が生じ、電界放出が起
きて電子を放出する。
は、真空中でエミッタティップ８とゲート電極１０（図
２（ｃ））間に所定の電圧を印加すると、エミッタティ
ップ８のコーン先端に大きな電界が生じ、電界放出が起
きて電子を放出する。
【０００７】
【発明が解決しようとする課題】微小冷陰極を長時間動
作させた際に、ゲート電極とエミッタ間に電流リークが
発生する場合がある。我々の調査の結果、図３に示すよ
うに、この電流リークはエミッタティップ８を取り囲む
ゲート−エミッタ間絶縁膜５、６の沿面（エミッタティ
ップ８に面する絶縁膜５、６の側壁面）で発生し、すな
わち１５で示したリーク経路で電流リークが発生してお
り、そしてこの電流リークはエミッタからの電子放出が
ある場合にのみ発生することから、電子放出が引きがね
となってリークを引き起こしていることが分かった。絶
縁膜沿面にエミッタからの放出電子が入射することで電
流リークが発生する原因は十分解明されてはいないが、
放出電子の入射により沿面でコンタミネーションや何ら
かの生成物が形成されていると考えられる。ゲート−エ
ミッタ間電流リークは微小冷陰極の累計動作時間が増え
るにつれて、例えば数十時間から数百時間動作後に目立
つようになり、そして電流リークが発生すると、電源負
荷が増大するためエミッタからの電子放出が困難とな
り、それ故に微小冷陰極の寿命が制限されてしまう。
作させた際に、ゲート電極とエミッタ間に電流リークが
発生する場合がある。我々の調査の結果、図３に示すよ
うに、この電流リークはエミッタティップ８を取り囲む
ゲート−エミッタ間絶縁膜５、６の沿面（エミッタティ
ップ８に面する絶縁膜５、６の側壁面）で発生し、すな
わち１５で示したリーク経路で電流リークが発生してお
り、そしてこの電流リークはエミッタからの電子放出が
ある場合にのみ発生することから、電子放出が引きがね
となってリークを引き起こしていることが分かった。絶
縁膜沿面にエミッタからの放出電子が入射することで電
流リークが発生する原因は十分解明されてはいないが、
放出電子の入射により沿面でコンタミネーションや何ら
かの生成物が形成されていると考えられる。ゲート−エ
ミッタ間電流リークは微小冷陰極の累計動作時間が増え
るにつれて、例えば数十時間から数百時間動作後に目立
つようになり、そして電流リークが発生すると、電源負
荷が増大するためエミッタからの電子放出が困難とな
り、それ故に微小冷陰極の寿命が制限されてしまう。
【０００８】微小冷陰極を電子源として用いる冷陰極装
置において、アレイ状のエミッタ（ＦＥＡ）を用いるデ
ィスプレイ等では、エミッタアレイを複数のブロックに
分離し、ヒューズ構造を用いて、不良となったエミッタ
を切り離すことによりアレイの冗長性を持たせ、装置の
長寿命化を可能としている。しかしながら、例えば、微
小冷陰極を電子源として用いるマイクロ電子銃において
は、単一のエミッタを電子源として用いることから、エ
ミッタアレイで採用されているような冗長手段を用いる
ことができない。そのため、このような用途では単一の
エミッタ自体の寿命を延ばすことが不可欠である。ま
た、エミッタアレイのように多数の微小冷陰極を用いる
装置においても、個々の微小冷陰極の寿命の延長は願っ
てもないことである。
置において、アレイ状のエミッタ（ＦＥＡ）を用いるデ
ィスプレイ等では、エミッタアレイを複数のブロックに
分離し、ヒューズ構造を用いて、不良となったエミッタ
を切り離すことによりアレイの冗長性を持たせ、装置の
長寿命化を可能としている。しかしながら、例えば、微
小冷陰極を電子源として用いるマイクロ電子銃において
は、単一のエミッタを電子源として用いることから、エ
ミッタアレイで採用されているような冗長手段を用いる
ことができない。そのため、このような用途では単一の
エミッタ自体の寿命を延ばすことが不可欠である。ま
た、エミッタアレイのように多数の微小冷陰極を用いる
装置においても、個々の微小冷陰極の寿命の延長は願っ
てもないことである。
【０００９】従って、本発明の目的は、ゲート−エミッ
タ間電流リークを抑制して長寿命化を可能にする微小冷
陰極を提供することである。
タ間電流リークを抑制して長寿命化を可能にする微小冷
陰極を提供することである。
【００１０】
【課題を解決するための手段】本発明の微小冷陰極は、
基板上に形成したエミッタティップから構成され、その
周囲を絶縁膜とその上に形成したゲート電極とにより取
り囲まれた電界放射型微小冷陰極であって、エミッタテ
ィップに面する絶縁膜の側壁面である絶縁膜沿面をエミ
ッタティップの先端から少なくとも部分的に掩蔽するこ
とにより、エミッタティップとゲート電極間のリーク電
流の発生を抑制したことを特徴とする。
基板上に形成したエミッタティップから構成され、その
周囲を絶縁膜とその上に形成したゲート電極とにより取
り囲まれた電界放射型微小冷陰極であって、エミッタテ
ィップに面する絶縁膜の側壁面である絶縁膜沿面をエミ
ッタティップの先端から少なくとも部分的に掩蔽するこ
とにより、エミッタティップとゲート電極間のリーク電
流の発生を抑制したことを特徴とする。
【００１１】
【発明の実施の形態】本発明の一つの態様においては、
ゲート電極の絶縁膜側壁からの張出しを大きくすること
で、その張出したゲート電極により絶縁膜沿面をエミッ
タティップ先端から少なくとも部分的に掩蔽する。ゲー
ト電極とエミッタティップ先端との距離は微小冷陰極の
性能に関し重要なものであるから、具体的には、絶縁膜
とエミッタティップとの間隔をより広くとるように、エ
ミッタティップに対して絶縁膜沿面を後退させる。
ゲート電極の絶縁膜側壁からの張出しを大きくすること
で、その張出したゲート電極により絶縁膜沿面をエミッ
タティップ先端から少なくとも部分的に掩蔽する。ゲー
ト電極とエミッタティップ先端との距離は微小冷陰極の
性能に関し重要なものであるから、具体的には、絶縁膜
とエミッタティップとの間隔をより広くとるように、エ
ミッタティップに対して絶縁膜沿面を後退させる。
【００１２】張出したゲート電極を利用して絶縁膜沿面
をエミッタティップ先端から少なくとも部分的に掩蔽す
るもう一つの態様においては、エミッタティップ先端を
ゲート電極より電子放出方向に突出させるようにする。
をエミッタティップ先端から少なくとも部分的に掩蔽す
るもう一つの態様においては、エミッタティップ先端を
ゲート電極より電子放出方向に突出させるようにする。
【００１３】本発明の別の態様においては、絶縁膜沿面
に段差あるいは凹凸を設け、それにより絶縁膜沿面をエ
ミッタティップ先端から少なくとも部分的に掩蔽する。
に段差あるいは凹凸を設け、それにより絶縁膜沿面をエ
ミッタティップ先端から少なくとも部分的に掩蔽する。
【００１４】本発明のなお別の態様においては、エミッ
タティップと絶縁膜沿面との間に隔壁を設け、それによ
り絶縁膜沿面をエミッタティップ先端から少なくとも部
分的に掩蔽する。
タティップと絶縁膜沿面との間に隔壁を設け、それによ
り絶縁膜沿面をエミッタティップ先端から少なくとも部
分的に掩蔽する。
【００１５】これらの態様のいくつかを任意に組み合わ
せることも可能である。例えば、エミッタティップに対
して絶縁膜沿面を後退させるとともに、絶縁膜沿面に段
差あるいは凹凸を設けるようにしてもよい。また、エミ
ッタティップに対して絶縁膜沿面を後退させるととも
に、エミッタティップ先端をゲート電極より電子放出方
向に突出させるようにしてもよい。
せることも可能である。例えば、エミッタティップに対
して絶縁膜沿面を後退させるとともに、絶縁膜沿面に段
差あるいは凹凸を設けるようにしてもよい。また、エミ
ッタティップに対して絶縁膜沿面を後退させるととも
に、エミッタティップ先端をゲート電極より電子放出方
向に突出させるようにしてもよい。
【００１６】先に説明したように、エミッタティップ−
ゲート電極間の電流リークはエミッタティップを取り囲
む絶縁膜の沿面（すなわち側壁面）で発生し、そしてこ
の電流リークは、エミッタからの電子放出がある場合に
のみ発生することから、エミッタから直接絶縁膜沿面に
入射する一次電子、あるいは一次電子の反射により発生
して間接的に絶縁膜沿面に入射する反射電子や二次電子
が原因になっているものと思われ、そのうちでも特に一
次電子や反射電子の入射が特に大きな原因になっている
ものと思われる。電流リークが起きるためには、エミッ
タティップがその上に形成されているシリコン基板から
絶縁膜を介して形成されたゲート電極に至る絶縁膜沿面
のリーク経路が確保されることが必要であり、そのため
には、上述のようにリーク経路にエミッタティップから
の放出電子が入射することが必要である。図３に示した
ような従来の微小冷陰極におけるように、絶縁膜５、６
の沿面がエミッタティップ８の先端から十分に掩蔽され
ていない場合、エミッタティップ先端からの放出電子や
反射電子は破線で示された範囲の、絶縁膜沿面の実質上
全体に入射して、電流リーク経路１５を確立させること
になる。
ゲート電極間の電流リークはエミッタティップを取り囲
む絶縁膜の沿面（すなわち側壁面）で発生し、そしてこ
の電流リークは、エミッタからの電子放出がある場合に
のみ発生することから、エミッタから直接絶縁膜沿面に
入射する一次電子、あるいは一次電子の反射により発生
して間接的に絶縁膜沿面に入射する反射電子や二次電子
が原因になっているものと思われ、そのうちでも特に一
次電子や反射電子の入射が特に大きな原因になっている
ものと思われる。電流リークが起きるためには、エミッ
タティップがその上に形成されているシリコン基板から
絶縁膜を介して形成されたゲート電極に至る絶縁膜沿面
のリーク経路が確保されることが必要であり、そのため
には、上述のようにリーク経路にエミッタティップから
の放出電子が入射することが必要である。図３に示した
ような従来の微小冷陰極におけるように、絶縁膜５、６
の沿面がエミッタティップ８の先端から十分に掩蔽され
ていない場合、エミッタティップ先端からの放出電子や
反射電子は破線で示された範囲の、絶縁膜沿面の実質上
全体に入射して、電流リーク経路１５を確立させること
になる。
【００１７】これに対し、本発明においては、上述のよ
うに、エミッタティップからの放出電子が絶縁膜沿面に
入射して電流リークの原因となるのを効果的に抑制する
のに十分なように、絶縁膜沿面をエミッタティップの先
端から少なくとも部分的に掩蔽するようにし、言い換え
ればエミッタティップ先端から絶縁膜沿面全体が直接見
えることがないようにする。これを、図４を参照して説
明すれば、シリコン基板４１の上に形成した絶縁膜４
５、４６からなる絶縁層６５がエミッタティップ４８か
ら相対的に後退してゲート電極５０が絶縁膜沿面から大
きく張出しており、且つ絶縁膜４５を絶縁膜４６よりも
更に後退させて絶縁層６５に段差を設けていることか
ら、エミッタティップ４８からの放出電子は破線で示し
た範囲の、絶縁膜沿面のうちの一部にのみ入射する。こ
のように、放出電子の入射領域が局限されることから、
図３で説明した従来の微小冷陰極の場合のようにリーク
経路が確立されることはなく、従って電流リークが効果
的に抑制される。すなわち、本発明では、絶縁膜沿面に
形成されるリーク経路へのエミッタティップからの放出
電子の入射を防ぎあるいは制限することで、このリーク
経路の形成を阻止し、あるいはリーク経路を分断するも
のである。
うに、エミッタティップからの放出電子が絶縁膜沿面に
入射して電流リークの原因となるのを効果的に抑制する
のに十分なように、絶縁膜沿面をエミッタティップの先
端から少なくとも部分的に掩蔽するようにし、言い換え
ればエミッタティップ先端から絶縁膜沿面全体が直接見
えることがないようにする。これを、図４を参照して説
明すれば、シリコン基板４１の上に形成した絶縁膜４
５、４６からなる絶縁層６５がエミッタティップ４８か
ら相対的に後退してゲート電極５０が絶縁膜沿面から大
きく張出しており、且つ絶縁膜４５を絶縁膜４６よりも
更に後退させて絶縁層６５に段差を設けていることか
ら、エミッタティップ４８からの放出電子は破線で示し
た範囲の、絶縁膜沿面のうちの一部にのみ入射する。こ
のように、放出電子の入射領域が局限されることから、
図３で説明した従来の微小冷陰極の場合のようにリーク
経路が確立されることはなく、従って電流リークが効果
的に抑制される。すなわち、本発明では、絶縁膜沿面に
形成されるリーク経路へのエミッタティップからの放出
電子の入射を防ぎあるいは制限することで、このリーク
経路の形成を阻止し、あるいはリーク経路を分断するも
のである。
【００１８】絶縁膜沿面をエミッタティップ先端からど
れくらい掩蔽すればよいかは、個々の微小冷陰極の構成
条件（エミッタティップやゲート電極の形状・寸法、そ
れらの相対的位置関係等）や、動作条件、所望の有効寿
命条件等に応じて決める必要があるが、こうした条件が
定まれば掩蔽の度合いは実験等により容易に決定するこ
とができる。
れくらい掩蔽すればよいかは、個々の微小冷陰極の構成
条件（エミッタティップやゲート電極の形状・寸法、そ
れらの相対的位置関係等）や、動作条件、所望の有効寿
命条件等に応じて決める必要があるが、こうした条件が
定まれば掩蔽の度合いは実験等により容易に決定するこ
とができる。
【００１９】
【実施例】次に、実施例を参照して本発明を更に説明す
る。
る。
【００２０】〔実施例１〕この例では、図３の従来の微
小冷陰極と比較して、絶縁膜沿面が後退し且つその沿面
に段差を設けた図４に示した微小冷陰極４９を説明す
る。この段差は、例えば、下層の絶縁膜４５を熱酸化Ｓ
ｉＯ2 膜とし、上層の絶縁膜４６を蒸着ＳｉＯ膜とし、
この２層構造の絶縁膜をフッ酸でエッチングすることに
より、両者のフッ酸に対するエッチングレートの違いを
利用して形成することができる。
小冷陰極と比較して、絶縁膜沿面が後退し且つその沿面
に段差を設けた図４に示した微小冷陰極４９を説明す
る。この段差は、例えば、下層の絶縁膜４５を熱酸化Ｓ
ｉＯ2 膜とし、上層の絶縁膜４６を蒸着ＳｉＯ膜とし、
この２層構造の絶縁膜をフッ酸でエッチングすることに
より、両者のフッ酸に対するエッチングレートの違いを
利用して形成することができる。
【００２１】この微小冷陰極の製造工程を、図５、図６
を参照して、順を追って説明する。 工程１： シリコン基板４１の上に、一様な厚さ（０．
５μｍ）の絶縁膜、例えばＳｉＯ2 膜４２を熱酸化法で
形成する（図５（ａ））。 工程２： 形成したＳｉＯ2 膜４２を、フォトリソグラ
フィ法で直径１．５μｍの円形のＳｉＯ2 マスクパター
ン４３が残るように、例えばＣＦ4 ＋Ｈ2 ガスを用いて
ＳｉＯ2 膜４２のみをリアクティブイオンエッチング
（ＲＩＥ）し、除去する（図５ｂ））。 工程３： マスクパターン４３を形成した基板４１を、
例えばＳＦ6 ガスを用いてシリコンのみを等方的にリア
クティブイオンエッチングして、ＳｉＯ2 マスクパター
ン４３の下にエミッタコーン部４４を形成する（図５
（ｃ））。この時、コーン頭部からＳｉＯ2 マスクパタ
ーン４３が取れてしまう前にエッチングを中止する。 工程４： エミッタコーン部４４を形成した基板４１を
熱酸化処理して、表面にＳｉＯ2 膜４５（厚さ０．３μ
ｍ）を形成する（図５（ｄ））。 工程５： 熱酸化ＳｉＯ2 膜４５を形成した基板４１の
上方から絶縁膜、例えばＳｉＯ膜４６（膜厚０．６μ
ｍ）を電子ビーム蒸着により形成する（図６（ａ））。 工程６： ＳｉＯ膜４６を形成した基板４１の上方から
ゲート電極膜、例えばＭｏ膜４７（膜厚０．２μｍ）を
電子ビーム蒸着により形成する（図６（ｂ））。 工程７： Ｍｏ膜４７を形成した基板４１のＳｉＯ2 マ
スクパターン４３をフッ酸を用いて選択的にエッチング
し、更に引き続いて、露出したコーン部４４の円錐側面
に形成されている熱酸化ＳｉＯ2 膜４５のエッチングを
継続して完全に除去し、エミッタティップ４８を露出さ
せ、シリコン基板４１上にシリコンからなる微小冷陰極
４９を形成する。 工程８： こうして微小冷陰極４９を形成した基板４１
をフッ酸に浸し、露出している絶縁膜４５、４６の沿面
を選択的にエッチングし、沿面を後退させる（図６
（ｄ））。この時、ＳｉＯ2 膜４５及びＳｉＯ膜４６か
らなる絶縁層６５には、ＳｉＯ2 とＳｉＯのそれぞれフ
ッ酸に対するエッチングレートが異なるため、次第に図
に示すような段差が形成される。
を参照して、順を追って説明する。 工程１： シリコン基板４１の上に、一様な厚さ（０．
５μｍ）の絶縁膜、例えばＳｉＯ2 膜４２を熱酸化法で
形成する（図５（ａ））。 工程２： 形成したＳｉＯ2 膜４２を、フォトリソグラ
フィ法で直径１．５μｍの円形のＳｉＯ2 マスクパター
ン４３が残るように、例えばＣＦ4 ＋Ｈ2 ガスを用いて
ＳｉＯ2 膜４２のみをリアクティブイオンエッチング
（ＲＩＥ）し、除去する（図５ｂ））。 工程３： マスクパターン４３を形成した基板４１を、
例えばＳＦ6 ガスを用いてシリコンのみを等方的にリア
クティブイオンエッチングして、ＳｉＯ2 マスクパター
ン４３の下にエミッタコーン部４４を形成する（図５
（ｃ））。この時、コーン頭部からＳｉＯ2 マスクパタ
ーン４３が取れてしまう前にエッチングを中止する。 工程４： エミッタコーン部４４を形成した基板４１を
熱酸化処理して、表面にＳｉＯ2 膜４５（厚さ０．３μ
ｍ）を形成する（図５（ｄ））。 工程５： 熱酸化ＳｉＯ2 膜４５を形成した基板４１の
上方から絶縁膜、例えばＳｉＯ膜４６（膜厚０．６μ
ｍ）を電子ビーム蒸着により形成する（図６（ａ））。 工程６： ＳｉＯ膜４６を形成した基板４１の上方から
ゲート電極膜、例えばＭｏ膜４７（膜厚０．２μｍ）を
電子ビーム蒸着により形成する（図６（ｂ））。 工程７： Ｍｏ膜４７を形成した基板４１のＳｉＯ2 マ
スクパターン４３をフッ酸を用いて選択的にエッチング
し、更に引き続いて、露出したコーン部４４の円錐側面
に形成されている熱酸化ＳｉＯ2 膜４５のエッチングを
継続して完全に除去し、エミッタティップ４８を露出さ
せ、シリコン基板４１上にシリコンからなる微小冷陰極
４９を形成する。 工程８： こうして微小冷陰極４９を形成した基板４１
をフッ酸に浸し、露出している絶縁膜４５、４６の沿面
を選択的にエッチングし、沿面を後退させる（図６
（ｄ））。この時、ＳｉＯ2 膜４５及びＳｉＯ膜４６か
らなる絶縁層６５には、ＳｉＯ2 とＳｉＯのそれぞれフ
ッ酸に対するエッチングレートが異なるため、次第に図
に示すような段差が形成される。
【００２２】ＳｉＯ膜４６を０．９μｍ後退させ、そし
てＳｉＯ2 膜４５を１．６μｍ後退させて完成した微小
冷陰極を長時間連続動作させて得られた結果を図７に示
す。この図のグラフにおいて、Ｉｅはエミッタ電流を示
しており、Ｉｇはゲート電流を示している。このよう
に、ゲート電流に実質的な変化がみられないことから、
８００時間以上連続で動作させてもゲート電極−エミッ
タ間に電流リークは発生しないことが確認できた。ゲー
ト電流の曲線に認められる局所的な電流の増加は、その
後再び電流値が０に戻っていることから分かるように、
エミッタティップからの放出電子が直接ゲート電極に入
射したことによるものであり、絶縁膜沿面のリーク経路
を介しての電流リークではない。
てＳｉＯ2 膜４５を１．６μｍ後退させて完成した微小
冷陰極を長時間連続動作させて得られた結果を図７に示
す。この図のグラフにおいて、Ｉｅはエミッタ電流を示
しており、Ｉｇはゲート電流を示している。このよう
に、ゲート電流に実質的な変化がみられないことから、
８００時間以上連続で動作させてもゲート電極−エミッ
タ間に電流リークは発生しないことが確認できた。ゲー
ト電流の曲線に認められる局所的な電流の増加は、その
後再び電流値が０に戻っていることから分かるように、
エミッタティップからの放出電子が直接ゲート電極に入
射したことによるものであり、絶縁膜沿面のリーク経路
を介しての電流リークではない。
【００２３】〔実施例２〕この例では、エミッタティッ
プと絶縁膜沿面との間に隔壁を設けた微小冷陰極を説明
する。このような微小冷陰極では、例えば図８に示した
ように、エミッタティップ７８の先端と絶縁膜７５、７
６の沿面との間に、先端が下方に曲がったゲート電極膜
８０によって形成された隔壁８１を設けることによっ
て、エミッタティップ７８の先端から絶縁膜沿面全体が
掩蔽される。
プと絶縁膜沿面との間に隔壁を設けた微小冷陰極を説明
する。このような微小冷陰極では、例えば図８に示した
ように、エミッタティップ７８の先端と絶縁膜７５、７
６の沿面との間に、先端が下方に曲がったゲート電極膜
８０によって形成された隔壁８１を設けることによっ
て、エミッタティップ７８の先端から絶縁膜沿面全体が
掩蔽される。
【００２４】図８に示した微小冷陰極７９の製造工程
を、図９を参照して、順を追って説明する。 工程１〜５： 実施例１において図５（ａ）〜（ｄ）と
図６（ａ）を参照して説明した工程１〜５と同じであ
る。 工程６： 工程１〜５によりＳｉＯ2 マスクパターン７
３、エミッタコーン部７４、熱酸化ＳｉＯ2 膜７５、蒸
着ＳｉＯ2 膜７６（ここでは実施例１の絶縁膜と違って
ＳｉＯ2 膜とする）を形成したシリコン基板７１上に、
ゲート電極となるＭｏ膜７７をスパッタ蒸着法により形
成する。このように、実施例１の工程６で使用した蒸着
法に代えてスパッタ蒸着法を用いることによって、マス
クパターン７３の下部にもＭｏ膜７７が回り込むように
形成される（図９（ａ））。 工程７： こうしてＭｏ膜７７を形成した基板７１のＳ
ｉＯ2 マスクパターン７３をフッ酸を用いて選択的にエ
ッチングし、更に引き続いて、露出したコーン部７４の
円錐側面に形成されている熱酸化膜７５のエッチングを
継続して完全に除去し、エミッタティップ７８を露出さ
せ、シリコン基板７１上にシリコンからなる微小冷陰極
７９を形成する（図９（ｂ））。Ｍｏ膜７７は熱酸化膜
７５の除去によりエミッタティップ７８から切り離され
て、ゲート電極８０が形成される。このゲート電極８０
の先端付近の下方に曲がった部分（すなわち隔壁８１）
の下にあるＳｉＯ2 絶縁膜７６は、引き続きエッチング
を行って除去する。
を、図９を参照して、順を追って説明する。 工程１〜５： 実施例１において図５（ａ）〜（ｄ）と
図６（ａ）を参照して説明した工程１〜５と同じであ
る。 工程６： 工程１〜５によりＳｉＯ2 マスクパターン７
３、エミッタコーン部７４、熱酸化ＳｉＯ2 膜７５、蒸
着ＳｉＯ2 膜７６（ここでは実施例１の絶縁膜と違って
ＳｉＯ2 膜とする）を形成したシリコン基板７１上に、
ゲート電極となるＭｏ膜７７をスパッタ蒸着法により形
成する。このように、実施例１の工程６で使用した蒸着
法に代えてスパッタ蒸着法を用いることによって、マス
クパターン７３の下部にもＭｏ膜７７が回り込むように
形成される（図９（ａ））。 工程７： こうしてＭｏ膜７７を形成した基板７１のＳ
ｉＯ2 マスクパターン７３をフッ酸を用いて選択的にエ
ッチングし、更に引き続いて、露出したコーン部７４の
円錐側面に形成されている熱酸化膜７５のエッチングを
継続して完全に除去し、エミッタティップ７８を露出さ
せ、シリコン基板７１上にシリコンからなる微小冷陰極
７９を形成する（図９（ｂ））。Ｍｏ膜７７は熱酸化膜
７５の除去によりエミッタティップ７８から切り離され
て、ゲート電極８０が形成される。このゲート電極８０
の先端付近の下方に曲がった部分（すなわち隔壁８１）
の下にあるＳｉＯ2 絶縁膜７６は、引き続きエッチング
を行って除去する。
【００２５】ここでは、下方に曲がったゲート電極先端
を隔壁とした例を説明したが、このほかにも、例えばエ
ミッタティップの周囲に設けた張出しを隔壁として利用
することも考えられる。
を隔壁とした例を説明したが、このほかにも、例えばエ
ミッタティップの周囲に設けた張出しを隔壁として利用
することも考えられる。
【００２６】〔実施例３〕この例では、エミッタティッ
プ先端がゲート電極より電子放出方向に突出した構造の
微小冷陰極を説明する。図１０に例示したように、この
ような微小冷陰極９９では、エミッタティップ９８がゲ
ート電極１００より突出することにより、絶縁膜９５、
９６により構成された絶縁層１０５の沿面がエミッタテ
ィップ９８の先端から部分的に掩蔽されている。
プ先端がゲート電極より電子放出方向に突出した構造の
微小冷陰極を説明する。図１０に例示したように、この
ような微小冷陰極９９では、エミッタティップ９８がゲ
ート電極１００より突出することにより、絶縁膜９５、
９６により構成された絶縁層１０５の沿面がエミッタテ
ィップ９８の先端から部分的に掩蔽されている。
【００２７】この例の微小冷陰極の作製方法は、基本的
に実施例１の工程（１）〜工程（７）と同じである。異
なるのは、工程３でのシリコン基板９１のエッチング
を、エミッタコーン部がＭｏ蒸着膜形成面より高くなる
ように、深くエッチング処理する点と、必要に応じ工程
５の絶縁膜を薄く形成する点である。もちろん、そのど
ちらか一方でもよい。
に実施例１の工程（１）〜工程（７）と同じである。異
なるのは、工程３でのシリコン基板９１のエッチング
を、エミッタコーン部がＭｏ蒸着膜形成面より高くなる
ように、深くエッチング処理する点と、必要に応じ工程
５の絶縁膜を薄く形成する点である。もちろん、そのど
ちらか一方でもよい。
【００２８】〔実施例４〕この例では、実施例１の場合
よりも更に絶縁層を後退させた微小冷陰極を説明する。
図１１（ａ）の上面図と図１１（ｂ）の断面図に示した
ように、この微小冷陰極１１９が実施例１の微小冷陰極
４９と異なるのは、エミッタティップ１１８を取り囲む
ゲート電極１２０に開口１２１が設けられている点であ
る。この開口１２１によって、絶縁膜を後退させるエッ
チングが容易になった結果として、実施例１の場合より
も更に絶縁層を後退させている。
よりも更に絶縁層を後退させた微小冷陰極を説明する。
図１１（ａ）の上面図と図１１（ｂ）の断面図に示した
ように、この微小冷陰極１１９が実施例１の微小冷陰極
４９と異なるのは、エミッタティップ１１８を取り囲む
ゲート電極１２０に開口１２１が設けられている点であ
る。この開口１２１によって、絶縁膜を後退させるエッ
チングが容易になった結果として、実施例１の場合より
も更に絶縁層を後退させている。
【００２９】この微小冷陰極１１９の製造工程を、図１
２を参照して、順を追って説明する。 工程１〜７： 実施例１において図５（ａ）〜（ｄ）と
図６（ａ）〜（ｃ）を参照して説明した工程１〜７と同
じである。 工程８： 工程１〜７によりエミッタティップ１１８の
形成までを終了したシリコン基板１１１を硝酸第二セリ
ウムアンモニウムでエッチング処理して、ゲート電極１
２０のパターニングを行い、この時一緒に、エミッタテ
ィップ１１８を取り囲む様にゲート電極１２０に開口１
２１を設ける（図１２（ａ））。 工程９： ゲート電極１２０のパターニングと開口１２
１の形成を終えた基板１１１をフッ酸に浸し、露出して
いる絶縁膜沿面を選択的にエッチングして沿面を後退さ
せるとともに、ゲート電極１２０に設けた開口１２１か
らもエッチングを進行させて、絶縁膜１１５、１１６を
実質的に短時間で、且つ深く後退させる（図１２
（ｂ））。また、ＳｉＯ絶縁膜１１６およびＳｉＯ2 絶
縁膜１１５はそれぞれフッ酸に対するエッチングレート
が異なるため、これらの絶縁膜から構成される絶縁層１
２５の沿面には段差が形成される。
２を参照して、順を追って説明する。 工程１〜７： 実施例１において図５（ａ）〜（ｄ）と
図６（ａ）〜（ｃ）を参照して説明した工程１〜７と同
じである。 工程８： 工程１〜７によりエミッタティップ１１８の
形成までを終了したシリコン基板１１１を硝酸第二セリ
ウムアンモニウムでエッチング処理して、ゲート電極１
２０のパターニングを行い、この時一緒に、エミッタテ
ィップ１１８を取り囲む様にゲート電極１２０に開口１
２１を設ける（図１２（ａ））。 工程９： ゲート電極１２０のパターニングと開口１２
１の形成を終えた基板１１１をフッ酸に浸し、露出して
いる絶縁膜沿面を選択的にエッチングして沿面を後退さ
せるとともに、ゲート電極１２０に設けた開口１２１か
らもエッチングを進行させて、絶縁膜１１５、１１６を
実質的に短時間で、且つ深く後退させる（図１２
（ｂ））。また、ＳｉＯ絶縁膜１１６およびＳｉＯ2 絶
縁膜１１５はそれぞれフッ酸に対するエッチングレート
が異なるため、これらの絶縁膜から構成される絶縁層１
２５の沿面には段差が形成される。
【００３０】以上の実施例は本発明の態様の一部を例示
しているに過ぎない。従って、本発明の主旨に沿うもの
である限り、使用する素材や個々のプロセスなど、適宜
好ましいもの、あるいはそれらの組み合わせを用いても
よいことは言うまでもない。
しているに過ぎない。従って、本発明の主旨に沿うもの
である限り、使用する素材や個々のプロセスなど、適宜
好ましいもの、あるいはそれらの組み合わせを用いても
よいことは言うまでもない。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
電流リークの発生がなく、長時間の動作に耐える、長寿
命の電界放射型微小冷陰極の利用が可能になる。このよ
うな微小冷陰極は、単一の電子放出源を使用する、例え
ば走査型電子顕微鏡、電子線露光装置、電子ビームテス
ターといったような装置の電子放出源として特に有利に
使用することができる。このほかにも、本発明の微小冷
陰極は、微小な真空管の集積化デバイスやフラットパネ
ルディスプレイ等の用途に使用して、それらの信頼性の
向上に大いに貢献することができる。
電流リークの発生がなく、長時間の動作に耐える、長寿
命の電界放射型微小冷陰極の利用が可能になる。このよ
うな微小冷陰極は、単一の電子放出源を使用する、例え
ば走査型電子顕微鏡、電子線露光装置、電子ビームテス
ターといったような装置の電子放出源として特に有利に
使用することができる。このほかにも、本発明の微小冷
陰極は、微小な真空管の集積化デバイスやフラットパネ
ルディスプレイ等の用途に使用して、それらの信頼性の
向上に大いに貢献することができる。
【図１】従来の微小冷陰極の製造工程の一例のうちの前
半を説明する図である。
半を説明する図である。
【図２】図１で説明する従来の微小冷陰極の製造工程の
一例のうちの後半を説明する図である。
一例のうちの後半を説明する図である。
【図３】従来の微小冷陰極を説明する図である。
【図４】本発明の実施例１の微小冷陰極を説明する図で
ある。
ある。
【図５】実施例１の微小冷陰極の製造工程の前半を説明
する図である。
する図である。
【図６】実施例１の微小冷陰極の製造工程の後半を説明
する図である。
する図である。
【図７】実施例１の結果を示すグラフである。
【図８】本発明の実施例２の微小冷陰極を説明する図で
ある。
ある。
【図９】実施例２の微小冷陰極の製造工程の後半を説明
する図である。
する図である。
【図１０】本発明の実施例３の微小冷陰極を説明する図
である。
である。
【図１１】本発明の実施例４の微小冷陰極を説明する図
であって、（ａ）はその上面図、（ｂ）は（ａ）のＢ−
Ｂ線断面図である。
であって、（ａ）はその上面図、（ｂ）は（ａ）のＢ−
Ｂ線断面図である。
【図１２】実施例４の微小冷陰極の製造工程の後半を説
明する図である。
明する図である。
１…シリコン基板 ２…熱酸化ＳｉＯ2 膜 ３…ＳｉＯ2 マスクパターン ４…エミッタコーン部 ５…熱酸化ＳｉＯ2 膜 ６…ＳｉＯ2 蒸着膜 ７…Ｍｏ蒸着膜 ８…エミッタティップ ９…冷陰極 １０…ゲート電極 １５…リーク経路 ４１、７１、９１、１１１…シリコン基板 ４２…熱酸化ＳｉＯ2 膜 ４３、７３…ＳｉＯ2 マスクパターン ４４…エミッタコーン部 ４５、７５、９５、１１５…熱酸化ＳｉＯ2 膜 ４６、９６、１１６…ＳｉＯ蒸着膜 ４７、７７…Ｍｏ蒸着膜 ４８、７８、９８、１１８…エミッタティップ ４９、７９、９９、１１９…微小冷陰極 ５０、８０、１００、１２０…ゲート電極 ７６…ＳｉＯ2 蒸着膜 ８１…隔壁 １２１…開口
Claims (7)
- 【請求項１】 基板上に形成したエミッタティップから
構成され、その周囲を絶縁膜とその上に形成したゲート
電極とにより取り囲まれた電界放射型微小冷陰極であっ
て、エミッタティップに面する絶縁膜沿面をエミッタテ
ィップの先端から少なくとも部分的に掩蔽することによ
り、エミッタティップとゲート電極間のリーク電流の発
生を抑制したことを特徴とする微小冷陰極。 - 【請求項２】 前記絶縁膜沿面から張出した前記ゲート
電極により前記絶縁膜沿面を少なくとも部分的に掩蔽し
た、請求項１記載の微小冷陰極。 - 【請求項３】 前記エミッタティップの先端を前記ゲー
ト電極よりも電子放出方向に突出させることで前記絶縁
膜沿面を少なくとも部分的に掩蔽した、請求項１記載の
微小冷陰極。 - 【請求項４】 前記絶縁膜沿面に設けた段差あるいは凹
凸により前記絶縁膜沿面を前記エミッタティップの先端
から少なくとも部分的に掩蔽した、請求項１記載の微小
冷陰極。 - 【請求項５】 前記絶縁膜が複数の絶縁材料層から構成
され、それらの層の材料が異なる、請求項４記載の微小
冷陰極。 - 【請求項６】 前記エミッタティップと前記絶縁膜沿面
との間に設けた隔壁により当該絶縁膜沿面を当該エミッ
タティップの先端から少なくとも部分的に掩蔽した、請
求項１記載の微小冷陰極。 - 【請求項７】 前記エミッタティップ周辺のゲート電極
に開口が存在し、当該開口の下に絶縁膜が存在していな
い、請求項１又は２記載の微小冷陰極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506597A JPH1167057A (ja) | 1997-08-08 | 1997-08-08 | 微小冷陰極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506597A JPH1167057A (ja) | 1997-08-08 | 1997-08-08 | 微小冷陰極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167057A true JPH1167057A (ja) | 1999-03-09 |
Family
ID=16666182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21506597A Withdrawn JPH1167057A (ja) | 1997-08-08 | 1997-08-08 | 微小冷陰極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167057A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058197A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 전계방출표시 소자의 제조방법 |
| JP2005294263A (ja) * | 2004-03-31 | 2005-10-20 | Samsung Sdi Co Ltd | ホール構造物，ホール構造物の形成方法，及び電子放出素子 |
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
-
1997
- 1997-08-08 JP JP21506597A patent/JPH1167057A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058197A (ko) * | 1999-12-24 | 2001-07-05 | 박종섭 | 전계방출표시 소자의 제조방법 |
| JP2005294263A (ja) * | 2004-03-31 | 2005-10-20 | Samsung Sdi Co Ltd | ホール構造物，ホール構造物の形成方法，及び電子放出素子 |
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6422907B2 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| US20050133779A1 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| JP2002140979A (ja) | 電界電子放出装置及びその製造方法 | |
| JPH08329824A (ja) | 電界放射型冷陰極装置及びその製造方法 | |
| JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| JPH1167057A (ja) | 微小冷陰極 | |
| JP2001351512A (ja) | 電界放出陰極の製造方法 | |
| JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
| JP3223650B2 (ja) | 電界放出カソード | |
| JP2002260524A (ja) | 冷陰極電子源とそれを用いて構成した撮像装置、表示装置 | |
| JP2743794B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| JPH1050206A (ja) | 電界放出素子の製造方法 | |
| JP3598568B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP2010146914A (ja) | 電子放出素子の製造方法および画像表示装置の製造方法 | |
| JPH11238451A (ja) | 電界放出冷陰極及びその製造方法 | |
| JPH1031956A (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |