JPH0487135A - 電子放出素子およびその製造方法 - Google Patents
電子放出素子およびその製造方法Info
- Publication number
- JPH0487135A JPH0487135A JP2199403A JP19940390A JPH0487135A JP H0487135 A JPH0487135 A JP H0487135A JP 2199403 A JP2199403 A JP 2199403A JP 19940390 A JP19940390 A JP 19940390A JP H0487135 A JPH0487135 A JP H0487135A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- emitter
- material layer
- emitter material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000011521 glass Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電子顕微鏡、電子ビーム露光装置、ＣＲＴ等、
各種電子ビーム応用装置の電子発生源として利用するこ
とができる電子放出素子およびその製造方法に関する。
各種電子ビーム応用装置の電子発生源として利用するこ
とができる電子放出素子およびその製造方法に関する。
従来の技術
従来、電子顕微鏡、ＣＲＴ等の電子ビーム応用装置の電
子発生源として、熱電子を放出する熱陰極が用いられて
いる。しかし、熱陰極は陰極自体を加熱する手段を必要
とし、また、加熱に伴うエネルギー損失を住しるなどの
問題があった。そこで、近年加熱を必要としない電子放
出素子、いわゆる冷陰極に関する研究が行われ、いくつ
かのタイプの電子放出素子が提案されている。
子発生源として、熱電子を放出する熱陰極が用いられて
いる。しかし、熱陰極は陰極自体を加熱する手段を必要
とし、また、加熱に伴うエネルギー損失を住しるなどの
問題があった。そこで、近年加熱を必要としない電子放
出素子、いわゆる冷陰極に関する研究が行われ、いくつ
かのタイプの電子放出素子が提案されている。
例えば、ＰＮ接合に逆バイアス電圧を印加し、電子なだ
れ降伏現象を起こさせて素子外へ電子を放出させるよう
にした電子放出素子、または、金属層−絶縁体層−金属
層の３層構造で、上記両金属層間に電圧を印加すること
により、トンネル効果で絶縁体層を通過してきた電子を
金属層表面から電子外へ放出させるＭＪＭ型の電子放出
素子、または、電界集中の生じやすい形状に形成した金
属に対し、電圧を印加して局所的に高電界を発生させ、
金属から素子外へ電子を放出させる電界放出型の電子放
出素子などがある。このうち、電界放出型の電子放出素
子は、電流密度が高く、電力消費が高く、点（ポイント
）および線（ライン）電子線源として使用することがで
きるなどの長所を有している。
れ降伏現象を起こさせて素子外へ電子を放出させるよう
にした電子放出素子、または、金属層−絶縁体層−金属
層の３層構造で、上記両金属層間に電圧を印加すること
により、トンネル効果で絶縁体層を通過してきた電子を
金属層表面から電子外へ放出させるＭＪＭ型の電子放出
素子、または、電界集中の生じやすい形状に形成した金
属に対し、電圧を印加して局所的に高電界を発生させ、
金属から素子外へ電子を放出させる電界放出型の電子放
出素子などがある。このうち、電界放出型の電子放出素
子は、電流密度が高く、電力消費が高く、点（ポイント
）および線（ライン）電子線源として使用することがで
きるなどの長所を有している。
従来、この電界放出型の電子放出素子およびその製造方
法として、第３図に示すような特開昭５１−１３２０７
３号公報に記載され、また、第４図に示すようなＪ、Ａ
ｐｐｌ、Ｐｈｙｓ、 、 ｖｏｌ、４７． Ｎα１２．
ｐ５２４８に記載されたものが知られている。
法として、第３図に示すような特開昭５１−１３２０７
３号公報に記載され、また、第４図に示すようなＪ、Ａ
ｐｐｌ、Ｐｈｙｓ、 、 ｖｏｌ、４７． Ｎα１２．
ｐ５２４８に記載されたものが知られている。
第３図（ａ）〜（ｅ）は従来の一例の電子放出素子の製
造順序説明用の概略断面図である。
造順序説明用の概略断面図である。
まず、第３図（ａ）に示すように、Ｓｉからなる基板３
１の上に熱酸化法によりＳｉＯ□からなる絶縁層３２を
形成し、次に、絶縁層３２の上にＭｏからなる電子引出
し用の制御電極［３３を蒸着法により膜状に形成する。
１の上に熱酸化法によりＳｉＯ□からなる絶縁層３２を
形成し、次に、絶縁層３２の上にＭｏからなる電子引出
し用の制御電極［３３を蒸着法により膜状に形成する。
次に、第３１１Ｚ（ｂ）に示すように、制御電極層３３
の上にレジスｌ−ｗｌ、３４を円形孔３５を有するよう
に形成し、このレジスト膜３４をマスクとして制御電極
層３３と絶縁層３２をエンチングし、円形孔３６．３７
を形成する。その際、絶縁層３２の円形孔３７の直径は
制御電極層３３の円形孔３６の直径よりやや大きくなる
ように設定する。次に、第３図（Ｃ）に示すように、基
板３１に対し、垂直方向から蒸着法によりＭｏ層３８を
堆積させた後、レジスト膜３４を除去する。これにより
、円形孔３７内には幅の狭い溝３９が閉環に形成される
。この状態で、第３図（ｄ）に示すように、基板３１を
エツチングすることにより、先端の鋭いエミッタ突起４
０を形成することができ、最終的には第３図（ｅ）に示
すような電子放出素子を作製することができる。
の上にレジスｌ−ｗｌ、３４を円形孔３５を有するよう
に形成し、このレジスト膜３４をマスクとして制御電極
層３３と絶縁層３２をエンチングし、円形孔３６．３７
を形成する。その際、絶縁層３２の円形孔３７の直径は
制御電極層３３の円形孔３６の直径よりやや大きくなる
ように設定する。次に、第３図（Ｃ）に示すように、基
板３１に対し、垂直方向から蒸着法によりＭｏ層３８を
堆積させた後、レジスト膜３４を除去する。これにより
、円形孔３７内には幅の狭い溝３９が閉環に形成される
。この状態で、第３図（ｄ）に示すように、基板３１を
エツチングすることにより、先端の鋭いエミッタ突起４
０を形成することができ、最終的には第３図（ｅ）に示
すような電子放出素子を作製することができる。
第４図（ａ）は従来の他の例の電子放出素子の製造途中
の状態を示す概略断面図、第４図Φ）は上記電子放出素
子の完成状態を示す概略断面図である。
の状態を示す概略断面図、第４図Φ）は上記電子放出素
子の完成状態を示す概略断面図である。
第４図（ａ）に示すように、まず、絶縁基板４１の上に
導電性膜４２、絶縁層４３および導電性膜（制御電極層
）４４を適当なマスクを用いて順次蒸着し、空洞４５が
複数のアレイ状に配列となるように作製する。次いで、
この空洞４５の開口部をＡ１等の適当な物質による回転
斜め蒸着により漸次間しさせつつ、この開口部真上より
陰極材料４７を正蒸着することにより、空洞４５内にお
いて導電性膜４２上に先端側が次第に細くなるエミッタ
突起４８を形成する。最後に物質４６を除去することに
より、第４図（ｂ）に示すように、電子放出素子を作製
することができる。
導電性膜４２、絶縁層４３および導電性膜（制御電極層
）４４を適当なマスクを用いて順次蒸着し、空洞４５が
複数のアレイ状に配列となるように作製する。次いで、
この空洞４５の開口部をＡ１等の適当な物質による回転
斜め蒸着により漸次間しさせつつ、この開口部真上より
陰極材料４７を正蒸着することにより、空洞４５内にお
いて導電性膜４２上に先端側が次第に細くなるエミッタ
突起４８を形成する。最後に物質４６を除去することに
より、第４図（ｂ）に示すように、電子放出素子を作製
することができる。
発明が解決しようとする課題
しかし、以上のような従来技術のうち、前者では、エミ
ッタ突起４０を形成する際、エツチングにより鋭い突起
を形成しているが、その形状を正確にエツチングで制御
するのは困難である。一方、後者では、エミッタ突起４
８を形成する際、回転斜め蒸着と正蒸着を同時に行って
いるが、この同時蒸着を正確に行うことは非常に困難で
ある。
ッタ突起４０を形成する際、エツチングにより鋭い突起
を形成しているが、その形状を正確にエツチングで制御
するのは困難である。一方、後者では、エミッタ突起４
８を形成する際、回転斜め蒸着と正蒸着を同時に行って
いるが、この同時蒸着を正確に行うことは非常に困難で
ある。
本発明は、上記のような従来技術の問題を解決するもの
であり、微細加工技術を要することなく、簡単にエミッ
タ突起の形状を制御することができ、したがって、容易
に、しかも、歩留り良く製造することができるようにし
た電子放出素子およびその製造方法を提供することを目
的とするものである。
であり、微細加工技術を要することなく、簡単にエミッ
タ突起の形状を制御することができ、したがって、容易
に、しかも、歩留り良く製造することができるようにし
た電子放出素子およびその製造方法を提供することを目
的とするものである。
課題を解決するための手段
上記目的を達成するために、本発明の電子放出素子は、
基板と、この基板上に形成され、少なくともエツジ部側
がエツジ部に至るに従い次第に基板より離れるようにめ
くられてエミッタ突起が形成されたエミッタ材料層と、
上記基板上におけるエミッタ材料層に隣接する部分に形
成された絶縁層と、この絶縁層上に形成され、上記エミ
ッタ材料層のエミッタ突起から電子を引き出すための制
ｉｔ極層とを備えたものである。
基板と、この基板上に形成され、少なくともエツジ部側
がエツジ部に至るに従い次第に基板より離れるようにめ
くられてエミッタ突起が形成されたエミッタ材料層と、
上記基板上におけるエミッタ材料層に隣接する部分に形
成された絶縁層と、この絶縁層上に形成され、上記エミ
ッタ材料層のエミッタ突起から電子を引き出すための制
ｉｔ極層とを備えたものである。
上記目的を達成するために、本発明の電子放出素子の製
造方法は、基板上に絶縁層を形成し、この絶縁層上に制
御電極層を形成し、これら制御電極層と絶縁層の所定の
部分を除去し、除去した部分の上記基板上に基板材料よ
りも熱膨張率が小さい金属からなるエミッタ材料層を基
板を加熱しながら形成し、その後、上記基板の温度を常
温に下降させ、上記エミッタ材料層と基板の熱膨張率の
差により上記エミッタ材料層の少なくともエツジ部側を
エツジ部に至るに従い次第に基板より離れるようにめく
れさせてエミッタ突起を形成するようにしたものである
。
造方法は、基板上に絶縁層を形成し、この絶縁層上に制
御電極層を形成し、これら制御電極層と絶縁層の所定の
部分を除去し、除去した部分の上記基板上に基板材料よ
りも熱膨張率が小さい金属からなるエミッタ材料層を基
板を加熱しながら形成し、その後、上記基板の温度を常
温に下降させ、上記エミッタ材料層と基板の熱膨張率の
差により上記エミッタ材料層の少なくともエツジ部側を
エツジ部に至るに従い次第に基板より離れるようにめく
れさせてエミッタ突起を形成するようにしたものである
。
または、基板上の所定の部分に基板材料よりも熱膨張率
が小さいエミッタ材料層を上記基板を加熱しながら形成
し、上記基板における上記エミッタ材料層以外の部分と
エミッタ材料層のエツジ部側の下側部分をエツチングし
、上記基板上に上記エミッタ材料層以外の部分で絶縁層
を形成し、この絶縁層上に制御電極層を形成し、上記基
板を常温に下降させ、上記エミッタ材料層と基板の熱膨
張率の差により上記エミッタ材料層における上記基板が
エンチングされたエツジ部側をエツジ部に至るに従い次
第に基板より離れるようにめくれさせてエミッタ突起を
形成するようにしたものである。
が小さいエミッタ材料層を上記基板を加熱しながら形成
し、上記基板における上記エミッタ材料層以外の部分と
エミッタ材料層のエツジ部側の下側部分をエツチングし
、上記基板上に上記エミッタ材料層以外の部分で絶縁層
を形成し、この絶縁層上に制御電極層を形成し、上記基
板を常温に下降させ、上記エミッタ材料層と基板の熱膨
張率の差により上記エミッタ材料層における上記基板が
エンチングされたエツジ部側をエツジ部に至るに従い次
第に基板より離れるようにめくれさせてエミッタ突起を
形成するようにしたものである。
作用
したがって、本発明によれば、エミッタ突起を形成する
エミッタ材料に基板材料より熱膨張率が小さいものを用
い、基板を加熱しながらエミッタ材料層を基板上に形成
し、その後、基板を常温に下降させ、熱膨張率の差によ
りエミッタ材料層のエツジ部側をエツジ部に至るに従い
次第に基板より離れるようにめくれさせてエミッタ突起
を形成するので、微細加工技術を必要とせず、エミッタ
形状を制御することができる。
エミッタ材料に基板材料より熱膨張率が小さいものを用
い、基板を加熱しながらエミッタ材料層を基板上に形成
し、その後、基板を常温に下降させ、熱膨張率の差によ
りエミッタ材料層のエツジ部側をエツジ部に至るに従い
次第に基板より離れるようにめくれさせてエミッタ突起
を形成するので、微細加工技術を必要とせず、エミッタ
形状を制御することができる。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
まず、本発明の第１の実施例について説明する。第１図
（ａ）〜（ｆ）は本発明の第１の実施例における電子放
出素子の製造順序を示す各工程の概略断面図である。
（ａ）〜（ｆ）は本発明の第１の実施例における電子放
出素子の製造順序を示す各工程の概略断面図である。
電子放出素子について説明すると、第１図（ｆ）に示す
ように、絶縁材からなる基板１１上の所定の部分に金属
からなるエミッタ材料層１５が形成され、このエミッタ
材料層１５には少なくともエツジ部側がエツジ部に至る
に従い次第に基板１１より離れるようにめくられてエミ
ッタ突起１６が形成されている。基板ｌｌ上におけるエ
ミッタ材料層１５に隣接する部分にはエミッタ材料層１
５と同等以上の高さで絶縁層１２が形成され、絶縁層１
２上にはエミッタ材料層１５のエミッタ突起１６から電
子を引き出すための制御電極層１３が設けられている。
ように、絶縁材からなる基板１１上の所定の部分に金属
からなるエミッタ材料層１５が形成され、このエミッタ
材料層１５には少なくともエツジ部側がエツジ部に至る
に従い次第に基板１１より離れるようにめくられてエミ
ッタ突起１６が形成されている。基板ｌｌ上におけるエ
ミッタ材料層１５に隣接する部分にはエミッタ材料層１
５と同等以上の高さで絶縁層１２が形成され、絶縁層１
２上にはエミッタ材料層１５のエミッタ突起１６から電
子を引き出すための制御電極層１３が設けられている。
そして、制御電極層１３に正、エミッタ材料層１５に負
の電圧を印加することにより、エミッタ材料層１５のめ
くれた部分の先端であるエミッタ突起１６から効率よく
電子を放出することができる。
の電圧を印加することにより、エミッタ材料層１５のめ
くれた部分の先端であるエミッタ突起１６から効率よく
電子を放出することができる。
上記電子放出素子の製造順序を説明すると、まず、第１
図（ａ）に示すように、ガラスからなる絶縁性の基板ｌ
ｌ上にＳｉｎ、、またはＡ１１ａｓ等からなる絶縁層１
２と、Ｃｒ、ＡＩ等の金属からなる電子引き出し用の制
御電極層１３の真空蒸着、スパッタ、ＣＶＤ等の方法で
順次形成する。次に、第１図ら）に示すように、レジス
ト１４、または絶縁層１２と制御電極層１３のエッチャ
ントに耐える物質の層を所定のパターンで形成する。次
に、第１図（Ｃ）に示すように、レジスト１４等が形成
されてない部分の制ｍ１１極層】３と絶縁層１２を順次
エツチングする。次に、第１図（ｄ）に示すように、基
板１１を１００℃以上に加熱しながら、基板材料のガラ
スより熱膨張率の小さいＴａ、Ｍｏ等の金属からなるエ
ミッタ材料層１５を真空蒸着、スパッタ、ＣＶＤ等の方
法で制御電極層１３と、制御電極層１３および絶縁層１
２を除去した部分の基板１１上に、形成する。このとき
、エミッタ材料層１５は絶縁層１２と同じか、それより
低くなるように形成する。次に、第１図（ｅ）に示すよ
うに、レジスト１４等をリフトオフする。その後、第１
図（ｆ）に示すように、基板１１を常温に下降させると
、基板１１よりエミッタ材料層１５の方が熱膨張率が小
さいので、エミッタ材料層１５のエツジ部側をエツジ部
に至るに従い次第に基板から離れるようにめくれさせ、
エミッタ突起１６を形成することができる。
図（ａ）に示すように、ガラスからなる絶縁性の基板ｌ
ｌ上にＳｉｎ、、またはＡ１１ａｓ等からなる絶縁層１
２と、Ｃｒ、ＡＩ等の金属からなる電子引き出し用の制
御電極層１３の真空蒸着、スパッタ、ＣＶＤ等の方法で
順次形成する。次に、第１図ら）に示すように、レジス
ト１４、または絶縁層１２と制御電極層１３のエッチャ
ントに耐える物質の層を所定のパターンで形成する。次
に、第１図（Ｃ）に示すように、レジスト１４等が形成
されてない部分の制ｍ１１極層】３と絶縁層１２を順次
エツチングする。次に、第１図（ｄ）に示すように、基
板１１を１００℃以上に加熱しながら、基板材料のガラ
スより熱膨張率の小さいＴａ、Ｍｏ等の金属からなるエ
ミッタ材料層１５を真空蒸着、スパッタ、ＣＶＤ等の方
法で制御電極層１３と、制御電極層１３および絶縁層１
２を除去した部分の基板１１上に、形成する。このとき
、エミッタ材料層１５は絶縁層１２と同じか、それより
低くなるように形成する。次に、第１図（ｅ）に示すよ
うに、レジスト１４等をリフトオフする。その後、第１
図（ｆ）に示すように、基板１１を常温に下降させると
、基板１１よりエミッタ材料層１５の方が熱膨張率が小
さいので、エミッタ材料層１５のエツジ部側をエツジ部
に至るに従い次第に基板から離れるようにめくれさせ、
エミッタ突起１６を形成することができる。
上記のように、エミッタ材料層１５と基板１１の熱膨張
率の差を利用し、エミ・７タ材料層１５のエツジ部側を
めくれさせてエミッタ突起１６を形成するので、エミッ
タの形状を簡単に制御することができ、多数の陰極を配
列させた陰極アレイの場合でも歩留り良く製造すること
ができる。
率の差を利用し、エミ・７タ材料層１５のエツジ部側を
めくれさせてエミッタ突起１６を形成するので、エミッ
タの形状を簡単に制御することができ、多数の陰極を配
列させた陰極アレイの場合でも歩留り良く製造すること
ができる。
次に、本発明の第２の実施例について説明する。第２図
（ａ）〜（（至）は本発明の第２の実施例における電子
放出素子の製造順序を示す各工程の概略断面図である。
（ａ）〜（（至）は本発明の第２の実施例における電子
放出素子の製造順序を示す各工程の概略断面図である。
本実施例における電子放出素子は、第２図（釦に示すよ
うに、エミッタ材料層１５のエツジ部側の下側において
基板１１が後退するように形成されたものであり、その
他の構成については上記第１の実施例と同様である。
うに、エミッタ材料層１５のエツジ部側の下側において
基板１１が後退するように形成されたものであり、その
他の構成については上記第１の実施例と同様である。
上記電子放出素子の製造順序を説明すると、まず、第２
図（ａ）に示すように、ガラスからなる絶縁性の基板１
１上にこの基板１１を１００’Ｃ以上に加熱しながら、
基板材料であるガラスよりも熱膨張率の小さいＴａ２Ｍ
ｏ等の金属からなるエミッタ材料層１５を真空蒸着、ス
パッタ、ＣＶＤ等の方法で形成する。次に第２図（ｂ）
に示すように、エミッタ材料層１５の上にレジスト１４
、またはエミッタ材料層１５と基板１】のエンチャント
に耐える物質の層を所定のパターンで形成する。次に、
第２図（Ｃ）に示すように、レジス目４等が形成されて
いない部分のエミッタ材料層１５をエツチングし、続い
て第２図（ｄ）に示すように、基板１１におけるエミッ
タ材料層１５以外の部分とエミッタ材料層１５のエツジ
部の下側の部分を所定の厚さでエツチングし、後退させ
る。このとき、エミッタ材料層１５の下側はそのエツジ
より１〜２μｍ程度にオーバーエツチングする。次に、
第２図（ｅ）に示すように、エミッタ材料層１５以外の
基板ＩｆＯ上とレジスト１４等の上に絶縁層１２と制ａ
ｔ極層１３を真空蒸着、スパッタ、ＣＶＤ等の方法で順
次形成する。このとき、絶縁層１２はエミッタ材料層１
５の表面と同等以上の高さになるまで形成する。次に、
第２図げ）に示すように、レジスト１４等をリフトオフ
する。その後、第２図（ｇ）に示すように、基板１１を
常温に下降させると、基板１１よりエミッタ材料層１５
の方が熱膨張率が小さいので、エミッタ材料層１５のエ
ツジ部側をエツジ部に至るに従い次第に基板１１から離
れるようにめくれさせ、エミッタ突起１６を形成するこ
とができる。このとき、エミッタ材料層１５のエツジ部
側は基板１１より浮いているので、容品にめくれさせる
ことができる。
図（ａ）に示すように、ガラスからなる絶縁性の基板１
１上にこの基板１１を１００’Ｃ以上に加熱しながら、
基板材料であるガラスよりも熱膨張率の小さいＴａ２Ｍ
ｏ等の金属からなるエミッタ材料層１５を真空蒸着、ス
パッタ、ＣＶＤ等の方法で形成する。次に第２図（ｂ）
に示すように、エミッタ材料層１５の上にレジスト１４
、またはエミッタ材料層１５と基板１】のエンチャント
に耐える物質の層を所定のパターンで形成する。次に、
第２図（Ｃ）に示すように、レジス目４等が形成されて
いない部分のエミッタ材料層１５をエツチングし、続い
て第２図（ｄ）に示すように、基板１１におけるエミッ
タ材料層１５以外の部分とエミッタ材料層１５のエツジ
部の下側の部分を所定の厚さでエツチングし、後退させ
る。このとき、エミッタ材料層１５の下側はそのエツジ
より１〜２μｍ程度にオーバーエツチングする。次に、
第２図（ｅ）に示すように、エミッタ材料層１５以外の
基板ＩｆＯ上とレジスト１４等の上に絶縁層１２と制ａ
ｔ極層１３を真空蒸着、スパッタ、ＣＶＤ等の方法で順
次形成する。このとき、絶縁層１２はエミッタ材料層１
５の表面と同等以上の高さになるまで形成する。次に、
第２図げ）に示すように、レジスト１４等をリフトオフ
する。その後、第２図（ｇ）に示すように、基板１１を
常温に下降させると、基板１１よりエミッタ材料層１５
の方が熱膨張率が小さいので、エミッタ材料層１５のエ
ツジ部側をエツジ部に至るに従い次第に基板１１から離
れるようにめくれさせ、エミッタ突起１６を形成するこ
とができる。このとき、エミッタ材料層１５のエツジ部
側は基板１１より浮いているので、容品にめくれさせる
ことができる。
上記のように、エミッタ材料層１５と基板１１の熱膨張
率の差を利用し、エミッタ材料１１１５のエツジ部側を
めくれさせてエミッタ突起１６を形成するので、エミッ
タの形状を簡単に制御することができ、多数の陰極を配
列させた陰極アレイの場合でも歩留り良く製造すること
ができる。
率の差を利用し、エミッタ材料１１１５のエツジ部側を
めくれさせてエミッタ突起１６を形成するので、エミッ
タの形状を簡単に制御することができ、多数の陰極を配
列させた陰極アレイの場合でも歩留り良く製造すること
ができる。
なお、上記各実施例において、基板１１にガラスを用い
た場合について説明したが、ガラス以外の絶縁物、また
は金属でも良いことは言うまでもない。
た場合について説明したが、ガラス以外の絶縁物、また
は金属でも良いことは言うまでもない。
発明の効果
以上述べたように本発明によれば、エミッタ突起を形成
するエミッタ材料に基板材料より熱膨張率が小さいもの
を用い、基板を加熱しながらエミッタ材料層を基板上に
形成し、その後、基板を常温に下降させ、熱膨張率の差
によりエミッタ材料層のエツジ部側をエツジ部に至るに
従い次第に基板より離れるようにめくれさせてエミッタ
突起を形成するので、微細加工技術を必要とせず、簡単
にエミッタ形状を制御することができる。したがって、
多数の陰極を配列させた陰極アレイの場合でも容易に、
しかも、歩留り良く製造することができる。
するエミッタ材料に基板材料より熱膨張率が小さいもの
を用い、基板を加熱しながらエミッタ材料層を基板上に
形成し、その後、基板を常温に下降させ、熱膨張率の差
によりエミッタ材料層のエツジ部側をエツジ部に至るに
従い次第に基板より離れるようにめくれさせてエミッタ
突起を形成するので、微細加工技術を必要とせず、簡単
にエミッタ形状を制御することができる。したがって、
多数の陰極を配列させた陰極アレイの場合でも容易に、
しかも、歩留り良く製造することができる。
第１図（ａ）〜（ｆ）は本発明の第１の実施例における
電子放出素子の製造順序を示す各工程の概略断面図、第
２図（ａ）〜（ｇ）は本発明の第２の実施例における電
子放出素子の製造順序を示す各工程の概略断面図、第３
図（ａ）〜（ｅ）は従来の一例の電子放出素子の製造順
序を示す各工程の概略断面図、第４図（ａ）は従来の他
の例の電子放出素子の製造途中の状態を示す概略断面図
、第４図（ｂ）はその製造完成状態を示す概略断面図で
ある。 １１・・・・・・基板、１２・・・・・・絶縁層、１３
・・・・・・制御電極層、１５・・・・・・エミンタ材
料層、１６・・・・・・エミッタ突起。 代理人の氏名 弁理士 粟野重孝 はか１名図 （ｅ） （ｂ） （Ｃ） 第 図 （ｆ） 第 ６ 図 （ａ）
電子放出素子の製造順序を示す各工程の概略断面図、第
２図（ａ）〜（ｇ）は本発明の第２の実施例における電
子放出素子の製造順序を示す各工程の概略断面図、第３
図（ａ）〜（ｅ）は従来の一例の電子放出素子の製造順
序を示す各工程の概略断面図、第４図（ａ）は従来の他
の例の電子放出素子の製造途中の状態を示す概略断面図
、第４図（ｂ）はその製造完成状態を示す概略断面図で
ある。 １１・・・・・・基板、１２・・・・・・絶縁層、１３
・・・・・・制御電極層、１５・・・・・・エミンタ材
料層、１６・・・・・・エミッタ突起。 代理人の氏名 弁理士 粟野重孝 はか１名図 （ｅ） （ｂ） （Ｃ） 第 図 （ｆ） 第 ６ 図 （ａ）
Claims (3)
- （１）基板と、この基板上に形成され、少なくともエッ
ジ部側がエッジ部に至るに従い次第に基板より離れるよ
うにめくられてエミッタ突起が形成されたエミッタ材料
層と、上記基板上におけるエミッタ材料層に隣接する部
分に形成された絶縁層と、この絶縁層上に形成され、上
記エミッタ材料層のエミッタ突起から電子を引き出すた
めの制御電極層とを備えたことを特徴とする電子放出素
子。 - （２）基板上に絶縁層を形成し、この絶縁層上に制御電
極層を形成し、これら制御電極層と絶縁層の所定の部分
を除去し、除去した部分の上記基板上に基板材料よりも
熱膨張率が小さい金属からなるエミッタ材料層を基板を
加熱しながら形成し、その後、上記基板の温度を常温に
下降させ、上記エミッタ材料層と基板の熱膨張率の差に
より上記エミッタ材料層の少なくともエッジ部側をエッ
ジ部に至るに従い次第に基板より離れるようにめくれさ
せてエミッタ突起を形成することを特徴とする電子放出
素子の製造方法。 - （３）基板上の所定の部分に基板材料よりも熱膨張率が
小さいエミッタ材料層を上記基板を加熱しながら形成し
、上記基板における上記エミッタ材料層以外の部分とエ
ミッタ材料層のエッジ部側の下側部分をエッチングし、
上記基板上に上記エミッタ材料層以外の部分で絶縁層を
形成し、この絶縁層上に制御電極層を形成し、上記基板
を常温に下降させ、上記エミッタ材料層と基板の熱膨張
率の差により上記エミッタ材料層における上記基板がエ
ッチングされたエッジ部側をエッジ部に至るに従い次第
に基板より離れるようにめくれさせてエミッタ突起を形
成することを特徴とする電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199403A JPH0487135A (ja) | 1990-07-27 | 1990-07-27 | 電子放出素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199403A JPH0487135A (ja) | 1990-07-27 | 1990-07-27 | 電子放出素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0487135A true JPH0487135A (ja) | 1992-03-19 |
Family
ID=16407214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199403A Pending JPH0487135A (ja) | 1990-07-27 | 1990-07-27 | 電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0487135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06223705A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | 冷陰極素子 |
| KR100290136B1 (ko) * | 1998-05-30 | 2001-06-01 | 구자홍 | 전계방출소자제조방법 |
| KR100354225B1 (ko) * | 2000-07-27 | 2002-09-27 | 삼성에스디아이 주식회사 | 전계 방출 표시 소자의 에미터 제조 방법 |
-
1990
- 1990-07-27 JP JP2199403A patent/JPH0487135A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06223705A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | 冷陰極素子 |
| KR100290136B1 (ko) * | 1998-05-30 | 2001-06-01 | 구자홍 | 전계방출소자제조방법 |
| KR100354225B1 (ko) * | 2000-07-27 | 2002-09-27 | 삼성에스디아이 주식회사 | 전계 방출 표시 소자의 에미터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0434001B1 (en) | Electron emission device and method of manufacturing the same | |
| EP0483814B1 (en) | Field emission type emitter and method of manufacturing thereof | |
| US5483118A (en) | Field emission cold cathode and method for production thereof | |
| EP0520780A1 (en) | Fabrication method for field emission arrays | |
| US5559390A (en) | Field emission cold cathode element with locally thickened gate electrode layer | |
| JPH0850850A (ja) | 電界放出型電子放出素子およびその製造方法 | |
| US6570305B1 (en) | Field emission electron source and fabrication process thereof | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US5584740A (en) | Thin-film edge field emitter device and method of manufacture therefor | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| JPH04167326A (ja) | 電界放出型エミッタ及びその製造方法 | |
| JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
| JP2646999B2 (ja) | 電界放出型冷陰極 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JPH02288128A (ja) | 電子放出素子の製造方法 | |
| JPH03295130A (ja) | 電子放出素子 | |
| JP2636630B2 (ja) | 電界放出素子及びその製造方法 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JPH1167057A (ja) | 微小冷陰極 | |
| JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
| JPH04206124A (ja) | 電子放出素子の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 |