JPH0794083A - 電界放出陰極とその製造方法 - Google Patents
電界放出陰極とその製造方法Info
- Publication number
- JPH0794083A JPH0794083A JP24086393A JP24086393A JPH0794083A JP H0794083 A JPH0794083 A JP H0794083A JP 24086393 A JP24086393 A JP 24086393A JP 24086393 A JP24086393 A JP 24086393A JP H0794083 A JPH0794083 A JP H0794083A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- gate electrode
- insulating film
- tip
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 電界放出陰極とその製造方法に関し、ゲート
電極の開口がエミッタティップを取り囲む絶縁膜の開口
より小さく電子引出し電圧を下げることができる電界放
出陰極を提供する。 【構成】 基板１１の上に電子を放出するエミッタティ
ップ１３と、このエミッタティップ１３を取り囲む開口
１２1 を有する絶縁膜１２を形成し、この絶縁膜１２の
上に第１のゲート電極１４を形成し、このエミッタティ
ップ１３の表面と第１のゲート電極１４の上の開口１２
1 の周辺にエッチングによって除去することができる材
料を蒸着等によって堆積して、この絶縁膜１２の開口１
２1 より小さい開口を有する犠牲層（図示されていな
い）を形成し、この犠牲層の上にゲート電極材料を堆積
し、この犠牲層を除去して第２のゲート電極１５を形成
する。この第１のゲート電極１４を省略することもでき
る。
電極の開口がエミッタティップを取り囲む絶縁膜の開口
より小さく電子引出し電圧を下げることができる電界放
出陰極を提供する。 【構成】 基板１１の上に電子を放出するエミッタティ
ップ１３と、このエミッタティップ１３を取り囲む開口
１２1 を有する絶縁膜１２を形成し、この絶縁膜１２の
上に第１のゲート電極１４を形成し、このエミッタティ
ップ１３の表面と第１のゲート電極１４の上の開口１２
1 の周辺にエッチングによって除去することができる材
料を蒸着等によって堆積して、この絶縁膜１２の開口１
２1 より小さい開口を有する犠牲層（図示されていな
い）を形成し、この犠牲層の上にゲート電極材料を堆積
し、この犠牲層を除去して第２のゲート電極１５を形成
する。この第１のゲート電極１４を省略することもでき
る。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出陰極とその製
造方法に関する。高電界によって電子を放出させる電界
放出陰極は、真空管の熱陰極に替える陰極として古くか
ら提案されていたが、実用化することはできなかった。
造方法に関する。高電界によって電子を放出させる電界
放出陰極は、真空管の熱陰極に替える陰極として古くか
ら提案されていたが、実用化することはできなかった。
【０００２】近年、半導体製造技術として開発された微
細加工技術を用いて電界放出陰極を製造することが試み
られている。この微細加工技術を用いると、高電界を形
成することができるミクロンオーダの微小な電界放出陰
極を製造することができ、また、微細構造を有するた
め、高密度の集積化が可能である。
細加工技術を用いて電界放出陰極を製造することが試み
られている。この微細加工技術を用いると、高電界を形
成することができるミクロンオーダの微小な電界放出陰
極を製造することができ、また、微細構造を有するた
め、高密度の集積化が可能である。
【０００３】一方、電界放出陰極の電子源としての性能
を考えた場合、加熱手段を必要とする熱陰極に比べて高
効率であり、高密度の電子ビームを形成することができ
る等の利点を有している。また、放出された電子が真空
中を自由に移動することができるため、導体、半導体等
のように、結晶を構成する原子等と衝突しながら移動す
る場合に比べて高速で移動することができる。これらの
特徴を活かして、電界放出陰極を高速演算素子、薄型の
高輝度ディスプレイ等に応用することが期待されてい
る。
を考えた場合、加熱手段を必要とする熱陰極に比べて高
効率であり、高密度の電子ビームを形成することができ
る等の利点を有している。また、放出された電子が真空
中を自由に移動することができるため、導体、半導体等
のように、結晶を構成する原子等と衝突しながら移動す
る場合に比べて高速で移動することができる。これらの
特徴を活かして、電界放出陰極を高速演算素子、薄型の
高輝度ディスプレイ等に応用することが期待されてい
る。
【０００４】
【従来の技術】電界放出陰極は、先端が尖ったエミッタ
ティップと、このエミッタティップの先端に開口を有す
る電子引き出し用ゲート電極から構成される。エミッタ
ティップとゲート電極の間に適当な電圧を印加すると、
エミッタティップの先端に高電界がかかりエミッタティ
ップから電子が電界放出される。電界放出陰極の製造方
法としては蒸着法とエッチング法が知られている。
ティップと、このエミッタティップの先端に開口を有す
る電子引き出し用ゲート電極から構成される。エミッタ
ティップとゲート電極の間に適当な電圧を印加すると、
エミッタティップの先端に高電界がかかりエミッタティ
ップから電子が電界放出される。電界放出陰極の製造方
法としては蒸着法とエッチング法が知られている。
【０００５】図４は、従来の蒸着法による電界放出陰極
の製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示
している。この図において、２１は基板、２２は絶縁
膜、２２1 は開口、２３はゲート電極材料層、２３1 は
開口、２４は犠牲層、２５は電子放出材料、２５1 はエ
ミッタティップである。
の製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示
している。この図において、２１は基板、２２は絶縁
膜、２２1 は開口、２３はゲート電極材料層、２３1 は
開口、２４は犠牲層、２５は電子放出材料、２５1 はエ
ミッタティップである。
【０００６】この製造工程説明図によって従来の蒸着法
による電界放出陰極の製造方法を説明する。
による電界放出陰極の製造方法を説明する。
【０００７】第１工程（図４（Ａ）参照） Ｓｉからなる基板２１の上に、ＳｉＯ2 からなる絶縁膜
２２を堆積し、その上にＭｏからなるゲート電極材料層
２３を形成し、その上に開口を有するレジスト膜を形成
し、このレジスト膜の開口を通してゲート電極材料層２
３を選択的にエッチングして開口２３1 を形成し、この
開口２３1 を通して絶縁膜２２をＲＩＥによって選択的
にエッチングして開口２２1 を形成する。
２２を堆積し、その上にＭｏからなるゲート電極材料層
２３を形成し、その上に開口を有するレジスト膜を形成
し、このレジスト膜の開口を通してゲート電極材料層２
３を選択的にエッチングして開口２３1 を形成し、この
開口２３1 を通して絶縁膜２２をＲＩＥによって選択的
にエッチングして開口２２1 を形成する。
【０００８】第２工程（図４（Ｂ）参照） 斜め蒸着法によって、開口２２1 を有するゲート電極材
料層２３の上のみにＡｌ2 Ｏ3 からなる犠牲層２４を形
成する。
料層２３の上のみにＡｌ2 Ｏ3 からなる犠牲層２４を形
成する。
【０００９】第３工程（図４（Ｃ）参照） 犠牲層２４の上からＭｏからなる電子放出材料２５を蒸
着によって堆積して、絶縁膜２２の開口２２1 の底面上
に先端が尖ったエミッタティップ２５1 を形成する。こ
の蒸着によって犠牲層２４の上にも電子放出材料２５が
堆積される。
着によって堆積して、絶縁膜２２の開口２２1 の底面上
に先端が尖ったエミッタティップ２５1 を形成する。こ
の蒸着によって犠牲層２４の上にも電子放出材料２５が
堆積される。
【００１０】第４工程（図４（Ｄ）参照） 犠牲層２４をエッチングして除去することによって、犠
牲層２４の上に堆積された電子放出材料２５をリフトオ
フして電界放出陰極を完成する。
牲層２４の上に堆積された電子放出材料２５をリフトオ
フして電界放出陰極を完成する。
【００１１】図５は、従来のエッチング法による電界放
出陰極の製造工程説明図であり、（Ａ）〜（Ｇ）は各工
程を示している。この図において、３１は基板、３１1
は突起、３１2 はエミッタティップ、３２は酸化膜、３
２1 はエッチングマスク、３３は酸化膜、３４1 ，３４
2 は絶縁膜、３５1 ，３５2 はゲート電極材料膜、３５
3 はゲート電極である。
出陰極の製造工程説明図であり、（Ａ）〜（Ｇ）は各工
程を示している。この図において、３１は基板、３１1
は突起、３１2 はエミッタティップ、３２は酸化膜、３
２1 はエッチングマスク、３３は酸化膜、３４1 ，３４
2 は絶縁膜、３５1 ，３５2 はゲート電極材料膜、３５
3 はゲート電極である。
【００１２】この製造工程説明図によって従来のエッチ
ング法による電界放出陰極の製造方法を説明する。
ング法による電界放出陰極の製造方法を説明する。
【００１３】第１工程（図５（Ａ）参照） Ｓｉからなる基板３１の上面を熱酸化してＳｉＯ2 から
なる酸化膜３２を形成する。
なる酸化膜３２を形成する。
【００１４】第２工程（図５（Ｂ）参照） 第１工程で形成した酸化膜３２をフォトリソグラフィー
技術を用いてパターニングして円形のエッチングマスク
３２1 を形成する。
技術を用いてパターニングして円形のエッチングマスク
３２1 を形成する。
【００１５】第３工程（図５（Ｃ）参照） 第２工程で形成したエッチングマスク３２1 を用いてＲ
ＩＥすることによって基板３１をエッチングして、エッ
チングマスク３２1 の下に突起３１1 を形成する。
ＩＥすることによって基板３１をエッチングして、エッ
チングマスク３２1 の下に突起３１1 を形成する。
【００１６】第４工程（図５（Ｄ）参照） 第３工程で形成した突起３１1 の表面を熱酸化してＳｉ
Ｏ2 からなる酸化膜３３を形成し、基板に先端が尖った
エミッタティップ３１2 を形成する。
Ｏ2 からなる酸化膜３３を形成し、基板に先端が尖った
エミッタティップ３１2 を形成する。
【００１７】第５工程（図５（Ｅ）参照） 第４工程で形成したエミッタティップ３１2 の周辺の酸
化膜３３の上と、エッチングマスク３２1 の上に、スパ
ッタリッグによってＳｉＮからなる絶縁膜３４ 1 ，３４
2 を形成し、さらにその上にＣｒからなるゲート電極材
料膜３５1 ，３５2 を形成する。
化膜３３の上と、エッチングマスク３２1 の上に、スパ
ッタリッグによってＳｉＮからなる絶縁膜３４ 1 ，３４
2 を形成し、さらにその上にＣｒからなるゲート電極材
料膜３５1 ，３５2 を形成する。
【００１８】第６工程（図５（Ｆ）参照） ＳｉＯ2 からなる酸化膜３２と酸化膜３３をエッチング
して、エミッタティップ３１2 の上のＳｉＮからなる絶
縁膜３４2 とゲート電極材料膜３５2 をリフトオフす
る。
して、エミッタティップ３１2 の上のＳｉＮからなる絶
縁膜３４2 とゲート電極材料膜３５2 をリフトオフす
る。
【００１９】第７工程（図５（Ｇ）参照） 絶縁膜３４1 の上のゲート電極材料膜３５1 をパターニ
ングしてゲート電極３５3 を形成して電界放出陰極を完
成する。
ングしてゲート電極３５3 を形成して電界放出陰極を完
成する。
【００２０】
【発明が解決しようとする課題】電界放出陰極の電子引
き出し電圧はエミッタティップの先端の電界集中の程度
により決まるため、エミッタティップの先端の周囲のゲ
ート電極の開口を縮小することは、電子引き出し電圧を
下げる上で有効な手段である。しかし、前記従来の電界
放出陰極の製造方法によると、ゲート電極の開口はエミ
ッタティップを取り囲む絶縁膜の開口より小さくするこ
とはできなかった。本発明は、ゲート電極の開口がエミ
ッタティップを取り囲む絶縁膜の開口より小さく電子引
出し電圧を下げることができる電界放出陰極を提供する
ことを目的とする。
き出し電圧はエミッタティップの先端の電界集中の程度
により決まるため、エミッタティップの先端の周囲のゲ
ート電極の開口を縮小することは、電子引き出し電圧を
下げる上で有効な手段である。しかし、前記従来の電界
放出陰極の製造方法によると、ゲート電極の開口はエミ
ッタティップを取り囲む絶縁膜の開口より小さくするこ
とはできなかった。本発明は、ゲート電極の開口がエミ
ッタティップを取り囲む絶縁膜の開口より小さく電子引
出し電圧を下げることができる電界放出陰極を提供する
ことを目的とする。
【００２１】
【課題を解決するための手段】本発明にかかる電界放出
陰極の製造方法においては、基板上に電子を放出するエ
ミッタティップと、該エミッタティップを取り囲む開口
を有する絶縁膜を形成する工程と、該エミッタティップ
の表面と該絶縁膜の上にエッチングによって除去するこ
とができる材料を堆積して、該絶縁膜の開口より小さい
開口を有する犠牲層を形成する工程と、該犠牲層の上に
ゲート電極材料を堆積する工程と、該犠牲層を除去して
ゲート電極を形成する工程を採用した。
陰極の製造方法においては、基板上に電子を放出するエ
ミッタティップと、該エミッタティップを取り囲む開口
を有する絶縁膜を形成する工程と、該エミッタティップ
の表面と該絶縁膜の上にエッチングによって除去するこ
とができる材料を堆積して、該絶縁膜の開口より小さい
開口を有する犠牲層を形成する工程と、該犠牲層の上に
ゲート電極材料を堆積する工程と、該犠牲層を除去して
ゲート電極を形成する工程を採用した。
【００２２】この場合、基板上に開口を有する絶縁膜を
形成する工程と、該開口を通して導電性材料を堆積する
ことによって該開口の底に露出している該基板の上に先
端が尖ったエミッタティップを形成することができる。
形成する工程と、該開口を通して導電性材料を堆積する
ことによって該開口の底に露出している該基板の上に先
端が尖ったエミッタティップを形成することができる。
【００２３】またこの場合、板状体の表面上に島状エッ
チングマスクを形成し、該島状エッチングマスクを用い
て板状体を選択的にエッチングすることによって先端が
尖ったエミッタティップを形成することができる。
チングマスクを形成し、該島状エッチングマスクを用い
て板状体を選択的にエッチングすることによって先端が
尖ったエミッタティップを形成することができる。
【００２４】本発明にかかる電界放出陰極においては、
基板上に電子を放出するエミッタティップが形成され、
該エミッタティップを取り囲む開口を有する絶縁膜が形
成され、該絶縁膜の上面に開口を有する第１のゲート電
極が形成され、該第１のゲート電極の上に、該第１のゲ
ート電極と接続され、または、第１のゲート電極から絶
縁され、該エミッタティップの先端付近に開口を有する
第２のゲート電極が形成された構成を採用した。
基板上に電子を放出するエミッタティップが形成され、
該エミッタティップを取り囲む開口を有する絶縁膜が形
成され、該絶縁膜の上面に開口を有する第１のゲート電
極が形成され、該第１のゲート電極の上に、該第１のゲ
ート電極と接続され、または、第１のゲート電極から絶
縁され、該エミッタティップの先端付近に開口を有する
第２のゲート電極が形成された構成を採用した。
【００２５】
【作用】一般に、開口を有する平面上に蒸着等の方法に
よって物質を堆積すると、開口の上縁では堆積物が開口
内に向かって斜めに張り出しながら成長し、堆積物の開
口の内径は次第に小さくなっていく。この現象は、従来
も利用されており、図４に示された従来の蒸着法による
電界放出陰極の製造方法においても、この現象を利用し
てエミッタティップを形成している。
よって物質を堆積すると、開口の上縁では堆積物が開口
内に向かって斜めに張り出しながら成長し、堆積物の開
口の内径は次第に小さくなっていく。この現象は、従来
も利用されており、図４に示された従来の蒸着法による
電界放出陰極の製造方法においても、この現象を利用し
てエミッタティップを形成している。
【００２６】本発明の電界放出陰極の製造方法では、開
口を有する絶縁膜の上に後で除去する犠牲層を堆積する
ことによって開口の内径を縮小した後に、その上にゲー
ト電極を形成することにより、ゲート電極を支持する絶
縁膜の開口より小さい開口を有するゲート電極を形成す
ることができる。
口を有する絶縁膜の上に後で除去する犠牲層を堆積する
ことによって開口の内径を縮小した後に、その上にゲー
ト電極を形成することにより、ゲート電極を支持する絶
縁膜の開口より小さい開口を有するゲート電極を形成す
ることができる。
【００２７】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１、図２は、第１実施例の電界放出陰
極の製造工程説明図であり、（Ａ）〜（Ｅ）は各工程を
示している。この図において、１は基板、２は絶縁膜、
２1 は開口、３はエミッタティップ、４1 ，４2 は犠牲
層、４3 は開口、４4 はパターニングされた犠牲層、５
1 ，５2 はゲート電極材料層、５3 はゲート電極、５4
は開口である。
極の製造工程説明図であり、（Ａ）〜（Ｅ）は各工程を
示している。この図において、１は基板、２は絶縁膜、
２1 は開口、３はエミッタティップ、４1 ，４2 は犠牲
層、４3 は開口、４4 はパターニングされた犠牲層、５
1 ，５2 はゲート電極材料層、５3 はゲート電極、５4
は開口である。
【００２８】この製造工程説明図によって本発明の第１
実施例の電界放出陰極の製造方法を説明する。
実施例の電界放出陰極の製造方法を説明する。
【００２９】第１工程（図１（Ａ）参照） Ｓｉからなる基板１と、その上に形成された開口２1 を
有するＳｉＯ2 からなる絶縁膜２と、この絶縁膜２の開
口２1 中に、絶縁膜２の表面より、後述の犠牲層の厚さ
だけ突出して形成されたＭｏからなるエミッタティップ
３を有する構造体を用意する。この構造体は、前記の蒸
着法によって形成してもよく、エッチング法によって形
成してもよい。
有するＳｉＯ2 からなる絶縁膜２と、この絶縁膜２の開
口２1 中に、絶縁膜２の表面より、後述の犠牲層の厚さ
だけ突出して形成されたＭｏからなるエミッタティップ
３を有する構造体を用意する。この構造体は、前記の蒸
着法によって形成してもよく、エッチング法によって形
成してもよい。
【００３０】第２工程（図１（Ｂ）参照） 第１工程で調製した構造体の全面に、後に除去するＳｉ
Ｏからなる犠牲層を形成する材料を蒸着すると、エミッ
タティップ３の表面と絶縁膜２の上に犠牲層４ 1 ，４2
が堆積されるが、絶縁膜２の上に堆積された犠牲層４2
は絶縁膜２の開口２1 内に張り出すため、犠牲層４2 の
開口４3 は、絶縁膜２の開口２1 より小さくなる。
Ｏからなる犠牲層を形成する材料を蒸着すると、エミッ
タティップ３の表面と絶縁膜２の上に犠牲層４ 1 ，４2
が堆積されるが、絶縁膜２の上に堆積された犠牲層４2
は絶縁膜２の開口２1 内に張り出すため、犠牲層４2 の
開口４3 は、絶縁膜２の開口２1 より小さくなる。
【００３１】第３工程（図１（Ｃ）参照） 絶縁膜２の上に形成された犠牲層４2 を、ＲＩＥによっ
て絶縁膜２の開口２1よりやや大きい円形形状にパター
ニングする。
て絶縁膜２の開口２1よりやや大きい円形形状にパター
ニングする。
【００３２】第４工程（図２（Ｄ）参照） エミッタティップ３の上の犠牲層４1 と絶縁膜２の上の
パターニングされた犠牲層４4 の上にＭｏからなるゲー
ト電極材料層５1 ，５2 を堆積する。
パターニングされた犠牲層４4 の上にＭｏからなるゲー
ト電極材料層５1 ，５2 を堆積する。
【００３３】第５工程（図２（Ｅ）参照） 最後に犠牲層４1 とパターニングされた犠牲層４4 をＨ
Ｆ水溶液等を用いてウェットエッチングしてを除去する
ことによりエミッタティップ３の先端に近接した開口５
4 を有するゲート電極５3 を形成する。
Ｆ水溶液等を用いてウェットエッチングしてを除去する
ことによりエミッタティップ３の先端に近接した開口５
4 を有するゲート電極５3 を形成する。
【００３４】この実施例によると、電子引出し電圧が低
い電界放出陰極を、セルフアラインで容易に形成するこ
とができる。
い電界放出陰極を、セルフアラインで容易に形成するこ
とができる。
【００３５】（第２実施例）図３は、第２実施例の電界
放出陰極の構成説明図である。この図において、１１は
基板、１２は絶縁膜、１２1 は開口、１３はエミッタテ
ィップ、１４は第１のゲート電極、１５は第２のゲート
電極である。
放出陰極の構成説明図である。この図において、１１は
基板、１２は絶縁膜、１２1 は開口、１３はエミッタテ
ィップ、１４は第１のゲート電極、１５は第２のゲート
電極である。
【００３６】第２実施例の電界放出陰極においては、Ｓ
ｉからなる基板１１の上に開口１２ 1 を有する絶縁膜１
２が形成され、この開口１２1 の中の基板１１の上にＭ
ｏからなるエミッタティップ１３が形成され、絶縁膜１
２の上にはＭｏからなる第１のゲート電極１４と第２の
ゲート電極１５が形成されている。
ｉからなる基板１１の上に開口１２ 1 を有する絶縁膜１
２が形成され、この開口１２1 の中の基板１１の上にＭ
ｏからなるエミッタティップ１３が形成され、絶縁膜１
２の上にはＭｏからなる第１のゲート電極１４と第２の
ゲート電極１５が形成されている。
【００３７】なお、この実施例の電界放出陰極は、第１
実施例の第２工程の前に、絶縁膜２（図１（Ｂ）参照）
の上に、従来知られている適宜の方法で第１のゲート電
極を形成する材料層を形成することによって容易に製造
される。
実施例の第２工程の前に、絶縁膜２（図１（Ｂ）参照）
の上に、従来知られている適宜の方法で第１のゲート電
極を形成する材料層を形成することによって容易に製造
される。
【００３８】この実施例によると、ゲート電極が、第１
ゲート電極と第２ゲート電極が２重に存在することによ
り、エミッタティップ１３の先端での電界集中が強めら
れるため、電子の引き出し電圧を低くすることができ
る。この実施例では、第１ゲート電極と第２ゲート電極
が接触して同電位になっているが、第１ゲート電極と第
２ゲート電極の間に絶縁膜を介在させて両者間を絶縁
し、異なる電位を与えることによって、エミッタティッ
プ１３の先端での電界集中が最適になるように調節する
ことができる。
ゲート電極と第２ゲート電極が２重に存在することによ
り、エミッタティップ１３の先端での電界集中が強めら
れるため、電子の引き出し電圧を低くすることができ
る。この実施例では、第１ゲート電極と第２ゲート電極
が接触して同電位になっているが、第１ゲート電極と第
２ゲート電極の間に絶縁膜を介在させて両者間を絶縁
し、異なる電位を与えることによって、エミッタティッ
プ１３の先端での電界集中が最適になるように調節する
ことができる。
【００３９】
【発明の効果】以上説明したように、本発明によると、
熱陰極に比べて高効率であり、高密度の電子ビームを形
成することができ、低い電圧で動作する電界放出陰極を
容易に実現することができるため、高速演算素子、薄型
の高輝度ディスプレイ等の技術分野において寄与すると
ころが大きい。
熱陰極に比べて高効率であり、高密度の電子ビームを形
成することができ、低い電圧で動作する電界放出陰極を
容易に実現することができるため、高速演算素子、薄型
の高輝度ディスプレイ等の技術分野において寄与すると
ころが大きい。
【図１】第１実施例の電界放出陰極の製造工程説明図
（１）であり、（Ａ）〜（Ｃ）は各工程を示している。
（１）であり、（Ａ）〜（Ｃ）は各工程を示している。
【図２】第１実施例の電界放出陰極の製造工程説明図
（２）であり、（Ｄ），（Ｅ）は各工程を示している。
（２）であり、（Ｄ），（Ｅ）は各工程を示している。
【図３】第２実施例の電界放出陰極の構成説明図であ
る。
る。
【図４】従来の蒸着法による電界放出陰極の製造工程説
明図であり、（Ａ）〜（Ｄ）は各工程を示している。
明図であり、（Ａ）〜（Ｄ）は各工程を示している。
【図５】従来のエッチング法による電界放出陰極の製造
工程説明図であり、（Ａ）〜（Ｇ）は各工程を示してい
る。
工程説明図であり、（Ａ）〜（Ｇ）は各工程を示してい
る。
１ 基板 ２ 絶縁膜 ２1 開口 ３ エミッタティップ ４1 ，４2 犠牲層 ４3 開口 ４4 パターニングされた犠牲層 ５1 ，５2 ゲート電極材料層 ５3 ゲート電極 ５4 開口 １１ 基板 １２ 絶縁膜 １２1 開口 １３ エミッタティップ １４ 第１のゲート電極 １５ 第２のゲート電極 ２１ 基板 ２２ 絶縁膜 ２２1 開口 ２３ ゲート電極材料層 ２３1 開口 ２４ 犠牲層 ２５ 電子放出材料 ２５1 エミッタティップ ３１ 基板 ３１1 突起 ３１2 エミッタティップ ３２ 酸化膜 ３２1 エッチングマスク ３３ 酸化膜 ３４1 ，３４2 絶縁膜 ３５1 ，３５2 ゲート電極材料膜 ３５3 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊田 治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (4)
- 【請求項１】 基板上に電子を放出するエミッタティッ
プと、該エミッタティップを取り囲む開口を有する絶縁
膜を形成する工程と、該エミッタティップの表面と該絶
縁膜の上にエッチングによって除去することができる材
料を堆積して、該絶縁膜の開口より小さい開口を有する
犠牲層を形成する工程と、該犠牲層の上にゲート電極材
料を堆積する工程と、該犠牲層を除去してゲート電極を
形成する工程を含むことを特徴とする電界放出陰極の製
造方法。 - 【請求項２】 基板上に開口を有する絶縁膜を形成する
工程と、該開口を通して導電性材料を堆積することによ
って該開口の底に露出している該基板の上に先端が尖っ
たエミッタティップを形成することを特徴とする請求項
１に記載された電界放出陰極の製造方法。 - 【請求項３】 板状体の表面上に島状エッチングマスク
を形成し、該島状エッチングマスクを用いて板状体を選
択的にエッチングすることによって先端が尖ったエミッ
タティップを形成することを特徴とする請求項１に記載
された電界放出陰極の製造方法。 - 【請求項４】 基板上に電子を放出するエミッタティッ
プが形成され、該エミッタティップを取り囲む開口を有
する絶縁膜が形成され、該絶縁膜の上面に開口を有する
第１のゲート電極が形成され、該第１のゲート電極の上
に、該第１のゲート電極と接続され、または、第１のゲ
ート電極から絶縁され、該エミッタティップの先端付近
に開口を有する第２のゲート電極が形成されたことを特
徴とする電界放出陰極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24086393A JP3295864B2 (ja) | 1993-09-28 | 1993-09-28 | 電界放出陰極とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24086393A JP3295864B2 (ja) | 1993-09-28 | 1993-09-28 | 電界放出陰極とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794083A true JPH0794083A (ja) | 1995-04-07 |
| JP3295864B2 JP3295864B2 (ja) | 2002-06-24 |
Family
ID=17065833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24086393A Expired - Fee Related JP3295864B2 (ja) | 1993-09-28 | 1993-09-28 | 電界放出陰極とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295864B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437598B1 (ko) * | 2001-05-25 | 2004-06-26 | 비오이 하이디스 테크놀로지 주식회사 | 전계 방출 표시소자의 제조방법 |
| KR100438835B1 (ko) * | 2001-12-18 | 2004-07-05 | 삼성에스디아이 주식회사 | 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 ｆｅｄ 제조방법 |
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
-
1993
- 1993-09-28 JP JP24086393A patent/JP3295864B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437598B1 (ko) * | 2001-05-25 | 2004-06-26 | 비오이 하이디스 테크놀로지 주식회사 | 전계 방출 표시소자의 제조방법 |
| KR100438835B1 (ko) * | 2001-12-18 | 2004-07-05 | 삼성에스디아이 주식회사 | 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 ｆｅｄ 제조방법 |
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295864B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| US5757344A (en) | Cold cathode emitter element | |
| JPH08287819A (ja) | 電界効果電子放出素子及びその製造方法 | |
| US5825126A (en) | Field emission display and fabricating method therefor | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH0794083A (ja) | 電界放出陰極とその製造方法 | |
| JPH03295131A (ja) | 電界放出素子およびその製造方法 | |
| JPH03194829A (ja) | 微小真空三極管とその製造方法 | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| JP3144475B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
| JP3436975B2 (ja) | 電界放出陰極及びその製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2737675B2 (ja) | 縦型微小冷陰極の製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JP3097521B2 (ja) | 電界放射型素子の製造方法 | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
| JP2002100281A (ja) | 能動型薄膜冷陰極及び能動型薄膜冷陰極の製造方法 | |
| JPH1167057A (ja) | 微小冷陰極 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP2956565B2 (ja) | 電界放出冷陰極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| LAPS | Cancellation because of no payment of annual fees |