JP2737675B2 - 縦型微小冷陰極の製造方法 - Google Patents
縦型微小冷陰極の製造方法Info
- Publication number
- JP2737675B2 JP2737675B2 JP32456194A JP32456194A JP2737675B2 JP 2737675 B2 JP2737675 B2 JP 2737675B2 JP 32456194 A JP32456194 A JP 32456194A JP 32456194 A JP32456194 A JP 32456194A JP 2737675 B2 JP2737675 B2 JP 2737675B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- emitter
- conductive layer
- cold cathode
- laminated film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、縦型微小冷陰極の製造
方法に関わり、特にエッチングによる微小な縦型冷陰極
の製造方法に関する。
方法に関わり、特にエッチングによる微小な縦型冷陰極
の製造方法に関する。
【０００２】
【従来の技術】近年、ミクロンサイズの微小冷陰極を作
る試みが始まっている。微小にすることそしてエミッタ
先端を尖鋭化することにより、電界集中を起こさせ、電
子を放出させるための印加電圧を小さくすることができ
る。平面ディスプレイ等に利用される縦型微小冷陰極を
作るために、蒸着、スパッタ等の方法があるが、いずれ
の場合も形状作製のためレジストパターニングを行う必
要がある。しかしながら、パターニングに対しては解像
度の限界があり、サイズ的にサブミクロンがやっとであ
る。また、一つのエミッタから得られる電流量は小さい
ので、ある程度の電流量をとるためにエミッタをアレイ
化する必要がある。しかし、蒸着、スパッタ等で作製さ
れるエミッタアレイは、高さ、先端半径、エミッション
電圧閾値、エミッション面積などの電界電子放出のため
のパラメータがばらついており、電流密度の均一性が悪
い。
る試みが始まっている。微小にすることそしてエミッタ
先端を尖鋭化することにより、電界集中を起こさせ、電
子を放出させるための印加電圧を小さくすることができ
る。平面ディスプレイ等に利用される縦型微小冷陰極を
作るために、蒸着、スパッタ等の方法があるが、いずれ
の場合も形状作製のためレジストパターニングを行う必
要がある。しかしながら、パターニングに対しては解像
度の限界があり、サイズ的にサブミクロンがやっとであ
る。また、一つのエミッタから得られる電流量は小さい
ので、ある程度の電流量をとるためにエミッタをアレイ
化する必要がある。しかし、蒸着、スパッタ等で作製さ
れるエミッタアレイは、高さ、先端半径、エミッション
電圧閾値、エミッション面積などの電界電子放出のため
のパラメータがばらついており、電流密度の均一性が悪
い。
【０００３】
【発明が解決しようとする課題】従来の製造方法では、
サブミクロン以下のサイズのエミッタを作製することや
エミッタ先端を尖鋭化することは、パターニングの際の
解像度の限界から、むずかしい。また、蒸着、スパッタ
で作製するエミッタアレイは均一性が悪いという問題が
ある。本発明の目的は、上述の問題点を解決し、サブミ
クロン以下のサイズの縦型微小冷陰極の製造方法を提供
することである。
サブミクロン以下のサイズのエミッタを作製することや
エミッタ先端を尖鋭化することは、パターニングの際の
解像度の限界から、むずかしい。また、蒸着、スパッタ
で作製するエミッタアレイは均一性が悪いという問題が
ある。本発明の目的は、上述の問題点を解決し、サブミ
クロン以下のサイズの縦型微小冷陰極の製造方法を提供
することである。
【０００４】
【課題を解決するための手段】本発明は、２つの絶縁層
でサンドウィッチしたエミッタ層を有する縦型微小冷陰
極の製造方法で、片側の絶縁層を一部エッチングしたあ
と、エミッタ層を等方性エッチングすることにより、エ
ッチングしながった絶縁層側に尖鋭な部分をもつエミッ
タを形成し、更にもう一方の絶縁層をエッチングするこ
とを特徴とする微小冷陰極の製造方法である。
でサンドウィッチしたエミッタ層を有する縦型微小冷陰
極の製造方法で、片側の絶縁層を一部エッチングしたあ
と、エミッタ層を等方性エッチングすることにより、エ
ッチングしながった絶縁層側に尖鋭な部分をもつエミッ
タを形成し、更にもう一方の絶縁層をエッチングするこ
とを特徴とする微小冷陰極の製造方法である。
【０００５】また、本発明は、２つの絶縁層でサンドウ
ィッチした非常に薄いエミッタ層を有する縦型微小冷陰
極の製造方法で、両側の絶縁層を一部エッチングするこ
とにより、エミッタを形成することを特徴とする微小冷
陰極の作製方法である。
ィッチした非常に薄いエミッタ層を有する縦型微小冷陰
極の製造方法で、両側の絶縁層を一部エッチングするこ
とにより、エミッタを形成することを特徴とする微小冷
陰極の作製方法である。
【０００６】
【実施例】以下、本発明について図面を参照して説明す
る。図１は、本発明の第１の実施例に係わる縦型微小冷
陰極の製造工程を示す断面図である。まず、図１（ａ）
に示すように、Ｓｉ基板２上に段差をつけるためＳｉＯ
2 等の絶縁層１（厚み１μｍ）をパターニングし、Ｓｉ
Ｏ2 等の第１絶縁層３を約２０００オングストローム
（Ａ）、ＷＳｉ等の第１ゲート導電層４を約１０００
Ａ、Ｓｉ3 Ｎ4 等の第２絶縁層５を約２０００Ａ、Ｍｏ
等のエミッタ導電層６を約２０００Ａ、ＳｉＯ2等の第
３絶縁層７を約２０００Ａ、ＷＳｉ等の第２ゲート導電
層８を約１０００Ａ形成する。次に図１（ｂ）のように
研磨する。第３絶縁層７を図１（ｃ）のように第２絶縁
層５がエッチングされないようなエッチャントでエッチ
ングする。エミッタ導電層６を等方性エッチングする。
このとき、第３絶縁層７側はエッチングしてあるので、
速くエッチングされ、第２絶縁層５側はエッチングがお
そい。その結果、図１（ｄ）のようにエミッタの先端は
尖鋭化される。最後に、第２絶縁層５を図１（ｅ）のよ
うにエッチングする。
る。図１は、本発明の第１の実施例に係わる縦型微小冷
陰極の製造工程を示す断面図である。まず、図１（ａ）
に示すように、Ｓｉ基板２上に段差をつけるためＳｉＯ
2 等の絶縁層１（厚み１μｍ）をパターニングし、Ｓｉ
Ｏ2 等の第１絶縁層３を約２０００オングストローム
（Ａ）、ＷＳｉ等の第１ゲート導電層４を約１０００
Ａ、Ｓｉ3 Ｎ4 等の第２絶縁層５を約２０００Ａ、Ｍｏ
等のエミッタ導電層６を約２０００Ａ、ＳｉＯ2等の第
３絶縁層７を約２０００Ａ、ＷＳｉ等の第２ゲート導電
層８を約１０００Ａ形成する。次に図１（ｂ）のように
研磨する。第３絶縁層７を図１（ｃ）のように第２絶縁
層５がエッチングされないようなエッチャントでエッチ
ングする。エミッタ導電層６を等方性エッチングする。
このとき、第３絶縁層７側はエッチングしてあるので、
速くエッチングされ、第２絶縁層５側はエッチングがお
そい。その結果、図１（ｄ）のようにエミッタの先端は
尖鋭化される。最後に、第２絶縁層５を図１（ｅ）のよ
うにエッチングする。
【０００７】図２は、本発明の第２の実施例に係わる縦
型微小冷陰極の製造工程を示す断面図である。まず、図
２（ａ）に示すように、Ｓｉ基板２上に段差をつけるた
めＳｉＯ2 等の絶縁層１（厚み１μｍ）をパターニング
し、Ｓｉ3 Ｎ4 等の第１絶縁層３を約２０００Ａ、ＷＳ
ｉ等の第１ゲート導電層４を約１０００Ａ、ＳｉＯ2等
の第２絶縁層５を約２０００Ａ、Ｍｏ等のエミッタ導電
層６を約１００Ａ、ＳｉＯ2 等の第３絶縁層７を約２０
００Ａ、ＷＳｉ等の第２ゲート導電層８を約１０００Ａ
形成する。薄膜の厚さの制御は、ＰＲに比べて非常に小
さいところまで行える。したがって、エミッタ層の厚み
を制御することによって、希望の先端半径のエミッタを
得ることができる。また、均一性も数段良い。次に図２
（ｂ）のように研磨する。第２と第３絶縁層５，７を図
２（ｃ）のようにエッチングし、エミッタ導電層６の頭
を出す。この実施例では、第２と第３絶縁層５，７が同
じ材料で形成してあるので、同時にエッチングされる。
エミッタ導電層６は極めて薄く作られているので、その
ままエミッタとなる。
型微小冷陰極の製造工程を示す断面図である。まず、図
２（ａ）に示すように、Ｓｉ基板２上に段差をつけるた
めＳｉＯ2 等の絶縁層１（厚み１μｍ）をパターニング
し、Ｓｉ3 Ｎ4 等の第１絶縁層３を約２０００Ａ、ＷＳ
ｉ等の第１ゲート導電層４を約１０００Ａ、ＳｉＯ2等
の第２絶縁層５を約２０００Ａ、Ｍｏ等のエミッタ導電
層６を約１００Ａ、ＳｉＯ2 等の第３絶縁層７を約２０
００Ａ、ＷＳｉ等の第２ゲート導電層８を約１０００Ａ
形成する。薄膜の厚さの制御は、ＰＲに比べて非常に小
さいところまで行える。したがって、エミッタ層の厚み
を制御することによって、希望の先端半径のエミッタを
得ることができる。また、均一性も数段良い。次に図２
（ｂ）のように研磨する。第２と第３絶縁層５，７を図
２（ｃ）のようにエッチングし、エミッタ導電層６の頭
を出す。この実施例では、第２と第３絶縁層５，７が同
じ材料で形成してあるので、同時にエッチングされる。
エミッタ導電層６は極めて薄く作られているので、その
ままエミッタとなる。
【０００８】
【発明の効果】本発明を適用するならば、従来のパター
ニングと横方向エッチングによりエミッタ先端を尖鋭化
する方法よりも、自動的に均一性良く尖鋭なエミッタを
形成することが可能である。これにより低電圧動作をさ
せることのでき、均一性に優れた縦型微小冷陰極を作製
することができる。
ニングと横方向エッチングによりエミッタ先端を尖鋭化
する方法よりも、自動的に均一性良く尖鋭なエミッタを
形成することが可能である。これにより低電圧動作をさ
せることのでき、均一性に優れた縦型微小冷陰極を作製
することができる。
【図１】（ａ）〜（ｅ）は、本発明による縦型微小冷陰
極の第１の実施例の製造工程を示す断面図である。
極の第１の実施例の製造工程を示す断面図である。
【図２】（ａ）〜（ｃ）は本発明による第２の実施例の
製造工程を示す断面図である。
製造工程を示す断面図である。
１ 絶縁層 ２ Ｓｉ基板 ３ 第１絶縁層 ４ 第１ゲート導電層 ５ 第２絶縁層 ６ エミッタ導電層 ７ 第３絶縁層 ８ 第２ゲート絶縁層
Claims (2)
- 【請求項１】 Ｓｉ基板上に凸状の段差を形成する工程
と、前記Ｓｉ基板上に第１の絶縁層、第１のゲート導電
層、第２の絶縁層、エミッタ導電層、第３の絶縁層、第
２のゲート導電層よりなる積層膜を形成する工程と、前
記凸状段差上部の前記積層膜を選択的に除去し、前記凸
状段差側面に前記積層膜を残すことによって各層の断面
を露出させる工程と、積層膜のうち第３の絶縁層あるい
は第２の絶縁層の一方のみをエミッタ導電層膜厚より深
くエッチングする工程と、エミッタ導電層をエミッタの
先端を尖鋭化してエッチングする工程を有することを特
徴とする縦型微小冷陰極の製造方法。 - 【請求項２】 Ｓｉ基板上に凸状の段差を形成する工程
と、前記Ｓｉ基板上に第１の絶縁層、第１のゲート導電
層、第２の絶縁層、数百Ａ以下の膜厚を有するエミッタ
導電層、第３の絶縁層、第２のゲート導電層よりなる積
層膜を形成する工程と、前記凸状段差上部の前記積層膜
を選択的に除去し、前記凸状段差側面に前記積層膜を残
すことによって各層の断面を露出させる工程と、積層膜
のうち第２の絶縁層と第３の絶縁層をエッチングし、エ
ミッタ導電層先端を露出させる工程を有することを特徴
とする縦型微小冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32456194A JP2737675B2 (ja) | 1994-12-27 | 1994-12-27 | 縦型微小冷陰極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32456194A JP2737675B2 (ja) | 1994-12-27 | 1994-12-27 | 縦型微小冷陰極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08185795A JPH08185795A (ja) | 1996-07-16 |
| JP2737675B2 true JP2737675B2 (ja) | 1998-04-08 |
Family
ID=18167192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32456194A Expired - Lifetime JP2737675B2 (ja) | 1994-12-27 | 1994-12-27 | 縦型微小冷陰極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737675B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868887B1 (ko) * | 2004-01-12 | 2008-11-17 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 나노 규모의 전기 석판 인쇄술 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2635879B2 (ja) * | 1992-02-07 | 1997-07-30 | 株式会社東芝 | 電子放出素子及びこれを用いた平面ディスプレイ装置 |
| JPH05234499A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | 冷陰極 |
-
1994
- 1994-12-27 JP JP32456194A patent/JP2737675B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08185795A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2034481C (en) | Self-aligned gate process for fabricating field emitter arrays | |
| US3970887A (en) | Micro-structure field emission electron source | |
| US5394006A (en) | Narrow gate opening manufacturing of gated fluid emitters | |
| US5702281A (en) | Fabrication of two-part emitter for gated field emission device | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| JP3226238B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2737675B2 (ja) | 縦型微小冷陰極の製造方法 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JP3320603B2 (ja) | 電界放出型冷陰極装置及びその製造方法 | |
| US6045425A (en) | Process for manufacturing arrays of field emission tips | |
| JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
| KR100259826B1 (ko) | 전계방출용냉음극제조방법 | |
| JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
| JPH06310029A (ja) | 電子銃および量子細線の製造方法 | |
| JPH07160204A (ja) | 電子放出素子の製造方法 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JP2738197B2 (ja) | 電子放出素子 | |
| JPH09139173A (ja) | 電子放出素子およびその製造方法 | |
| JPH06310023A (ja) | 電子放出素子及びその製造方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| JPH0465048A (ja) | 電子放出素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |