KR100868887B1 - 나노 규모의 전기 석판 인쇄술 - Google Patents

나노 규모의 전기 석판 인쇄술 Download PDF

Info

Publication number
KR100868887B1
KR100868887B1 KR1020067013526A KR20067013526A KR100868887B1 KR 100868887 B1 KR100868887 B1 KR 100868887B1 KR 1020067013526 A KR1020067013526 A KR 1020067013526A KR 20067013526 A KR20067013526 A KR 20067013526A KR 100868887 B1 KR100868887 B1 KR 100868887B1
Authority
KR
South Korea
Prior art keywords
conductive
mask
substrate
layer
pattern
Prior art date
Application number
KR1020067013526A
Other languages
English (en)
Other versions
KR20060128904A (ko
Inventor
용 첸
Original Assignee
더 리전트 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전트 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전트 오브 더 유니버시티 오브 캘리포니아
Publication of KR20060128904A publication Critical patent/KR20060128904A/ko
Application granted granted Critical
Publication of KR100868887B1 publication Critical patent/KR100868887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G03G13/283—Planographic printing plates obtained by a process including the transfer of a tonered image, i.e. indirect process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G03G13/286—Planographic printing plates for dry lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

나노 규모의 석판 인쇄 방법에 관한 것으로서, 전도성 표면 및 절연성 표면을 가지는 재사용 가능한 전도성 마스크가 매복된 전도층 위에 전기적으로 반응성 있는 저항층을 포함하는 표면을 가진 기판상에 위치된다. 전기장이 전도성 마스크 및 매복된 전도층 사이에 적용되면, 마스크의 전도성 지역 근처에서 부분적으로 저항층이 변경된다. 선택적인 공정은 기판의 표면에서 수행되며, 마스크로부터 이동된 패턴에 따라 저항층의 부분을 제거하기 위하여 마스크 제거를 변경한다. 기판은 타깃 기판일 수 있고, 또는 다른 기판의 석판 인쇄 마스킹 스텝을 위해 이용될 수 있다. 본 발명의 일 측면에 따르면, 전하가 적용되는 전극이 예를 들면, 특정 마스크의 제작의 필요없이 원하는 패턴이 제작될 수 있는 다수의 열과 행으로 분리될 수 있다.

Description

나노 규모의 전기 석판 인쇄술{NANOSCALE ELECTRIC LITHOGRAPHY}
본 발명은 나노 규모의 제작 방법, 특히 전기장 마스크를 이용하여 기판의 전기적으로 설정 가능한 층에 나노 규모의 패턴을 제작하는 것에 관한 것이다.
지난 30년 동안 석판 인쇄술은 매 2, 3년 마다 야기되는 새로운 시대마다 약 70%씩 반도체 장치의 납 모서리의 최소 배선 폭 사이즈를 감소시켜왔다. 그러나 최근 석판 인쇄술 기술은 나노 규모 차원으로 최소 배선 폭이 감소함에 따라 매우 중대한 도전을 받게 되었다. 새로운 석판 인쇄술 방법은 노출 도구, 마스크, 저항 및 모든 관련 기술 단계를 포함한 유리한 위치에서 개발되고 있다. 예를 들면, 생산 레벨의 증대를 위한 능력 및 빠른 속도를 가지는 나노 규모의 장치 및 회로의 제작을 위하여 각인 석판 인쇄술이 이용되고 있다.
그러나 산업은 각인 석판 인쇄 과정 동안 틀과 폴리머 사이의 상호 작용 저항이 발생함으로써 생기는 단점 및 효율성 차원의 문제를 해결하지 못하고 있다. 순차적인(비병렬의) 빔이 사용되는 동안, 전자펜으로 써 넣어 입력하는 석판 인쇄술은 대량 제작을 위해 사용될 수 없다.
따라서 빠른 속도 및 대량 생산이 가능하면서도 안정되고 실용적인 새로운 나노 규모의 제작 방법이 요청되고 있다. 본 발명은 종래 기술의 이러한 단점을 극 복하고자 하는 것이다.
본 발명은 2004년 1월 12일에 출원된 미국 가출원 제60/536,115호를 기초 우선권으로 주장하며, 그 전체 내용이 본 발명의 참고로서 통합될 것이다.
이 특허 문서에 있는 물질의 일부분은 미국과 다른 국가의 저작권법 하에 저작권 보호를 조건으로 한다. 저작권 권리의 소유자는 특허 문서 또는 특허 공개가 누군가에 의하여 미국 특허상표청에서 유효하게 파일 또는 기록으로 공개한 것을 팩스 전송하거나 복사하는 것에 대해서는 반대하지 않으나 그 이외의 모든 저작권 권리는 가진다. 저작권 권리자는 37 C.F.R.§1.14에 따라 권리의 제한 없이 비밀로 보장된 특허 문서의 저작권을 포기하지 않는다.
본 발명에 따른 새로운 나노 규모의 제작 방법은 전기 마스크를 이용하여 전기적으로 설정 가능한 저항 위에 나노 규모의 패턴을 제작하는 나노 규모의 전기 석판 인쇄술(이하 'NEL'이라 약칭한다)로 기술된다. NEL 방법은 일반적인 적용을 위한 실용적이고, 믿을만하며, 확고한 나노-제작 기술을 제공하는 고감도의 하의상달식의 자기 집합의 기술 및 빠른 속도와 거대한 포괄 방식의 상의하달식의 기술의 장점을 결합한 것이다.
본 발명은 전기적으로 설정 가능한 저항이 특정 기판의 표면에 대하여 화학적 또는 물리적인 극성을 가지도록 디자인될 수 있다는 개념으로부터 시작된다. 특히, 저항이 적당한 기판의 표면과 접촉했을 때, 열역학적으로 바람직한 배열은 밀도 있는 저항층, 예를 들면 분자의 단일층으로 생성되도록 최적화될 수 있다. 사용될 수 있는 전기적으로 설정 가능한 저항의 종류는 매우 많다.
예를 들면, 사용될 수 있는 저항은 충분한 전기장의 적용에 반응하여 특성이 변할 수 있는 자기 집합의 분자층, 폴리머, 모노머, 올리고머 및 무기 물질일 수 있다. 일 예로서, 저항층은 티올/금(Au), 실란/SiO2, 카보닐/티타늄(Ti), 및 아민/백금(Pt)과 같이 말단기를 가진 분자/기판 조합의 자기 집합층을 포함할 수 있다. 자기 집합 단일층(Self-assembled monolayer: SAM)으로 만들어진 필름은 특히 전자빔 석판 인쇄술(Electron beam lithography: EBL) 및 원자력 현미경(AFM:atomic force microscope) 또는 스캐닝 터널링 현미경(STM: Scanning Tunneling Microscope)에 바탕을 둔 1㎚의 분해할 수 있는 AFM/STM 기술로 불리는 기술에 특히 적합하다. 그러나 이들 과정은 느린 속도 및 복잡한 특성상 대량 생산에는 부적합하다.
한편, NEL을 위한 저항층은 폴리머, 모노머, 올리고머 등 전기적으로 변경 가능한 성질을 가진 것으로 형성될 수 있다. NEL 과정 동안, 마스크 패턴으로부터 적용되는 전기장에 의해 모노머 및 올리고머는 서로 가교 반응을 일으키거나 폴리머의 결합이 깨질 수 있다. 전기적으로 변경 가능한 영역에서, 용매에서의 저항층의 용해도는 후-노출 전개 과정 동안 변화할 수 있으므로, 패턴이 저항층으로 변형되게 된다. 예를 들면 피롤과 같은 모노머 및 올리고머는 전기화학적인 테크닉에 의해 가교 결합할 수 있다. 폴리머 내의 미량의 불순물 농도도 전기장 내에서 변경될 수 있고, 이는 용매 내의 폴리머의 용해도의 변화를 초래할 수 있다.
저항층은 많은 수의 무기질 물질을 포함할 수 있다. 패턴은 NEL 과정 동안 마스크 상의 패턴에 의해 생성된 전기장에 의한 상변화에 의해 생성될 수 있다. 상변화는 비결정상태-결정 상태-상변화, 전기 쌍극자 모멘트 변화, 자기적 모멘텀 변화, 액체-결정 상변화, 상 분리, 및 화학 조성물 변화일 수 있다.
저항 물질의 특성은 충분한 전기장 노출, 예를 들면, 저항층 내의 분자 링크, 결합, 상 또는 이들의 조합 등을 변화시키기에 충분한 노출에 반응한다는 것을 염두에 두어야 한다. NEL 발명의 바람직한 실시예는 충분한 전기장 노출에 반응하여 특성이 변경되는 자기 집합 분자, 폴리머, 모노머, 올리고머 및 무기 물질만으로 이루어진 그룹으로부터 선택되는 저항을 위한 물질을 이용할 수 있다.
딥-펜 나노 석판 인쇄술(DPN:dip-pen nanolithography)은 프로브의 평행 어레이를 이용하여 AFM 기초의 석판 인쇄술의 속도를 증대시킬 수 있다. 그러나 이 기술의 속도 및 분해능은 (1) 팁의 직경, (2) 메니스커스의 넓이, (3) 각 프로브 베이스의 최소 스케일(예를 들면 1㎚) 및 (4) 실제로 사용되는 프로브의 개수에 대한 물리적인 것에 제한을 받는다. EBL 및 AFM 프로브는 전기 화학 반응을 이용하여 자기 집합적 분자 단일층 상에 나노 규모의 패턴을 생성하는데 이용되어 왔다. 본 발명은 이들 기술의 측정 가능성을 포함하는 많은 단점을 극복하는 기술을 제공하기 위함이다.
본 발명을 더욱 자세히 설명하고자 도1부터 도8을 도시하였다.
본 발명은 이하 NEL(Nanoscale electric lithograohy)로 약칭되는 새로운 나노-제작 기술을 제공한다. NEL 기술은 스캐닝 빔이나 프로브를 이용하는 대신 마스크와 매복된 전도층 사이에서 생성된 전기장을 이용하여 전기적으로 배열 가능한 저항을 패터닝한다. 기본 NEL 과정은 스캐닝 기술에 비해 간단하며, 2차 어레이와 같이 한 층에 대해 동시 병행적으로 과정을 수행할 수 있다.
도1A-1C는 층을 이룬 기판12 및 전도성 마스크14를 이용하는 NEL 기술을 나타낸다. 층을 이룬 기판12는 기판20 위의 전극층18 위에 전기장에 반응하는 저항층16을 포함한다.
전도성 마스크14의 표면은 석판 인쇄술 패턴을 형성하는 전도성 및 절연성 부분의 조합으로 구성된다. 전도성 마스크14는 적어도 하나의 전도성 전극 및 전극으로부터 확장되거나 결합된 다수의 전도성 지역을 가지는 물질로부터 제작된다. 마스크14는 전도성 기판 요소22를 가지며, 연장 부분 24로 배열되며 이들은 바람직하게는 전도성 기판 요소22 상에 배치된다. 또는 전도성 연장 부분24는 전극층이나 아니면 비전도성 기판으로부터 연장될 수 있다. 전도성 연장 부분은 어떠한 편리한 추가 또는 삭제 과정에 의해 생성될 수 있다. 마스크12 위의 전도성 연장 금속 패턴24는 절연성 물질 26과 분리된다. 일 실시예에서 마스크는 전도성 기판에 전도성 물질(예를 들면, 플래티넘)을 첨가한 후, 절연층을 형성하고, 전도성 부분이 노출되도록 절연층을 세척하고 표면을 평탄화하여 형성된다. 전극층18 및 전극의 전도성 패턴22는 희망하는 바에 따라 배열된다. 예를 들면, 본 실시예에서는 전극이 평탄한 전도층으로 예시되었으나, 이는 어떠한 형상으로 든지 다수의 전도물을 가진 채로 제작될 수 있다.
도1B는 마스크14가 저항층을 패터닝하기 위한 준비 과정에서 층을 이룬 기판12가 저항층16과 접촉되어 있는 것을 도시한 것이다. 바람직하게는 전도성 마스크는 희망하는 압력에 따라 층을 이룬 기판상에서 가압된다. 예를 들면, 10psi 이하가 마스크와 저항을 충분히 가깝게 접촉시켜 저항층에 적용된 전기장에 충분한 노출을 제공하도록 적용될 수 있다.
전기장V는 매복된 전도체(전극층)18 및 전극층22 사이에 적용된다. 마스크와 기판 사이의 인력의 전기력은 마스크와 저항층 사이의 적당한 전기적 접촉을 보장한다. 적용되는 전기장은 연속되는 제거 과정에서 저항 물질의 일부의 용해도를 변화시킨다. 바람직하게는, 전기장에의 노출은 용매(현색제)에서의 용해도 제거를 매우 증가시킨다. 그러나 다른 저항층 및 제거 과정의 조합에 의해, 노출은 적용에 의존하여 감소한 용해도를 생성하여 제거할 수 있다. 전형적으로, 노출은 표면의 나머지를 덮고 있는 분자가 변하지 않고 남아 있는 반면 전기 화학 반응에 의해 전극 사이에 존재하는 저항층의 분자들을 결합하는 측쇄 결합은 깨지게 되기 때문에(석판 인쇄술에서 "노출"이라고 한다), 용해도를 증가시켜 제거하게 된다. 전기장에의 노출에 반응하여 저항층16의 부분16'의 제거까지의 용해도 변화를 보게 될 것이다.
그러나 이 방법에 의한 "노출"은 화학 제거를 위한 용해도 이외의 다른 특성, 예를 들면 제거의 다른 형태에 대한 자화율, 결합 능력, 확산능 등과 같이 선택된 적용을 위해 적당한 것들을 위해서는 덜 바람직할 수 있다.
도1C는 마스크14가 제거된 뒤의 층을 이룬 기판12를 나타내며, 전기장에 노출된 저항층16의 일부는 층을 이룬 기판12로부터 용매 세척 과정 또는 저항층16에 전기장이 유도한 변화에 대해 선택적인 다른 제거 과정 등에 의해 선택적으로 제거된 것을 도시한다. 패터닝된 기판12는 제거된 저항층16의 부분28로 나타내어 진다. 보다 덜 바람직한 실시예에서, 다른 저항 물질 층 및/또는 다른 용매는 제거된 영역이 전기장에 노출되지 않은 부분일 때 이용될 수 있다.
패터닝된 기판12는 화학 및/또는 물리적 방법에 의해 저항층으로부터 다른 물질로 패턴을 이동시킬 수 있다. 이 과정에서, NEL은 스케일 업된 평행 제조 공정에서 빠르게 제작되면서도 스캐닝 프로브 석판 인쇄술의 장점을 그대로 보유하게 된다.
도2A-2C는 도1A에서 도시된 마스크14와 같은 것의 제작 과정을 예시한다. 종래의 나노-제조 경험, 특히 각인 석판 인쇄술을 이용함에 있어서의 경험은 본 발명에 따른 NEL 과정의 기초가 되었다. NEL 마스크 상의 전극을 위한 나노 규모의 금속 패턴은 EBL 및 EUV(extreme-ultra violet) 석판 인쇄술과 같은 종래의 석판 인쇄술을 통하여 제조될 수 있다.
도2A는 금속 마스크30이 결합된 금속 기판22를 도시한다. 유연한 금속 필름이 마스크와 저항 사이의 전기 접촉을 형성하기 위하여 마스크로서 이용될 수 있다. 도2A에서 마스크14는 두 개의 금속 층으로 형성된 것으로 도시되어 있다. 그러나 마스크는 마스크 구조를 위하여 단일 금속층 또는 다층 금속층으로 형성될 수 있다. 마스크의 전도성 부분은 충분한 나노미터의 분해도에서 전도성 표면으로부터 전도성 확장(즉, 돌출)을 생성할 수 있는 추가 또는 삭제 공정에 의해 형성될 것이다.
NEL 과정은 바람직하게는 전극 및 NEL 과정 동안 마스크와 분자 사이의 반응을 방지하는 원자에 관하여 편평한 마스크로서 Pt과 같은 귀금속을 이용한다. 결론적으로, NEL은 각인 석판 인쇄술과 같은 결점이 없다. 본 발명의 장점은, 마스크와 기판상의 전극의 근접성이 마스크 및 기판 사이의 물리적 관계(상대 거리 및/또는 오프셋)를 감지하는데 이용된다는 것이다. 바람직하게는, 물리적 관계는 전기 용량 측정의 형태에 반응하여 감지되며, 측정된 전기 용량은 등록 및 거리 팩터에 따라 변화한다. 마스크 및 기판에서 근접 전도체의 다른 특성, 예를 들면 인덕턴스, 필드 효과 등은 등록 및/또는 거리에 덜 의존적이다. 본 발명에서 용량성 센싱의 이용은 최소 패턴 사이즈의 분획까지 정렬 정확도를 제공하게 된다.
본 발명에 따른 NEL 과정의 최적화를 위하여 다음의 세 가지 요구가 만족되어야 한다. (1) 나노 규모의 전도성 패턴은 전기적으로 변경가능한 저항의 고 분해능이 가능하여야 하며, (2) 마스크는 전기 화학 반응을 유도하기 위하여 양호한 접촉을 보장하고자 원자에 관하여 편평한 표면을 제공해야 하고, (3) 결점 형성을 방지하기 위하여 마스크 물질과 저항층 사이에 직접적인 화학 결합이 일어나지 않도록 물질이 선택되어야 한다. 나노 규모의 전도성 패턴은 저항에서의 EUV 또는 EBL과 같은 진보된 석판 인쇄술 방법에 의해 생성될 수 있다.
나노-패턴은 리프트-오프 또는 건조-에칭 과정을 통해 저항에서 금속 패턴으로 이동될 수 있다. 백금과 같은 귀금속은 저항과 직접적인 반응을 하지 않으면서 높은 수준의 전기 전도성을 제공하기 때문에 마스크의 신뢰도 및 수명 측면에서 바람직하다. 금속 기판은 금속 패턴과 전기적으로 연결되며, 압력이 인가되고, 이들의 유연성은 마스크와 저항의 근접 접촉을 허용하게 된다.
도2B는 절연층32가 마스크14의 전도성 부분22, 30을 피복한 것을 도시한다. 절연층은 SiO2 및 Si3N4와 같은 침착 형성이나 금속 패턴 상부에 침착에 의해 형성될 수 있다.
도2C는 마스크14의 절연층32가 화학 및/또는 기계적 세척 기술에 의해 다시 세척된 것을 나타낸다. 이 단계는 마스크를 편평하게 하며, 금속 패턴을 노출시키고, 전체적인 마스크를 원자에 관하여 편평한 표면으로 만든다.
이러한 마스크를 제작하는데 소요되는 비용은 진보된 석판 인쇄술 및 관련된 세척 공정이라는 이유로 한번 사용되는 마스크일 때보다 초과할 것으로 예상된다. 그러나 마스크는 NEL 과정을 통해 많은 복제품이 생성될 수 있고 수명이 길어, NEL 마스크의 비용을 효과적으로 절감시키게 된다.
마스크 상의 10㎚ 이하의 패턴은 금속 표면의 직접적인 양극 AFM 산화에 의해 생성될 수 있으나, 속도가 너무 느려 큰 마스크를 대량 생산하기에는 부적합하다. 분자 저항의 초고 분해능을 만족시키고자 마스크 상에서 패턴 사이즈를 더 감소시키기 위하여(석판 인쇄술의 한계보다 낮게), 본 발명은 1㎚ 미만의 분해능을 가진 마스크를 만드는 방법을 발명하였다.
도3A-3C는 초고의 분해능의 마스크 생성 과정34를 나타낸다. 도3A는 수직 트렌치가 웨이퍼 상에 제작된 후 및 최소 두 개의 다른 금속(예를 들면, 알루미늄 및 백금)으로 이루어지며, 이하에서는 수퍼 격자로 통칭하는 다층의 금속 격자가 트렌치의 측벽에 침착된 것을 나타낸다. 기판22는 전도성 전극30이 형성된 전도성 표면을 가지는 것으로서, 이 위에 금속 층36, 38 및 40이 침착된다. 본 발명에서 층은 수퍼 격자 내의 36, 40 및 백금38을 포함한다. 도3B는 웨이퍼 상의 표면 물질을 제거하기 위한 화학-기계 세척 과정을 이용하여 세척되어 상부 부분이 제거된 마스크를 나타낸다.
도3C는 공정에 의해 두 개 이상의 금속이 다른 방법 또는 정도에 따라 변경되도록 표면이 선택적으로 처리된 마스크를 나타낸다. 예를 들면 Al의 수직층에 남아있는 상부는 초고의 분해 패턴을 형성하기 위하여 Al/Pt 수퍼 격자로부터 산화되나, Pt는 산화되지 않는다. 본 방법의 장점은 Pt 전도성 라인의 넓이 및 경사가 Pt층의 두께에 의해 정확하게 정의되고, 1㎚ 이하의 단일 분자 레벨까지 특징 사이즈를 얻을 수 있다는 점이다. 본 방법은 전체 웨이퍼에 대하여 트렌치를 이용함으로써 넓은 영역까지 패터닝할 수 있다는 장점이 있다.
도4는 요구되는 패턴에 따라 새로운 마스크를 생성할 필요가 없는 임의 패턴을 제작하는 NEL 과정에서 이용되도록 제작된 동적 격자 마스크42를 나타낸다. "임의 패턴"이란 무작위를 의미하는 것이 아니라, 패턴, 혹은 패턴의 일부분이 제작 시점에 따라 그 패턴을 위한 특정 마스크의 제작 없이 선택되는 것을 말한다. 본 공정에 따르면, 전하가 적용되는 상부 및/또는 하부 전극은 어드레스 할 수 있는 부분으로 각각 분리되어 있다. 예를 들면, 저항층 하부의 기판의 전도층은 분리되어 어드레스할 수 있는 평행 전도성 스트립의 제1 세트 및 마스크의 전극층을 제1 세트에 수직으로 향하도록 분리되어 어드레스 할 수 있는 평행 전도성 스트립의 제2 세트로 분리한다. 이러한 방법으로 적용에 적합한 선택적 마스크 작동의 허용을 위하여 행, 또는 다른 규칙 또는 비규칙적인 형태의 분리가 생성된다. 일단 기판 위에 마스크가 적당하게 위치되면, 전기장에 저항층의 희망하는 부분을 노출시키기 위하여 상부 및 하부 전극의 선택된 부분 사이에 전기장이 적용된다.
평행 직선의 전극(스트립)44의 제1 세트는 평행 직선의 전극(스트립)46의 제2 세트가 수직 방향인 채로(전극의 제1세트와 수직) 마스크 상에 상부 전극을 형성하며, 이와 같이 NEL 저항이 상부 및 하부 전극 사이에서 샌드위치 되도록 기판 위에 하부 전극이 형성된다. 이러한 도4에 도시된 것과 같은 상부 및 하부 전극은 전기장에 적용되기 위하여 침착된 저항층 사이에서 줄과 행의 매트릭스를 형성한다. 만일 전압이 두 수직의 전극 사이에서(예를 들면, 전극A 및 2) 선택적으로 적용되면, 이들의 교차점(A, 2)에서의 저항은 전기장에 노출될 것이다. 본 발명에서도 분할의 다른 사이즈 및 형태, 분할의 수 및 전도층의 위치 변화 등을 이용하여 선택적인 마스킹의 다양한 변화가 가능하다.
도5는 도4의 동적 마스크를 이용하여 제작된 장치를 나타낸다. 표면의 규칙적 부분이 적용된 전기장에 따라 선택적으로 가공된 것을 볼 수 있다. 전압은 전극에 수요에 따른 임의 마스크 패턴을 생성하기 위하여 CAD 적용 프로그램이 설정된 다중 회로를 이용하여 적용될 수 있다.
본 발명에 따르면, 기판상에 얇은 금속 필름을 연속적으로 이용함이 없이 평행 나노와이어 패턴은 NEL 동적 마스크를 이용하여 직접 기판상에 제작된다. 양쪽 마스크 상의 나노와이어 및 기판은 저항 상에 패턴을 생성하기 위하여 각각의 나노와이어에 선택적으로 전압을 적용하기 위하여 외부 스위치와 직접적으로 연결될 수 있다. 다른 회로(예를 들면 다중 회로)도 저항층이 침착된 사이에서 전도체에 보내지는 전기 신호의 제어를 위하여 이용될 수 있다.
본 발명은 대량 제작 환경에서 나노 공정 기술의 스케일 업을 위하여 중요한 요인인 나노와이어 수의 증가를 통하여 노출 영역의 크기 및 제작 속도를 개선할 수 있다. 나노 와이어의 수가 103 이상까지 증가함으로써, 각 나노와이어와의 직접적인 전기 연결은 많은 나노와이어가 동시에 어드레스하도록 제한된 전기 연결을 설정하기 위하여 이용되는 다양한 다중 회로가 이용되는 한 덜 실제적이다. 다중회로를 이용한 연속적인 접근이 가능하다면 분자층에 전기장이 동시에 적용될 필요는 없다.
연속 형태에서 임의 기판 패턴의 생성을 위하여 동적 마스크를 사용할 때, 기계는 마스크를 예를 들면, 다른 노출을 위하여 처음 노출된 영역과 관련하여 경사 거리의 반절 또는 그 이하에서 이동시킬 수 있는 것이 바람직하다. 서브-피치 이동을 포함하는 정렬은 마스크 및 서로 인접하여 위치하는 기판 섹션 사이에서의 전기 용량의 변화에 반응하여 감지될 수 있다. 전기 용량 이외의 특성, 예를 들면 유도체 변화 감지, 필드 효과 변화 등과 같은 것도 본 발명에서 이용할 수 있다.
도6-8의 플로우챠트는 NEL 방법을 요약한 것이다. 당업자라면 본 발명의 공정의 다양한 변화 및 추가가 가능함은 자명할 것이다.
도6은 본 발명의 일반적인 실시예를 나타내는 것으로서, 전도성 마스크 패턴(70) 및 저항 물질과 같은 전기적으로 변경가능한 층을 가진 기판(72)이 특정 순서에 관계없이 형성된다. 전기적으로 변경 가능한 층은 기판 내의 마스크 및 매복된 전도층 사이의 전기장 적용에 반응하여 이들의 특성을 변경(예를 들면, 제거)하기 위하여 패터닝된다(74). 더욱 바람직하게는 72의 전기적으로 변경 가능한 저항층을 이용하고, 저항층의 용해도 특성은 전기장의 적용의 반응에 따라 변경되며, 그 점에서 저항의 선택적 제거가 지지되며 물질을 받쳐주게 된다. 선택적 공정은 블럭74에서와 같이 전기장에 노출된 마스크 물질의 제거를 위한 용매를 기초로 한 공정 등에 의해 전기장의 적용에 의해 생성된 패턴에 반응하여 기판상에서 수행된다.
도7은 전도성 마스크 패턴(80) 및 저항층을 가진 기판(82)이 형성되는 본 발명의 다른 실시예를 나타낸다. 저항층은 저항층 상에 마스크를 위치시켜 패터닝된다(84). 그리고는 저항 특성의 변경(예를 들면, 제거를 위한 용해도 변화)을 위해 기판의 매복된 저항층 및 마스크 사이에 전기장이 적용된다(86). 다음으로, 마스크는 기판으로부터 분리되며(88), 전기장에 노출된 저항은 선택적으로 제거된다(90).
도8은 희망하는 순서에 따라 전도성 마스크 패턴 및 기판이 형성되는 것(100, 102)을 나타내는 본 발명의 다른 실시예이다. 기판은 매복된 전도층 위에서 전기장에 반응하는 저항층에 의해 형성된다. 다음으로, 마스크가 분자 저항층 위에 위치되고(104), 분자 결합을 깨거나 용매 내의 저항 물질의 용해도를 증가시키기 위하여 마스크 및 기판의 매복된 전도층 사이에 전기장이 적용된다(106). 다음으로, 마스크는 기판으로부터 분리되고(108) 전기장에 노출된 저항은 선택적으로 제거된다(110). 마지막으로, 분자층의 패턴은 다른 물질을 패터닝하기 위하여 이동된다(112).
전기장에 반응성 있는 저항층은 전기장 하에서 용해도가 변경되는 자기 집합적인 분자층, 폴리머, 모노머, 올리고머, 무기 물질 등을 포함한다.
NEL 과정의 촉진을 위하여, NEL 제작 기계는 마스크의 많은 수의 전극 부분과 기판 사이에서 전기장을 적용할 수 있으며, NEL 정렬 능력을 이용하여야 한다. 기계의 실시예는 NEL 과정에서 필요한 것과 같이 마스크와 기판 표면 사이의 두께 갭 및 평행의 제어를 위해 구성된다. 기계는 각인 석판 인쇄술을 발명한 사람에 의해 개발된 각인 기계를 개선하는 것에 의하는 등의 6 정도의 자유(six degree-of-freedom) 기계적인 제어 시스템을 제공한다.
본 발명에 따른 기계의 일 실시예에 따르면 가스 갭 센서는 TTL(Through-the-lens) 정렬 센서에 통합되어 기판 표면으로의 마스크 접근을 제어한다. 갭이 10㎚ 이하로 감소된 후, 마스크 및 기판 사이의 금속 패드들 사이에 형성된 전기 용량 센서가 활성화된다. 마스크 및 기판의 관련 위치는 마스크가 기판에 다가갈 때 전기 용량 센싱을 이용하여 고분해능으로 결정될 수 있다. 동적 제어는 동적 에러를 센서의 분해능 레벨에 가깝게 할 수 있어 유익하며, 기판상 및 마스크 상에 최소 패턴 사이즈의 분획에 도달할 수 있게 한다. 정적 판단에 가까운 동적 판단은 동시의 멀티-축 좌표 모션을 부분으로 하는 것에 의해 온-더-플라이 정렬을 가능하게 하며, 이로써 공정의 합리화 및 신속화를 꾀한다.
정렬이 획득되면, 마스크 및 기판은 마스크 및 기판 사이의 잔여 공기를 빼내기 위하여 진공 포켓에 함께 둔다. 10psi 미만의 유체정력학 기압이 넓은 면적에 걸쳐 동질의 기압을 보장하기 위하여 포켓의 부드러운 벽에 적용된다. 이 압력은 마스크 및 기판 사이의 근접 접촉을 보장하기 위하여 또한 저항 손실을 피하기 위하여 정확하게 제어된다. 결론적으로, 전압은 저항층, 더욱 바람직하게는 분자 저항층을 노출시키기 위하여 마스크 및 기판 위의 전도성 패턴 사이에서 적용된다. 마스크 및 기판 사이의 정전기력 또한 전도성 패턴 및 분자 사이의 전기적 접촉을 보장한다. 스케일 업은 기계 고안에서 발생되며, 6 내지 12인치 정도의 다양한 웨이퍼 내에서 다양한 기능을 수행할 수 있느냐의 문제이다.
상기 설명이 많은 세부사항을 포함하고 있더라도, 이는 발명의 범위를 제한하는 것으로 해석하면 안 되며 단지 본 발명의 여러 현재의 바람직한 실시예의 설명을 제공하는 것이다. 그러므로 본 발명의 범위는 본 기술분야에서 숙련된 자에게 명백한 것으로 될 수 있는 다른 실시예도 명백하게 포함하며, 본 발명의 범위는 따라서 단지 첨부된 청구항에 의해서만 제한됨을 알게 될 것이며, 단수로 요소에 대한 참조는 "하나 및 단지 하나"로 명백하게 언급된 것이 아니라면 "하나 또는 그 이상"이라기보다 "하나 및 단지 하나"를 의미하는 것으로 의도되지 않을 것이다. 기술 분야에서 보통의 기술을 가진 자에게 알려진 상술한 더 바람직한 실시예의 요소들의 모든 구조적, 화학적 및 기능적 동등물은 여기서 참조에 의해 확실히 통합될 것이며 본 청구항에 의해 포함되는 것으로 의도된다. 더구나, 장치 또는 방법을 위해 본 발명에 의해 해결되어야 할 각각 및 모든 문제를 언급하는 것, 즉 본 청구항에 의해 포함되어야 하는 것은 불필요하다. 게다가, 본 공개에서의 어떤 요소, 구성요소 또는 방법 단계는 요소, 구성요소 또는 방법 단계가 청구항에 명백하게 상술 되는지 상관없이 대중에 공개되지 않을 것이다. 만약 요소가 "위한 수단"이라는 어구를 사용하여 명백하게 상술 되지 않으면, 여기서 어떤 청구항 요소는 35 U.S.C. 112의 조항, 6번째 단락 하에서 해석되지 않을 것이다.
도1A-1C는 본 발명에 따른 나노 규모의 전기화학적 석판 인쇄(NEL) 과정의 단면을 나타내며, 이 과정은 3단계로 이루어진다.
도2A-2C는 본 발명에 따른 NEL 마스크 제작 과정의 단면을 나타낸다.
도3A-3C는 본 발명에 따른 1㎚ 이하의 마스크를 제작하는 과정을 보여주는 단면을 나타낸다.
도4는 본 발명에 따른 동적 격자 마스크를 이용하여 제작되는 수요에 따른 임의적인 패턴의 평면도이다.
도5는 본 발명에 따른 NEL을 이용하여 생성되는 임의적인 패턴(제작 시점에 따라 선택된다)으로 패터닝 된 표면의 사시도이다.
도6은 본 발명에 따라 NEL을 수행하는 플로우 챠트이다.
도7은 본 발명에 따라 NEL을 수행하는 플로우 챠트로서, 패터닝 측면을 자세히 기술한 것이다.
도8은 본 발명에 따라 NEL을 수행하는 플로우 챠트로서, 최종 기판 패턴을 다른 물질로 이동하는 것을 나타낸 것이다.
본 발명에서 언급되는 NEL 기술은 많은 장점의 나노-제작 개념을 제공한다. 이 기술은 마스크 상의 전극 특성 사이즈에 의해 정의되며, 1㎚ 또는 그 이하의 단일-분자 분해능을 나타내는 초고(超高)의 분해력에서 석판 인쇄술을 위하여 이용될 수 있다. NEL은 고속, 낮은 비용, 스케일 업(대량 생산)을 촉진하는 평행 석판 인쇄술이다. NEL은 적어도 저항, 비반응 마스크 및 전기화학 반응의 분리된 특성에 있어서는 믿을만하며 결점이 작다. 본 방법의 특수한 실시예에서는 1㎚ 또는 그 이하에서 마스크를 제작하기 위하여 트렌치의 측벽에 재성장층을 이용한다. 동적인 마스크 실시예는 CAD(computer aid engineering)에 의해 제어되는 임의 패턴을 생성하는데 이용될 수 있으므로, 단일 마스크 상에 프로그램될 수 있는 패턴의 수를 증가시키고, 특히 고가의 마스크 제작의 필요성을 제거한다. 또한, 마스크 상의 전극 및 기판 사이에 형성된 전기 용량을 감지하는 것에 의해, 본래 상황에서의 정렬상태를 조사할 수 있어 최소 패턴 사이즈의 분획으로 정렬 정확성을 개선할 수 있다.
NEL은 나노-제작에서 산업 생산까지 넓은 범위의 적용 가능성을 가진 일반적인 제조 기술을 제공한다. 예를 들면, NEL 방법은 계산, 원격통신, 광학, 생명공학, 약학, 에너지 연구 등 나노 범위의 매우 작은 특성 사이즈의 장치의 제작을 필요로 하는 모든 분야에서 이용될 수 있다.
본 발명은 여러 방법으로 실시될 수 있으며, 이하의 적용에 제한되는 것은 아니다.
본 발명의 일 실시예는 석판 인쇄술의 제작 방법에 관한 것으로서, (1) 전도 성 마스크 패턴을 생성하는 단계; (2) 매복된 전도층 상에 전기적으로 변경가능한 층을 가지는 기판을 형성하는 단계; (3) 마스크 패턴의 전도성 부분과 전도층 사이에 적용되는 전기장에 반응하여 전기적으로 변경가능한 층의 특성을 변경시키기 위하여 패터닝하는 단계; 및 (4) 적용된 전기장에 따라 패터닝되어 생성된 패턴에 기초하여 기판을 선택적으로 가공하는 단계를 포함한다. 바람직하게는, 기판의 가공은 전기장에 노출되는 것에 반응하여 더 가용성이 되도록 만들어진 전기적으로 변경 가능한 층의 부분이 적합한 용매에 기초한 과정에 의해 제거되는 과정을 포함한다.
본 발명의 다른 실시예에 따르면, 석판 인쇄술의 제작 방법에 관한 것으로서, (1) 전도성 마스크를 형성하는 단계; (2) 매복된 전도층 상에 전기적으로 변경가능한 저항층 (예를 들면, 자기 집합적)을 가지는 기판을 형성하는 단계; (3) 전도성 마스크를 기판의 저항층 상에 위치시키는 단계; (4) 저항을 변경시키기 위하여 전도성 마스크 및 기판의 전도층 사이에 전기장을 적용하는 단계; (5) 기판으로부터 전도성 마스크를 분리하는 단계; 및 (6) 전기장에 부분적으로 노출된 마스크 패턴에 반응하는 저항을 선택적으로 제거하는 단계를 포함한다. 위치시키는 동안 정렬을 결정하는 것은 마스크와 기판이 충분히 가까워졌을 때의 전기 용량 변화를 감지하는 등록 기술의 조합에 의해 제공된다.
저항층은 티올/금, 실란/SiO2, 카보닐/Ti, 아민/Pt로 이루어진 그룹으로부터 선택된 저항기/기판 조합으로부터 선택되는 자기 집합적인 분자층 및 매복된 전도 층의 조합으로 구성된다. 특성이 연속 공정에 의해 영향을 받고 전기장에의 노출에 반응하여 변경되는 폴리머, 모노머, 올리고머 및 무기 물질을 포함하는 다른 물질들이 저항을 위해 선택될 수 있다. 바람직하게는, 저항 물질은 전도층과 양립하는 고분해 패터닝을 제공하는 동안에 전기장에 반응하여 용해도가 변경되도록 선택되는 것이 바람직하다.
전도성 마스크는 전극, 전극 표면상의 절연체, 및 전극으로부터 확장되거나 전극과 결합된 다수의 전도성 지역을 포함한다. 전도성 마스크는 (1) 전도성 기판에 전도성 패턴을 생성하는 단계; 및 (2) 상기 전도성 기판상에 절연층을 형성하거나 전도성 기판 및 전도성 패턴을 조합하는 단계를 포함하는 방법에 의해 제조될 수 있다. 전형적으로 절연층은 전도성 패턴을 노출시키고 기판의 표면을 편평하게 하기 위하여 세척된다. 이 기술은 대략 10㎚이거나 그 이하의 마스크 패턴 특성 사이즈에 적용된다. 고분해 마스크(예를 들면 1㎚이거나 그 이하)는 (1) 전도성 기판에 전도성 패턴을 생성하는 단계; (2) 상기 전도성 패턴 위에 적어도 두 개 이상의 금속을 가지는 다층의 격자를 침적하는 단계; (3) 다층 격자의 표면을 제거하는 단계; (4) 다른 금속이 각각 변경되는(즉, 동일하게 변경되지 않음) 선택적 과정에서 다층의 표면을 가공하는 단계를 포함하는 방법에 의해 제작된다. 예를 들면, 표면의 가공은 금속이 산화되는 것에만 선택적인 산화 가공을 포함할 수 있다.
저항층의 노출된 부분을 선택적으로 제거하기 위한 제거 과정에서 전기장은 구조적으로 저항층 중 노출된 부분(전기장에 노출됨)의 물질의 용해도를 증가시키거나 감소시키기 위하여 저항층에 적용된다. 전형적으로 저항층의 노출된 부분은 어느 정도 전통적인 용매에 기초한 제거 과정 등에 의해 쉽게 제거된다. 예를 들면, 분자 저항층은 용매의 제거에 대하여 용해도의 증가를 위하여 전기장에 노출된 부분이 쪼개지는 측쇄 결합을 가지고 있다.
기판은 저항층의 생성된 패턴을 다른 기판의 표면 물질로 이동시키도록 가공될 수 있다.
전도성 마스크, 기판의 전도성 층 또는 이들의 조합은 각각 어드레스 할 수 있는 전도 지역으로 분리될 수 있고, 이들 어드레스할 수 있는 지역 사이에서 지역에 전기장 노출에 반응하여 희망하는 패턴이 제작될 수 있다. 전도성 지역은 각각 어드레스 할 수 있는 전도성 열 및 행으로 분리되어 선택된 열과 행 사이에 적용된 전기장에 반응하여 패터닝이 수행되도록 한다.
본 발명의 다른 측면은 전도성 마스크 및 기판의 전극층 사이의 전기 용량의 변화에 따라 최 근접성이 감지될 때 기판에서 마스크의 정렬(등록)에 관한 것이다.
본 발명의 일 실시예에 따르면 (1) 전도성 마스크를 형성하고, (2) 매복된 전도층 위에 전기장에 반응성 있는 저항층을 가지는 기판을 형성하며, (3) 기판의 저항층 상에 전도성 마스크를 위치시키고, (4) 전도성 마스크와 기판의 매복된 전도층 사이에 전기장을 적용하여 저항(전기장에 노출된 저항)의 용해도를 변화시키며, (5) 전기장에 선택적으로 노출된 마스크 패턴에 반응하여 용매로 저항을 선택적으로 제거하고, (6) 저항층의 패턴을 다른 물질을 패터닝하기 위하여 다른 곳으로 이동시키는 석판 인쇄술 방법이 제공된다.
다른 실시예에 따르면, 전기장이 적용되는 전도성 부분은 제1 방향의 열 및 제2 가로 방향의 행과 같은 어드레스 할 수 있는 부분으로 나누어질 수 있으므로, 새로운 마스크의 필요없이 열과 행을 어드레싱 하는 것에 의해 임의로 패턴이 제작될 수 있다. 저항층을 위하여 사용되는 물질은 전기장에의 노출에 따라 용해도가 변할 수 있는 자기 집합적인 분자 층, 폴리머, 모노머, 올리고머, 무기 물질 등이다.
본 발명은 예시된 실시예를 단독으로 또는 조합하여 실시되어 여러 유익한 측면을 제공할 수 있다. 본 발명의 장점은 다음과 같으나, 이에 제한되는 것은 아니다.
본 발명의 일 측면은 넓은 면적에서 나노 규모의 석판 인쇄술을 수행하기 위한 평행 공정을 제공한다.
본 발명의 다른 측면은 물질, 기판상에 매립된 전도성 지역상에 저항층 위에 전기 마스크를 일시적으로 배치하는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 대량 생산까지 가능하도록 빠른 속도의 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 전기 마스크와 상호 반응하는 SAM 필름의 성질을 이용하는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 전기장에의 노출에 따라 특성(예를 들면, 용해도)이 변할 수 있는 폴리머, 모노머, 올리고머, 및/또는 무기 물질로 이루어진 그룹으로부터 선택되는 저항층을 이용하는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 스캐닝 프로브를 이용하는 것보다 더 빠르고 비용이 저감된 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 종래의 석판 인쇄술 방법에 따라 제작된 마스크를 이용할 수 있는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 10㎚ 이하의 패턴, 더욱 바람직하게는 1㎚ 이하의 단일 분자 분해능을 제공하는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 낮은 결함 밀도를 가지는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 제작의 어느 시점에서도 희망하는 석판 인쇄술 패턴을 생성할 수 있도록 하는 동적인 마스크를 이용하여 구성될 수 있으며. 이로 인해 독립적인 마스크 제작 비용을 절감할 수 있는 나노 규모의 석판 인쇄술을 제공한다.
본 발명의 다른 측면은 계산, 원격통신, 광학, 생명공학, 약학, 에너지 등의 산업 분야, 나노 기하학을 필요로 하는 분야 및 생산 레벨, 또는 생산 접근 레벨, 결과물 등을 필요로 하는 분야를 위한 다양한 구조 및 반도체의 제작에 폭넓게 이용될 수 있는 나노 규모의 석판 인쇄술을 제공한다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.

Claims (20)

  1. 전도성 마스크 패턴을 생성하는 단계;
    매복된 전도층 위에 전기적으로 변경가능한 층을 포함하는 기판을 형성하는 단계;
    상기 마스크 패턴의 전도성 부분과 상기 매복된 전도층 사이에 적용되는 전기장에 반응하여 상기 전기적으로 변경가능한 층을 패터닝하는 단계; 및
    상기 적용된 전기장에 따라 패터닝되어 생성된 패턴에 기초하여 상기 기판을 선택적으로 가공하는 단계;를 포함하며,
    상기 전기적으로 변경가능한 층의 용해도가 상기 전기장의 적용에 따라 변경되는 석판 인쇄 제작 방법.
  2. 전도성 마스크를 형성하는 단계;
    매복된 전도층 위에 전기적으로 반응성 있는 저항층을 포함하는 기판을 형성하는 단계;
    상기 전도성 마스크를 상기 기판의 전기 저항층 위에 위치시키는 단계;
    상기 전기적으로 반응성 있는 저항층을 변경시키기 위하여 상기 전도성 마스크 및 상기 기판의 전도층 사이에 전기장을 적용하는 단계;
    상기 기판으로부터 상기 전도성 마스크를 분리하는 단계; 및
    전기장에 부분적으로 노출된 마스크 패턴에 반응하는 상기 전기적으로 반응성 있는 저항층을 선택적으로 제거하는 단계;를 포함하며,
    상기 전기적으로 반응성 있는 저항층의 용해도가 상기 전기장의 적용에 따라 변경되는 석판 인쇄 제작 방법.
  3. 제 2 항에 있어서,
    상기 전기장에의 노출에 반응하여 상기 전기적으로 반응성 있는 저항층 내에서 분자 링크, 결합, 상 또는 이들의 조합이 변화되며, 또한
    상기 전기적으로 반응성 있는 저항층은 자기 집합적인 분자, 폴리머, 모노머, 올리고머 및 무기 물질로 구성된 저항 물질로부터 선택되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  4. 제 3 항에 있어서,
    상기 전기적으로 반응성 있는 저항층은 기판의 전도층 위에서 자기 집합된(self-assembled) 것이며,
    상기 전기적으로 반응성 있는 자기 집합된(self-assembled) 저항층 및 상기 매복된 전도층의 조합은 저항기/기판 조합인 티올/금, 실란/SiO2, 카보닐/Ti 및 아민/Pt로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 석판 인쇄 제작 방법.
  5. 제 2 항에 있어서,
    상기 전도성 마스크는,
    전극,
    상기 전극 표면의 절연체, 및
    상기 전극에 결합 또는 확장된 다수의 전도성 부분을 포함하는 것을 특징으로 하는 석판 인쇄 제작 방법.
  6. 제 2 항에 있어서,
    상기 전도성 마스크는,
    전도성 기판상에 전도성 패턴을 생성하는 단계; 및
    상기 전도성 기판 또는 전도성 기판 및 전도성 패턴을 조합상에 절연층을 형성하는 단계를 포함하는 방법에 의해 제조되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  7. 제 6 항에 있어서,
    상기 석판 인쇄 제작 방법은 10㎚ 또는 그 이하의 마스크 패턴 특성 사이즈를 이용하는 것을 특징으로 하는 석판 인쇄 제작 방법.
  8. 제 6 항에 있어서,
    전도성 패턴을 노출시키고 기판의 표면을 편평하게 하기 위하여 절연층을 세척하는 단계를 더 포함하는 것을 특징으로 하는 석판 인쇄 제작 방법.
  9. 제 2 항에 있어서,
    상기 전도성 마스크는,
    전도층을 가지는 기판에 전도성 패턴을 생성하는 단계;
    상기 전도성 패턴 위에 적어도 두 개 이상의 금속을 가지는 다층의 격자를 침적하는 단계;
    상기 다층 격자의 표면을 제거하는 단계; 및
    다른 금속은 각각 다르게 변경되는 선택적 과정에서 상기 다층 격자의 표면을 가공하는 단계를 포함하는 방법에 의해 제작되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  10. 제 9 항에 있어서,
    상기 다층 격자의 표면 일부분은 세척 공정에 의해 제거되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  11. 제 9 항에 있어서,
    상기 다층 격자의 상기 가공은 금속이 산화된 것에 대해 선택적인 산화 공정인 것을 특징으로 하는 석판 인쇄 제작 방법.
  12. 제 2 항에 있어서,
    상기 전도성 마스크는,
    전도층을 가지는 기판 위에 전도성 패턴을 생성하는 단계;
    상기 전도성 패턴 위에 적어도 두 가지의 다른 금속을 가지는 다층 격자를 증착하는 단계;
    상기 1㎚ 미만의 분해능으로 상기 다층 격자의 표면 일부를 제거하는 단계; 및
    다른 금속이 다르게 변경되는 선택적인 과정에서 상기 다층 격자의 표면을 가공하는 단계를 포함하는 방법에 의해 제작되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  13. 제 2 항에 있어서,
    상기 전기적으로 반응성 있는 저항층은 상기 저항을 선택적으로 제거하는 공 정 동안 상기 전기장에 반응하여 용해도가 증가하거나 감소하도록 구조적으로 변경되는 것을 특징으로 하는 석판 인쇄 제작 방법.
  14. 제 2 항에 있어서,
    상기 전기적으로 반응성 있는 저항층은 상기 전기장에의 노출에 의해 분자 링크, 결합, 또는 상 변화가 부분적으로 발생하는 물질이며, 용매 기초의 제거 공정에서 물질의 용해도가 증가하는 것을 특징으로 하는 석판 인쇄 제작 방법.
  15. 제 2 항에 있어서,
    상기 저항층의 패턴을 다른 물질로 이동시키기 위하여 상기 기판을 가공하는 공정을 더 포함하는 석판 인쇄 제작 방법.
  16. 제 2 항에 있어서,
    상기 전도성 마스크, 상기 기판의 매복된 전도성 층 또는 이들의 조합을 각각 어드레스 할 수 있는 전도 지역으로 분리하고, 각각 어드레스할 수 있는 전도 지역 사이에서 전기장 노출에 반응하여 패턴이 형성되는 단계를 더 포함하는 석판 인쇄 제작 방법.
  17. 제 2 항에 있어서,
    상기 전도성 마스크를 분리되어 어드레스할 수 있는 평행 전도성 스트립의 제1 세트로 분리하고, 상기 매복된 전도층을 분리되어 어드레스 할 수 있고 제1 세트에 수직인 평행 전도성 스트립의 제2 세트로 분리하되,
    상기 전기장은 상기 저항층의 패터닝을 선택하기 위하여 분리되어 어드레스 할 수 있는 전도성 요소의 제1 및 제2 세트 내의 선택된 전도성 스트립 사이에 적용되는 단계를 더 포함하는 석판 인쇄 방법.
  18. 제 2 항에 있어서,
    상기 전도성 마스크 및 기판의 매복된 전도층 사이의 전기 용량 변화에 따라 상기 기판과 상기 전도성 마스크의 등록을 감지하는 단계를 더 포함하는 석판 인쇄 방법.
  19. 전도성 마스크를 형성하고,
    매복된 전도층 위에 전기장에 반응성 있는 저항층을 포함하는 기판을 형성하며,
    상기 기판의 전기적으로 반응성 있는 저항층 위에 상기 전도성 마스크를 위치시키고,
    상기 전도성 마스크와 상기 기판의 매복된 전도층 사이에 전기장을 적용하여 저항층의 용해도를 변화시키며,
    상기 기판으로부터 상기 전도성 마스크를 분리하고,
    마스크 패턴에 반응하여 전기장에 선택적으로 노출된 전기적으로 반응성 있는 저항층을 용매로 선택적으로 제거하며,
    다른 물질을 패터닝하기 위하여 상기 전기적으로 반응성 있는 저항층의 패턴을 다른 물질로 이동시키는 석판 인쇄 방법.
  20. 제 19 항에 있어서,
    상기 전도성 마스크, 상기 기판의 매복된 전도성 층 또는 이들의 조합을 각각 어드레스 할 수 있는 전도 지역으로 분리하고, 각각 어드레스할 수 있는 전도 지역 사이에서 전기장 노출에 반응하여 패턴이 형성되는 단계를 더 포함하는 석판 인쇄 제작 방법.
KR1020067013526A 2004-01-12 2005-01-12 나노 규모의 전기 석판 인쇄술 KR100868887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53611504P 2004-01-12 2004-01-12
US60/536,115 2004-01-12

Publications (2)

Publication Number Publication Date
KR20060128904A KR20060128904A (ko) 2006-12-14
KR100868887B1 true KR100868887B1 (ko) 2008-11-17

Family

ID=34806986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013526A KR100868887B1 (ko) 2004-01-12 2005-01-12 나노 규모의 전기 석판 인쇄술

Country Status (6)

Country Link
US (2) US7455788B2 (ko)
EP (1) EP1730591B1 (ko)
JP (1) JP4892684B2 (ko)
KR (1) KR100868887B1 (ko)
CN (1) CN101124089B (ko)
WO (1) WO2005070167A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868887B1 (ko) * 2004-01-12 2008-11-17 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노 규모의 전기 석판 인쇄술
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
US20070048448A1 (en) * 2005-08-17 2007-03-01 Kim Dae H Patterning method using coatings containing ionic components
DE102010046730A1 (de) * 2010-09-24 2012-03-29 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Fotolithografisches Verfahren zum Ausbilden einer dreidimensionalen Struktur
JP6178651B2 (ja) * 2013-07-19 2017-08-09 株式会社東芝 パターン転写用モールド及びパターン形成方法
US9396958B2 (en) * 2014-10-14 2016-07-19 Tokyo Electron Limited Self-aligned patterning using directed self-assembly of block copolymers
DE102015213275A1 (de) * 2015-07-15 2017-01-19 Carl Zeiss Smt Gmbh Spiegelanordnung für eine Lithographiebelichtungsanlage und Spiegelanordnung umfassendes optisches System
JP6846172B2 (ja) 2016-11-21 2021-03-24 株式会社東芝 モールド、製造装置および半導体装置の製造方法
WO2019074977A1 (en) 2017-10-13 2019-04-18 Wayne State University METHOD FOR MANUFACTURING NANOMETRIC SUBMICRON SPACING ELECTRODES / WAFER SCALE AND PHOTOLITHOGRAPHIC NETWORKS
WO2020257703A1 (en) * 2019-06-20 2020-12-24 The Board Of Trustees Of The Leland Stanford Junior University Multi-layered semiconductive device and methodology with polymer and transition metal dichalcogenide material
US11732378B2 (en) * 2019-10-02 2023-08-22 Palo Alto Research Center Incorporated Three dielectric electrohydrodynamic patterning
CN113649657B (zh) * 2021-06-01 2022-10-04 清华大学 一种电解加工用的纳米尺度多晶硅工具电极及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798146A (en) 1995-09-14 1998-08-25 Tri-Star Technologies Surface charging to improve wettability
US5960319A (en) 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
US6262426B1 (en) 1999-10-27 2001-07-17 S&F Technological Development And Solutions Partners Technique and process for the imaging and formation of various devices and surfaces

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3774079A (en) * 1971-06-25 1973-11-20 Ibm Monolithically fabricated tranistor circuit with multilayer conductive patterns
NL7509529A (nl) * 1975-08-11 1977-02-15 Ultra Centrifuge Nederland Nv Werkwijze voor het bewerken van electrisch ge- leidende stoffen door electrochemische aantas- ting.
IT1068535B (it) * 1975-11-03 1985-03-21 Ibm Apparecchio e processo elettrolito grafico
JPS5515232A (en) * 1978-07-19 1980-02-02 Rikagaku Kenkyusho Electronic ray exposure prototype and elctronic ray exposure method
JPH01184920A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd 電子ビーム転写用マスクおよびその製造方法
US4828654A (en) * 1988-03-23 1989-05-09 Protocad, Inc. Variable size segmented anode array for electroplating
US5049461A (en) * 1989-06-19 1991-09-17 International Business Machines Corporation Method of making and using a high resolution lithographic mask
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JPH05258604A (ja) 1992-03-12 1993-10-08 Toshiba Lighting & Technol Corp けい光ランプ装置
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP2737675B2 (ja) * 1994-12-27 1998-04-08 日本電気株式会社 縦型微小冷陰極の製造方法
JP3159237B2 (ja) 1996-06-03 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
US6407441B1 (en) 1997-12-29 2002-06-18 Texas Instruments Incorporated Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6153498A (en) * 1998-11-12 2000-11-28 United Microelectronics Corp. Method of fabricating a buried contact
JP2000277425A (ja) * 1999-03-26 2000-10-06 Nec Corp 電子線描画方法とその装置
JP2001118772A (ja) * 1999-10-18 2001-04-27 Seiichi Iwamatsu 電子線転写露光装置
US6486413B1 (en) 1999-11-17 2002-11-26 Ebara Corporation Substrate coated with a conductive layer and manufacturing method thereof
EP1251974B1 (en) * 1999-12-23 2005-05-04 University of Massachusetts Methods for forming submicron patterns on films
JP2001210575A (ja) * 2000-01-25 2001-08-03 Koji Maeda リソグラフィー方法及びそのためのマスク材料並びにレジスト材料
JP3614749B2 (ja) * 2000-03-13 2005-01-26 光洋精工株式会社 動圧軸受の動圧溝加工方法
SE516194C2 (sv) * 2000-04-18 2001-12-03 Obducat Ab Substrat för samt process vid tillverkning av strukturer
SE516414C2 (sv) * 2000-05-24 2002-01-15 Obducat Ab Metod vid tillverkning av en mall, samt mallen tillverkad därav
US6476402B1 (en) * 2000-07-19 2002-11-05 Samsung Electronics Co., Ltd. Apparatus for pyroelectric emission lithography using patterned emitter
US6562633B2 (en) * 2001-02-26 2003-05-13 International Business Machines Corporation Assembling arrays of small particles using an atomic force microscope to define ferroelectric domains
KR100421218B1 (ko) * 2001-06-04 2004-03-02 삼성전자주식회사 선택 성장된 탄소나노튜브 전자 방출원을 이용한 전자방출 리소그래피 장치 및 리소그래피 방법
SE523309E (sv) * 2001-06-15 2010-03-02 Replisaurus Technologies Ab Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
US6802955B2 (en) * 2002-01-11 2004-10-12 Speedfam-Ipec Corporation Method and apparatus for the electrochemical deposition and planarization of a material on a workpiece surface
US6653030B2 (en) * 2002-01-23 2003-11-25 Hewlett-Packard Development Company, L.P. Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features
US6759180B2 (en) * 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
US6713396B2 (en) * 2002-04-29 2004-03-30 Hewlett-Packard Development Company, L.P. Method of fabricating high density sub-lithographic features on a substrate
JP2005527974A (ja) * 2002-05-24 2005-09-15 ワイ． チョウ，スティーヴン， 界誘導圧力インプリント・リソグラフィの方法および装置
WO2004101857A2 (en) * 2003-05-07 2004-11-25 Microfabrica Inc. Methods and apparatus for forming multi-layer structures using adhered masks
KR100868887B1 (ko) 2004-01-12 2008-11-17 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노 규모의 전기 석판 인쇄술
US7887678B2 (en) * 2004-01-23 2011-02-15 Minebea Co., Ltd. Electrode tool for electrochemical machining and method for manufacturing same
US7364974B2 (en) * 2005-03-18 2008-04-29 Translucent Inc. Double gate FET and fabrication process
JP5258604B2 (ja) 2009-01-30 2013-08-07 三菱電機株式会社 貯湯式給湯機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798146A (en) 1995-09-14 1998-08-25 Tri-Star Technologies Surface charging to improve wettability
US5960319A (en) 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
US6262426B1 (en) 1999-10-27 2001-07-17 S&F Technological Development And Solutions Partners Technique and process for the imaging and formation of various devices and surfaces

Also Published As

Publication number Publication date
CN101124089A (zh) 2008-02-13
JP2007525832A (ja) 2007-09-06
WO2005070167A3 (en) 2007-05-31
EP1730591A2 (en) 2006-12-13
WO2005070167A2 (en) 2005-08-04
KR20060128904A (ko) 2006-12-14
EP1730591A4 (en) 2009-06-03
EP1730591B1 (en) 2011-08-03
JP4892684B2 (ja) 2012-03-07
US8562795B2 (en) 2013-10-22
US20090104550A1 (en) 2009-04-23
US20070034599A1 (en) 2007-02-15
WO2005070167A8 (en) 2006-12-07
CN101124089B (zh) 2011-02-09
US7455788B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
KR100868887B1 (ko) 나노 규모의 전기 석판 인쇄술
Saavedra et al. Hybrid strategies in nanolithography
Galatsis et al. Patterning and templating for nanoelectronics
US6955767B2 (en) Scanning probe based lithographic alignment
EP1789853B1 (en) A method of aligning a first article relative to a second article and an apparatus for aligning a first article relative to a second article.
Tseng Nanofabrication: fundamentals and applications
Ross et al. Si-containing block copolymers for self-assembled nanolithography
Cummins et al. Using block copolymers as infiltration sites for development of future nanoelectronic devices: Achievements, barriers, and opportunities
Hinsberg et al. Self-assembling materials for lithographic patterning: overview, status, and moving forward
KR102043920B1 (ko) 나노엘리먼트들의 직접 어셈블리 및 전사를 위한 다마신 템플레이트
McCarty Molecular lithography for wafer-scale fabrication of molecular junctions
CN1961259B (zh) 超晶格的制造和使用
US11081335B2 (en) Methods for forming electronic devices from nanomaterials
US20070110639A1 (en) System and method for positioning and synthesizing of nanostructures
Xue et al. Fabrication of ultra-fine nanostructures using edge transfer printing
KR20070010174A (ko) 재료의 가로 특성화 장치 및 방법
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
Jang Low mass MEMS/NEMS switch for a substitute of CMOS transistor using single-walled carbon nanotube thin film
Terblanche A roadmap towards NanoElectroMechanical Systems
Rolandi Scanning probes for lithography: Manipulation and devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee