JP6178651B2 - パターン転写用モールド及びパターン形成方法 - Google Patents
パターン転写用モールド及びパターン形成方法 Download PDFInfo
- Publication number
- JP6178651B2 JP6178651B2 JP2013150947A JP2013150947A JP6178651B2 JP 6178651 B2 JP6178651 B2 JP 6178651B2 JP 2013150947 A JP2013150947 A JP 2013150947A JP 2013150947 A JP2013150947 A JP 2013150947A JP 6178651 B2 JP6178651 B2 JP 6178651B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layers
- processed
- pattern
- electrode
- pattern transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
- B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/005—Apparatus specially adapted for electrolytic conversion coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/32—Anodisation of semiconducting materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)〜図1(c)は、第1の実施形態に係るパターン転写用モールドを例示する模式図である。
図1(a)及び図1(b)は、模式的斜視図である。図1(c)は、図1(a)のA1−A2線断面図である。
複数の凸部15は、形成するパターンに合わせて、適切に設計される。
実施形態に係るパターン転写用モールド110において、第1凸部11の第1方向(X軸方向)の長さ(幅)よりも、複数の第1導電層31cのピッチは小さい。第2凸部12の第1方向(X軸方向)の長さ(幅)よりも、複数の第2導電層32cのピッチは小さい。すなわち、第1導電層31c及び第2導電層32cは、凸部15のピッチよりも小さいピッチを有している。
図2に表したように、パターン転写用モールド110が、モールドホルダ58に保持される。モールドホルダ58には、例えば、減圧用の孔58hが設けられている。孔58hを介して減圧されて、パターン転写用モールド110が、モールドホルダ58に保持される。この図では、第1電極41が図示されており、第2電極42は省略されている。
図3(a)は、パターン転写用モールド110と、加工体60と、を示している。図3(b)は、図3(a)の一部を拡大して示している。
図4(a)に記載したように、基体50となる基板(例えば絶縁性基板)の上に、所定の形状を有する第1のレジスト層17を、リソグラフィにより形成し、例えば、RIE(Reactive Ion Etching)などにより、基板を加工する。これにより、複数の凸部15(第1凸部11及び第2凸部12)と、基部51と、が形成される。
これにより、実施形態に係るパターン転写用モールド110が作製される。
図5(a)に表したように、本実施形態に係る別のパターン転写用モールド111においては、第1積層体31sと第2積層体32sとの間の領域30に、充填部30fが設けられている。充填部30fは、第1凸部11、第2凸部12、第1積層体31s及び第2積層体32sよりも硬度が低い材料を含む。充填部30fには、例えば、樹脂層30rが用いられる。
図6(a)及び図6(b)に表したように、本実施形態に係る別のパターン転写用モールド113及び113aにおいては、基部51は、基板部57と、弾性層56と、を含む。図6(a)に表したように、パターン転写用モールド113においては、基板部57と第1凸部11との間、及び、基板部57と第2凸部12との間に弾性層56が設けられる。図6(b)に表したように、パターン転写用モールド113aにおいては、弾性層56と第1凸部11との間、及び、弾性層56と第2凸部12との間に基板部57が設けられる。弾性層56の弾性は、基板部57の弾性よりも高い。
弾性層56には、例えば、ポリジメチルシロキサン(PDMS)、パラキシリレンなどの樹脂が用いられる。
図7(a)に表したように、本実施形態に係る別のパターン転写用モールド114において、基部51は、側面部51sを有している。側面部51sは、第1面51aと交差する面51sfを含む。電極40(第1電極41及び第2電極42を含む)は、側面部51sに延在する部分40sを含む。すなわち、第1電極41及び第2電極42の少なくともいずれかは、側面部51sに延在する。
図8(a)は、パターン転写用モールド117aを例示している。図8(b)は、パターン転写用モールド117aにより転写された、加工体60のパターンを例示している。図8(c)は、パターン転写用モールド117bを例示している。図8(d)は、パターン転写用モールド117bにより転写された、加工体60のパターンを例示している。これらの図では、第1凸部11の部分が描かれている。第2凸部12も、以下に説明する第1凸部11と同様の構成を有していても良い。
この例では、第1積層体31sと第3積層体33sとは、L字形の形状を形成する。
図9に表したように、本実施形態に係るパターン転写用モールド118においては、基体50は、第3凸部13をさらに含む。第3凸部13は、第1面51a上に設けられる。第3凸部13は、第3頂部13uを有する。第3頂部13uは、第3凸部13のZ軸方向上における端であり、第1面51aから離間する。
図10(a)は、パターン転写用モールド118aを例示している。図10(b)は、パターン転写用モールド118aにより転写された、加工体60のパターンの1つの例を示している。図10(c)は、パターン転写用モールド118aにより転写された、加工体60のパターンの別の例を示している。これらの図では、第1凸部11の部分が描かれている。第2凸部12も、以下に説明する、第1凸部11と同様の構成を有していても良い。
電極41a1、41a2、41a3、41b1、41b2、41b3、41ta及び電極41tbを、基体50の表面に設けてもよい。基体50の側壁あるいは基体50の裏面に配置してもよい。
本実施形態は、第1の実施形態に係るパターン転写用モールドのいずれか、または、その変形のパターン転写用モールドを用いたパターン形成方法である。
図11に表したように、本実施形態に係るパターン形成方法において、パターン転写用モールドの第1積層体31s及び第2積層体32sを加工体60の表面に対向させ、複数の第1導電層31cの少なくともいずれかと加工体60との間、及び、複数の第2導電層32cの少なくともいずれかと加工体60との間に、電圧を供給する第1供給処理(ステップS110)を実施する。
この処理には、図3(a)及び図3(b)に関して説明した処理を実施する。
すなわち、図3(a)及び図3(b)に関して説明した処理を実施する。
このように、異なる導電層に電圧の供給を行う。例えば、図10(a)に例示した電極41a1、41a2、41a3、41b1、41b2及び41b3への電圧の供給の制御などにより、この処理が実施できる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (17)
- 第1面を有する基部と、
前記第1面上に設けられ前記第1面と交差する第1側面を有する第1凸部と、
前記第1面上に設けられ前記第1面に対して平行な第1方向において前記第1凸部と離間する第2凸部であって、前記第1面と交差し前記第1方向において前記第1側面に対向する第2側面を有する第2凸部と、
を含む基体と、
前記第1凸部と前記第2凸部との間において前記第1側面に設けられた第1積層体であって、前記第1方向に並ぶ複数の第1導電層と、前記複数の第1導電層の間に設けられた第1絶縁層と、を含む第1積層体と、
前記第1凸部と前記第2凸部との間において前記第2側面に設けられ前記第1積層体と離間する第2積層体であって、前記第1方向に並ぶ複数の第2導電層と、前記複数の第2導電層の間に設けられた第2絶縁層と、を含み、前記第1凸部、前記第2凸部、前記第1積層体及び前記第2積層体よりも硬度が低い材料、または、気体を前記第1積層体との間に収容可能な第2積層体と、
前記複数の第1導電層の少なくともいずれかに電気的に接続された第1電極と、
前記複数の第2導電層の少なくともいずれかに電気的に接続された第2電極と、
を備え、
前記第1凸部の前記第1方向の長さよりも、前記複数の第1導電層のピッチは小さく、
前記第2凸部の前記第1方向の長さよりも、前記複数の第2導電層のピッチは小さいパターン転写用モールド。 - 前記第1積層体と前記第2積層体との間には、前記気体が収容されている請求項1記載のパターン転写用モールド。
- 前記第1積層体と前記第2積層体との間の領域の少なくとも一部に設けられ、前記材料の充填部をさらに備えた請求項1記載のパターン転写用モールド。
- 前記第1積層体と前記第2積層体との間の領域の少なくとも一部に設けられた樹脂層をさらに備えた請求項1〜3のいずれか1つに記載のパターン転写用モールド。
- 前記基部は、前記第1面と交差する面を含む側面部をさらに有し、
前記第1電極及び前記第2電極の少なくともいずれかは、前記側面部に延在する請求項1〜4のいずれか1つに記載のパターン転写用モールド。 - 前記基部は、前記第1面とは反対側の第2面を有し、
前記第1電極及び前記第2電極の少なくともいずれかの少なくとも一部は、前記第2面の少なくとも一部に設けられる請求項1〜4のいずれか1つに記載のパターン転写用モールド。 - 前記第1電極及び前記第2電極の少なくともいずれかは、前記基体を前記第1面に垂直な方向で貫通する貫通部を含む請求項1〜6のいずれか1つに記載のパターン転写用モールド。
- 第3積層体をさらに備え、
前記第1凸部は、前記第1面と交差し前記第1側面と交差する第1交差側面をさらに有し、
前記第3積層体は、前記第1交差側面上に設けられ、
前記第3積層体は、前記第1交差側面に対して垂直な方向に並ぶ複数の第3導電層と、前記複数の第3導電層の間に設けられた第3絶縁層と、を含み、
前記第1電極及び前記第2電極の少なくともいずれかは、前記複数の第3導電層の少なくともいずれかと電気的に接続される請求項1〜7のいずれか1つに記載のパターン転写用モールド。 - 頂部導電層と、
前記頂部導電層と電気的に接続された第3電極と、
をさらに備え、
前記基体は、前記第1面上に設けられた第3凸部をさらに含み、
前記頂部導電層は、前記第3凸部の上に設けられる請求項1〜8のいずれか1つに記載のパターン転写用モールド。 - 前記頂部導電層の前記第1方向の長さは、前記複数の第1導電層のそれぞれの前記第1方向の長さよりも長い請求項9記載のパターン転写用モールド。
- 前記第1積層体の前記硬度は、前記第1凸部の前記硬度及び前記第2凸部の前記硬度よりも高く、
前記第2積層体の前記硬度は、前記第1凸部の前記硬度及び前記第2凸部の前記硬度よりも高い請求項1〜10のいずれか1つに記載のパターン転写用モールド。 - 請求項1〜11のいずれか1つに記載の前記パターン転写用モールドの前記第1積層体及び前記第2積層体を加工体の表面に対向させ、前記複数の第1導電層の少なくともいずれかと前記加工体との間、及び、前記複数の第2導電層の少なくともいずれかと前記加工体との間に、電圧を供給する第1供給処理と、
前記加工体のうちの前記複数の第1導電層の前記少なくともいずれかと対向する第1部分と、前記加工体のうちの前記複数の第2導電層の前記少なくともいずれかと対向する第2部分と、を含む第1加工部と、前記加工体のうちの前記第1絶縁層と対向する第3部分と、前記加工体のうちの前記第2絶縁層と対向する第4部分と、を含む第2加工部と、のいずれか一方の少なくとも一部を除去する第1除去処理と、
を含むパターン形成方法。 - 前記第1供給処理は、前記第1加工部の化学的特性を、前記第2加工部の化学的特性とは異ならせることを含む請求項12記載のパターン形成方法。
- 前記加工体は、金属及び半導体の少なくともいずれかを含み、
前記第1供給処理は、前記第1加工部に含まれる前記金属及び半導体の前記少なくともいずれかの少なくともいずれかを酸化することを含む請求項12記載のパターン形成方法。 - 前記第1除去処理は、前記第2加工部を残し前記第1加工部を除去することを含む請求項12記載のパターン形成方法。
- 前記第1除去処理は、前記第1加工部を残し前記第2加工部を除去することを含む請求項12記載のパターン形成方法。
- 前記第1除去処理の前に行われる第2供給処理をさらに備え、
前記第1供給処理においては、前記複数の第1導電層のうちの一部と前記加工体との間、及び、前記複数の第2導電層のうちの一部と前記加工体との間に、前記電圧を供給し、
前記第2供給処理においては、前記複数の第1導電層のうちの他の一部と前記加工体との間、及び、前記複数の第2導電層のうちの他の一部と前記加工体との間に、前記電圧を供給し、
前記第1除去処理における前記第1加工部は、前記加工体のうちの前記複数の第1導電層の前記一部と対向する部分と、前記加工体のうちの前記複数の第1導電層の前記他の一部と対向する部分と、前記加工体のうちの前記複数の第2導電層の前記一部と対向する部分と、前記加工体のうちの前記複数の第2導電層の前記他の一部と対向する部分と、を含む請求項12〜16のいずれか1つに記載のパターン形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013150947A JP6178651B2 (ja) | 2013-07-19 | 2013-07-19 | パターン転写用モールド及びパターン形成方法 |
KR20140089950A KR20150010623A (ko) | 2013-07-19 | 2014-07-16 | 패턴 전사용 몰드 및 패턴 형성 방법 |
CN201410343245.4A CN104299892A (zh) | 2013-07-19 | 2014-07-18 | 图案转印模具和图案形成方法 |
US14/334,986 US9957630B2 (en) | 2013-07-19 | 2014-07-18 | Pattern transfer mold and pattern formation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013150947A JP6178651B2 (ja) | 2013-07-19 | 2013-07-19 | パターン転写用モールド及びパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015023189A JP2015023189A (ja) | 2015-02-02 |
JP6178651B2 true JP6178651B2 (ja) | 2017-08-09 |
Family
ID=52319569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013150947A Active JP6178651B2 (ja) | 2013-07-19 | 2013-07-19 | パターン転写用モールド及びパターン形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9957630B2 (ja) |
JP (1) | JP6178651B2 (ja) |
KR (1) | KR20150010623A (ja) |
CN (1) | CN104299892A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017130486A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社東芝 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
JP6846172B2 (ja) * | 2016-11-21 | 2021-03-24 | 株式会社東芝 | モールド、製造装置および半導体装置の製造方法 |
FR3063832B1 (fr) * | 2017-03-08 | 2019-03-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'auto-assemblage de composants microelectroniques |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6743368B2 (en) * | 2002-01-31 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Nano-size imprinting stamp using spacer technique |
CN101124089B (zh) * | 2004-01-12 | 2011-02-09 | 加利福尼亚大学董事会 | 纳米级电子光刻 |
JP2005309245A (ja) | 2004-04-23 | 2005-11-04 | Sony Corp | パターン形成方法及びパターン形成装置 |
US8529784B2 (en) | 2005-08-10 | 2013-09-10 | President And Fellows Of Harvard College | Electrically-conductive and semi-conductive films |
CN101326636A (zh) | 2005-12-09 | 2008-12-17 | 飞兆半导体公司 | 用于组装顶部与底部暴露的封装半导体的装置和方法 |
JP4992722B2 (ja) | 2005-12-14 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008047797A (ja) * | 2006-08-21 | 2008-02-28 | Ntt Advanced Technology Corp | インプリント方法 |
US20080147794A1 (en) | 2006-12-15 | 2008-06-19 | Jared Andrew Limberg | Method for contextual indicators in a synchronous collaborative environment |
JP4322930B2 (ja) | 2007-03-05 | 2009-09-02 | 日本電信電話株式会社 | インプリント方法 |
JP4877017B2 (ja) * | 2007-03-30 | 2012-02-15 | Tdk株式会社 | 薄膜コンデンサ |
JP4758406B2 (ja) | 2007-10-02 | 2011-08-31 | 日本電信電話株式会社 | インプリント方法 |
JP5428401B2 (ja) | 2009-03-05 | 2014-02-26 | 大日本印刷株式会社 | 凸状パターン形成体の製造方法 |
JP5532939B2 (ja) * | 2010-01-14 | 2014-06-25 | 大日本印刷株式会社 | 光インプリント用のモールドおよびこれを用いた光インプリント方法 |
KR101623546B1 (ko) * | 2010-05-28 | 2016-05-23 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
-
2013
- 2013-07-19 JP JP2013150947A patent/JP6178651B2/ja active Active
-
2014
- 2014-07-16 KR KR20140089950A patent/KR20150010623A/ko not_active Application Discontinuation
- 2014-07-18 CN CN201410343245.4A patent/CN104299892A/zh active Pending
- 2014-07-18 US US14/334,986 patent/US9957630B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20150010623A (ko) | 2015-01-28 |
CN104299892A (zh) | 2015-01-21 |
US9957630B2 (en) | 2018-05-01 |
US20150021191A1 (en) | 2015-01-22 |
JP2015023189A (ja) | 2015-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476994B2 (en) | Electromechanical switch and method of manufacturing the same | |
JP2008055908A (ja) | スタンパーの製造方法 | |
TWI750446B (zh) | 覆板及其使用方法 | |
US20090128180A1 (en) | Cantilever-Type Probe and Method of Fabricating the Same | |
JP6178651B2 (ja) | パターン転写用モールド及びパターン形成方法 | |
JP2007188841A (ja) | 異方導電性シートとその製造方法 | |
JP2017183397A (ja) | パターン転写装置及びパターン転写方法 | |
US20110094402A1 (en) | Template and pattern formation method | |
JP2017067446A (ja) | ナノギャップ電極の製造方法、側壁スペーサ、及び側壁スペーサの製造方法 | |
JP2018085376A (ja) | モールド、モールドの製造方法、製造装置および半導体装置の製造方法 | |
KR100844987B1 (ko) | 분자 소자 구조물 및 그 제조 방법 | |
JP2009028947A (ja) | マイクロコンタクトプリント用版および電子装置の製造方法 | |
JP5787923B2 (ja) | マイクロプローブおよびマイクロプローブの製造方法 | |
JP5931428B2 (ja) | 配線パターンの形成方法及び半導体装置 | |
US20040121619A1 (en) | Multipoint minute electrode, device for measuring a living organism voltage, method for fabricating the multipoint minute electrode, and method for fabricating the living organism voltage-measuring device | |
US9889653B2 (en) | Printhead with nanotips for nanoscale printing and manufacturing | |
JP2020073321A (ja) | 被印刷基材の表面構造及びその製造方法 | |
KR102059349B1 (ko) | 3d 나노 구조체 제조 방법 및 3d 나노 소자 제조 방법 | |
JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
JP2017130486A (ja) | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 | |
JP2008288239A (ja) | パターニング方法、およびtftの製造方法 | |
JP2016046346A (ja) | テンプレート、テンプレート形成方法および半導体装置の製造方法 | |
KR101975940B1 (ko) | 나노 구조물 제조 방법 및 나노 구조물 제조용 스탬프 제조 방법 | |
US11467487B2 (en) | Method for manufacturing template | |
JP2005166534A (ja) | 異方導電性コネクタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170714 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6178651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |