JP2017130486A - 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 - Google Patents
側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017130486A JP2017130486A JP2016007096A JP2016007096A JP2017130486A JP 2017130486 A JP2017130486 A JP 2017130486A JP 2016007096 A JP2016007096 A JP 2016007096A JP 2016007096 A JP2016007096 A JP 2016007096A JP 2017130486 A JP2017130486 A JP 2017130486A
- Authority
- JP
- Japan
- Prior art keywords
- functional layer
- side wall
- electrode
- sidewall
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Abstract
【課題】低コストで高分解能のパターン転写を可能にするモールドを提供する。【解決手段】側壁電極モールド10は、第1主面11aを有する基部11と、第1主面11aに設けられた1つ以上の凸構造12とを備え、各凸構造12は、基部11の第1主面11aから突出する凸部13と、凸部13の上面上に位置する機能層14と、凸部13と機能層14とが構成する凸状の構造体の側面のうち少なくとも2つの側面にそれぞれ設けられた側壁電極15とを含み、機能層14は、凸部13を構成する材料よりも硬度が低い絶縁性材料で構成される。【選択図】図1
Description
本発明の実施形態は、側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法に関する。
近年、半導体デバイスに対する微細化及び低コスト化の要求は益々高まっている。ところが、リソグラフィ技術において高分解能を実現するためには、DP(double patterning)や液浸露光技術や極端紫外光光源などとの組み合わせが必要になり、コストの増加を招いてしまう。そのような中、低コストで高分解能のパターンを転写できるインプリント技術が次世代のリソグラフィ技術として期待されている。
以下で例示する実施形態は、低コストで高分解能のパターン転写が可能な側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を提供することを目的とする。
実施形態にかかる側壁電極モールドは、第1主面を有する基部と、前記第1主面に設けられた1つ以上の凸構造と、を備え、各凸構造は、前記基部の前記第1主面から突出する凸部と、前記凸部の上面上に位置する第1機能層と、前記凸部と前記第1機能層とが構成する凸状の構造体の側面のうち少なくとも2つの側面にそれぞれ設けられた第1側壁電極と、を含み、前記第1機能層は、前記凸部を構成する材料よりも硬度が低い絶縁性材料で構成されていてもよい。
以下、例示する実施形態にかかる側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を、図面を用いて詳細に説明する。
導電性の探針を用いる一般的な走査探針型(SPM)リソグラフィは、高分解能を実現可能であるという利点を有するが、その一方で、スループットが非常に低いという難点がある。そこで近年では、低コストのリソグラフィとして、微細のパターンを一括に転写できるナノインプリントリソグラフィ(NIL)が注目されている。しかしながら、ナノインプリントリソグラフィでは、転写分解能が原版であるモールドに形成されたパターンの分解能に制限されてしまう。そのため、ナノインプリントリソグラフィで高分解を実現するためには、超微細パターンが形成されたモールドが必要となるが、これは原版コストを上昇させる要因となる。そこで以下では、モールドに形成されたパターンの分解能に制限されることなく、より微細の分解能を実現可能とすることで、コスト上昇を抑えることが可能な形態について、例を挙げて説明する。
モールドに形成されたパターンの分解能よりも微細の分解能を実現可能にする技術としては、凸構造の側面にパターン転写用の側壁電極が形成されたモールド(以下、側壁電極モールドという)を用いてパターンを転写するインプリント技術(以下、側壁電極リソグラフィという)が存在する。
側壁電極リソグラフィは、導電性の探針に代えて側壁電極モールドを使用することにより、電気化学反応により側壁電極に対応したパターンを一括に対象物に転写することができるインプリント技術である。この側壁電極リソグラフィには、接触型のものと非接触型のものとが存在する。接触型の側壁電極リソグラフィでは、側壁電極モールドのパターン部(すなわち、側壁電極の上端面)を対象物である基板(以下、転写基板という)に接触させた状態で側壁電極の上端面が形成するパターンが転写基板に転写される。一方、非接触型の側壁電極リソグラフィでは、パターン部を転写基板に近接させた状態でパターンが転写基板に転写される。以下では、主に接触型の側壁電極リソグラフィについて説明するが、以下の実施形態は非接触型の側壁電極リソグラフィに対しても適用可能である。
接触型の側壁電極リソグラフィでは、パターン部と転写基板との接触状態が転写特性に大きな影響を与えることがある。そのため、均一なパターン転写を実現するためには、側壁電極の上端面を転写基板に均一に接触させることが極めて重要となる。なお、非接触型の側壁電極リソグラフィにおいては、側壁電極の上端面と転写基板との間の間隔を一定に保つことが、均一なパターン転写を実現するために極めて重要となる。
ここで、モールドと転写基板とがそれぞれ硬い構造を有している場合、両者間の接触を均一にするためには、モールドと転写基板との間に比較的大きな圧力を与える必要が生じる。なお、硬い構造とは、応力に対する変形量が比較的小さいことを意味している。しかしながら、モールドの凸構造は比較的脆い構造であるため、モールドと転写基板との間に大きな圧力を与えると、モールドの凸構造に設けられたパターン部が破壊されて転写不良が発生してしまう場合が存在する。
また、側壁電極リソグラフィでは、転写されたパターンの均一性を向上するために、転写時の雰囲気湿度を高くすることが望まれている。一方で、材料コストや加工性等の観点からは、シリコン製のモールドを使用することが有効である。しかしながら、シリコンは雰囲気中の酸素によって酸化する。この酸化によって形成されたSiOxなどの自然酸化物は親水性である。そのため、シリコン製モールドを使用した場合には、転写基板と接触または近接するモールドの凸部先端が親水性となる。このように、転写基板と接触または近接する部分が親水性を備えるモールドを使用した場合、電極部のメニスカスが広がり、その結果、転写分解能が低下してしまうという可能性が存在する。
そこで以下の実施形態では、モールドのパターン部が破壊されることを回避しつつ、パターン部を対象物に均一に接触させることが可能な側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を例に挙げて説明する。また、以下の実施形態では、メニスカスの広がりによる転写分解能の低下を抑制することが可能な側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法についても例を挙げて説明する。
実施形態1
図1は、実施形態1にかかる側壁電極モールドの概略構成例を示す斜視図である。図2は、図1に示す側壁電極モールドのA−A断面の概略構成例を示す断面図である。なお、図1または図2の説明では、XY平面を水平面とし、Z方向を高さ方向とする。
図1は、実施形態1にかかる側壁電極モールドの概略構成例を示す斜視図である。図2は、図1に示す側壁電極モールドのA−A断面の概略構成例を示す断面図である。なお、図1または図2の説明では、XY平面を水平面とし、Z方向を高さ方向とする。
図1および図2に示すように、側壁電極モールド10は、基部11と、複数の凸構造12と、引出し電極16とを備える。
基部11は、側壁電極モールド10のベースとなる部材である。この基部11には、たとえばシリコンや石英などの絶縁性材料を用いることができる。また、基部11の材料としては、ポリジメチルシロキサン(PDMS)、パラキシリレンなどの絶縁性の樹脂を用いることも可能である。さらに、基部11は、光透過性を有する絶縁性材料で構成されてもよい。
複数の凸構造12それぞれは、基部11の第1主面(上面ともいう)11aに設けられたメサ状の構造部である。図1では、基部11の第1主面11aにおいてそれぞれY方向に延在する複数の凸構造12がX方向に所定距離離間して配列されている構造が例示されているが、この構造に限定されず、転写するパターンのレイアウトに応じて種々変形可能である。また、隣接する凸構造12の間のギャップにたとえば疎水性の絶縁性材料を充填し、隣接する凸構造12の間のギャップを埋めた構造とすることも可能である。
各凸構造12は、凸部13と、機能層14と、1つ以上(実施形態1では2つ)の側壁電極15とを備える。
凸部13は、基部11の第1主面11aから突出したメサ状の構造部であり、シリコンや石英や樹脂などの絶縁性材料で構成されている。この凸部13は、基部11の基となるバルク状の基材(基板等)から削り出された構造部であってもよいし、基部11に接合または成長された構造部であってもよい。また、凸部13は、後述する製造工程における成膜プロセスの容易性等の観点から、テーパー状に先細った形状を有していてもよい。
機能層14は、少なくとも凸部13の上端面を覆うように設けられている。この機能層14は、電極としては機能せず、パターン部を構成する側壁電極15の上端面と対象物である転写基板との接触を均一にするための構造部として機能する。そこで機能層14には、凸部13(もしくは基部11)よりも変形し易い絶縁性材料が用いられる。たとえば機能層14には、凸部13のヤング率に対して数パーセントから数十パーセントのヤング率の絶縁性材料が用いられる。
機能層14の膜厚は、たとえば数ナノメートル(nm)から数マイクロメートル(μm)とすることができる。たとえば最も薄い部分の機能層14の膜厚を10nm以上とすることで、ナノオーダのデブリが付着した場合でも、側壁電極15とパターン転写面との接触均一性を確保することが可能となる。ただし、機能層14を厚くし過ぎると、機能層14の変形量が大きくなり、側壁電極15が破損する可能性が存在する。そこで、機能層14の膜厚は、10μm以下とすることが好ましい。
また、機能層14には、パターン転写時に雰囲気中の水分によって発生するメニスカスを抑制するために、疎水性の材料が用いられることが好ましい。たとえば、水に対する接触角が45°以上となる疎水性を備えている材料を用いて機能層14が形成されていることが好ましい。
これらのような要求を満たす材料としては、たとえばサイトップ(登録商標)、ポリメチルメタクリレート(PMMA)、ポリテトラフルオロエチレン(PTFE)、テフロン(登録商標)AFなどが存在する。これらのうちサイトップ(登録商標)は、接触角が112°と45°よりも大きな疎水性を持ち、また、柔軟性にも優れているため、特に有効な材料として考えられる。また、加工のし易さという観点では、ポリメチルメタクリレート(PMMA)を用いることも好適である。ただし、これらに限定されるものではなく、凸部13に用いた材料よりも柔らかく且つ凸部13に用いた材料の酸化物よりも高い疎水性を備えた絶縁性材料であれば種々の材料を用いることが可能である。
また、機能層14は、必ずしも単層である必要はなく、多層構造であってもよい。その際、層ごとに構成材料が異なっていてもよい。たとえば、最下層にポリメチルメタクリレート(PMMA)を用い、最上層にサイトップ(登録商標)を用いるなど、種々変形可能である。
側壁電極15は、転写基板へパターンを転写するための構造部であり、上述したように、それらの上端面はパターン部を構成している。そこで側壁電極15は、たとえば導電性金属や導電性金属酸化物などの導電性材料で構成されている。導電性材料としては、たとえばRu、Pt、Rh、W、Ni、Au、Ir、RuO、IrOxなどを用いることが可能であるが、これらの導電性材料に限定されるものではない。
各側壁電極15は、機能層14の側面から凸部13の側面にかけて設けられている。言い換えれば、側壁電極15は、凸部13と機能層14とが構成する凸状の構造体の側面に設けられている。また、実施形態1では、凸部13と機能層14とが構成する凸状の構造体の側面のうち対向する2つの側面それぞれに側壁電極15が設けられている。このような構成によれば、凸部13のピッチの半分のピッチの微細パターンを実現することが可能となる。
複数の側壁電極15の上端面は、上述したように、転写基板へ転写するパターン部を形成している。そのため、各側壁電極15の上端面の幅(側壁電極15の厚さに相当)を調整することで、転写基板に転写されたパターンの幅を調整することが可能である。側壁電極15の上端面の幅は、たとえば凸部13の上端面の幅より狭く、凸部13の上端面の幅の数分の1〜数十分の1とすることができる。具体例としては、たとえば数nm〜数100nm程度とすることができる。
なお、パターン部を形成する側壁電極15の上端面は、高さ方向Zにおいて機能層14の上面と実質的に同じ高さレベルにあることが好ましい。しかしながら、機能層14が変形可能であることを考慮すると、機能層14が変形可能な範囲内において側壁電極15の上端と機能層14の上面とが異なる高さレベルにあってもよい。
引出し電極16は、たとえば、基部11の第1主面11aにおける凸構造12が形成されていない領域から基部11の側面11cまたは裏面(第1主面11aと反対側の第2主面11b)まで形成されている。この引出し電極16は、複数の側壁電極15を電気的に引き出すための電極であり、パターン転写時に電流流入用の外部電極と接続することで電気的な接点を形成する。引出し電極16の材料には、たとえばAl、Cu、W、Auなどの金属を用いることが可能である。ただし、これらに限定されず、種々の導電性材料が用いられてよい。
その他、基部11には、位置調整のためのアライメントマーク17が設けられていてもよい。このアライメントマーク17は、側壁電極モールド10の製造時やパターン転写時の位置調整に用いることができる。
つづいて、実施形態1にかかる側壁電極モールド10を用いたパターン転写動作を、以下に図面を参照して詳細に説明する。図3は、実施形態1にかかる側壁電極モールドを用いたパターン転写動作を説明するための模式図である。
図3に示すように、パターン転写時には、対象物である転写基板101が基板ホルダ120上に設置される。基板ホルダ120上には導電性基板122が設けられている。転写基板101は、パターンが転写される面(パターン転写面)を上に向けた状態で導電性基板122上に載置される。基板ホルダ120には吸引用の複数の孔121が設けられており、複数の孔121から吸引することで、導電性基板122が基板ホルダ120に固定される。また、導電性基板122には、基板ホルダ120の複数の孔121のうち少なくとも1つと連通する孔123が設けられている。したがって、基板ホルダ120の孔121から吸引することで、転写基板101が導電性基板122に固定される。その結果、転写基板101が基板ホルダ120に固定される。
一方、側壁電極モールド10は、複数の凸構造12が設けられた第1主面11aが転写基板101のパターン転写面に対向するように、モールドホルダ110によって保持される。モールドホルダ110には、たとえば吸引用の複数の孔111が設けられており、複数の孔111から吸引することで、側壁電極モールド10がモールドホルダ110に保持される。
モールドホルダ110と基板ホルダ120とのうち少なくとも一方は、不図示の移動機構によってZ方向に移動可能である。モールドホルダ110と基板ホルダ120とのうち少なくとも一方がZ方向に移動することで、側壁電極モールド10の凸構造12が転写基板101のパターン転写面に接触して付勢される。
ここで、対象物である転写基板101にはたとえばシリコン基板などの半導体基板が用いられることが考えられるが、このような基板は一般的に硬い構造を有している。一方で、基部11にシリコンや石英などの絶縁性材料が用いられた側壁電極モールド10も比較的硬い構造を有している。そこで実施形態1では、上述したように、凸構造12の上端に比較的変形し易い機能層14が設けられている。このような機能層14を備えることで、側壁電極モールド10の凸構造12を転写基板101に接触させた場合でも、比較的小さい圧力で機能層14が変形する。それにより、凸構造12を破壊させることなく、側壁電極15を転写基板101のパターン転写面に均一に接触させることが可能となる。
また、モールドホルダ110に保持された側壁電極モールド10の引出し電極16には、電源130の負極が接続される。電源130の正極は、導電性基板122に接続される。パターン転写時には、側壁電極モールド10の凸構造12と転写基板101のパターン転写面とを接触(または近接)させた状態で、電源130によって側壁電極モールド10と転写基板101との間に電位差が与えられる。それにより、転写基板101のパターン転写面における側壁電極15との接触領域(または近接領域)に側壁電極15から電子が注入される。その結果、この領域(以下、電子注入領域という)102の特性が、電子が注入されていない他の領域の特性とは異なる特性となる。
たとえば、転写基板101にシリコン基板を用いた場合、電子注入領域102中のシリコン原子(Si)が電子の注入時に雰囲気中の酸素(O2)によって酸化し、それにより電子注入領域102にシリコン酸化物(SiOx)が形成される。その結果、側壁電極15の上端面が構成するパターン部と同じレイアウトのシリコン酸化膜(102)が転写基板101のパターン転写面に形成される。シリコンとシリコン酸化物とはエッチング耐性が異なる。すなわち、本例では、子注入により変性させる特性の一つとしてエッチング耐性を例示している。ただし、変性させる特性はエッチング耐性に限定されない。すなわち、化学的特性や物理的特性(形状等)など、目的に応じて変性させる特性が適宜選択されてよい。
また、上述したパターン転写動作を含む半導体装置の製造方法では、図3に示す工程にて変性された電子注入領域102をエッチングやイオン注入などの工程におけるマスクとして用いることが可能である。たとえば転写基板101にシリコン基板を用いた場合、図3に示す工程にて形成されたシリコン酸化膜をマスクとして転写基板101をエッチングすることも可能であるし、このシリコン酸化膜をマスクとして転写基板101にイオン注入することも可能である。また、転写によって変性された電子注入領域102自体を半導体素子の構造における構成部位とすることも可能である。
つぎに、実施形態1にかかる側壁電極モールド10を用いた場合の効果を説明する。図4は、実施形態1にかかる側壁電極モールドを用いてパターン転写を行うことで得られた転写パターンを示す図である。なお、図4(a)は、転写基板101の中央付近に転写されたパターンを撮像して得られたイメージであり、図4(b)は、転写基板101のエッジ付近に転写されたパターンを撮像して得られたイメージである。また、図4のイメージを撮像するにあたり、転写基板101にはシリコン基板を用い、機能層14にはサイトップ(登録商標)を用い、シリコン基板における10センチメートル(cm)四方のパターン転写領域103に実施形態1にかかる側壁電極モールド10を接触させてパターンを転写した。
図4(a)および図4(b)から分かるように、実施形態1にかかる側壁電極モールド10を用いてパターン転写を行った場合、パターン転写領域103の中央付近(図4(a)参照)のみならず、エッジ付近(図4(b)参照)においても、側壁電極15のパターンを安定して転写することが可能であった。すなわち、パターン転写領域103の全域において安定してパターン転写を行うことが可能であった。これは、凸構造12を転写基板101に付勢した際に機能層14が変形した結果、比較的小さい圧力で側壁電極15とパターン転写領域103との接触均一性が得られたことを示している。このことから、実施形態1にかかる側壁電極モールド10を用いることで、大規模エリアに対する転写均一性を向上させることが可能であるという効果が得られたことが分かる。
つづいて、機能層14に疎水性を持たせることによる効果を以下に説明する。図5は、高湿度雰囲気で且つ側壁電極が形成された凸部の上端が疎水性を備える層で覆われていない場合に形成されるメニスカスの一例を示す概念図であり、図6は、実施形態1にかかる側壁電極モールド10を用いた際に形成されるメニスカスの一例を示す概念図である。
図5に示すように、凸部913の上端が疎水性を備える層で塞がれていない場合、すなわち、凸構造912の上端面にシリコンが露出している場合、この露出している表面が酸化し、自然酸化物914が形成される。この自然酸化物914は一般的に親水性であるため、高湿度の雰囲気中では自然酸化物914によって多くの結露が発生する。それにより、メニスカス918が側壁電極915の周囲を含む凸構造912の先端全体に広がる可能性がある。そのような場合、凸構造912の両側に設けられた側壁電極15が合一されて1つの電極として機能し、その結果、転写分解能が低下してしまう可能性が存在する。それに対し、図6に示すように、凸部13の先端が疎水性の機能層14で覆われている場合、凸構造12の先端が撥水性となるため、凸構造12の先端に形成されるメニスカス18の広がりを抑制することができる。その結果、転写分解能の低下を抑制することが可能となる。
なお、機能層14が持つ疎水性によるメニスカス抑制の効果は、側壁電極15を転写基板101に近接させた状態でパターン転写を行う非接触型の場合に限られず、側壁電極15を転写基板101に接触させてパターン転写を行う接触型の場合にも有効である。すなわち、側壁電極15の上端面を転写基板101に接触させる過程において凸構造12の先端に発生する結露を低減することができるため、側壁電極15と転写基板101との接触時に凸構造12の先端部分に形成されるメニスカスの広がりを抑制することが可能である。その結果、転写分解能を低下させることなく、パターンを正確に転写することが可能となる。
つづいて、実施形態1にかかる側壁電極モールド10の製造方法を、図面を用いて詳細に説明する。図7〜図9は、実施形態1にかかる側壁電極モールドの製造方法を示すプロセス図である。本製造方法では、まず、図7に示すように、基部11の基となる基材11Aの上面上に、機能層14の基となる絶縁性材料を塗布して機能層14Aを形成する。
つぎに、図8に示すように、リソグラフィ工程により機能層14A上にレジスト膜M11を形成し、このレジスト膜M11をマスクとして反応性イオンエッチング(RIE)を行うことで、基材11Aを基部11に加工しつつ、基部11の第1主面11a上に凸部13と機能層14とをパターニングする。
つぎに、図9に示すように、たとえばスパッタリングにて、基部11の第1主面11a上および側面11c上に、凸部13および機能層14を覆う導電性材料を堆積させることで、側壁電極15の基となる導電体層15Aを形成する。なお、スパッタリングに代えて、化学気相成長(CVD)などの成膜法を用いることも可能である。
つぎに、少なくとも機能層14上の導電体層15Aを、たとえばリフトオフやイオンミリングやエッジバックや化学機械研磨(CMP)などにて除去することで、機能層14の上面を露出させる。それにより、導電体層15Aが側壁電極15および引出し電極16にパターニングされる。その後、必要に応じて配線やアライメントマーク17等を形成することで、図1および図2に例示した実施形態1にかかる側壁電極モールド10が製造される。
以上で説明したように、実施形態1では、凸構造12の側面にパターン転写用の側壁電極15が形成された側壁電極モールド10を用いてパターンを転写するため、低コストで高分解能のパターン転写が可能となる。その際、凸構造12の先端部分に比較的小さい圧力で変形することが可能な機能層14が設けられているため、凸構造12を破壊させることなく、パターン部を転写基板101のパターン転写面に均一に接触させることができる。それにより、大規模エリアに対して安定してパターンを転写することが可能となる。
また、凸構造12の先端部分に設けられた機能層14が疎水性を備えているため、凸構造12の先端部分に発生する結露を低減することが可能となる。それにより、凸構造12の先端をパターン転写面に接触または近接させた際に形成されるメニスカスの広がりを抑制でき、その結果、転写分解能を低下させることなく、パターンを正確に転写することが可能となる。
なお、複数の側壁電極15に対する引出し電極16は、図10に示すように、各側壁電極15に対して個別に設けられた複数の引出し電極16Aに置き換えることも可能である。その場合、図3に示す電源130は、複数の引出し電極16Aそれぞれに対して独立に接続されてもよいし、共通に接続されてもよい。もしくは、引出し電極16Aを2つ以上のグループに分け、それぞれのグループに対して個別に電源130が設けられてもよい。また、複数の側壁電極15を2つ以上のグループに分け、それぞれのグループに対して個別の引出し電極16Aが設けられてもよい。
実施形態2
つぎに、実施形態2にかかる側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、実施形態1と同様の構成については、同一の符号を付し、その重複する説明を省略する。
つぎに、実施形態2にかかる側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、実施形態1と同様の構成については、同一の符号を付し、その重複する説明を省略する。
図11は、実施形態2にかかる側壁電極モールドの概略構成例を示す断面図である。なお、図11では、図2に対応する断面の構成例を示している。図11に示すように、側壁電極モールド20は、基部11と、複数の凸構造22と、引出し電極16とを備える。これらの構成のうち、基部11と引出し電極16とは、実施形態1にかかるそれらと同様であってよい。
複数の凸構造22それぞれは、実施形態1における凸構造12と同様に、基部11の第1主面11aに設けられたメサ状の構造部である。各凸構造22は、凸部13と、下層の機能層24および上層の機能層25と、1つ以上(実施形態2では2つ)の側壁電極15と、を備える。すなわち、実施形態2では、凸部13の側面に位置する側壁電極15の側面が、2つの機能層24および25のうちの上層の機能層25で覆われた構造を有する。
2つの機能層24および25は、それぞれ実施形態1における機能層14と同様の絶縁性材料を用いて構成されてよい。これらのうち、下層の機能層24は、実施形態1における機能層14と同様に、少なくとも凸部13の上端面を覆っている。なお、実施形態2では、機能層24が凸部13の側面と基部11の第1主面11aおよび側面11cとを覆っているが、これは必須の構成ではない。
上層の機能層25は、側壁電極15の上端面を露出させつつ側面を覆っている。このように、側壁電極15の側面を疎水性の機能層25で覆うことで、側壁電極15の側面に発生する結露を抑制できるため、凸構造22の先端に形成されるメニスカスの広がりをより低減することが可能となる。その結果、転写分解能をさらに向上することが可能となる。なお、実施形態2では、機能層25が基部11の第1主面11aおよび側面11c上の引出し電極16を覆っているが、これは必須の構成ではない。
つづいて、実施形態2にかかる側壁電極モールド20の製造方法を、図面を用いて詳細に説明する。図12〜図14は、実施形態2にかかる側壁電極モールドの製造方法を示すプロセス図である。本製造方法では、まず、図12に示すように、リソグラフィ工程により、基部11の基となる基材11Aの上面上にレジスト膜M21を形成し、このレジスト膜M21をマスクとして反応性イオンエッチング(RIE)を行うことで、基材11Aを凸部13を備える基部11に加工する。
つぎに、図13に示すように、機能層24の基となる絶縁性材料の塗布と、側壁電極15および引出し電極16を構成する導電性材料の成膜と、機能層25の基となる絶縁性材料の塗布とを順次実行することで、下層から順に、機能層24Aと導電体層15Aと機能層25Aとを形成する。なお、機能層24Aおよび25Aの形成は、実施形態1における機能層14Aの形成と同様であってよい。また、導電体層15Aの成膜は、実施形態1における導電体層15Aの成膜と同様であってよい。
つぎに、図14に示すように、凸部13の上端上に位置する機能層25Aを、たとえば化学機械研磨(CMP)やイオンミリングやエッジバックなどの工程にて除去することで、機能層25を形成する。つづいて、凸部13の上端上に露出した導電体層15Aを、たとえばイオンミリングやエッジバックや化学機械研磨(CMP)などの工程にて除去することで、側壁電極15および引出し電極16を形成する。その後、必要に応じて配線やアライメントマーク17等を形成することで、図11に例示した実施形態2にかかる側壁電極モールド20が製造される。
以上のように、実施形態2では、側壁電極15の側面が疎水性を持つ機能層25で覆われているため、側壁電極15の側面に発生する結露を抑制することができる。それにより、凸構造22の先端に形成されるメニスカスの広がりをより低減することが可能となり、その結果、転写分解能をさらに向上することが可能となる。
なお、その他の構成、製造方法および効果は、実施形態1と同様であるため、ここでは詳細な説明を省略する。
実施形態3
つぎに、実施形態3にかかる側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、実施形態1または2と同様の構成については、同一の符号を付し、その重複する説明を省略する。
つぎに、実施形態3にかかる側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法を、図面を用いて詳細に説明する。なお、以下の説明において、実施形態1または2と同様の構成については、同一の符号を付し、その重複する説明を省略する。
図15は、実施形態3にかかる側壁電極モールドの概略構成例を示す断面図である。なお、図15では、実施形態2における図11と同様に、図2に対応する断面の構成例を示している。図15に示すように、側壁電極モールド30は、実施形態2にかかる側壁電極モールド20と同様の構成において、凸構造22における機能層25の側面に側壁電極35が形成された構成を有する。また、基部11の第1主面11a上および側面11c上の機能層25上には、側壁電極35と電気的に接続された引出し電極36が設けられている。
側壁電極35および引出し電極36は、それぞれ側壁電極15および引出し電極16と同様の導電性材料を用いて構成されてよい。また、側壁電極15が引出し電極36と電気的に接続されている場合には、引出し電極16が省略されてもよい。
このように、凸構造32の片側に設ける側壁電極の数を2以上とすることで、パターンのピッチをさらに微細化することが可能となる。凸構造32の片側に設ける側壁電極の数を2つとした場合、凸部13のピッチの1/4倍のピッチの微細パターンを実現可能することが可能となる。
さらに、複数の側壁電極15および35間に凸部13を介在させない構造とすることで、基部11の基とした基板から凸部13を形成する際のリソグラフィの解像度に制限されずに、より微細なピッチのパターンを構成することも可能となる。
その他の構成、製造方法および効果は、実施形態1と同様であるため、ここでは詳細な説明を省略する。なお、側壁電極モールド30の製造方法においては、実施形態2において図13を用いて説明した機能層25の基となる絶縁性材料の塗布につづいて側壁電極15および引出し電極16を構成する導電性材料を成膜し、成膜された導電体層のうち凸部13の上端上の部分をたとえばイオンミリングやエッジバックや化学機械研磨(CMP)などの工程にて除去して側壁電極35および引出し電極36を形成し、その後、図14を用いて説明した工程以降を実行すればよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10,20,30…側壁電極モールド、11…基部、11A…基材、11a…第1主面、11b…第2主面、11c…側面、12,22…凸構造、13…凸部、14,14A,24,24A,25,25A…機能層、15,35…側壁電極、15A…導電体層、16,16A,36…引出し電極、17…アライメントマーク、18…メニスカス、101…転写基板、102…電流注入領域、103…パターン転写領域、110…モールドホルダ、111、121、123…孔、120…基板ホルダ、122…導電性基板、130…電源、M11,M21…レジスト膜
Claims (10)
- 第1主面を有する基部と、
前記第1主面に設けられた1つ以上の凸構造と、
を備え、
各凸構造は、
前記基部の前記第1主面から突出する凸部と、
前記凸部の上面上に位置する第1機能層と、
前記凸部と前記第1機能層とが構成する凸状の構造体の側面のうち少なくとも2つの側面にそれぞれ設けられた第1側壁電極と、
を含み、
前記第1機能層は、前記凸部を構成する材料よりも硬度が低い絶縁性材料で構成されている
側壁電極モールド。 - 前記第1機能層は、前記凸部を構成する材料の酸化物よりも高い疎水性を備えた前記絶縁性材料で構成されている請求項1に記載の側壁電極モールド。
- 前記第1側壁電極の上端面の幅は、前記凸部の上端面の幅のよりも狭い請求項1に記載の側壁電極モールド。
- 前記第1機能層を構成する前記絶縁性材料は、サイトップ(登録商標)、ポリメチルメタクリレート(PMMA)、ポリテトラフルオロエチレン(PTFE)、テフロン(登録商標)AFのうち少なくとも1つを含む請求項1に記載の側壁電極モールド。
- 前記第1機能層の膜厚は、10nm以上10μm以下である請求項1に記載の側壁電極モールド。
- 前記凸構造は、前記第1側壁電極の側面のうち前記凸部および前記第1機能層と接する第1側面とは反対側の第2側面を覆う第2機能層をさらに含み、
前記第2機能層は、前記凸部を構成する材料の酸化物よりも高い疎水性を備えた絶縁性材料で構成されている請求項1に記載の側壁電極モールド。 - 前記凸構造は、前記第2機能層の側面のうち前記第1側壁電極と接する第3側面とは反対側の第4側面を覆う第2側壁電極をさらに含む請求項6に記載の側壁電極モールド。
- 請求項1に記載の側壁電極モールドと、
転写対象物が載置される基板ホルダと、
前記基板ホルダに載置された前記転写対象物のパターン転写面に前記凸構造の上端面が対向するように前記側壁電極モールドを保持するモールドホルダと、
前記転写対象物と前記側壁電極モールドとの間に電位差を与える電源と、
を備えた製造装置。 - 上端面上に機能層を備えた凸部を基部の第1主面に形成し、
前記凸部および前記機能層で構成された凸状の構造体の側面のうち少なくとも2つの側面にそれぞれ側壁電極を形成する
ことを含み、
前記機能層は、前記凸部を構成する材料よりも硬度が低い絶縁性材料で構成されている
側壁電極モールドの製造方法。 - 請求項1に記載の側壁電極モールドの前記凸構造の上端面を半導体基板のパターン転写面に接触させ、
前記凸構造の前記上端面を前記半導体基板の前記パターン転写面に接触させた状態で前記半導体基板と前記側壁電極モールドとの間に電位差を与える
ことを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016007096A JP2017130486A (ja) | 2016-01-18 | 2016-01-18 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016007096A JP2017130486A (ja) | 2016-01-18 | 2016-01-18 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017130486A true JP2017130486A (ja) | 2017-07-27 |
Family
ID=59395833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016007096A Pending JP2017130486A (ja) | 2016-01-18 | 2016-01-18 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017130486A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10372036B2 (en) | 2016-11-21 | 2019-08-06 | Kabushiki Kaisha Toshiba | Mold, method of producing mold, production apparratus, and method of manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001277200A (ja) * | 2000-03-30 | 2001-10-09 | Toshiba Corp | 微細加工装置 |
JP2004311713A (ja) * | 2003-04-07 | 2004-11-04 | Mitsubishi Electric Corp | 半導体装置製造用モールド |
JP2015023189A (ja) * | 2013-07-19 | 2015-02-02 | 株式会社東芝 | パターン転写用モールド及びパターン形成方法 |
-
2016
- 2016-01-18 JP JP2016007096A patent/JP2017130486A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001277200A (ja) * | 2000-03-30 | 2001-10-09 | Toshiba Corp | 微細加工装置 |
JP2004311713A (ja) * | 2003-04-07 | 2004-11-04 | Mitsubishi Electric Corp | 半導体装置製造用モールド |
JP2015023189A (ja) * | 2013-07-19 | 2015-02-02 | 株式会社東芝 | パターン転写用モールド及びパターン形成方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10372036B2 (en) | 2016-11-21 | 2019-08-06 | Kabushiki Kaisha Toshiba | Mold, method of producing mold, production apparratus, and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8956962B2 (en) | Method for fabricating large-area nanoscale pattern | |
JP4984416B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI451529B (zh) | 用於原子級及分子級電路的奈米互連體 | |
JP6846172B2 (ja) | モールド、製造装置および半導体装置の製造方法 | |
KR20130138526A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP2017130486A (ja) | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 | |
EP3776662A1 (en) | Electrical contacts for low dimensional materials | |
EP2781626A1 (en) | Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold | |
US9957630B2 (en) | Pattern transfer mold and pattern formation method | |
JP2017183397A (ja) | パターン転写装置及びパターン転写方法 | |
US10474028B2 (en) | Template, method for fabricating template, and method for manufacturing semiconductor device | |
US8268725B2 (en) | Horizontal coffee-stain method using control structure to pattern self-organized line structures | |
JP2009028947A (ja) | マイクロコンタクトプリント用版および電子装置の製造方法 | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
JP6015140B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
US9038269B2 (en) | Printhead with nanotips for nanoscale printing and manufacturing | |
JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
KR102523778B1 (ko) | 연속적으로 정렬된 3차원 이종 소재 계면을 갖는 3차원 멤리스터 소자 및 그 제조 방법 | |
US20080132052A1 (en) | Method of fabricating electronic device using nanowires | |
JP4641236B2 (ja) | 荷電粒子線用転写マスク | |
JP2004146721A (ja) | ステンシルマスク及びその作製方法 | |
JP2008155342A (ja) | 微細構造体の製造方法 | |
JP6899552B2 (ja) | 被印刷基材の表面構造及びその製造方法 | |
Chang et al. | Nano-scale tip fabricated by electro-chemical machining for nano lithography | |
US8426935B2 (en) | Electronic device, memory device, and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190625 |