JP4174761B2 - 機構デバイスの製造方法及び機構デバイス - Google Patents
機構デバイスの製造方法及び機構デバイス Download PDFInfo
- Publication number
- JP4174761B2 JP4174761B2 JP2003127963A JP2003127963A JP4174761B2 JP 4174761 B2 JP4174761 B2 JP 4174761B2 JP 2003127963 A JP2003127963 A JP 2003127963A JP 2003127963 A JP2003127963 A JP 2003127963A JP 4174761 B2 JP4174761 B2 JP 4174761B2
- Authority
- JP
- Japan
- Prior art keywords
- drive electrode
- forming
- beam portion
- electrode
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、機構デバイスの製造方法及び機構デバイスに関し、特に、静電駆動型の片持ち梁を有する機構デバイス及びこの機構デバイスをマイクロマシーニング技術を用いて製造する機構デバイスの製造方法に関する。
【０００２】
【従来の技術】
従来の静電駆動型の機能デバイスには、ガラスウェハ上に固定接点及び絶縁膜で被覆された固定電極が形成されてなるベースに、片持ち梁形状のアクチュエータを接合一体化したものがある。アクチュエータは、シリコンウェハからなる可動電極と、中間絶縁膜と、シリコンウェハからなる補助バネ層との３層構造で構成されている。可動電極の下面に絶縁膜を介して可動接点が設けられる一方、補助バネ層のうち、可動接点の上方に位置する部分に薄肉部が形成されている。また、中間絶縁膜のうち、可動接点の直上に位置する部分が除去され、空隙部が形成されている（例えば、特許文献１参照。）。以下、この技術を第１の従来例と呼ぶ。
【０００３】
また、従来の磁気駆動型の機構デバイスには、以下に示すようにして製作されるものがある。まず、銅箔が形成されたプリント基板上に半導体製造プロセス及びウェットエッチングを使用して銅箔からなる下部電極の下地をパターニングした後、接点材料とするためと下部電極の下地の酸化を防止するために、下部電極の下地を金メッキで覆い下部電極とする。次に、半導体製造プロセスを使用してパターニングした後、ニッケルメッキで犠牲層を形成する。ここで、犠牲層とは、下方に空隙を有する層（上層）を形成するために、一旦形成され、かつ、その上面に上層が形成された後、エッチング等により除去される層をいう。次に、半導体製造プロセスを使用してパターニングした後、片持ち梁の柱部と、この柱部にその一端が接続され、上部電極となる梁部の基部とを金メッキで形成する。次に、梁部の基部の上面に磁気駆動材料としてのニッケルをメッキした後、酸化を防止するために、金メッキで上記ニッケルを覆い梁部とする。そして、ウエットエッチングを使用して、上記犠牲層と、プリント基板上に残っている不要な銅箔とを除去する（例えば、非特許文献１参照。）。以下、この技術を第２の従来例と呼ぶ。
【０００４】
【特許文献１】
特開平１１−１８５５８６号公報（［００１３］〜［００１４］，［００２８］〜［００２９］、図９）
【非特許文献１】
有馬尚邦、他２名，「マイクロマシーニングによるマイクロリードスイッチの開発」，信学技報，社団法人電子情報通信学会，Ｖｏｌ．１０２，Ｎｏ．２６，２００２年４月１２日，ｐ．１７−２０
【０００５】
【発明が解決しようとする課題】
ところで、上記した第１の従来例では、ガラスウェハ上に固定接点及び絶縁膜で被覆された固定電極が形成されてなるベースに、片持ち梁形状のアクチュエータとなるシリコンウェハを接合一体化し、その後に、上記シリコンウェハを所定の厚さまでＣＭＰやエッチング等によりシンニングしている。このため、製作工程の工程数が多くかつ複雑であるとともに、スパッタリング法や真空蒸着法を使用しているため、製作時間が長いという課題があった。また、上記した第１の従来例では、ガラスウェハやシリコンウェハを用いているため、機能デバイスの価格が高くなるという課題があった。
【０００６】
この点、上記した第２の従来例を上記した第１の従来例に流用することが考えられる。すなわち、半導体製造プロセス及びウェットエッチングを使用して、プリント基板上に静電駆動型の片持ち梁を有する機能デバイスを製作するのである。しかし、この場合には、固定接点が下地の銅箔を含めて２層であるのに対し、固定電極は下地の銅箔とともに絶縁膜で被覆されて３層となる。この固定接点と固定電極との間の１層分の段差のために、これらの上層に形成される上部電極である梁部は、壊れやすく、製作が困難となるおそれがある。そこで、固定接点の厚さを３層の固定電極と同じ厚さにするために１層分だけ金メッキを行うことが考えられるが、今度はコストアップとなってしまう。
【０００７】
【課題を解決するための手段】
本発明に係る機構デバイスの製造方法は、絶縁基板の両面に銅箔が形成されてなる基板の一方の面に、下部電極の下地を含む第１の部分及び片持ち梁状の上部電極の柱部の下地を含む第２の部分を形成するための第１のフォトレジストパターンを形成する第１の工程と、第１のフォトレジストパターンを用いて一方の面の第１及び第２の部分以外の銅箔をエッチングにより除去する第２の工程と、第１の部分の表面に導電層を形成するための第２のフォトレジストパターンを形成する第３の工程と、第２のフォトレジストパターンを用いてメッキ処理により導電層を形成する第４の工程と、第１の部分と第２の部分との間の領域に犠牲層を形成するための第３のフォトレジストパターンを形成する第５の工程と、第３のフォトレジストパターンを用いてメッキ処理により犠牲層を形成する第６の工程と、基板の一方の面に上部電極の柱部及び梁部を形成するための第４のフォトレジストパターンを形成するとともに、基板の他方の面に下部電極と柱部との間の領域に対向した領域に駆動電極を形成するための第５のフォトレジストパターンを形成する第７の工程と、第４及び第５のフォトレジストパターンを用いてメッキ処理により柱部及び梁部、駆動電極を形成する第８の工程と、犠牲層を含む部分をエッチングにより除去する第９の工程とを有している。
【０００８】
また、本発明に係る機構デバイスは、上記の何れかの機構デバイスの製造方法で製造されたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１である機構デバイス１の断面図、図２は、同機構デバイス１の斜視図である。
この実施の形態１の機構デバイス１は、プリント基板２と、上部電極３と、下部電極４と、駆動電極５とから構成されている。
【００１０】
プリント基板２は、例えば、ガラスエポキシ樹脂からなる絶縁基板６と、その表面及び裏面の両方に銅箔を形成し、不要な銅箔を除去して得られた下地銅箔７〜９とから構成されている。プリント基板２のサイズは、例えば、横２ｃｍ、縦１．５ｃｍ、厚さ９００μｍである。下地銅箔７は上部電極３の下地、下地銅箔８は下部電極４の下地、下地銅箔９は駆動電極５の下地である。
【００１１】
上部電極３は、上記下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続されるとともに、他端が略水平に柱部１０と直交する方向に延びる略直方体状の梁部１１とから構成されている。梁部１１の先端部は、下部電極４の上方に臨んでいる。柱部１０と梁部１１とは一体に形成されており、上部電極３は、いわゆる片持ち梁状をしている。柱部１０のサイズは、例えば、横１０００μｍ、縦８００μｍ、厚さ１μｍであり、梁部１１のサイズは、例えば、横９００μｍ、縦１００μｍ、厚さ１μｍである。
【００１２】
下部電極４は、下地銅箔７から所定距離離れて形成された下地銅箔８と、金からなり、下地銅箔８上に形成された略直方体状の導電層１２とから構成されている。下部電極４のサイズは、例えば、横１３００μｍ、縦９００μｍ、厚さ１０μｍである。駆動電極５は、絶縁基板６表面の下地銅箔７と下地銅箔８との間の領域に対向した絶縁基板６裏面の領域に形成された下地銅箔９と、金からなり、下地銅箔９上に形成された略直方体状の導電層１３とから構成されている。駆動電極５のサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。なお、図１並びに図２及び後述する各図面においては、各部の形状は、上記一例として示した各部のサイズからくる比率とは一致していない。
【００１３】
次に、上記構成の機構デバイス１の製造方法について、図３〜図５を参照して説明する。まず、絶縁基板６の表面及び裏面に銅箔２１及び２２が形成されてなるプリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト２３（図３（ａ）参照）を塗布する。次に、マスクアライナーでプリント基板２の表面全面に塗布されたフォトレジストを露光した後、現像液で現像するフォトリソグラフィ（photolithography）技術を使用して、図３（ａ）に示すように、銅箔２１のうち、その一部を下地銅箔７とすべき部分、プリント基板２１の裏面側に形成すべき駆動電極５に対応した部分、下地銅箔８とすべき部分をそれぞれ残すために、フォトレジストパターン２４〜２６を形成する。このフォトレジストパターン２４〜２６は、プリント基板２の表面に、例えば、８個の機構デバイス分だけ形成する。以下の製造過程におけるフォトレジストパターンの形成についても同様である。
【００１４】
次に、ウエットエッチング技術を使用して、例えば、塩化第二鉄により銅箔２１のうち不要な部分を除去し、図３（ｂ）に示すように、下地銅箔２７、２８及び８を形成した後、図３（ｃ）に示すように、フォトレジストパターン２４〜２６及びフォトレジスト２３を除去する。次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト２９（図３（ｄ）参照）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図３（ｄ）に示すように、図１に示す導電層１２を形成するための開口部３０ａを有するフォトレジストパターン３０を形成する。
【００１５】
次に、上記したフォトレジストパターン３０を用いて、図４（ａ）に示すように、後述するニッケルからなる犠牲層３３（（図４（ｄ）参照））をエッチングで除去する際の耐エッチング層であり、接点材料となる金からなる導電層１２を形成するために、電解メッキ装置により金メッキ処理を行った後、図４（ｂ）に示すように、フォトレジストパターン３０及びフォトレジスト２９を除去する。
【００１６】
次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト３１（図４（ｃ）参照）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図４（ｃ）に示すように、図１に示す柱部１０及び梁部１１を形成するために必要なニッケルからなる犠牲層３３（（図４（ｄ）参照））を形成するための開口部３２ａを有するフォトレジストパターン３２を形成する。
【００１７】
次に、上記したフォトレジストパターン３２を用いて、図４（ｄ）に示すように、ニッケルからなる犠牲層３３を形成するために、電解メッキ装置によりニッケルメッキ処理を行った後、図５（ａ）に示すように、フォトレジストパターン３２及びフォトレジスト３１を除去する。犠牲層３３のサイズは、例えば、横１５００μｍ、縦２５０μｍ、厚さ３μｍである。
【００１８】
次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト（図示略）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図５（ｂ）に示すように、プリント基板２の表面側に、図１に示す柱部１０及び梁部１１を形成するための開口部３４ａを有するフォトレジストパターン３４を形成するとともに、プリント基板２の裏面側に、図１に示す導電層１３を形成するための開口部３５ａを有するフォトレジストパターン３５を形成する。
【００１９】
次に、上記したフォトレジストパターン３４及び３５を用いて、図５（ｃ）に示すように、柱部１０及び梁部１１と、ニッケルからなる犠牲層３３をエッチングで除去する際の耐エッチング層である金からなる導電層１３を形成するために、電解メッキ装置により金メッキ処理を行った後、図５（ｄ）に示すように、フォトレジストパターン３４及び３５を除去する。次に、ウエットエッチング技術を使用して、例えば、塩化第二鉄及び塩酸により、犠牲層３３と、下地銅箔２８と、下地銅箔２７及び銅箔２２のうちの不要な部分とを除去することにより、下地銅箔７及び９を形成して、図１に示す機構デバイス１を製作する。
【００２０】
次に、上記構成の機構デバイス１の動作について、図６を参照して説明する。上部電極３を構成する梁部１１と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、図６に示すように、梁部１１の下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。これにより、梁部１１と駆動電極５との間にクーロン力が働くので、梁部１１が駆動電極５に引き付けられ図中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス１はオン状態となる。
【００２１】
このようなオン状態において、梁部１１と駆動電極５との間への所定の電圧の印加を中止すると、梁部１１の下面に蓄積されていた例えば、正の電荷が減少する一方、絶縁基板６の駆動電極５の上面近傍に蓄積されていた例えば、負の電荷が減少する。これにより、梁部１１と駆動電極５との間に働いていたクーロン力が弱まるので、梁部１１はその弾性力により元の状態に戻ろうとしてその撓みを解消させるため、導電層１２の上面と接触していた梁部１１の先端が導電層１２の上面から離れて持ち上がり、機構デバイス１はオフ状態となる。
【００２２】
このように、この実施の形態１によれば、フォトリソグラフィ技術及びウエットエッチング技術を使用して、その表面及び裏面の両方に銅箔が形成されたガラスエポキシ樹脂からなるプリント基板２の表面に、下部電極４と、下部電極４と所定距離離れた領域に形成された柱部１０と、その先端が下部電極４と所定距離離れて対向する梁部１１とを有する片持ち梁状の上部電極３とを形成するとともに、下部電極４と柱部１０との間の領域に対向したプリント基板２の裏面の領域に駆動電極５を形成することにより、機構デバイス１を製作している。これにより、製作工程の工程数が従来に比べて少なく、また特殊な加工装置を用いていないので、簡単に製作できるとともに、製作時間が長いスパッタリング法や真空蒸着法を使用しないために、製作時間を短縮することができる。また、ガラスウェハやシリコンウェハに比べて安価なプリント基板２を用いているため、機能デバイスの価格を低減することができる。
【００２３】
なお、上記した機能デバイス１のサイズは、試作段階のため大きくなっているが、フォトリソグラフィ技術を使用していることから、機能デバイス１のサイズを数ミクロン単位まで小さくすることは容易であり、１個のプリント基板２上に複数個の機構デバイス１を製作することができる。これにより、機能デバイス１を大量生産することができ、機能デバイスの価格をより一層低減することができる。
【００２４】
また、この実施の形態１によれば、プリント基板２の裏面に駆動電極５を形成しているので、機構デバイス１の構造が簡単になり、梁部１１が壊れにくい。また、接点材料として金を使用しているため、上部電極３と下部電極４との間の接触抵抗が低くなるとともに、梁部１１も金で製作されているため、梁部１１に柔軟性があり、微小な印加電圧での動作が可能となる。また、導電層１２とする金メッキの厚さは、接点材料及び耐エッチング層として機能するだけの厚さでよいので、機能デバイスを安価に構成することができる。なお、梁部１１と駆動電極５との間には、誘電材料である空気及び絶縁基板６が介挿されているだけであるので、動作時に梁部１１と駆動電極５との間の静電容量が従来に比べて低下することはない。
【００２５】
実施の形態２．
図７は、本発明の実施の形態２である機構デバイス４１の断面図である。図７において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図７に示す機構デバイス４１においては、図１に示すプリント基板２及び駆動電極５に換えて、プリント基板４２及び駆動電極４３が新たに設けられている。
【００２６】
プリント基板４２は、例えば、ガラスエポキシ樹脂からなる絶縁基板６と、その表面に銅箔を形成し、不要な銅箔を除去して得られた下地銅箔７及び８とから構成されている。プリント基板４２のサイズは、例えば、横２ｃｍ、縦１．５ｃｍ、厚さ９００μｍである。また、絶縁基板６には、図１に示す駆動電極５に対応する位置に凹部６ａが形成されており、この凹部６ａには、金からなり、略直方体状の駆動電極４３が形成されている。凹部６ａ及び駆動電極４３のサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。
【００２７】
上記構成の機構デバイス４１の製造方法のうち、プリント基板４２の表面側、すなわち、上部電極３及び下部電極４の製造方法については、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。一方、駆動電極４３については、プリント基板４２を製作する際に、電解メッキ装置により金メッキ処理を行って予め形成しておく。
【００２８】
次に、上記構成の機構デバイス４１の動作について、図８を参照して説明する。上部電極３を構成する梁部１１と駆動電極４３との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、図８に示すように、梁部１１の下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、図６と図８とを比較して分かるように、梁部１１と駆動電極４３との間の距離は、梁部１１と駆動電極５との間の距離より短いので、梁部１１と駆動電極４３との間に印加する所定の電圧を梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、梁部１１と駆動電極４３との間に働くクーロン力は、梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部１１は、駆動電極４３により強く引き付けられ図中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス４１はオン状態となる。なお、機構デバイス４１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００２９】
このように、この実施の形態２によれば、絶縁基板６の裏面に凹部６ａを設け、その凹部６ａに駆動電圧４３を形成したので、梁部１１と駆動電極４３との間の距離は、梁部１１と駆動電極５との間の距離より短い。したがって、梁部１１と駆動電極４３との間に所定の電圧を印加した場合、梁部１１と駆動電極４３との間に働くクーロン力をより有効に活用することができる。このため、梁部１１の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス４１自体の形状を機構デバイス１よりも小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部１１と駆動電極４３との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態２によれば、駆動電極４３は、プリント基板４２を製作する際に、電解メッキ装置により金メッキ処理を行って予め形成しているので、新たな製造工程を必要とせず、安価に機構デバイス４１を製作することができる。
【００３０】
実施の形態３．
図９は、本発明の実施の形態３である機構デバイス５１の断面図、図１０は、同機構デバイス５１の上面図及び裏面図である。なお、図９は、図１０（ａ）のＡ−Ａ'断面図でもある。図９及び図１０において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図９及び図１０に示す機構デバイス５１においては、図１に示す上部電極３に換えて、上部電極５２が新たに設けられている。
【００３１】
上部電極５２は、下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続された梁部５３とから構成されており、梁部５３の先端部が下部電極４の上方に臨んでいる。梁部５３は、図１０（ａ）に示すように、駆動電極５に対向する部分が駆動電極５の形状と略等しい形状を有する拡張部５３ａを備えている。柱部１０のサイズは、例えば、横１０００μｍ、縦８００μｍ、厚さ１０μｍである。梁部１１のサイズは、例えば、全体の長さが９００μｍ、拡張部５３ａ以外の幅が１００μｍ、厚さ１μｍである。一方、拡張部５３ａのサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。
【００３２】
上記構成の機構デバイス５１の製造方法は、図５（ｂ）に示す開口部３４ａを有するフォトレジストパターン３４に換えて、図９及び図１０（ａ）に示す形状を有する柱部１０及び梁部５３を形成するための開口部を有するフォトレジストパターンが形成される以外は、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。
【００３３】
次に、上記構成の機構デバイス５１の動作について説明する。上部電極５２を構成する梁部５３と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、梁部５３を構成する拡張部５３ａの下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、図２と図１０（ａ）とを比較して分かるように、正の電荷が蓄積される部分の表面積が梁部１１より拡張部５３ａの方が広いので、蓄積される正の電荷も梁部１１より拡張部５３ａの方が多い。梁部５３と駆動電極５との間に印加する所定の電圧を梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、梁部５３と駆動電極５との間に働くクーロン力は、梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部５３は、駆動電極５により強く引き付けられ図９中下方向に撓み、梁部５３の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス５１はオン状態となる。なお、機構デバイス５１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００３４】
このように、この実施の形態３によれば、駆動電極５に対向する部分が駆動電極５の形状と略等しい形状を有する拡張部５３ａを備えた梁部５３を設けたので、拡張部５３ａの下面には梁部１１の下面よりも多くの正の電荷が蓄積される。したがって、梁部５３と駆動電極５との間に所定の電圧を印加した場合、梁部５３と駆動電極５との間に働くクーロン力をより有効に活用することができる。このため、梁部５３の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス５１自体の形状を小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部５３と駆動電極５との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態３によれば、梁部５３と下部電極４との接点面積を上記した実施の形態１の場合に比べて広くなるので、接触抵抗を低下させることができる。
【００３５】
実施の形態４．
図１１は、本発明の実施の形態４である機構デバイス６１の断面図である。図１１において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図１１に示す機構デバイス６１においては、図１に示す上部電極３に換えて、上部電極６２が新たに設けられている。
【００３６】
上部電極６２は、下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続された梁部１１と、駆動電極５に対向する部分の下面に形成された誘電体である窒化シリコン（ＳｉＮ）層６３とから構成されており、梁部１１の先端部が下部電極４の上方に臨んでいる。
【００３７】
上記構成の機構デバイス６１の製造方法については、概略的には、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。ただし、上記窒化シリコン層６３の製造方法については、例えば、以下に示す工程で行う。すなわち、まず、図５（ａ）に示す製造工程の後に、犠牲層３３のうち、上記窒化シリコン層６３に対応する部分を除去するとともに上記窒化シリコン層６３を形成するためのフォトレジストパターンを形成する。次に、上記したフォトレジストパターンを用いて、化学的蒸着（ＣＶＤ：Chemical Vapor Deposition）装置や物理的蒸着（ＰＶＤ：Physical Vapor Deposition）装置を使用して、上記窒化シリコン層６３を形成する。ＰＶＤ装置としては、例えば、スパッタリング装置、真空蒸着装置、あるいはイオンプレーティング装置等がある。これ以降は、上記フォトレジストパターンを除去した後、柱部１０及び梁部１１等を形成する製造工程に移行する。
【００３８】
次に、上記構成の機構デバイス６１の動作について説明する。上部電極６２を構成する梁部１１と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、窒化シリコン層６３に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、誘電体である窒化シリコン層６３を形成したことにより、窒化シリコン層６３に蓄積される正の電荷の量は、図１に示す梁部１１下面の駆動電極５に対応した部分に蓄積される正の電荷の量より多い。図１１に示す梁部１１と駆動電極５との間に印加する所定の電圧を、図１に示す梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、図１１に示す梁部１１と駆動電極５との間に働くクーロン力は、図１に示す梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部１１は、駆動電極５により強く引き付けられ図１１中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス６１はオン状態となる。なお、機構デバイス６１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００３９】
このように、この実施の形態４によれば、梁部１１の駆動電極５に対向する部分下面に誘電体である窒化シリコン層６３を形成したので、窒化シリコン層６３には梁部１１の下面よりも多くの正の電荷が蓄積される。したがって、梁部１１と駆動電極５との間に所定の電圧を印加した場合、梁部１１と駆動電極５との間に働くクーロン力をより有効に活用することができる。このため、梁部１１の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス６１自体の形状を小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部１１と駆動電極５との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態４によれば、窒化シリコン層６３は一般的な半導体製造プロセスを使用して形成することができるので、上記した実施の形態１乃至３の場合と比べて製作時間が長くなることはない。
【００４０】
以上、この実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
例えば、上述の実施の形態３においては、拡張部５３ａの形状を駆動電極５の形状と略等しい形状とする例を示したが、これに限定されず、拡張部５３ａの形状は、駆動電極５に対向する部分がそれ以外の部分よりも表面積が広い形状であればどのようなものでも良い。
【００４１】
また、上述の実施の形態４においては、梁部１１の駆動電極５に対向する部分下面に誘電体である窒化シリコン層６３を形成する例を示したが、これに限定されず、梁部１１の駆動電極５に対向する部分下面の誘電率を増加させる物質であればどのような層を形成しても良い。また、窒化シリコン層６３等の誘電体層は、梁部１１の駆動電極５に対向する部分下面に限らず、絶縁基板６の駆動電極５に対向する部分上面に形成しても良い。例えば、図４（ｃ）に示す製造工程までに下地銅箔２８を形成する換わりに窒化シリコン層６３等の誘電体層を形成しても良い。
また、上述の各実施の形態においては、絶縁基板６の表面に上部電極及び下部電極を形成するとともに、絶縁基板６の裏面に駆動電極を形成する例を示したが、これに限定されず、絶縁基板６の裏面に上部電極及び下部電極を形成するとともに、絶縁基板６の表面に駆動電極を形成しても良い。
【００４２】
また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。例えば、図７に示す駆動電極４３を図９又は図１１に示す駆動電極５に換えて設けても良い。また、図１１に示す窒化シリコン層６３を図７に示す梁部１１の下部や図９に示す拡張部５３ａの下部に形成しても良い。このように構成すれば、より一層小型化したり、より一層消費電力を削減したりすることができる。
【００４３】
【発明の効果】
本発明は以上説明したように、基板の一方の面に形成された下部電極と、その柱部が基板の一方の面に下部電極と所定距離離れて形成されるとともに、その梁部の先端が下部電極と所定距離離れて対向する片持ち梁状の上部電極と、基板の一方の面の下部電極と柱部との間の領域に対向した基板の他方の面の領域に形成された駆動電極とを備えている。したがって、安価かつ容易に耐久性の優れた機構デバイスを短時間で製作することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１である機構デバイスの断面図である。
【図２】 同機構デバイスの斜視図である。
【図３】 同機構デバイスの製造工程を示す図（その１）である。
【図４】 同機構デバイスの製造工程を示す図（その２）である。
【図５】 同機構デバイスの製造工程を示す図（その３）である。
【図６】 同機構デバイスの動作説明図である。
【図７】 本発明の実施の形態２である機構デバイスの断面図である。
【図８】 同機構デバイスの動作説明図である。
【図９】 本発明の実施の形態３である機構デバイスの断面図である。
【図１０】 同機構デバイスの上面図及び裏面図である。
【図１１】 本発明の実施の形態４である機構デバイスの断面図である。
【符号の説明】
１，４１，５１，６１ 機構デバイス、２，４２ プリント基板（基板）、３，５２，６２ 上部電極、４ 下部電極、５，４３ 駆動電極、６ 絶縁基板、６ａ 凹部、７〜９，２７，２８ 下地銅箔、１０ 柱部、１１，５３ 梁部、１２，１３ 導電層、２１，２２ 銅箔、２３，２９，３１ フォトレジスト、２４〜２６，３０，３２，３４，３５ フォトレジストパターン、３０ａ，３２ａ，３４ａ，３５ａ 開口部、３３ 犠牲層、５３ａ 拡張部、６３ 窒化シリコン層。
【発明の属する技術分野】
本発明は、機構デバイスの製造方法及び機構デバイスに関し、特に、静電駆動型の片持ち梁を有する機構デバイス及びこの機構デバイスをマイクロマシーニング技術を用いて製造する機構デバイスの製造方法に関する。
【０００２】
【従来の技術】
従来の静電駆動型の機能デバイスには、ガラスウェハ上に固定接点及び絶縁膜で被覆された固定電極が形成されてなるベースに、片持ち梁形状のアクチュエータを接合一体化したものがある。アクチュエータは、シリコンウェハからなる可動電極と、中間絶縁膜と、シリコンウェハからなる補助バネ層との３層構造で構成されている。可動電極の下面に絶縁膜を介して可動接点が設けられる一方、補助バネ層のうち、可動接点の上方に位置する部分に薄肉部が形成されている。また、中間絶縁膜のうち、可動接点の直上に位置する部分が除去され、空隙部が形成されている（例えば、特許文献１参照。）。以下、この技術を第１の従来例と呼ぶ。
【０００３】
また、従来の磁気駆動型の機構デバイスには、以下に示すようにして製作されるものがある。まず、銅箔が形成されたプリント基板上に半導体製造プロセス及びウェットエッチングを使用して銅箔からなる下部電極の下地をパターニングした後、接点材料とするためと下部電極の下地の酸化を防止するために、下部電極の下地を金メッキで覆い下部電極とする。次に、半導体製造プロセスを使用してパターニングした後、ニッケルメッキで犠牲層を形成する。ここで、犠牲層とは、下方に空隙を有する層（上層）を形成するために、一旦形成され、かつ、その上面に上層が形成された後、エッチング等により除去される層をいう。次に、半導体製造プロセスを使用してパターニングした後、片持ち梁の柱部と、この柱部にその一端が接続され、上部電極となる梁部の基部とを金メッキで形成する。次に、梁部の基部の上面に磁気駆動材料としてのニッケルをメッキした後、酸化を防止するために、金メッキで上記ニッケルを覆い梁部とする。そして、ウエットエッチングを使用して、上記犠牲層と、プリント基板上に残っている不要な銅箔とを除去する（例えば、非特許文献１参照。）。以下、この技術を第２の従来例と呼ぶ。
【０００４】
【特許文献１】
特開平１１−１８５５８６号公報（［００１３］〜［００１４］，［００２８］〜［００２９］、図９）
【非特許文献１】
有馬尚邦、他２名，「マイクロマシーニングによるマイクロリードスイッチの開発」，信学技報，社団法人電子情報通信学会，Ｖｏｌ．１０２，Ｎｏ．２６，２００２年４月１２日，ｐ．１７−２０
【０００５】
【発明が解決しようとする課題】
ところで、上記した第１の従来例では、ガラスウェハ上に固定接点及び絶縁膜で被覆された固定電極が形成されてなるベースに、片持ち梁形状のアクチュエータとなるシリコンウェハを接合一体化し、その後に、上記シリコンウェハを所定の厚さまでＣＭＰやエッチング等によりシンニングしている。このため、製作工程の工程数が多くかつ複雑であるとともに、スパッタリング法や真空蒸着法を使用しているため、製作時間が長いという課題があった。また、上記した第１の従来例では、ガラスウェハやシリコンウェハを用いているため、機能デバイスの価格が高くなるという課題があった。
【０００６】
この点、上記した第２の従来例を上記した第１の従来例に流用することが考えられる。すなわち、半導体製造プロセス及びウェットエッチングを使用して、プリント基板上に静電駆動型の片持ち梁を有する機能デバイスを製作するのである。しかし、この場合には、固定接点が下地の銅箔を含めて２層であるのに対し、固定電極は下地の銅箔とともに絶縁膜で被覆されて３層となる。この固定接点と固定電極との間の１層分の段差のために、これらの上層に形成される上部電極である梁部は、壊れやすく、製作が困難となるおそれがある。そこで、固定接点の厚さを３層の固定電極と同じ厚さにするために１層分だけ金メッキを行うことが考えられるが、今度はコストアップとなってしまう。
【０００７】
【課題を解決するための手段】
本発明に係る機構デバイスの製造方法は、絶縁基板の両面に銅箔が形成されてなる基板の一方の面に、下部電極の下地を含む第１の部分及び片持ち梁状の上部電極の柱部の下地を含む第２の部分を形成するための第１のフォトレジストパターンを形成する第１の工程と、第１のフォトレジストパターンを用いて一方の面の第１及び第２の部分以外の銅箔をエッチングにより除去する第２の工程と、第１の部分の表面に導電層を形成するための第２のフォトレジストパターンを形成する第３の工程と、第２のフォトレジストパターンを用いてメッキ処理により導電層を形成する第４の工程と、第１の部分と第２の部分との間の領域に犠牲層を形成するための第３のフォトレジストパターンを形成する第５の工程と、第３のフォトレジストパターンを用いてメッキ処理により犠牲層を形成する第６の工程と、基板の一方の面に上部電極の柱部及び梁部を形成するための第４のフォトレジストパターンを形成するとともに、基板の他方の面に下部電極と柱部との間の領域に対向した領域に駆動電極を形成するための第５のフォトレジストパターンを形成する第７の工程と、第４及び第５のフォトレジストパターンを用いてメッキ処理により柱部及び梁部、駆動電極を形成する第８の工程と、犠牲層を含む部分をエッチングにより除去する第９の工程とを有している。
【０００８】
また、本発明に係る機構デバイスは、上記の何れかの機構デバイスの製造方法で製造されたものである。
【０００９】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１である機構デバイス１の断面図、図２は、同機構デバイス１の斜視図である。
この実施の形態１の機構デバイス１は、プリント基板２と、上部電極３と、下部電極４と、駆動電極５とから構成されている。
【００１０】
プリント基板２は、例えば、ガラスエポキシ樹脂からなる絶縁基板６と、その表面及び裏面の両方に銅箔を形成し、不要な銅箔を除去して得られた下地銅箔７〜９とから構成されている。プリント基板２のサイズは、例えば、横２ｃｍ、縦１．５ｃｍ、厚さ９００μｍである。下地銅箔７は上部電極３の下地、下地銅箔８は下部電極４の下地、下地銅箔９は駆動電極５の下地である。
【００１１】
上部電極３は、上記下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続されるとともに、他端が略水平に柱部１０と直交する方向に延びる略直方体状の梁部１１とから構成されている。梁部１１の先端部は、下部電極４の上方に臨んでいる。柱部１０と梁部１１とは一体に形成されており、上部電極３は、いわゆる片持ち梁状をしている。柱部１０のサイズは、例えば、横１０００μｍ、縦８００μｍ、厚さ１μｍであり、梁部１１のサイズは、例えば、横９００μｍ、縦１００μｍ、厚さ１μｍである。
【００１２】
下部電極４は、下地銅箔７から所定距離離れて形成された下地銅箔８と、金からなり、下地銅箔８上に形成された略直方体状の導電層１２とから構成されている。下部電極４のサイズは、例えば、横１３００μｍ、縦９００μｍ、厚さ１０μｍである。駆動電極５は、絶縁基板６表面の下地銅箔７と下地銅箔８との間の領域に対向した絶縁基板６裏面の領域に形成された下地銅箔９と、金からなり、下地銅箔９上に形成された略直方体状の導電層１３とから構成されている。駆動電極５のサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。なお、図１並びに図２及び後述する各図面においては、各部の形状は、上記一例として示した各部のサイズからくる比率とは一致していない。
【００１３】
次に、上記構成の機構デバイス１の製造方法について、図３〜図５を参照して説明する。まず、絶縁基板６の表面及び裏面に銅箔２１及び２２が形成されてなるプリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト２３（図３（ａ）参照）を塗布する。次に、マスクアライナーでプリント基板２の表面全面に塗布されたフォトレジストを露光した後、現像液で現像するフォトリソグラフィ（photolithography）技術を使用して、図３（ａ）に示すように、銅箔２１のうち、その一部を下地銅箔７とすべき部分、プリント基板２１の裏面側に形成すべき駆動電極５に対応した部分、下地銅箔８とすべき部分をそれぞれ残すために、フォトレジストパターン２４〜２６を形成する。このフォトレジストパターン２４〜２６は、プリント基板２の表面に、例えば、８個の機構デバイス分だけ形成する。以下の製造過程におけるフォトレジストパターンの形成についても同様である。
【００１４】
次に、ウエットエッチング技術を使用して、例えば、塩化第二鉄により銅箔２１のうち不要な部分を除去し、図３（ｂ）に示すように、下地銅箔２７、２８及び８を形成した後、図３（ｃ）に示すように、フォトレジストパターン２４〜２６及びフォトレジスト２３を除去する。次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト２９（図３（ｄ）参照）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図３（ｄ）に示すように、図１に示す導電層１２を形成するための開口部３０ａを有するフォトレジストパターン３０を形成する。
【００１５】
次に、上記したフォトレジストパターン３０を用いて、図４（ａ）に示すように、後述するニッケルからなる犠牲層３３（（図４（ｄ）参照））をエッチングで除去する際の耐エッチング層であり、接点材料となる金からなる導電層１２を形成するために、電解メッキ装置により金メッキ処理を行った後、図４（ｂ）に示すように、フォトレジストパターン３０及びフォトレジスト２９を除去する。
【００１６】
次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト３１（図４（ｃ）参照）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図４（ｃ）に示すように、図１に示す柱部１０及び梁部１１を形成するために必要なニッケルからなる犠牲層３３（（図４（ｄ）参照））を形成するための開口部３２ａを有するフォトレジストパターン３２を形成する。
【００１７】
次に、上記したフォトレジストパターン３２を用いて、図４（ｄ）に示すように、ニッケルからなる犠牲層３３を形成するために、電解メッキ装置によりニッケルメッキ処理を行った後、図５（ａ）に示すように、フォトレジストパターン３２及びフォトレジスト３１を除去する。犠牲層３３のサイズは、例えば、横１５００μｍ、縦２５０μｍ、厚さ３μｍである。
【００１８】
次に、プリント基板２の表面全面にフォトレジスト（図示略）を塗布するとともに、プリント基板２の裏面全面にもフォトレジスト（図示略）を塗布する。次に、上記したフォトリソグラフィ技術を使用して、図５（ｂ）に示すように、プリント基板２の表面側に、図１に示す柱部１０及び梁部１１を形成するための開口部３４ａを有するフォトレジストパターン３４を形成するとともに、プリント基板２の裏面側に、図１に示す導電層１３を形成するための開口部３５ａを有するフォトレジストパターン３５を形成する。
【００１９】
次に、上記したフォトレジストパターン３４及び３５を用いて、図５（ｃ）に示すように、柱部１０及び梁部１１と、ニッケルからなる犠牲層３３をエッチングで除去する際の耐エッチング層である金からなる導電層１３を形成するために、電解メッキ装置により金メッキ処理を行った後、図５（ｄ）に示すように、フォトレジストパターン３４及び３５を除去する。次に、ウエットエッチング技術を使用して、例えば、塩化第二鉄及び塩酸により、犠牲層３３と、下地銅箔２８と、下地銅箔２７及び銅箔２２のうちの不要な部分とを除去することにより、下地銅箔７及び９を形成して、図１に示す機構デバイス１を製作する。
【００２０】
次に、上記構成の機構デバイス１の動作について、図６を参照して説明する。上部電極３を構成する梁部１１と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、図６に示すように、梁部１１の下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。これにより、梁部１１と駆動電極５との間にクーロン力が働くので、梁部１１が駆動電極５に引き付けられ図中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス１はオン状態となる。
【００２１】
このようなオン状態において、梁部１１と駆動電極５との間への所定の電圧の印加を中止すると、梁部１１の下面に蓄積されていた例えば、正の電荷が減少する一方、絶縁基板６の駆動電極５の上面近傍に蓄積されていた例えば、負の電荷が減少する。これにより、梁部１１と駆動電極５との間に働いていたクーロン力が弱まるので、梁部１１はその弾性力により元の状態に戻ろうとしてその撓みを解消させるため、導電層１２の上面と接触していた梁部１１の先端が導電層１２の上面から離れて持ち上がり、機構デバイス１はオフ状態となる。
【００２２】
このように、この実施の形態１によれば、フォトリソグラフィ技術及びウエットエッチング技術を使用して、その表面及び裏面の両方に銅箔が形成されたガラスエポキシ樹脂からなるプリント基板２の表面に、下部電極４と、下部電極４と所定距離離れた領域に形成された柱部１０と、その先端が下部電極４と所定距離離れて対向する梁部１１とを有する片持ち梁状の上部電極３とを形成するとともに、下部電極４と柱部１０との間の領域に対向したプリント基板２の裏面の領域に駆動電極５を形成することにより、機構デバイス１を製作している。これにより、製作工程の工程数が従来に比べて少なく、また特殊な加工装置を用いていないので、簡単に製作できるとともに、製作時間が長いスパッタリング法や真空蒸着法を使用しないために、製作時間を短縮することができる。また、ガラスウェハやシリコンウェハに比べて安価なプリント基板２を用いているため、機能デバイスの価格を低減することができる。
【００２３】
なお、上記した機能デバイス１のサイズは、試作段階のため大きくなっているが、フォトリソグラフィ技術を使用していることから、機能デバイス１のサイズを数ミクロン単位まで小さくすることは容易であり、１個のプリント基板２上に複数個の機構デバイス１を製作することができる。これにより、機能デバイス１を大量生産することができ、機能デバイスの価格をより一層低減することができる。
【００２４】
また、この実施の形態１によれば、プリント基板２の裏面に駆動電極５を形成しているので、機構デバイス１の構造が簡単になり、梁部１１が壊れにくい。また、接点材料として金を使用しているため、上部電極３と下部電極４との間の接触抵抗が低くなるとともに、梁部１１も金で製作されているため、梁部１１に柔軟性があり、微小な印加電圧での動作が可能となる。また、導電層１２とする金メッキの厚さは、接点材料及び耐エッチング層として機能するだけの厚さでよいので、機能デバイスを安価に構成することができる。なお、梁部１１と駆動電極５との間には、誘電材料である空気及び絶縁基板６が介挿されているだけであるので、動作時に梁部１１と駆動電極５との間の静電容量が従来に比べて低下することはない。
【００２５】
実施の形態２．
図７は、本発明の実施の形態２である機構デバイス４１の断面図である。図７において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図７に示す機構デバイス４１においては、図１に示すプリント基板２及び駆動電極５に換えて、プリント基板４２及び駆動電極４３が新たに設けられている。
【００２６】
プリント基板４２は、例えば、ガラスエポキシ樹脂からなる絶縁基板６と、その表面に銅箔を形成し、不要な銅箔を除去して得られた下地銅箔７及び８とから構成されている。プリント基板４２のサイズは、例えば、横２ｃｍ、縦１．５ｃｍ、厚さ９００μｍである。また、絶縁基板６には、図１に示す駆動電極５に対応する位置に凹部６ａが形成されており、この凹部６ａには、金からなり、略直方体状の駆動電極４３が形成されている。凹部６ａ及び駆動電極４３のサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。
【００２７】
上記構成の機構デバイス４１の製造方法のうち、プリント基板４２の表面側、すなわち、上部電極３及び下部電極４の製造方法については、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。一方、駆動電極４３については、プリント基板４２を製作する際に、電解メッキ装置により金メッキ処理を行って予め形成しておく。
【００２８】
次に、上記構成の機構デバイス４１の動作について、図８を参照して説明する。上部電極３を構成する梁部１１と駆動電極４３との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、図８に示すように、梁部１１の下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、図６と図８とを比較して分かるように、梁部１１と駆動電極４３との間の距離は、梁部１１と駆動電極５との間の距離より短いので、梁部１１と駆動電極４３との間に印加する所定の電圧を梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、梁部１１と駆動電極４３との間に働くクーロン力は、梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部１１は、駆動電極４３により強く引き付けられ図中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス４１はオン状態となる。なお、機構デバイス４１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００２９】
このように、この実施の形態２によれば、絶縁基板６の裏面に凹部６ａを設け、その凹部６ａに駆動電圧４３を形成したので、梁部１１と駆動電極４３との間の距離は、梁部１１と駆動電極５との間の距離より短い。したがって、梁部１１と駆動電極４３との間に所定の電圧を印加した場合、梁部１１と駆動電極４３との間に働くクーロン力をより有効に活用することができる。このため、梁部１１の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス４１自体の形状を機構デバイス１よりも小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部１１と駆動電極４３との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態２によれば、駆動電極４３は、プリント基板４２を製作する際に、電解メッキ装置により金メッキ処理を行って予め形成しているので、新たな製造工程を必要とせず、安価に機構デバイス４１を製作することができる。
【００３０】
実施の形態３．
図９は、本発明の実施の形態３である機構デバイス５１の断面図、図１０は、同機構デバイス５１の上面図及び裏面図である。なお、図９は、図１０（ａ）のＡ−Ａ'断面図でもある。図９及び図１０において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図９及び図１０に示す機構デバイス５１においては、図１に示す上部電極３に換えて、上部電極５２が新たに設けられている。
【００３１】
上部電極５２は、下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続された梁部５３とから構成されており、梁部５３の先端部が下部電極４の上方に臨んでいる。梁部５３は、図１０（ａ）に示すように、駆動電極５に対向する部分が駆動電極５の形状と略等しい形状を有する拡張部５３ａを備えている。柱部１０のサイズは、例えば、横１０００μｍ、縦８００μｍ、厚さ１０μｍである。梁部１１のサイズは、例えば、全体の長さが９００μｍ、拡張部５３ａ以外の幅が１００μｍ、厚さ１μｍである。一方、拡張部５３ａのサイズは、例えば、横３００μｍ、縦３００μｍ、厚さ１０μｍである。
【００３２】
上記構成の機構デバイス５１の製造方法は、図５（ｂ）に示す開口部３４ａを有するフォトレジストパターン３４に換えて、図９及び図１０（ａ）に示す形状を有する柱部１０及び梁部５３を形成するための開口部を有するフォトレジストパターンが形成される以外は、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。
【００３３】
次に、上記構成の機構デバイス５１の動作について説明する。上部電極５２を構成する梁部５３と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、梁部５３を構成する拡張部５３ａの下面に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、図２と図１０（ａ）とを比較して分かるように、正の電荷が蓄積される部分の表面積が梁部１１より拡張部５３ａの方が広いので、蓄積される正の電荷も梁部１１より拡張部５３ａの方が多い。梁部５３と駆動電極５との間に印加する所定の電圧を梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、梁部５３と駆動電極５との間に働くクーロン力は、梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部５３は、駆動電極５により強く引き付けられ図９中下方向に撓み、梁部５３の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス５１はオン状態となる。なお、機構デバイス５１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００３４】
このように、この実施の形態３によれば、駆動電極５に対向する部分が駆動電極５の形状と略等しい形状を有する拡張部５３ａを備えた梁部５３を設けたので、拡張部５３ａの下面には梁部１１の下面よりも多くの正の電荷が蓄積される。したがって、梁部５３と駆動電極５との間に所定の電圧を印加した場合、梁部５３と駆動電極５との間に働くクーロン力をより有効に活用することができる。このため、梁部５３の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス５１自体の形状を小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部５３と駆動電極５との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態３によれば、梁部５３と下部電極４との接点面積を上記した実施の形態１の場合に比べて広くなるので、接触抵抗を低下させることができる。
【００３５】
実施の形態４．
図１１は、本発明の実施の形態４である機構デバイス６１の断面図である。図１１において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。図１１に示す機構デバイス６１においては、図１に示す上部電極３に換えて、上部電極６２が新たに設けられている。
【００３６】
上部電極６２は、下地銅箔７と、金からなり、下地銅箔７上に形成された略直方体状の柱部１０と、金からなり、その一端が柱部１０の上部端部の略中央に接続された梁部１１と、駆動電極５に対向する部分の下面に形成された誘電体である窒化シリコン（ＳｉＮ）層６３とから構成されており、梁部１１の先端部が下部電極４の上方に臨んでいる。
【００３７】
上記構成の機構デバイス６１の製造方法については、概略的には、図３〜図５を参照して説明した機構デバイス１の製造方法と同様である。ただし、上記窒化シリコン層６３の製造方法については、例えば、以下に示す工程で行う。すなわち、まず、図５（ａ）に示す製造工程の後に、犠牲層３３のうち、上記窒化シリコン層６３に対応する部分を除去するとともに上記窒化シリコン層６３を形成するためのフォトレジストパターンを形成する。次に、上記したフォトレジストパターンを用いて、化学的蒸着（ＣＶＤ：Chemical Vapor Deposition）装置や物理的蒸着（ＰＶＤ：Physical Vapor Deposition）装置を使用して、上記窒化シリコン層６３を形成する。ＰＶＤ装置としては、例えば、スパッタリング装置、真空蒸着装置、あるいはイオンプレーティング装置等がある。これ以降は、上記フォトレジストパターンを除去した後、柱部１０及び梁部１１等を形成する製造工程に移行する。
【００３８】
次に、上記構成の機構デバイス６１の動作について説明する。上部電極６２を構成する梁部１１と駆動電極５との間に所定の電圧を印加して電位差を与えると、静電誘導が起こり、窒化シリコン層６３に例えば、正の電荷が蓄積される一方、絶縁基板６の駆動電極５の上面近傍に例えば、負の電荷が蓄積される。この場合、誘電体である窒化シリコン層６３を形成したことにより、窒化シリコン層６３に蓄積される正の電荷の量は、図１に示す梁部１１下面の駆動電極５に対応した部分に蓄積される正の電荷の量より多い。図１１に示す梁部１１と駆動電極５との間に印加する所定の電圧を、図１に示す梁部１１と駆動電極５との間に印加する所定の電圧と同一の電圧とした場合、図１１に示す梁部１１と駆動電極５との間に働くクーロン力は、図１に示す梁部１１と駆動電極５との間に働くクーロン力より大きい。したがって、梁部１１は、駆動電極５により強く引き付けられ図１１中下方向に撓み、梁部１１の先端が下部電極４を構成する導電層１２の上面と接触し、機構デバイス６１はオン状態となる。なお、機構デバイス６１がオフ状態となる動作については、上記した機構デバイス１の場合と同様であるので、その説明を省略する。
【００３９】
このように、この実施の形態４によれば、梁部１１の駆動電極５に対向する部分下面に誘電体である窒化シリコン層６３を形成したので、窒化シリコン層６３には梁部１１の下面よりも多くの正の電荷が蓄積される。したがって、梁部１１と駆動電極５との間に所定の電圧を印加した場合、梁部１１と駆動電極５との間に働くクーロン力をより有効に活用することができる。このため、梁部１１の面積を図１に示す梁部１１の面積より小さくしても同等のクーロン力が得られるので、機構デバイス６１自体の形状を小型化することができる。逆にいえば、上記した実施の形態１における梁部１１と駆動電極５との間に働くクーロン力と同じ大きさのクーロン力を梁部１１と駆動電極５との間に働かせるための電圧は、上記した実施の形態１の場合に比べて低くすることができる。これにより、上記した実施の形態１の場合に比べてより消費電力を削減することができる。また、この実施の形態４によれば、窒化シリコン層６３は一般的な半導体製造プロセスを使用して形成することができるので、上記した実施の形態１乃至３の場合と比べて製作時間が長くなることはない。
【００４０】
以上、この実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
例えば、上述の実施の形態３においては、拡張部５３ａの形状を駆動電極５の形状と略等しい形状とする例を示したが、これに限定されず、拡張部５３ａの形状は、駆動電極５に対向する部分がそれ以外の部分よりも表面積が広い形状であればどのようなものでも良い。
【００４１】
また、上述の実施の形態４においては、梁部１１の駆動電極５に対向する部分下面に誘電体である窒化シリコン層６３を形成する例を示したが、これに限定されず、梁部１１の駆動電極５に対向する部分下面の誘電率を増加させる物質であればどのような層を形成しても良い。また、窒化シリコン層６３等の誘電体層は、梁部１１の駆動電極５に対向する部分下面に限らず、絶縁基板６の駆動電極５に対向する部分上面に形成しても良い。例えば、図４（ｃ）に示す製造工程までに下地銅箔２８を形成する換わりに窒化シリコン層６３等の誘電体層を形成しても良い。
また、上述の各実施の形態においては、絶縁基板６の表面に上部電極及び下部電極を形成するとともに、絶縁基板６の裏面に駆動電極を形成する例を示したが、これに限定されず、絶縁基板６の裏面に上部電極及び下部電極を形成するとともに、絶縁基板６の表面に駆動電極を形成しても良い。
【００４２】
また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。例えば、図７に示す駆動電極４３を図９又は図１１に示す駆動電極５に換えて設けても良い。また、図１１に示す窒化シリコン層６３を図７に示す梁部１１の下部や図９に示す拡張部５３ａの下部に形成しても良い。このように構成すれば、より一層小型化したり、より一層消費電力を削減したりすることができる。
【００４３】
【発明の効果】
本発明は以上説明したように、基板の一方の面に形成された下部電極と、その柱部が基板の一方の面に下部電極と所定距離離れて形成されるとともに、その梁部の先端が下部電極と所定距離離れて対向する片持ち梁状の上部電極と、基板の一方の面の下部電極と柱部との間の領域に対向した基板の他方の面の領域に形成された駆動電極とを備えている。したがって、安価かつ容易に耐久性の優れた機構デバイスを短時間で製作することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１である機構デバイスの断面図である。
【図２】 同機構デバイスの斜視図である。
【図３】 同機構デバイスの製造工程を示す図（その１）である。
【図４】 同機構デバイスの製造工程を示す図（その２）である。
【図５】 同機構デバイスの製造工程を示す図（その３）である。
【図６】 同機構デバイスの動作説明図である。
【図７】 本発明の実施の形態２である機構デバイスの断面図である。
【図８】 同機構デバイスの動作説明図である。
【図９】 本発明の実施の形態３である機構デバイスの断面図である。
【図１０】 同機構デバイスの上面図及び裏面図である。
【図１１】 本発明の実施の形態４である機構デバイスの断面図である。
【符号の説明】
１，４１，５１，６１ 機構デバイス、２，４２ プリント基板（基板）、３，５２，６２ 上部電極、４ 下部電極、５，４３ 駆動電極、６ 絶縁基板、６ａ 凹部、７〜９，２７，２８ 下地銅箔、１０ 柱部、１１，５３ 梁部、１２，１３ 導電層、２１，２２ 銅箔、２３，２９，３１ フォトレジスト、２４〜２６，３０，３２，３４，３５ フォトレジストパターン、３０ａ，３２ａ，３４ａ，３５ａ 開口部、３３ 犠牲層、５３ａ 拡張部、６３ 窒化シリコン層。
Claims (8)
- 絶縁基板の両面に銅箔が形成されてなる基板の一方の面に、下部電極の下地を含む第１の部分及び片持ち梁状の上部電極の柱部の下地を含む第２の部分を形成するための第１のフォトレジストパターンを形成する第１の工程と、
前記第１のフォトレジストパターンを用いて前記一方の面の前記第１及び第２の部分以外の前記銅箔をエッチングにより除去する第２の工程と、
前記第１の部分の表面に導電層を形成するための第２のフォトレジストパターンを形成する第３の工程と、
前記第２のフォトレジストパターンを用いてメッキ処理により前記導電層を形成する第４の工程と、
前記第１の部分と前記第２の部分との間の領域に犠牲層を形成するための第３のフォトレジストパターンを形成する第５の工程と、
前記第３のフォトレジストパターンを用いてメッキ処理により前記犠牲層を形成する第６の工程と、
前記基板の一方の面に前記上部電極の前記柱部及び梁部を形成するための第４のフォトレジストパターンを形成するとともに、前記基板の他方の面に前記下部電極と前記柱部との間の領域に対向した領域に駆動電極を形成するための第５のフォトレジストパターンを形成する第７の工程と、
前記第４及び第５のフォトレジストパターンを用いてメッキ処理により前記柱部及び前記梁部、前記駆動電極を形成する第８の工程と、
前記犠牲層を含む部分をエッチングにより除去する第９の工程と
を有することを特徴とする機構デバイスの製造方法。 - 前記基板として、絶縁基板の両面に銅箔が形成されたものに代えて、絶縁基板の一方の面に銅箔が形成され、絶縁基板の他方の面に形成された凹部に前記駆動電極が予め形成された基板を用いるようにし、前記第８の工程では、前記第４のフォトレジストパターンを用いてメッキ処理により前記柱部及び前記梁部を形成することを特徴とする請求項１記載の機構デバイスの製造方法。
- 前記第７の工程では、前記梁部の前記駆動電極に対向する部分の面積が他の部分の面積より広くなるように前記第４のフォトレジストパターンを形成することを特徴とする請求項１又は２記載の機構デバイスの製造方法。
- 前記梁部の前記駆動電極に対向する部分に誘電体層を形成する第１０の工程を有することを特徴とする請求項１乃至３のいずれか１に記載の機構デバイスの製造方法。
- 前記基板の一方の面の前記駆動電極に対向する部分に誘電体層を形成する第１１の工程を有することを特徴とする請求項１乃至３のいずれか１に記載の機構デバイスの製造方法。
- 前記基板は、ガラスエポキシ樹脂からなることを特徴とする請求項１乃至５のいずれか１に記載の機構デバイスの製造方法。
- 前記第４の工程では、金メッキ処理により前記導電層を形成し、前記第８の工程では、金メッキ処理により少なくとも前記梁部を形成することを特徴とする請求項１乃至６のいずれか１に記載の機構デバイスの製造方法。
- 請求項１乃至請求項７の何れかに記載の機構デバイスの製造方法で製造された機構デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127963A JP4174761B2 (ja) | 2003-05-06 | 2003-05-06 | 機構デバイスの製造方法及び機構デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003127963A JP4174761B2 (ja) | 2003-05-06 | 2003-05-06 | 機構デバイスの製造方法及び機構デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335214A JP2004335214A (ja) | 2004-11-25 |
| JP4174761B2 true JP4174761B2 (ja) | 2008-11-05 |
Family
ID=33504289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003127963A Expired - Fee Related JP4174761B2 (ja) | 2003-05-06 | 2003-05-06 | 機構デバイスの製造方法及び機構デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4174761B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5058032B2 (ja) * | 2008-03-11 | 2012-10-24 | 日本電子材料株式会社 | コンタクトプローブの製造方法 |
| JP5058041B2 (ja) * | 2008-03-19 | 2012-10-24 | 日本電子材料株式会社 | コンタクトプローブの製造方法 |
| JP5203136B2 (ja) * | 2008-10-28 | 2013-06-05 | 日本電子材料株式会社 | コンタクトプローブの製造方法 |
| JP2010107319A (ja) * | 2008-10-29 | 2010-05-13 | Japan Electronic Materials Corp | コンタクトプローブの製造方法 |
-
2003
- 2003-05-06 JP JP2003127963A patent/JP4174761B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004335214A (ja) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7343655B2 (en) | Manufacturing methods of micro electromechanical switch | |
| US7256670B2 (en) | Diaphragm activated micro-electromechanical switch | |
| KR100419233B1 (ko) | 멤스소자 및 그의 제작방법 | |
| US7342710B2 (en) | Mems switch and method of fabricating the same | |
| JP2007535797A (ja) | マイクロマシン技術（ｍｅｍｓ）スイッチ用のビーム | |
| JP2005142982A (ja) | 高周波ｍｅｍｓスイッチ及びその製造方法 | |
| JP2000090802A (ja) | マイクロ電子機械的装置 | |
| US7851976B2 (en) | Micro movable device and method of making the same using wet etching | |
| JP4739173B2 (ja) | マイクロスイッチング素子 | |
| JP2008177043A (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
| JP2009009884A (ja) | Ｍｅｍｓスイッチ及びその製造方法 | |
| US7965159B2 (en) | Micro-switching device and manufacturing method for the same | |
| JP2011146403A (ja) | 湾曲バイレイヤーによるメカニカルスイッチ | |
| JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
| US9287050B2 (en) | MEMS and method of manufacturing the same | |
| JP4628275B2 (ja) | マイクロスイッチング素子およびマイクロスイッチング素子製造方法 | |
| JP4182417B2 (ja) | 機構デバイス | |
| CN101269790B (zh) | 微机电元件及其制造方法 | |
| JP5812096B2 (ja) | Ｍｅｍｓスイッチ | |
| JP5573738B2 (ja) | Ｍｅｍｓスイッチの製造方法 | |
| JP5314932B2 (ja) | 電気式微少機械スイッチ | |
| KR20010019922A (ko) | 정전형 미세 구조물 및 제조 방법 | |
| JP5679058B2 (ja) | 電子デバイスとその製造方法、及び電子デバイスの駆動方法 | |
| JP2007216358A (ja) | Ｍｅｍｓデバイスおよびその製造方法 | |
| JPH11163434A (ja) | 圧電体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |