JPH11163434A - 圧電体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 上電極及び圧電体部に対して、下電極を自己
整合的に形成でき、寸法安定性に優れた信頼性の高い圧
電体素子を簡単に製造する。 【解決手段】 第１のレジスト６をマスクとして上電極
形成用の膜５０及び圧電体部形成用の膜４０をパターニ
ングした後、第１のレジスト６を残存させた状態で、下
電極３０形成用の第２のレジスト７を、下電極形成領域
であって、少なくとも第１のレジスト６のキャビティ形
成領域に対応した部分の該キャビティ幅方向端部を除い
た領域に形成する。これにより、キャビティ形成領域上
に形成される下電極３０は、第１のレジスト６をマスク
としてパターニングされるため、上電極５０及び圧電体
部４０に対し自己整合的に形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧電体素子及びそ
の製造方法に係り、特に、インクジェット式記録ヘッド
等、各種機器のアクチュエータ等として好適に使用され
る寸法安定性に優れた信頼性の高い圧電体素子を形成す
る方法に関する。

【０００２】

【従来の技術】従来から、例えば、インクジェット式記
録ヘッドのインク吐出用の駆動源、すなわち、電気的エ
ネルギーを機械的エネルギーに変換する素子として、チ
タン酸ジルコン酸鉛（以下、「ＰＺＴ」と記す）からな
る圧電体膜を含む圧電体素子がある。

【０００３】この圧電体素子を使用したインクジェット
式記録ヘッドは、一般には、多数の個別インク通路（イ
ンクキャビティやインク溜り等）を形成したヘッド基台
と、全ての個別インク通路を覆うように前記ヘッド基台
に取り付けた振動板と、この振動板の前記個別インク通
路上に対応する各部分に被着形成した、下電極圧電体部
及び上電極からなる素子と、を備えて構成されている。

【０００４】この構成のインクジェット式記録ヘッド
は、前記素子に電界を加えて、圧電体部を変位させるこ
とにより、個別インク通路内に収容されているインク
を、個別インク通路に設けられたノズル板に形成されて
いるインク吐出口から押出すように設計されている。

【０００５】このインクジェット式記録ヘッドでは、イ
ンクキャビティ形成領域から圧電体部分が外側に形成さ
れることなく、当該インクキャビティ形成領域に、振動
板が露出した部分を形成することで、振幅の大きな振動
が得られ、インクをより高速に射出することができる。
この構造を備えたインクジェット式記録ヘッドは、通
常、以下に示す工程によって製造されている。

【０００６】すなわち、例えば、シリコン基板上に絶縁
膜（例えば、シリコン酸化膜）を介して、下電極形成用
の膜、圧電体部形成用の膜及び上電極形成用の膜を順に
形成した後、上電極及び圧電体部形成領域上に第１のレ
ジストを形成する。次に、第１のレジストをマスクとし
て、上電極形成用の膜及び圧電体部形成用の膜を選択的
にエッチング除去し、上電極及び圧電体部を形成する。

【０００７】次に、第１のレジストを除去した後、下電
極形成領域上に第２のレジストを形成し、これをマスク
として下電極形成用膜を選択的にエッチングし、下電極
を形成する。次いで、第２のレジストを除去し、下電
極、圧電体部及び上電極からなる素子を形成する。その
後、シリコン基板の所望領域に、前記圧電体部の幅より
若干大きな幅を備えたインクキャビティを形成する等、
所望の工程を行いインクジェット式記録ヘッドを完成す
る。

【０００８】

【発明が解決しようとする課題】しかしながら、前記圧
電体素子の製造方法では、下電極をパターニングする際
に、第１のレジストを除去した後、第２のレジストを形
成し、この第２のレジストをマスクとしたエッチングを
行っている。すなわち、下電極を、上電極及び圧電体部
に対して自己整合的に形成することができないため、両
者間に寸法のずれが生じ、正確に位置合わせすることが
できないという欠点がある。このため、素子の寸法安定
性が低下し、特に、キャビティの幅方向の寸法安定性が
悪いと、圧電体素子として良好な特性が得られないとい
う問題がある。

【０００９】本発明は、このような従来の問題点を解決
することを課題とするものであり、上電極及び圧電体部
に対して、下電極を自己整合的に形成することができ、
寸法安定性に優れた信頼性の高い圧電体素子を簡単に製
造することが可能な圧電体素子の製造方法を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】この目的を達成するため
に、本発明は、キャビティが形成された基板上に絶縁膜
を介して、下電極、圧電体部及び上電極が形成された圧
電体素子を製造する方法において、基板上に絶縁膜を介
して、下電極形成用膜、圧電体部形成用膜及び上電極形
成用膜を順に形成する第１工程と、前記上電極形成用膜
上の上電極及び圧電体部形成領域に、第１のレジストを
選択的に形成する第２工程と、前記第１のレジストをマ
スクとして、前記上電極形成用膜及び圧電体部形成用膜
をパターニングし、上電極及び圧電体部を形成する第３
工程と、前記第３工程後、前記第１のレジストを残存さ
せた状態で、下電極形成領域であって、当該第１のレジ
ストの、少なくともキャビティ形成領域に対応した部分
の該キャビティ幅方向端部を除いた領域に、第２のレジ
ストを形成する第４工程と、前記第２のレジスト及び前
記残存させた第１のレジストをマスクとして、前記下電
極形成用膜をパターニングし、下電極を形成する第５工
程と、第５工程終了後、前記第１のレジスト及び第２の
レジストを除去する第６工程と、を備えた圧電体素子の
製造方法を提供するものである。

【００１１】この製造方法では、下電極をパターニング
する際のマスクとなる第２のレジストが、キャビティ形
成領域に形成されている第１のレジストの、少なくとも
キャビティの幅方向端部を除いた領域には形成されない
ことになる。したがって、この部分では、下電極は、第
１のレジストをマスクとしてパターニングされることに
なり、下電極は、上電極及び圧電体部に対して自己整合
的に形成される。

【００１２】さらに、前記第２のレジストは、下電極形
成領域であって、前記第１のレジストの、前記キャビテ
ィ形成領域に対応した部分を除いた領域に形成すること
もできる。

【００１３】また、前記基板に、前記圧電体部の幅より
大きな幅を備えたキャビティを形成する工程をさらに備
えることもできる。

【００１４】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。

【００１５】図１は、本発明の実施の形態に係る圧電体
素子の製造工程の一部を示す平面図、図２（１）は、図
１のＩ−Ｉ線に沿った断面図、図２（２）は、図１のII
−II線に沿った断面図、図３（１）は、図１のＩ−Ｉ線
に沿った断面図、図３（２）は、図１のII−II線に沿っ
た断面図、図４は、本発明の実施の形態に係る圧電体素
子の製造工程の一部を示す平面図、図５（１）は、図４
のＩ−Ｉ線に沿った断面図、図５（２）は、図４のII−
II線に沿った断面図、図６（１）は、図４のＩ−Ｉ線に
沿った断面図、図６（２）は、図４のII−II線に沿った
断面図、図７（１）は、図４のＩ−Ｉ線に沿った断面
図、図７（２）は、図４のII−II線に沿った断面図、図
８は、図４のII−II線に沿った断面図である。

【００１６】図２（１）及び（２）に示す工程では、シ
リコン基板１を酸素雰囲気中で熱処理し、シリコン基板
１の表面にシリコン酸化膜２を形成する。次に、シリコ
ン酸化膜２上に下電極形成用の膜３を、例えば、蒸着
法、スパッタ法、化学気相成長法（ＣＶＤ法）等によ
り、０．５μｍ程度の膜厚で形成する。次いで、下電極
形成用の膜３上に圧電体部形成用の膜（ＰＺＴ膜）４
を、例えば、ゾルゲル法あるいはスパッタ法、蒸着法、
ＣＶＤ法等により、１μｍ程度の膜厚で形成する。次い
で、圧電体部形成用の膜４上に上電極形成用の膜５を、
例えば、蒸着法、スパッタ法、化学気相成長法（ＣＶＤ
法）等により、０．１μｍ程度の膜厚で、形成する。

【００１７】なお、下電極形成用の膜３及び上電極形成
用の膜５は、アルミニウム、金、プラチナ等、所望の導
電性材料により形成することができる。

【００１８】次に、上電極形成用の膜５上の上電極及び
圧電体部形成領域に、第１のレジスト６を通常より厚め
に、具体的には、４μｍ程度の膜厚で形成する。この第
１のレジスト６は、得られるべき圧電体素子の圧電体部
４０の幅ＤＷが、図８に示すように、シリコン基板１に
形成されるキャビティ１０の幅ＣＷより小さくなるよう
に、すなわち、キャビティ１０領域にシリコン酸化膜２
（振動板）のみの部分が形成されるようなパターンで形
成される。

【００１９】次に、図３（１）及び（２）に示す工程で
は、図２（１）及び（２）に示す工程で得た第１のレジ
スト６をマスクとして、上電極形成用の膜５及び圧電体
部形成用の膜４をエッチングし、上電極５０及び圧電体
部４０を形成する。ここで、第１のレジスト６は、前述
した工程において通常より厚い膜厚で形成したため、こ
のエッチングを行った後も十分な膜厚を有していた。

【００２０】次いで、図５（１）及び（２）に示す工程
では、図３（１）及び（２）に示す工程で使用した第１
のレジスト６を残存させた状態で、下電極パターニング
用の第２のレジスト７を形成する。すなわち、第２のレ
ジスト７は、図４（１）に示すように、レジスト６の少
なくとも一部が重なるように形成する。さらに、第２の
レジスト７は、圧電素子の実質的に有効な変位領域には
形成しない。図４（１）に示すように、インクキャビテ
ィを隔てる壁と、圧電素子の長手方向の辺の間の下電極
材料を、平面的に全部あるいは一部を取り除くと圧電素
子の変位が向上し、この結果十分な量のインク滴がノズ
ルから吐出する。この下電極材料の取り除く平面的形状
は、図４（１）に限らず、図４（２）、図４（３）、図
４（４）などが挙げられる。なお、図４に符号７Ａ、７
Ｂ、７Ｃ、７Ｄで示す部分は、第２のレジスト７の開口
部分である。

【００２１】次に、図６（１）及び（２）に示す工程で
は、図５（１）及び（２）に示す工程で得た第２のレジ
スト７、及び残存している第１のレジスト６をマスクと
して下電極形成用の膜３をエッチングし、下電極３０を
形成する。このとき、下電極３０のキャビティ形成領域
に形成される部分は、第１のレジスト６をマスクとして
パターニングされることになる。したがって、この部分
の下電極３０は、上電極５０及び圧電体部４０に対し、
自己整合的に形成される。図６（２）では、下電極３０
のパターニングでは、パターニングされた第２のレジス
ト７の開口部分の下電極形成用の膜３を、シリコン酸化
膜２が露出するまでエッチング除去した状態を示してい
る。一方、図６（３）に示すように、振動板の機械的強
度を確保するため、下電極形成用の膜３の一部分をエッ
チング除去した構造にしてもよい。この場合、振動板は
シリコン酸化膜と、初期より薄くなった下電極形成用の
膜３が振動板となる。このようにして、下電極３０、圧
電体部４０及び上電極５０からなる素子を形成した。こ
の製造方法により、キャビティ形成領域上に形成される
素子は、寸法安定性に優れたものとなる。

【００２２】次いで、図７（１）及び（２）に示す工程
では、図６（１）及び（２）で示す工程で使用した第１
のレジスト６及び第２のレジスト７を除去する。

【００２３】次に、図８に示す工程では、図７（１）及
び（２）に示す工程で得たシリコン基板１の素子が形成
された側に、パッシベーション膜を形成した後、シリコ
ン基板１の所望位置にキャビティ１０を形成する。次い
で、所望の工程を行い、圧電体素子を形成する。なお、
その後、例えば、ノズル板を形成する等、所望の工程を
行うことで、本実施の形態に係る圧電体素子をアクチュ
エータとして使用したインクジェット式記録ヘッド等、
各種機器を製造することもできる。

【００２４】なお、本実施の形態では、キャビティ形成
領域上に形成されている第１のレジスト６部分に、第２
のレジスト７を形成しない場合について説明したが、第
２のレジスト７は、下電極形成領域であって、少なくと
も第１のレジストのキャビティ形成領域に対応した部分
の該キャビティ幅方向端部を除いた領域に形成すればよ
い。

【００２５】また、本実施の形態で説明した圧電体素子
のパターンは、一例であり、下電極と、上電極及び圧電
体部とのパターンが異なるものであれば、本発明の製造
方法を応用可能であることは勿論である。さらにまた、
各膜の膜厚等も任意により決定することができる。

【００２６】

【発明の効果】以上説明したように、本発明に係る圧電
体素子の製造方法によれば、下電極をパターニングする
際に、第１のレジストをマスクとして上電極形成用膜及
び圧電体部形成用膜をパターニングした後、この第１の
レジストを残存させた状態で、下電極を形成するための
第２のレジストを、下電極形成領域であって、少なくと
も第１のレジストのキャビティ形成領域に対応した部分
の該キャビティ幅方向端部を除いた領域に形成するた
め、キャビティ形成領域上に形成される下電極は、第１
のレジストをマスクとしてパターニングされることにな
る。したがって、この部分に形成される下電極を、上電
極及び圧電体部に対し自己整合的に形成することができ
る。この結果、寸法安定性に優れた信頼性の高い圧電体
素子を簡単に製造することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る圧電体素子の製造工
程の一部を示す平面図である。

【図２】（１）は、図１のＩ−Ｉ線に沿った断面図、
（２）は、図１のII−II線に沿った断面図である。

【図３】（１）は、図１のＩ−Ｉ線に沿った断面図、
（２）は、図１のII−II線に沿った断面図である。

【図４】（１）は、本発明の実施の形態に係る圧電体素
子の製造工程の一部を示す平面図、（２）は、本発明の
他の実施の形態に係る圧電体素子の製造工程の一部を示
す平面図、（３）は、本発明の他の実施の形態に係る圧
電体素子の製造工程の一部を示す平面図、（４）は、本
発明の他の実施の形態に係る圧電体素子の製造工程の一
部を示す平面図である。

【図５】（１）は、図４のＩ−Ｉ線に沿った断面図、
（２）は、図４のII−II線に沿った断面図である。

【図６】（１）は、図４のＩ−Ｉ線に沿った断面図、
（２）は、図４のII−II線に沿った断面図、（３）は、
本発明の他の実施の形態に係る圧電体素子の断面図であ
る。

【図７】（１）は、図４のＩ−Ｉ線に沿った断面図、
（２）は、図４のII−II線に沿った断面図である。

【図８】図４のII−II線に沿った断面図である。

【符号の説明】

１ シリコン基板 ２ シリコン酸化膜 ３ 下電極形成用の膜 ４ 圧電体部形成用の膜 ５ 上電極形成用の膜 ６ 第１のレジスト膜 ７ 第２のレジスト膜 ３０ 下電極 ４０ 圧電体部 ５０ 上電極

Claims (3)

【特許請求の範囲】
1. 【請求項１】 キャビティが形成された基板上に絶縁膜
   を介して、下電極、圧電体部及び上電極が形成された圧
   電体素子を製造する方法において、 基板上に絶縁膜を介して、下電極形成用膜、圧電体部形
   成用膜及び上電極形成用膜を順に形成する第１工程と、 前記上電極形成用膜上の上電極及び圧電体部形成領域
   に、第１のレジストを選択的に形成する第２工程と、 前記第１のレジストをマスクとして、前記上電極形成用
   膜及び圧電体部形成用膜をパターニングし、上電極及び
   圧電体部を形成する第３工程と、 前記第３工程後、前記第１のレジストを残存させた状態
   で、下電極形成領域であって、当該第１のレジストの、
   少なくともキャビティ形成領域に対応した部分の該キャ
   ビティ幅方向端部を除いた領域に、第２のレジストを形
   成する第４工程と、 前記第２のレジスト及び前記残存させた第１のレジスト
   をマスクとして、前記下電極形成用膜をパターニング
   し、下電極を形成する第５工程と、 第５工程終了後、前記第１のレジスト及び第２のレジス
   トを除去する第６工程と、を備えた圧電体素子の製造方
   法。
2. 【請求項２】 前記第２のレジストを、下電極形成領域
   であって、前記第１のレジストの、前記キャビティ形成
   領域に対応した部分を除いた領域に形成する請求項１記
   載の圧電体素子の製造方法。
3. 【請求項３】 前記基板に、前記圧電体部の幅より大き
   な幅を備えたキャビティを形成する工程をさらに備えた
   請求項１または請求項２記載の圧電体素子の製造方法。