JP2004311713A - 半導体装置製造用モールド - Google Patents
半導体装置製造用モールド Download PDFInfo
- Publication number
- JP2004311713A JP2004311713A JP2003103097A JP2003103097A JP2004311713A JP 2004311713 A JP2004311713 A JP 2004311713A JP 2003103097 A JP2003103097 A JP 2003103097A JP 2003103097 A JP2003103097 A JP 2003103097A JP 2004311713 A JP2004311713 A JP 2004311713A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- pattern
- semiconductor device
- resist
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】本発明のモールド1は、レジスト11にパターン11aを形成するためにレジスト11に押し付ける半導体装置製造用モールドであって、パターン4を有するモールド本体7と、パターン4を覆う表面層5とを備え、表面層5は、シリコンを含んでいる。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体装置製造用モールドに関するものであり、特に、パターンの形成されたモールドを、基板上に塗布されたレジストに押し付けてレジストパターンの形成を行なうナノインプリントリソグラフィ技術に関するものである。
【0002】
【従来の技術】
従来のナノインプリントリソグラフィ技術が、たとえば特開2000−232095号公報(特許文献1)に開示されている。上記公報に開示された半導体装置の製造方法は以下の通りである。
【0003】
凸型のパターンを有する炭化シリコンよりなるモールドが準備される。次に、このモールドを半導体ウエハ上に形成されたレジストに押し付けることにより、圧痕のパターンがレジストに転写される。そして、材料選択性の低いドライエッチング法でレジスト膜および半導体装置表面がエッチングされ、レジストが除去される。これにより、半導体装置表面にパターンが形成される。
【0004】
【特許文献1】
特開2000−232095号公報
【0005】
【発明が解決しようとする課題】
上記従来のナノインプリントリソグラフィ技術においては、モールドを離脱する際にレジストがモールドに付着して剥離しやすい(離型性が悪い)。そこで、レジストがモールドに付着して剥離することを抑止し、良好な形状を有するパターンを形成するために、モールドのレジストと接触する表面に撥水性シランカップリング剤が塗布されて、モールドが使用されている。
【0006】
一方、モールドをレジストに押し付ける際に、モールドには大きな荷重が加わる。そこで、大きな荷重が加わることによりモールドが変形したり破損したりすることを防止するため、より剛性の高い材料のモールドが求められている。
【0007】
しかしながら、剛性の高い材料は、撥水性シランカップリング剤との付着強度が低い場合が多い。このため、このような材料のモールドを使用する場合、モールドをレジストに数回押し付けるたびにモールドを洗浄し、撥水性シランカップリング剤をモールドに再塗布する必要があった。これにより、剛性の高い材料のモールドによれば半導体装置の製造効率が悪くなるという問題があった。
【0008】
したがって、本発明の目的は、製造効率が良く、剛性が高い半導体装置製造用モールドを提供することである。
【0009】
【課題を解決するための手段】
本発明の半導体装置製造用モールドは、レジストにパターンを形成するためにレジストに押し付ける半導体装置製造用モールドであって、パターンを有するモールド本体と、パターンを覆う表面層とを備えている。表面層は、シリコンを含む材質よりなっている。
【0010】
なお、本明細書中において「表面層」とは、レジストに押し付けられる表面に形成されている層を意味する。
【0011】
【発明の実施の形態】
以下、本発明の一実施の形態を図に基づいて説明する。
【0012】
図1〜図3は、本発明の一実施の形態におけるモールドの製造方法を工程順に示す概略断面図である。
【0013】
図1を参照して、まず、モールド基板2の上に絶縁層3が積層して形成される。モールド基板2はたとえばシリコンよりなり、絶縁層3はたとえばマイクロ波CVD(Chemical Vapor Deposition)により成膜されたダイヤモンドよりなる。
【0014】
図2を参照して、通常の写真製版技術およびエッチング技術により、凹部4aおよび凸部4bよりなるパターン4が絶縁層3に形成され、モールド本体7が作成される。形成された凹部4aの幅w1(図2中横方向の長さ)は、たとえば数10nm〜数100nmであり、凸部4bの高さh1(図2中縦方向の長さ)は、たとえば数100nm〜数μmである。
【0015】
図3を参照して、モールド基板2に形成されたパターン4表面を覆うように、表面層5が形成される。表面層5は、シリコンを含む材質で形成され、好ましくはシリコン層、炭化シリコン層および酸化シリコン層よりなる群から選ばれる1種以上を含む層で形成される。表面層5は、たとえばスパッタ法、CVD法、または蒸着法などにより形成される。形成された表面層5の厚さt1は、たとえば2〜50nmであり、好ましくは5〜10nmである。以上の工程により、本実施の形態におけるモールド1(半導体装置製造用モールド)が製造される。
【0016】
以上の工程により製造されたモールド1を用いて、たとえば以下に示す方法によりパターンが形成される。
【0017】
図4〜図7は、本発明の一実施の形態におけるパターンの形成方法を工程順に示す概略断面図である。
【0018】
図4を参照して、モールド1に撥水性シランカップリング剤6が塗布される。撥水性シランカップリング剤6としては、たとえばポリテトラフルオロエチレンや、エチレン−テトラフルオロエチレンコポリマーなどが用いられる。撥水性シランカップリング剤6をモールド1に塗布する方法としては、たとえば撥水性シランカップリング剤6で満たされたディップにモールド1を浸漬する方法や、回転塗布による方法や、撥水性シランカップリング剤6をモールド1に蒸着する方法などがある。次に、半導体基板10の主表面上に、たとえばPMMA(Poly(Methyl Methacrylate))よりなるレジスト11が塗布される。この半導体基板10は、たとえば60℃〜120℃で加熱される。
【0019】
図5を参照して、半導体基板10を加熱した状態で、モールド1がレジスト11にたとえば10MPa〜100MPaの圧力で押し付けられる。モールド1がレジスト11に押し付けられた状態で、半導体基板10は、たとえば120℃〜240℃で加熱される。これによってレジスト11は変形し、レジスト11にパターン(凸部)11aと残渣部(凹部)11bとが転写される。
【0020】
図6を参照して、半導体基板10がたとえば40℃〜80℃に降温された後、モールド1が引き離される。
【0021】
図7を参照して、たとえば酸素でアッシングすることにより、レジスト11の残渣部11bが除去される。以上の工程により、半導体基板10の主表面上にレジスト11のパターン11aが形成される。
【0022】
なお、従来のモールドによりレジストにパターン形成した場合には、数回パターン11aを形成するたびに、モールドに付着したレジスト11が硫酸加水洗浄により除去され撥水性シランカップリング剤6が再塗布されていた。しかし、本実施の形態におけるモールド1によれば、一旦、モールド1に付着したレジスト11が硫酸加水洗浄により除去され撥水性シランカップリング剤6が塗布されれば、連続して10数回のパターン11aの形成が可能となった。
【0023】
本実施の形態におけるモールド1は、シリコンを含む材質よりなる表面層5を備えている。これにより、モールド1と撥水性シランカップリング剤6との付着強度が高くなるので、モールド1を洗浄し、撥水性シランカップリング剤6をモールドに再塗布する回数を減らすことができる。その結果、半導体装置の製造効率が向上する。また、モールド本体7として表面層5と異なる材料を選択できるので、モールド本体7として剛性の高い材料が選択でき、それによりモールドの剛性を向上することができる。以上の理由により、製造効率が良く、剛性が高いモールド1となる。
【0024】
本実施の形態において好ましくは、モールド本体7はダイヤモンドを含む材質よりなっている。
【0025】
ダイヤモンドは剛性が非常に高い材料であるので、これにより、モールド1の剛性が一層向上する。したがって、大きな荷重が加わることによりモールド1が変形したり破損したりすることが一層防止される。
【0026】
本実施の形態において好ましくは、表面層5は、シリコン層、炭化シリコン層および酸化シリコン層よりなる群から選ばれる1種以上の層を含んでいる。
【0027】
これにより、撥水性シランカップリング剤との付着強度が特に高い材料で表面層5が形成される。したがって、モールド1を洗浄し、撥水性シランカップリング剤6をモールドに再塗布する回数をさらに減らすことができる。したがって、半導体装置の製造効率が一層良くなる。
【0028】
なお、本実施の形態においては、モールド1が平面型である場合について示した、本発明はこのような場合に限定されるものではなく、たとえばモールド1が球形や円筒形であってもよい。
【0029】
また、本実施の形態においては、モールド本体7の絶縁層3がダイヤモンドよりなる場合について示したが、本発明はこのような場合に限定されるものではなく、モールド本体がたとえば酸化アルミニウム、炭化ホウ素、炭化タングステンなどの他の材質により形成されていてもよい。
【0030】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【0031】
【発明の効果】
以上のように、本発明の半導体装置製造用モールドは、シリコンを含む材質よりなる表面層を備えている。これにより、モールドと撥水性シランカップリング剤との付着強度が高くなるので、モールドを洗浄し、撥水性シランカップリング剤をモールドに再塗布する回数を減らすことができる。その結果、半導体装置の製造効率が向上する。また、モールド基板として表面層と異なる材料を選択できるので、モールド本体として剛性の高い材料を選択でき、それによりモールドの剛性を向上することができる。以上の理由により、製造効率が良く、剛性が高い半導体装置製造用モールドとなる。
【図面の簡単な説明】
【図1】本発明の一実施の形態におけるモールドの製造方法の第1工程を示す概略断面図である。
【図2】本発明の一実施の形態におけるモールドの製造方法の第2工程を示す概略断面図である。
【図3】本発明の一実施の形態におけるモールドの製造方法の第3工程を示す概略断面図である。
【図4】本発明の一実施の形態におけるパターンの形成方法の第1工程を示す概略断面図である。
【図5】本発明の一実施の形態におけるパターンの形成方法の第2工程を示す概略断面図である。
【図6】本発明の一実施の形態におけるパターンの形成方法の第3工程を示す概略断面図である。
【図7】本発明の一実施の形態におけるパターンの形成方法の第4工程を示す概略断面図である。
【符号の説明】
1 モールド、2 基板、3 絶縁層、4,11a パターン、4a 凹部、4b 凸部、5 表面層、6 撥水性シランカップリング剤、7 モールド本体、10 半導体基板、11 レジスト、11b 残渣部。
Claims (3)
- レジストにパターンを形成するために前記レジストに押し付ける半導体装置製造用モールドであって、
パターンを有するモールド本体と、
前記パターンを覆う表面層とを備え、
前記表面層は、シリコンを含む材質よりなる、半導体装置製造用モールド。 - 前記モールド本体は、ダイヤモンドを含む材質よりなる、請求項1に記載の半導体装置製造用モールド。
- 前記表面層は、シリコン層、炭化シリコン層および酸化シリコン層よりなる群から選ばれる1種以上の層を含む、請求項1または2に記載の半導体装置製造用モールド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103097A JP2004311713A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置製造用モールド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103097A JP2004311713A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置製造用モールド |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004311713A true JP2004311713A (ja) | 2004-11-04 |
Family
ID=33466350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003103097A Pending JP2004311713A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置製造用モールド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004311713A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148055A (ja) * | 2004-11-19 | 2006-06-08 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 熱間エンボシングリソグラフィーを行う方法 |
JP2007116163A (ja) * | 2005-10-18 | 2007-05-10 | Korea Inst Of Machinery & Materials | 微細インプリントリソグラフィ用スタンプ及びその製造方法 |
JP2007157962A (ja) * | 2005-12-05 | 2007-06-21 | Sumitomo Electric Ind Ltd | 型成形工具 |
JP2008068612A (ja) * | 2006-09-13 | 2008-03-27 | Samsung Electronics Co Ltd | ナノインプリント用モールド及びその製造方法 |
JP2011020360A (ja) * | 2009-07-16 | 2011-02-03 | Konica Minolta Holdings Inc | 微細な凹凸パターンを有するフィルム構造体の形成方法、微細な凹凸パターンを有するフィルム構造体、太陽エネルギー収集用プリズムシート及び立体視ディスプレイ用光学フィルム |
JP2011060843A (ja) * | 2009-09-07 | 2011-03-24 | Shimadzu Corp | 光硬化樹脂の特性試験装置、その試験装置で使用する保持具、特性試験方法 |
JP2011073444A (ja) * | 2009-09-29 | 2011-04-14 | Asml Netherlands Bv | インプリントリソグラフィ |
WO2012144285A1 (ja) * | 2011-04-19 | 2012-10-26 | 東京エレクトロン株式会社 | 成膜方法、コンピュータ記憶媒体及び成膜装置 |
JP2014120584A (ja) * | 2012-12-14 | 2014-06-30 | Toshiba Corp | インプリント用マスクの洗浄方法 |
JP2017034165A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社東芝 | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 |
JP2017130486A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社東芝 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
-
2003
- 2003-04-07 JP JP2003103097A patent/JP2004311713A/ja active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148055A (ja) * | 2004-11-19 | 2006-06-08 | Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi | 熱間エンボシングリソグラフィーを行う方法 |
US7914693B2 (en) | 2005-10-18 | 2011-03-29 | Korea Institute Of Machinery & Materials | Stamp for micro/nano imprint lithography using diamond-like carbon and method of fabricating the same |
JP2007116163A (ja) * | 2005-10-18 | 2007-05-10 | Korea Inst Of Machinery & Materials | 微細インプリントリソグラフィ用スタンプ及びその製造方法 |
JP2007157962A (ja) * | 2005-12-05 | 2007-06-21 | Sumitomo Electric Ind Ltd | 型成形工具 |
JP2008068612A (ja) * | 2006-09-13 | 2008-03-27 | Samsung Electronics Co Ltd | ナノインプリント用モールド及びその製造方法 |
JP2011020360A (ja) * | 2009-07-16 | 2011-02-03 | Konica Minolta Holdings Inc | 微細な凹凸パターンを有するフィルム構造体の形成方法、微細な凹凸パターンを有するフィルム構造体、太陽エネルギー収集用プリズムシート及び立体視ディスプレイ用光学フィルム |
JP2011060843A (ja) * | 2009-09-07 | 2011-03-24 | Shimadzu Corp | 光硬化樹脂の特性試験装置、その試験装置で使用する保持具、特性試験方法 |
JP2011073444A (ja) * | 2009-09-29 | 2011-04-14 | Asml Netherlands Bv | インプリントリソグラフィ |
US9588422B2 (en) | 2009-09-29 | 2017-03-07 | Asml Netherlands B.V. | Imprint lithography |
WO2012144285A1 (ja) * | 2011-04-19 | 2012-10-26 | 東京エレクトロン株式会社 | 成膜方法、コンピュータ記憶媒体及び成膜装置 |
JP2012227317A (ja) * | 2011-04-19 | 2012-11-15 | Tokyo Electron Ltd | 成膜方法、プログラム、コンピュータ記憶媒体及び成膜装置 |
JP2014120584A (ja) * | 2012-12-14 | 2014-06-30 | Toshiba Corp | インプリント用マスクの洗浄方法 |
JP2017034165A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社東芝 | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 |
JP2017130486A (ja) * | 2016-01-18 | 2017-07-27 | 株式会社東芝 | 側壁電極モールド、それを備えた製造装置、側壁電極モールドの製造方法および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6206729B2 (ja) | 薄膜の転写方法 | |
TWI466232B (zh) | 半導體結構與基於該半導體結構之裝置的處理方法 | |
JP2011006265A (ja) | グラフェン層の剥離方法、グラフェンウエハの製造方法、グラフェンウエハ、及び、グラフェン素子の製造方法 | |
US9793481B2 (en) | Patterning by stamped metal resist | |
CN106435485B (zh) | 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法 | |
JP5082076B2 (ja) | サブミクロンのデカール転写リソグラフィ | |
US8563076B2 (en) | Substrate structure and method of forming the same | |
CN101944477A (zh) | 柔性半导体器件的制造方法 | |
JP2004513515A (ja) | ホトレジストの改良形接着用アモルファス炭素層 | |
JP2004311713A (ja) | 半導体装置製造用モールド | |
JP2010225899A (ja) | 半導体装置の製造方法 | |
CN108649142B (zh) | 一种掩膜版及其制造方法 | |
JP2007073857A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20080111967A (ko) | 섀도우 마스크 | |
WO2009088357A1 (en) | Method for lift-off patterning films on a substrate | |
US11444244B2 (en) | Mask plate and fabrication method thereof | |
CN108313975B (zh) | 半导体装置及其制造方法 | |
TWI714766B (zh) | 半導體裝置的形成方法 | |
JP2010040693A (ja) | パターン形成方法 | |
KR20150043719A (ko) | 2차원 구조 물질층 전사 방법 | |
KR100815081B1 (ko) | 스탬퍼 이형처리 방법 | |
CN110161809B (zh) | 一种改进光刻胶粘结性的结构及其方法 | |
WO2011125099A1 (ja) | スタンパ製造用原盤 | |
US20050020046A1 (en) | Planarization for integrated circuits | |
US20230101613A1 (en) | Electroforming method and method for producing electroforming material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
A977 | Report on retrieval |
Effective date: 20071107 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Effective date: 20080107 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A02 | Decision of refusal |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |